JP2001237324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001237324A JP2001237324A JP2000044038A JP2000044038A JP2001237324A JP 2001237324 A JP2001237324 A JP 2001237324A JP 2000044038 A JP2000044038 A JP 2000044038A JP 2000044038 A JP2000044038 A JP 2000044038A JP 2001237324 A JP2001237324 A JP 2001237324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- oxidation
- silicon substrate
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000003647 oxidation Effects 0.000 claims abstract description 53
- 238000005468 ion implantation Methods 0.000 claims abstract description 52
- 150000002500 ions Chemical class 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 4
- 150000002367 halogens Chemical class 0.000 claims abstract description 3
- 238000010405 reoxidation reaction Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 21
- 239000011737 fluorine Substances 0.000 claims description 21
- 229910052731 fluorine Inorganic materials 0.000 claims description 21
- -1 fluorine ions Chemical class 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 19
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 14
- 229910052786 argon Inorganic materials 0.000 claims description 14
- 239000012298 atmosphere Substances 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 3
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000012895 dilution Substances 0.000 abstract description 10
- 238000010790 dilution Methods 0.000 abstract description 10
- 239000000243 solution Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 253
- 239000010410 layer Substances 0.000 description 44
- 230000000694 effects Effects 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 230000001965 increasing effect Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000894007 species Species 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】半導体装置に、信頼性の高いマルチゲート絶縁
膜が、簡便で高精度に形成できるようにする。 【解決手段】シリコン基板表面に選択的に、熱酸化を増
速させる不純物をイオン注入等で導入した後、上記不純
物を導入したシリコン基板の酸化（希釈酸化）、酸窒化
あるいは再酸化を連続して行い、半導体チップ上で膜厚
の異なる複数種のゲート絶縁膜を形成する。ここで、上
記不純物としてハロゲンあるいは希ガスのイオンを用い
る。また、イオン注入による不純物導入では、半導体チ
ップ上の箇所で異なるドーズ量のイオンを注入し、この
ドーズ量に応じて絶縁膜の膜厚を変化させる。
膜が、簡便で高精度に形成できるようにする。 【解決手段】シリコン基板表面に選択的に、熱酸化を増
速させる不純物をイオン注入等で導入した後、上記不純
物を導入したシリコン基板の酸化（希釈酸化）、酸窒化
あるいは再酸化を連続して行い、半導体チップ上で膜厚
の異なる複数種のゲート絶縁膜を形成する。ここで、上
記不純物としてハロゲンあるいは希ガスのイオンを用い
る。また、イオン注入による不純物導入では、半導体チ
ップ上の箇所で異なるドーズ量のイオンを注入し、この
ドーズ量に応じて絶縁膜の膜厚を変化させる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体チップ内に多種類のゲート絶縁膜
を有する半導体装置の形成方法に関する。
法に関し、特に半導体チップ内に多種類のゲート絶縁膜
を有する半導体装置の形成方法に関する。
【０００２】
【従来の技術】半導体装置は、依然として高密度化ある
いは高集積化、高速化および多機能化の方向にある。そ
して、絶縁ゲート電界効果トランジスタ（ＭＯＳトラン
ジスタという）のゲート絶縁膜は、実効的に薄膜化され
ゲート長が０．１μｍでは２ｎｍ程度に薄膜化される。
いは高集積化、高速化および多機能化の方向にある。そ
して、絶縁ゲート電界効果トランジスタ（ＭＯＳトラン
ジスタという）のゲート絶縁膜は、実効的に薄膜化され
ゲート長が０．１μｍでは２ｎｍ程度に薄膜化される。
【０００３】一般に、半導体装置では、低消費電力化あ
るいは動作電圧の低電圧化が進んでいる。例えば、設計
寸法が０．１μｍ程度になると半導体装置は１．５Ｖ程
度の電源電圧で動作するようになる。このようになる
と、半導体装置を構成するＭＯＳトランジスタに複数種
類のゲート絶縁膜（以下、マルチゲート絶縁膜という）
が使用されるようになる。例えば、半導体装置の内部回
路を構成するＭＯＳトランジスタでは、そのゲート絶縁
膜を構成するシリコン酸化膜の膜厚が薄く形成されるの
に対して、半導体装置の外部回路あるいはインターフェ
ース回路を構成するＭＯＳトランジスタでは、ゲート絶
縁膜であるシリコン酸化膜厚が厚くなるように形成され
る。これは、従来の技術で行われているものである。
るいは動作電圧の低電圧化が進んでいる。例えば、設計
寸法が０．１μｍ程度になると半導体装置は１．５Ｖ程
度の電源電圧で動作するようになる。このようになる
と、半導体装置を構成するＭＯＳトランジスタに複数種
類のゲート絶縁膜（以下、マルチゲート絶縁膜という）
が使用されるようになる。例えば、半導体装置の内部回
路を構成するＭＯＳトランジスタでは、そのゲート絶縁
膜を構成するシリコン酸化膜の膜厚が薄く形成されるの
に対して、半導体装置の外部回路あるいはインターフェ
ース回路を構成するＭＯＳトランジスタでは、ゲート絶
縁膜であるシリコン酸化膜厚が厚くなるように形成され
る。これは、従来の技術で行われているものである。
【０００４】今後は更に半導体装置の多機能化が進み、
半導体チップ内にロジック回路、メモリ回路、あるいは
アナログ回路さらにはＥＥＰＲＯＭ型のフラッシュメモ
リーなどの不揮発性メモリが混載されるようになる。こ
のために、半導体装置内に多種類のゲート絶縁膜を形成
することが必須になる。ここで、これらのマルチゲート
絶縁膜の膜厚はシリコン酸化膜換算で３ｎｍ以下であ
り、これらの実効的な膜厚差は０．５ｎｍ以下となる。
そして、このような僅少の膜厚差の制御が必須になる。
このようなゲート絶縁膜には、極薄のシリコン酸化膜あ
るいはシリコン酸化膜を熱窒化したような酸窒化膜が必
要になる。
半導体チップ内にロジック回路、メモリ回路、あるいは
アナログ回路さらにはＥＥＰＲＯＭ型のフラッシュメモ
リーなどの不揮発性メモリが混載されるようになる。こ
のために、半導体装置内に多種類のゲート絶縁膜を形成
することが必須になる。ここで、これらのマルチゲート
絶縁膜の膜厚はシリコン酸化膜換算で３ｎｍ以下であ
り、これらの実効的な膜厚差は０．５ｎｍ以下となる。
そして、このような僅少の膜厚差の制御が必須になる。
このようなゲート絶縁膜には、極薄のシリコン酸化膜あ
るいはシリコン酸化膜を熱窒化したような酸窒化膜が必
要になる。
【０００５】また、最先端のＣＭＯＳデバイスでは、短
チャネル効果を防ぐために、表面チャネル型となるデュ
アルゲート構造が用いられる。このデュアルゲート構造
とは、Ｐチャネル型のＭＯＳトランジスタにはＰ導電型
のゲートシリコン層が、そして、Ｎチャネル型のＭＯＳ
トランジスタにはＮ導電型のゲートシリコン層が用いら
れる構造である。
チャネル効果を防ぐために、表面チャネル型となるデュ
アルゲート構造が用いられる。このデュアルゲート構造
とは、Ｐチャネル型のＭＯＳトランジスタにはＰ導電型
のゲートシリコン層が、そして、Ｎチャネル型のＭＯＳ
トランジスタにはＮ導電型のゲートシリコン層が用いら
れる構造である。
【０００６】このようなデュアルゲート構造では、ゲー
ト絶縁膜が薄膜化してくると、ゲートシリコン層にある
ボロンがゲート絶縁膜を貫通しシリコン基板表面まで突
き抜けるようになる。そこで、このようなボロン突き抜
けを防止するために、ゲート絶縁膜に酸窒化膜を用いる
ことが必要になる。
ト絶縁膜が薄膜化してくると、ゲートシリコン層にある
ボロンがゲート絶縁膜を貫通しシリコン基板表面まで突
き抜けるようになる。そこで、このようなボロン突き抜
けを防止するために、ゲート絶縁膜に酸窒化膜を用いる
ことが必要になる。
【０００７】いままでに、半導体装置を構成するＭＯＳ
トランジスタにマルチゲート絶縁膜を形成する方法には
種々のものが提案されている。現在、ロジック回路の半
導体装置では２種類のゲート酸化膜が形成され、その形
成方法としては、通常、量産性を考慮して特開昭５８−
１００４５０号公報（以下、第１の従来例と記す）に記
載されているような手法がとられている。
トランジスタにマルチゲート絶縁膜を形成する方法には
種々のものが提案されている。現在、ロジック回路の半
導体装置では２種類のゲート酸化膜が形成され、その形
成方法としては、通常、量産性を考慮して特開昭５８−
１００４５０号公報（以下、第１の従来例と記す）に記
載されているような手法がとられている。
【０００８】以下、現在量産レベルで使用され上記特開
昭５８−１００４５０号公開に示されている２種類のゲ
ート酸化膜の形成方法について、図１０と図１１に従っ
て説明する。図１０（ａ）に示すように、シリコン半導
体基板１０１表面に選択的にフィールド酸化膜１０２を
形成する。そして、シリコン半導体基板１０１の熱酸化
で保護酸化膜１０３を形成し、不純物イオン１０４の注
入と熱処理とでウェル層１０５を形成すると共に、ＭＯ
Ｓトランジスタのしきい値電圧を制御する。
昭５８−１００４５０号公開に示されている２種類のゲ
ート酸化膜の形成方法について、図１０と図１１に従っ
て説明する。図１０（ａ）に示すように、シリコン半導
体基板１０１表面に選択的にフィールド酸化膜１０２を
形成する。そして、シリコン半導体基板１０１の熱酸化
で保護酸化膜１０３を形成し、不純物イオン１０４の注
入と熱処理とでウェル層１０５を形成すると共に、ＭＯ
Ｓトランジスタのしきい値電圧を制御する。
【０００９】そして、図１０（ｂ）に示すように、保護
酸化膜１０３を除去し、シリコン半導体基板１０１の活
性領域を露出させる。次に、図１０（ｃ）に示すよう
に、熱酸化を行い活性領域のシリコン半導体基板１０１
表面に第１ゲート酸化膜１０６を形成する。このように
した後、図１０（ｄ）に示すように、公知のフォトリソ
グラフィ技術で形成したレジストマスク１０７をエッチ
ングマスクにして、上記第１ゲート酸化膜１０６を希フ
ッ酸等の化学薬液で選択的にエッチングする。
酸化膜１０３を除去し、シリコン半導体基板１０１の活
性領域を露出させる。次に、図１０（ｃ）に示すよう
に、熱酸化を行い活性領域のシリコン半導体基板１０１
表面に第１ゲート酸化膜１０６を形成する。このように
した後、図１０（ｄ）に示すように、公知のフォトリソ
グラフィ技術で形成したレジストマスク１０７をエッチ
ングマスクにして、上記第１ゲート酸化膜１０６を希フ
ッ酸等の化学薬液で選択的にエッチングする。
【００１０】次に、レジストマスク１０７を除去し、硫
酸、過酸化水素水と純水の混合化学薬液等で洗浄する。
ここで、シリコン基板１０１の露出した表面には０．８
ｎｍ程度の自然酸化膜が形成される。
酸、過酸化水素水と純水の混合化学薬液等で洗浄する。
ここで、シリコン基板１０１の露出した表面には０．８
ｎｍ程度の自然酸化膜が形成される。
【００１１】そして、再度熱酸化を施す。図１１（ａ）
に示すように、この熱酸化でシリコン半導体基板１０１
の表面に第２ゲート酸化膜１０８および第３ゲート酸化
膜１０９を形成する。ここで、第３ゲート酸化膜１０９
は、上述の第１ゲート酸化膜１０６が追加酸化されて形
成されるものであり、第２ゲート酸化膜１０８の膜厚よ
り厚く形成される。このようにして、２種類の膜厚のゲ
ート酸化膜が形成されるようになる。
に示すように、この熱酸化でシリコン半導体基板１０１
の表面に第２ゲート酸化膜１０８および第３ゲート酸化
膜１０９を形成する。ここで、第３ゲート酸化膜１０９
は、上述の第１ゲート酸化膜１０６が追加酸化されて形
成されるものであり、第２ゲート酸化膜１０８の膜厚よ
り厚く形成される。このようにして、２種類の膜厚のゲ
ート酸化膜が形成されるようになる。
【００１２】以後は、公知のフォトリソグラフィ技術と
ドライエッチング技術とで、図１１（ｂ）に示すよう
に、第２ゲート酸化膜１０８および第３ゲート酸化膜１
０９上にゲート電極１１０を形成する。そして、図１１
（ｃ）に示すように、ＭＯＳトランジスタのソース・ド
レイン領域となる拡散層１１１を形成する。以上のよう
にして、異なる膜厚のゲート酸化膜を有するＭＯＳトラ
ンジスタがシリコン半導体基板１０１上に形成されるこ
とになる。
ドライエッチング技術とで、図１１（ｂ）に示すよう
に、第２ゲート酸化膜１０８および第３ゲート酸化膜１
０９上にゲート電極１１０を形成する。そして、図１１
（ｃ）に示すように、ＭＯＳトランジスタのソース・ド
レイン領域となる拡散層１１１を形成する。以上のよう
にして、異なる膜厚のゲート酸化膜を有するＭＯＳトラ
ンジスタがシリコン半導体基板１０１上に形成されるこ
とになる。
【００１３】この他、マルチゲート絶縁膜の形成方法と
して、例えば、特開平４−１２２０６３号公報（以下、
第２の従来例と記す）、特開平６−３０２８１３号公報
（以下、第３の従来例と記す）にその技術が開示されて
いる。ここで、第２の従来例の要点を説明すると、この
場合では、半導体装置のアナログ素子部のＭＯＳトラン
ジスタのゲート絶縁膜は、シリコン酸化膜を熱窒化した
絶縁膜で構成され、デジタル素子部のゲート絶縁膜は、
シリコン酸化膜で構成されている。このようにして、２
種類のゲート絶縁膜が形成される。この場合の膜形成で
は、シリコン酸化膜を熱窒化した絶縁膜はレジストマス
クで被覆され、選択的にエッチング除去される。そし
て、上記エッチング除去され露出したシリコン基板表面
が熱酸化され上記シリコン酸化膜が形成される。
して、例えば、特開平４−１２２０６３号公報（以下、
第２の従来例と記す）、特開平６−３０２８１３号公報
（以下、第３の従来例と記す）にその技術が開示されて
いる。ここで、第２の従来例の要点を説明すると、この
場合では、半導体装置のアナログ素子部のＭＯＳトラン
ジスタのゲート絶縁膜は、シリコン酸化膜を熱窒化した
絶縁膜で構成され、デジタル素子部のゲート絶縁膜は、
シリコン酸化膜で構成されている。このようにして、２
種類のゲート絶縁膜が形成される。この場合の膜形成で
は、シリコン酸化膜を熱窒化した絶縁膜はレジストマス
クで被覆され、選択的にエッチング除去される。そし
て、上記エッチング除去され露出したシリコン基板表面
が熱酸化され上記シリコン酸化膜が形成される。
【００１４】また、第３の従来例では、アンモニアガス
を含む雰囲気で、シリコン基板上のシリコン酸化膜を通
して上記シリコン基板の表面が選択的に熱窒化される。
そして、上記シリコン酸化膜が除去され、シリコン基板
の表面が全て露出される。このようにした後、全面の熱
酸化が施される。そして、熱窒化されたシリコン基板表
面の酸化が抑制され、この領域に膜厚の薄いゲート絶縁
膜が形成される。このようにすることで、２種類のゲー
ト絶縁膜が半導体チップ上に形成されるようになる。
を含む雰囲気で、シリコン基板上のシリコン酸化膜を通
して上記シリコン基板の表面が選択的に熱窒化される。
そして、上記シリコン酸化膜が除去され、シリコン基板
の表面が全て露出される。このようにした後、全面の熱
酸化が施される。そして、熱窒化されたシリコン基板表
面の酸化が抑制され、この領域に膜厚の薄いゲート絶縁
膜が形成される。このようにすることで、２種類のゲー
ト絶縁膜が半導体チップ上に形成されるようになる。
【００１５】
【発明が解決しようとする課題】しかし、上記の第１の
従来例では、薄膜となる第２ゲート酸化膜１０８の膜厚
均一性が悪くなる。これは、図１０（ｄ）で説明した化
学薬液による一度のエッチングの工程で、露出するシリ
コン半導体基板１０１面に大きな凹凸が生じるためであ
る。すなわち、シリコン半導体基板表面のマイクロラフ
ネスが大きくなるためである。
従来例では、薄膜となる第２ゲート酸化膜１０８の膜厚
均一性が悪くなる。これは、図１０（ｄ）で説明した化
学薬液による一度のエッチングの工程で、露出するシリ
コン半導体基板１０１面に大きな凹凸が生じるためであ
る。すなわち、シリコン半導体基板表面のマイクロラフ
ネスが大きくなるためである。
【００１６】また、この従来の技術では、第１ゲート酸
化膜１０６表面にレジストマスク１０７を形成するた
め、この第１ゲート酸化膜１０６に重金属汚染が生じ、
再酸化で形成する第３ゲート酸化膜１０９の絶縁破壊強
度あるいは信頼性が低下するようになる。
化膜１０６表面にレジストマスク１０７を形成するた
め、この第１ゲート酸化膜１０６に重金属汚染が生じ、
再酸化で形成する第３ゲート酸化膜１０９の絶縁破壊強
度あるいは信頼性が低下するようになる。
【００１７】また、レジストマスク１０７の除去工程で
第１ゲート酸化膜１０６表面がエッチングされる。そし
て、第３ゲート酸化膜１０９は２度のシリコン基板の熱
酸化で形成される。このために、最終的に出来上がった
第３ゲート酸化膜１０９の膜厚制御性が低下する。すな
わち、シリコン半導体基板である半導体ウェーハ内での
第３ゲート酸化膜の膜厚バラツキが大きくなる。
第１ゲート酸化膜１０６表面がエッチングされる。そし
て、第３ゲート酸化膜１０９は２度のシリコン基板の熱
酸化で形成される。このために、最終的に出来上がった
第３ゲート酸化膜１０９の膜厚制御性が低下する。すな
わち、シリコン半導体基板である半導体ウェーハ内での
第３ゲート酸化膜の膜厚バラツキが大きくなる。
【００１８】また、上記の第２および第３の従来例で
は、第１の従来例と同様にシリコン基板とゲート絶縁膜
との界面のマイクロラフネスが大きくなる。そして、電
子あるいは正孔の表面移動度が低下し、ＭＯＳトランジ
スタの性能向上が抑えられるようになる。そして、この
ような技術では、将来の多機能の半導体装置に対応する
ために必須となる、ゲート絶縁膜の僅少の膜厚差の制御
が困難である。
は、第１の従来例と同様にシリコン基板とゲート絶縁膜
との界面のマイクロラフネスが大きくなる。そして、電
子あるいは正孔の表面移動度が低下し、ＭＯＳトランジ
スタの性能向上が抑えられるようになる。そして、この
ような技術では、将来の多機能の半導体装置に対応する
ために必須となる、ゲート絶縁膜の僅少の膜厚差の制御
が困難である。
【００１９】更には、第２の従来例では、第１の従来例
と場合と同じでレジストマスクの付着によりゲート絶縁
膜に重金属汚染が生じ、膜の信頼性が低下するようにな
る。また、第３の従来例では、シリコン基板内に窒素が
含まれるようになり、この領域がＭＯＳトランジスタの
チャネル領域になるため、電子等の電荷の表面での移動
度が更に低下し、ＭＯＳトランジスタの性能が劣化する
ようになる。
と場合と同じでレジストマスクの付着によりゲート絶縁
膜に重金属汚染が生じ、膜の信頼性が低下するようにな
る。また、第３の従来例では、シリコン基板内に窒素が
含まれるようになり、この領域がＭＯＳトランジスタの
チャネル領域になるため、電子等の電荷の表面での移動
度が更に低下し、ＭＯＳトランジスタの性能が劣化する
ようになる。
【００２０】そして、上述したような従来例で説明した
技術では、膜厚差の制御が高く、その信頼性の高いマル
チゲート絶縁膜の形成は非常に難しい。特に、酸窒化膜
を含んだマルチゲート絶縁膜の形成は困難である。そし
て、将来の多機能および高機能の半導体装置の製造歩留
まりは大幅に低減してしまい、半導体装置の製造コスト
が増大して、その製品化が困難になる。
技術では、膜厚差の制御が高く、その信頼性の高いマル
チゲート絶縁膜の形成は非常に難しい。特に、酸窒化膜
を含んだマルチゲート絶縁膜の形成は困難である。そし
て、将来の多機能および高機能の半導体装置の製造歩留
まりは大幅に低減してしまい、半導体装置の製造コスト
が増大して、その製品化が困難になる。
【００２１】本発明の目的は、上記のような問題を解決
し、マルチゲート絶縁膜を簡便な方法で形成できるよう
にし、製造効率を高め製造コストを低減できる半導体装
置の製造方法を提供することにある。
し、マルチゲート絶縁膜を簡便な方法で形成できるよう
にし、製造効率を高め製造コストを低減できる半導体装
置の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】このために本発明の半導
体装置の製造方法は、シリコン基板表面に選択的に、熱
酸化を増速させる不純物を導入する工程と、前記シリコ
ン基板表面の酸化、酸窒化を連続して行う工程とを含
み、前記シリコン基板表面に膜厚の異なる複数種の絶縁
膜を形成する。
体装置の製造方法は、シリコン基板表面に選択的に、熱
酸化を増速させる不純物を導入する工程と、前記シリコ
ン基板表面の酸化、酸窒化を連続して行う工程とを含
み、前記シリコン基板表面に膜厚の異なる複数種の絶縁
膜を形成する。
【００２３】あるいは、本発明の半導体装置の製造方法
は、シリコン基板表面に選択的に、熱酸化を増速させる
不純物を導入する工程と、前記シリコン基板表面の酸
化、酸窒化、再酸化をこの順に連続して行う工程とを含
み、前記シリコン基板表面に膜厚の異なる複数種の絶縁
膜を形成する。
は、シリコン基板表面に選択的に、熱酸化を増速させる
不純物を導入する工程と、前記シリコン基板表面の酸
化、酸窒化、再酸化をこの順に連続して行う工程とを含
み、前記シリコン基板表面に膜厚の異なる複数種の絶縁
膜を形成する。
【００２４】ここで、前記不純物を導入する工程におい
て導入される不純物はハロゲンあるいは希ガスの原子を
含んだものである。そして、この導入される不純物はフ
ッ素、アルゴンあるいはこれらの混合した原子を含んだ
ものとなる。
て導入される不純物はハロゲンあるいは希ガスの原子を
含んだものである。そして、この導入される不純物はフ
ッ素、アルゴンあるいはこれらの混合した原子を含んだ
ものとなる。
【００２５】ようなこの不純物の導入は、不純物のイオ
ン注入でもって行われる。そして、このイオン注入によ
る不純物導入において、半導体チップ上の場所により異
なるドーズ量のイオンを注入し、このドーズ量に応じて
絶縁膜の膜厚を変化させるようにする。
ン注入でもって行われる。そして、このイオン注入によ
る不純物導入において、半導体チップ上の場所により異
なるドーズ量のイオンを注入し、このドーズ量に応じて
絶縁膜の膜厚を変化させるようにする。
【００２６】また、本発明の半導体装置の製造方法で
は、注入されるイオンがフッ素であり、フッ素イオンの
ドーズ量の範囲は３×１０14／ｃｍ2 以上であり７×１
０14／ｃｍ2 以下となるように設定される。
は、注入されるイオンがフッ素であり、フッ素イオンの
ドーズ量の範囲は３×１０14／ｃｍ2 以上であり７×１
０14／ｃｍ2 以下となるように設定される。
【００２７】上述した酸化の工程前のシリコン基板表面
には自然酸化膜が形成されていてもいなくてもよい。前
記酸化は、酸化ガスを窒素あるいは希ガスで希釈した雰
囲気で行われ、前記再酸化は、酸素ガス雰囲気で行われ
る。
には自然酸化膜が形成されていてもいなくてもよい。前
記酸化は、酸化ガスを窒素あるいは希ガスで希釈した雰
囲気で行われ、前記再酸化は、酸素ガス雰囲気で行われ
る。
【００２８】また、本発明の半導体装置の製造方法で
は、自然酸化膜の形成されたシリコン基板表面の希釈酸
素雰囲気での酸化、その後の酸窒化を連続して行いシリ
コン基板表面に絶縁膜を形成する。
は、自然酸化膜の形成されたシリコン基板表面の希釈酸
素雰囲気での酸化、その後の酸窒化を連続して行いシリ
コン基板表面に絶縁膜を形成する。
【００２９】上述した酸窒化は一酸化窒素中あるいは亜
酸化窒素中で行われる。そして、前記酸化、酸窒化ある
いは再酸化が同一の温度下で、しかも、減圧ガス下で行
われるようになる。
酸化窒素中で行われる。そして、前記酸化、酸窒化ある
いは再酸化が同一の温度下で、しかも、減圧ガス下で行
われるようになる。
【００３０】本発明では、上述したように、シリコン基
板表面に選択的に酸化増速を引き起こすような不純物導
入をイオン注入等で行い、その上で、上記シリコン基板
の酸化、酸窒化および再酸化の処理を行う。あるいは、
イオン注入のドーズ量を半導体チップ上で変えてドーズ
量に応じて絶縁膜を変化させる。
板表面に選択的に酸化増速を引き起こすような不純物導
入をイオン注入等で行い、その上で、上記シリコン基板
の酸化、酸窒化および再酸化の処理を行う。あるいは、
イオン注入のドーズ量を半導体チップ上で変えてドーズ
量に応じて絶縁膜を変化させる。
【００３１】このようにすることで、半導体チップ上で
膜厚の異なる絶縁膜が簡便で高精度にしかも効果的に形
成できるようになる。そして、複数種のゲート絶縁膜を
有するＭＯＳトランジスタが半導体チップ上に形成でき
る。この上記の膜厚差は、基本的には、上記イオン注入
による増速酸化と、絶縁膜中あるいはシリコン基板界面
の窒素による減速酸化とで生じる。
膜厚の異なる絶縁膜が簡便で高精度にしかも効果的に形
成できるようになる。そして、複数種のゲート絶縁膜を
有するＭＯＳトランジスタが半導体チップ上に形成でき
る。この上記の膜厚差は、基本的には、上記イオン注入
による増速酸化と、絶縁膜中あるいはシリコン基板界面
の窒素による減速酸化とで生じる。
【００３２】また、従来の技術で説明したマイクロラフ
ネスの値が大幅に低減するようになる。これは、本発明
では、膜形成が、酸素のような酸化種の絶縁膜中での熱
拡散で律速されるようになるからである。このために、
膜厚の薄い箇所の酸化が進み易くなり絶縁膜のシリコン
基板界面が平滑化しマイクロラフネスは減少する。
ネスの値が大幅に低減するようになる。これは、本発明
では、膜形成が、酸素のような酸化種の絶縁膜中での熱
拡散で律速されるようになるからである。このために、
膜厚の薄い箇所の酸化が進み易くなり絶縁膜のシリコン
基板界面が平滑化しマイクロラフネスは減少する。
【００３３】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１、図２および図３に基づいて説明する。図１と図
２は、本発明の特徴を説明するためのＭＯＳトランジス
タの製造工程順の断面図である。そして、図３は、膜厚
の異なる酸窒化膜を形成のためのシーケンスである。
を図１、図２および図３に基づいて説明する。図１と図
２は、本発明の特徴を説明するためのＭＯＳトランジス
タの製造工程順の断面図である。そして、図３は、膜厚
の異なる酸窒化膜を形成のためのシーケンスである。
【００３４】図１（ａ）に示すように、従来の技術で説
明したのと同様にして、シリコン基板１表面に選択的に
素子分離絶縁膜２を形成する。ここで、素子分離絶縁膜
２は、溝内に絶縁膜を充填するトレンチ素子分離技術等
で形成される。そして、シリコン基板１の熱酸化で膜厚
５ｎｍ程度の保護酸化膜３を形成し、不純物イオンの注
入と熱処理とでウェル層４を形成すると共に、ＭＯＳト
ランジスタのしきい値電圧を制御する。ここで、ウェル
層４の導電型はＭＯＳトランジスタのチャネル型により
ｐ型あるいはｎ型に設定される。
明したのと同様にして、シリコン基板１表面に選択的に
素子分離絶縁膜２を形成する。ここで、素子分離絶縁膜
２は、溝内に絶縁膜を充填するトレンチ素子分離技術等
で形成される。そして、シリコン基板１の熱酸化で膜厚
５ｎｍ程度の保護酸化膜３を形成し、不純物イオンの注
入と熱処理とでウェル層４を形成すると共に、ＭＯＳト
ランジスタのしきい値電圧を制御する。ここで、ウェル
層４の導電型はＭＯＳトランジスタのチャネル型により
ｐ型あるいはｎ型に設定される。
【００３５】次に、図１（ｂ）に示すようにレジストマ
スク５を形成し、これをマスクにして所定のウェル層４
表面に保護酸化膜３を通してイオン６を注入し、イオン
注入層７を形成する。ここで、イオン６としてフッ素イ
オンが用いられ、その注入エネルギーは５ｋｅＶ程度で
あり、そのドーズ量は６×１０14／ｃｍ2 である。この
ような条件であると、ウェル層４の表面層１０ｎｍ以下
の領域にフッ素原子がドープされる。
スク５を形成し、これをマスクにして所定のウェル層４
表面に保護酸化膜３を通してイオン６を注入し、イオン
注入層７を形成する。ここで、イオン６としてフッ素イ
オンが用いられ、その注入エネルギーは５ｋｅＶ程度で
あり、そのドーズ量は６×１０14／ｃｍ2 である。この
ような条件であると、ウェル層４の表面層１０ｎｍ以下
の領域にフッ素原子がドープされる。
【００３６】次に、図１（ｃ）に示すように、レジスト
マスク５を硫酸、過酸化水素水および純水の混合溶液で
除去し、更に保護酸化膜３を除去し、ウェル層４の表面
を露出させる。ここで、保護酸化膜３は希釈したフッ化
水素酸溶液でエッチング除去する。このようにして、ウ
ェル層４表面には、イオン注入層７とイオンのドープさ
れていない領域（イオン注入無しの領域）とが形成され
ることになる。
マスク５を硫酸、過酸化水素水および純水の混合溶液で
除去し、更に保護酸化膜３を除去し、ウェル層４の表面
を露出させる。ここで、保護酸化膜３は希釈したフッ化
水素酸溶液でエッチング除去する。このようにして、ウ
ェル層４表面には、イオン注入層７とイオンのドープさ
れていない領域（イオン注入無しの領域）とが形成され
ることになる。
【００３７】次に、図１（ｄ）に示すように、第１の段
階として、上記イオン注入無しの領域の表面に第１酸化
膜８を、イオン注入層７の表面に第２酸化膜９を形成す
る。引き続いて、図２（ａ）に示すように、第２の段階
として、上記第１および第２酸化膜をそれぞれ第１ゲー
ト絶縁膜１０および第２ゲート絶縁膜１１にする。
階として、上記イオン注入無しの領域の表面に第１酸化
膜８を、イオン注入層７の表面に第２酸化膜９を形成す
る。引き続いて、図２（ａ）に示すように、第２の段階
として、上記第１および第２酸化膜をそれぞれ第１ゲー
ト絶縁膜１０および第２ゲート絶縁膜１１にする。
【００３８】ここで、図１（ｄ）と図２（ａ）で説明し
た膜形成のシーケンスを図３に基づいて詳細に説明す
る。図３（ａ）は、ＲＴＰ（急速熱処理）炉内での膜形
成シーケンスを示す。図３（ａ）に示すように、酸素
（Ｏ2 ）量／窒素（Ｎ2 ）量の比が１／１００の混合ガ
ス雰囲気中（ガス圧力：約６×１０3 Ｐａ）で、ＲＴＰ
炉に挿入したシリコン基板１を、１０００℃に昇温し１
０秒間にわたって希釈酸化する。これが膜形成の第１の
段階である。この希釈酸化により、図１（ｄ）で述べた
第１酸化膜８と第２酸化膜９とが形成される。この希釈
酸化では、第２酸化膜９の膜厚は第１酸化膜８より厚く
なる。これは、フッ素のイオン注入層７の表面で増速酸
化が生じるからである。なお、イオン注入層７中のフッ
素は、上記希釈酸化工程でシリコン基板表面から外部に
放出され、シリコン基板１中にはほとんど残留しなくな
る。
た膜形成のシーケンスを図３に基づいて詳細に説明す
る。図３（ａ）は、ＲＴＰ（急速熱処理）炉内での膜形
成シーケンスを示す。図３（ａ）に示すように、酸素
（Ｏ2 ）量／窒素（Ｎ2 ）量の比が１／１００の混合ガ
ス雰囲気中（ガス圧力：約６×１０3 Ｐａ）で、ＲＴＰ
炉に挿入したシリコン基板１を、１０００℃に昇温し１
０秒間にわたって希釈酸化する。これが膜形成の第１の
段階である。この希釈酸化により、図１（ｄ）で述べた
第１酸化膜８と第２酸化膜９とが形成される。この希釈
酸化では、第２酸化膜９の膜厚は第１酸化膜８より厚く
なる。これは、フッ素のイオン注入層７の表面で増速酸
化が生じるからである。なお、イオン注入層７中のフッ
素は、上記希釈酸化工程でシリコン基板表面から外部に
放出され、シリコン基板１中にはほとんど残留しなくな
る。
【００３９】引き続いて、膜形成の第２の段階として、
ＲＴＰ炉内の雰囲気を窒素から一酸化窒素（ＮＯ）に変
え、３０秒間にわたり酸窒化の処理を行う。そして、窒
素中で室温に降温しシリコン基板を取り出す。この酸窒
化により、上記の第１および第２酸化膜８（９）は熱窒
化されて、図２（ａ）で述べた第１ゲート絶縁膜１０お
よび第２ゲート絶縁膜１１に変わる。
ＲＴＰ炉内の雰囲気を窒素から一酸化窒素（ＮＯ）に変
え、３０秒間にわたり酸窒化の処理を行う。そして、窒
素中で室温に降温しシリコン基板を取り出す。この酸窒
化により、上記の第１および第２酸化膜８（９）は熱窒
化されて、図２（ａ）で述べた第１ゲート絶縁膜１０お
よび第２ゲート絶縁膜１１に変わる。
【００４０】このようにして形成した第１ゲート絶縁膜
１０と第２ゲート絶縁膜１１の膜厚差を図３（ｂ）で説
明する。図３（ｂ）に示すように、上記の膜形成の条件
で、イオン注入無しの領域にシリコン酸化膜換算で１．
８ｎｍ程度の第１ゲート絶縁膜１０が形成され、このイ
オン注入有りの領域にシリコン酸化膜換算で２．０ｎｍ
程度の第２ゲート絶縁膜１１が形成される。この場合に
は、０．２ｎｍ程度のゲート絶縁膜の膜厚差を高精度に
制御するようになる。このようにして、本発明では、極
薄のゲート絶縁膜の膜厚差が高精度に制御できるように
なる。
１０と第２ゲート絶縁膜１１の膜厚差を図３（ｂ）で説
明する。図３（ｂ）に示すように、上記の膜形成の条件
で、イオン注入無しの領域にシリコン酸化膜換算で１．
８ｎｍ程度の第１ゲート絶縁膜１０が形成され、このイ
オン注入有りの領域にシリコン酸化膜換算で２．０ｎｍ
程度の第２ゲート絶縁膜１１が形成される。この場合に
は、０．２ｎｍ程度のゲート絶縁膜の膜厚差を高精度に
制御するようになる。このようにして、本発明では、極
薄のゲート絶縁膜の膜厚差が高精度に制御できるように
なる。
【００４１】次に、図２（ｂ）に示すように、ゲート電
極１２を第１ゲート絶縁膜１０および第２ゲート絶縁膜
１１上に形成する。そして、不純物のイオン注入および
熱処理で拡散層１３を形成する。この拡散層１３がＭＯ
Ｓトランジスタのソース・ドレイン領域となり、上述し
たように膜厚を異にするゲート絶縁膜を有する２種類の
ＭＯＳトランジスタが形成されるようになる。ここで、
不純物の選択により異なるチャネル型のＭＯＳトランジ
スタを形成する。また、ゲート電極１２あるいは拡散層
１３表面にシリサイド層を形成してもよい。
極１２を第１ゲート絶縁膜１０および第２ゲート絶縁膜
１１上に形成する。そして、不純物のイオン注入および
熱処理で拡散層１３を形成する。この拡散層１３がＭＯ
Ｓトランジスタのソース・ドレイン領域となり、上述し
たように膜厚を異にするゲート絶縁膜を有する２種類の
ＭＯＳトランジスタが形成されるようになる。ここで、
不純物の選択により異なるチャネル型のＭＯＳトランジ
スタを形成する。また、ゲート電極１２あるいは拡散層
１３表面にシリサイド層を形成してもよい。
【００４２】このような２種類のＭＯＳトランジスタの
うち、第１ゲート絶縁膜を有するＭＯＳトランジスタ
は、半導体装置のロジック回路を構成し、第２ゲート絶
縁膜を有するＭＯＳトランジスタは、ＳＲＡＭのような
メモリ回路を構成する。ゲート絶縁膜の膜厚が２ｎｍ程
度では、ＭＯＳトランジスタの動作時にゲート絶縁膜中
を電子の直接トンネルで電流（回路のリーク電流とな
る）が流れる。このような電流は、ゲート絶縁膜の厚さ
が僅か増加すると急激に減少する。そこで、上述したよ
うにリーク電流の減少が必要なメモリ回路を構成するＭ
ＯＳトランジスタに、膜厚の厚い第２ゲート絶縁膜が適
用されることになる。
うち、第１ゲート絶縁膜を有するＭＯＳトランジスタ
は、半導体装置のロジック回路を構成し、第２ゲート絶
縁膜を有するＭＯＳトランジスタは、ＳＲＡＭのような
メモリ回路を構成する。ゲート絶縁膜の膜厚が２ｎｍ程
度では、ＭＯＳトランジスタの動作時にゲート絶縁膜中
を電子の直接トンネルで電流（回路のリーク電流とな
る）が流れる。このような電流は、ゲート絶縁膜の厚さ
が僅か増加すると急激に減少する。そこで、上述したよ
うにリーク電流の減少が必要なメモリ回路を構成するＭ
ＯＳトランジスタに、膜厚の厚い第２ゲート絶縁膜が適
用されることになる。
【００４３】次に、本発明の図３に示したゲート絶縁膜
の膜形成シーケンスの効果について図４に示したシーケ
ンスを対比して説明する。図４の場合も、シリコン基板
へ選択的なフッ素イオン注入を行っている。上記の実施
の形態と同様に、このイオン注入無しの領域とイオン注
入有りの領域を有するシリコン基板を、ＲＴＰ炉で膜形
成処理する。但し、この場合には、図４（ａ）に示すよ
うに、初めに、一酸化窒素の雰囲気、８５０℃の温度
で、３０秒間にわたり酸窒化の処理を行う。その後に、
１０００℃に昇温し６０秒間にわたって酸化の処理を行
う。ここで、上記酸窒化の処理でのガス圧力は約６×１
０3 Ｐａであり、上記酸化の処理でのガス圧力は約１．
２×１０4 Ｐａである。
の膜形成シーケンスの効果について図４に示したシーケ
ンスを対比して説明する。図４の場合も、シリコン基板
へ選択的なフッ素イオン注入を行っている。上記の実施
の形態と同様に、このイオン注入無しの領域とイオン注
入有りの領域を有するシリコン基板を、ＲＴＰ炉で膜形
成処理する。但し、この場合には、図４（ａ）に示すよ
うに、初めに、一酸化窒素の雰囲気、８５０℃の温度
で、３０秒間にわたり酸窒化の処理を行う。その後に、
１０００℃に昇温し６０秒間にわたって酸化の処理を行
う。ここで、上記酸窒化の処理でのガス圧力は約６×１
０3 Ｐａであり、上記酸化の処理でのガス圧力は約１．
２×１０4 Ｐａである。
【００４４】しかし、この場合の膜形成の条件では、出
来上がりのゲート絶縁膜に有効な膜厚差を設けることが
できない。図４（ｂ）に示すように、イオン注入無しの
領域およびイオン注入有りの領域で、シリコン酸化膜換
算でそれぞれ約１．８ｎｍ、約１．７ｎｍのゲート絶縁
膜が形成される。この場合には、イオン注入によるゲー
ト絶縁膜の増速効果は全く生じていない。ここで、酸窒
化の温度を１０００℃にしても同じである。
来上がりのゲート絶縁膜に有効な膜厚差を設けることが
できない。図４（ｂ）に示すように、イオン注入無しの
領域およびイオン注入有りの領域で、シリコン酸化膜換
算でそれぞれ約１．８ｎｍ、約１．７ｎｍのゲート絶縁
膜が形成される。この場合には、イオン注入によるゲー
ト絶縁膜の増速効果は全く生じていない。ここで、酸窒
化の温度を１０００℃にしても同じである。
【００４５】このように、イオン注入によるゲート絶縁
膜の膜厚の増速効果を出すためには、本発明の実施の形
態で示したように、初めに希釈酸化等の酸化を行い、そ
の後に引き続いて酸窒化を行うのがよいことが判る。
膜の膜厚の増速効果を出すためには、本発明の実施の形
態で示したように、初めに希釈酸化等の酸化を行い、そ
の後に引き続いて酸窒化を行うのがよいことが判る。
【００４６】また、上記の実施の形態での効果として、
従来の技術で説明したマイクロラフネスの発生が大幅に
抑制されるようになる。通常、図１（ｃ）の工程で後で
は、ウェル層４表面には０．８ｎｍ程度の膜厚の自然酸
化膜と比較的大きなマイクロラフネスとが存在する。こ
こで、初めに希釈酸化でしかも高温で酸化の処理を行う
と、ガス雰囲気が減圧下であれ、上記自然酸化膜は緻密
化されると共に熱酸化は膜中の酸素のような酸化種の熱
拡散で律速される。このために、マイクロラフネスに起
因する自然酸化膜の膜厚差はなくなり、結局、マイクロ
ラフネスが大幅に低減することになる。例えば、マイク
ロラフネスの値が０．２ｎｍ程度のものが本発明により
０．１ｎｍ以下になる。
従来の技術で説明したマイクロラフネスの発生が大幅に
抑制されるようになる。通常、図１（ｃ）の工程で後で
は、ウェル層４表面には０．８ｎｍ程度の膜厚の自然酸
化膜と比較的大きなマイクロラフネスとが存在する。こ
こで、初めに希釈酸化でしかも高温で酸化の処理を行う
と、ガス雰囲気が減圧下であれ、上記自然酸化膜は緻密
化されると共に熱酸化は膜中の酸素のような酸化種の熱
拡散で律速される。このために、マイクロラフネスに起
因する自然酸化膜の膜厚差はなくなり、結局、マイクロ
ラフネスが大幅に低減することになる。例えば、マイク
ロラフネスの値が０．２ｎｍ程度のものが本発明により
０．１ｎｍ以下になる。
【００４７】このようにして、ゲート絶縁膜の膜厚制御
が格段に向上すると共に、シリコンウェーハ内での膜厚
バラツキが大幅に低減するようになる。このような効果
は、上記のようなイオン注入には全く関係しない。この
膜厚バラツキの低減効果は、上記膜形成のシーケンスか
ら生じる効果である。
が格段に向上すると共に、シリコンウェーハ内での膜厚
バラツキが大幅に低減するようになる。このような効果
は、上記のようなイオン注入には全く関係しない。この
膜厚バラツキの低減効果は、上記膜形成のシーケンスか
ら生じる効果である。
【００４８】次に、本発明の第２の実施の形態を図５、
図６および図７に基づいて説明する。図５と図６は、本
発明の特徴を説明するためのＭＯＳトランジスタの製造
工程順の断面図である。そして、図７は、膜厚の異なる
酸窒化膜を形成のためのシーケンスである。ここで、第
１の実施の形態で説明したものと同じものは同一符号で
示される。この実施の形態の特徴は、上記膜形成のシー
ケンスが３段階を基本にしていることと、同一の半導体
チップ内でイオン注入のドーズ量を変えることで、１回
の膜形成処理で３種類以上のゲート絶縁膜を形成できる
ようにすることである。
図６および図７に基づいて説明する。図５と図６は、本
発明の特徴を説明するためのＭＯＳトランジスタの製造
工程順の断面図である。そして、図７は、膜厚の異なる
酸窒化膜を形成のためのシーケンスである。ここで、第
１の実施の形態で説明したものと同じものは同一符号で
示される。この実施の形態の特徴は、上記膜形成のシー
ケンスが３段階を基本にしていることと、同一の半導体
チップ内でイオン注入のドーズ量を変えることで、１回
の膜形成処理で３種類以上のゲート絶縁膜を形成できる
ようにすることである。
【００４９】図５（ａ）に示すように、シリコン基板１
表面に選択的に素子分離絶縁膜２を形成し、保護酸化膜
３を形成し、ウェル層４を形成する。そして、レジスト
マスク１４を形成し、これをマスクにして所定のウェル
層４表面に第１イオン１５を注入し、第１イオン注入層
１６を形成する。この場合も、第１イオン１５としてフ
ッ素イオンを用いる。そして、注入エネルギーは５ｋｅ
Ｖ程度で、そのドーズ量は１×１０14／ｃｍ2 とする。
表面に選択的に素子分離絶縁膜２を形成し、保護酸化膜
３を形成し、ウェル層４を形成する。そして、レジスト
マスク１４を形成し、これをマスクにして所定のウェル
層４表面に第１イオン１５を注入し、第１イオン注入層
１６を形成する。この場合も、第１イオン１５としてフ
ッ素イオンを用いる。そして、注入エネルギーは５ｋｅ
Ｖ程度で、そのドーズ量は１×１０14／ｃｍ2 とする。
【００５０】次に、図５（ｂ）に示すようなレジストマ
スク１７を形成し、これをマスクにして所定のウェル層
４表面に第２イオン１８を注入する。この場合も、第２
イオン１８としてフッ素イオンを用いる。そして、注入
エネルギーは５ｋｅＶ程度で、そのドーズ量は５×１０
14／ｃｍ2 とする。この第２イオン１８の注入追加によ
り、上記第１イオン注入層１６は第１／第２イオン注入
層１９となり、新たな領域に第２イオン注入層２０が形
成される。ここで、第１／第２イオン注入層１９でのフ
ッ素イオンのドーズ量は６×１０14／ｃｍ2 となる。
スク１７を形成し、これをマスクにして所定のウェル層
４表面に第２イオン１８を注入する。この場合も、第２
イオン１８としてフッ素イオンを用いる。そして、注入
エネルギーは５ｋｅＶ程度で、そのドーズ量は５×１０
14／ｃｍ2 とする。この第２イオン１８の注入追加によ
り、上記第１イオン注入層１６は第１／第２イオン注入
層１９となり、新たな領域に第２イオン注入層２０が形
成される。ここで、第１／第２イオン注入層１９でのフ
ッ素イオンのドーズ量は６×１０14／ｃｍ2 となる。
【００５１】次に、図５（ｃ）に示すように、ウェル層
４の表面を露出させる。このようにして、ウェル層４表
面には、第１／第２イオン注入層１９と第２イオン注入
層２０とイオン注入無しの領域とが存在することにな
る。
４の表面を露出させる。このようにして、ウェル層４表
面には、第１／第２イオン注入層１９と第２イオン注入
層２０とイオン注入無しの領域とが存在することにな
る。
【００５２】次に、図５（ｄ）に示すように、第１の段
階として、上記イオン注入無しの領域の表面に第１酸化
膜２１を、第２イオン注入層２０の表面に第２酸化膜２
２、そして、第１／第２イオン注入層１９に第３酸化膜
２３を形成する。引き続いて、第２の段階として、図６
（ａ）に示すように、上記第１および第２および第３酸
化膜をそれぞれ第１酸窒化膜２４、第２酸窒化膜２５お
よび第３酸窒化膜２６に変える。更に、引き続いて、第
３の段階として、図６（ｂ）に示すように、上記第１お
よび第２および第３酸窒化膜をそれぞれ第１ゲート絶縁
膜２７、第２ゲート絶縁膜２８および第３ゲート絶縁膜
２９に変える。
階として、上記イオン注入無しの領域の表面に第１酸化
膜２１を、第２イオン注入層２０の表面に第２酸化膜２
２、そして、第１／第２イオン注入層１９に第３酸化膜
２３を形成する。引き続いて、第２の段階として、図６
（ａ）に示すように、上記第１および第２および第３酸
化膜をそれぞれ第１酸窒化膜２４、第２酸窒化膜２５お
よび第３酸窒化膜２６に変える。更に、引き続いて、第
３の段階として、図６（ｂ）に示すように、上記第１お
よび第２および第３酸窒化膜をそれぞれ第１ゲート絶縁
膜２７、第２ゲート絶縁膜２８および第３ゲート絶縁膜
２９に変える。
【００５３】次に、上記図５（ｄ）と図６（ａ）で説明
した膜形成のシーケンスを図７に基づいて説明する。図
７（ａ）も、ＲＴＰ炉内での膜形成シーケンスを示す。
図７（ａ）に示すように、第１の実施の形態と同様に、
初めに１０００℃温度で１０秒間にわたって希釈酸化す
る。この希釈酸化で、図５（ｄ）で述べた第１酸化膜２
１、第２酸化膜２２および第３酸化膜２３が形成され
る。この希釈酸化の工程では、この順に酸化膜の膜厚は
厚くなる。これは、フッ素イオンのドーズ量の増加と共
に酸化速度が増大するようになるからである。この現象
については、本発明の効果として後述される。
した膜形成のシーケンスを図７に基づいて説明する。図
７（ａ）も、ＲＴＰ炉内での膜形成シーケンスを示す。
図７（ａ）に示すように、第１の実施の形態と同様に、
初めに１０００℃温度で１０秒間にわたって希釈酸化す
る。この希釈酸化で、図５（ｄ）で述べた第１酸化膜２
１、第２酸化膜２２および第３酸化膜２３が形成され
る。この希釈酸化の工程では、この順に酸化膜の膜厚は
厚くなる。これは、フッ素イオンのドーズ量の増加と共
に酸化速度が増大するようになるからである。この現象
については、本発明の効果として後述される。
【００５４】次に、ＲＴＰ炉内の雰囲気を窒素から一酸
化窒素に変え、３０秒間にわたり酸窒化の処理を行う。
この酸窒化により、上記の第１、第２および第３酸化膜
２１，２２，２３は熱窒化されて、図６（ａ）で述べた
第１酸窒化膜２４、第２酸窒化膜２５および第３酸窒化
膜２６に変わる。そして、更に、ＲＴＰ炉内の雰囲気を
窒素から酸素に変え、３０秒間にわたり酸化の処理を行
う。この酸化で、上記の第１酸窒化膜２４、第２酸窒化
膜２５および第３酸窒化膜２６は熱酸化されて、図６
（ｂ）で述べた第１ゲート絶縁膜２７、第２ゲート絶縁
膜２８および第３ゲート絶縁膜２９になる。最後に、窒
素雰囲気で室温に降温しシリコン基板を取り出す。ここ
で、上記希釈酸化および酸窒化の処理でのガス圧力は約
６×１０3Ｐａであり、上記酸化の処理でのガス圧力は
約１．２×１０4 Ｐａである。
化窒素に変え、３０秒間にわたり酸窒化の処理を行う。
この酸窒化により、上記の第１、第２および第３酸化膜
２１，２２，２３は熱窒化されて、図６（ａ）で述べた
第１酸窒化膜２４、第２酸窒化膜２５および第３酸窒化
膜２６に変わる。そして、更に、ＲＴＰ炉内の雰囲気を
窒素から酸素に変え、３０秒間にわたり酸化の処理を行
う。この酸化で、上記の第１酸窒化膜２４、第２酸窒化
膜２５および第３酸窒化膜２６は熱酸化されて、図６
（ｂ）で述べた第１ゲート絶縁膜２７、第２ゲート絶縁
膜２８および第３ゲート絶縁膜２９になる。最後に、窒
素雰囲気で室温に降温しシリコン基板を取り出す。ここ
で、上記希釈酸化および酸窒化の処理でのガス圧力は約
６×１０3Ｐａであり、上記酸化の処理でのガス圧力は
約１．２×１０4 Ｐａである。
【００５５】次に、このようにして形成したイオン注入
無しの領域の第１ゲート絶縁膜２７と、ドーズ量が第１
の実施の形態と同じイオン注入有りの領域の第３ゲート
絶縁膜２９との膜厚差を図７（ｂ）で説明する。上記の
３段階の膜形成のシーケンスで、イオン注入無しの領域
にシリコン酸化膜換算で１．９ｎｍ程度の第１ゲート絶
縁膜２７が形成され、上記イオン注入有りの領域にシリ
コン酸化膜換算で２．３ｎｍ程度の第３ゲート絶縁膜２
９が形成される。この場合には、０．４ｎｍ程度のゲー
ト絶縁膜の膜厚差を高精度に制御するようになる。この
膜厚差は、第１の実施の形態の場合の２倍となる。この
ように第１の実施の形態での膜形成のシーケンスに再酸
化の処理を加えることで、ゲート絶縁膜の膜厚差を更に
増大させるようになる。なお、上述したドーズ量が５×
１０14／ｃｍ2 である第２イオン注入層２０上の第２ゲ
ート絶縁膜２８の膜厚は、シリコン酸化膜換算で２．１
ｎｍ程度となる。
無しの領域の第１ゲート絶縁膜２７と、ドーズ量が第１
の実施の形態と同じイオン注入有りの領域の第３ゲート
絶縁膜２９との膜厚差を図７（ｂ）で説明する。上記の
３段階の膜形成のシーケンスで、イオン注入無しの領域
にシリコン酸化膜換算で１．９ｎｍ程度の第１ゲート絶
縁膜２７が形成され、上記イオン注入有りの領域にシリ
コン酸化膜換算で２．３ｎｍ程度の第３ゲート絶縁膜２
９が形成される。この場合には、０．４ｎｍ程度のゲー
ト絶縁膜の膜厚差を高精度に制御するようになる。この
膜厚差は、第１の実施の形態の場合の２倍となる。この
ように第１の実施の形態での膜形成のシーケンスに再酸
化の処理を加えることで、ゲート絶縁膜の膜厚差を更に
増大させるようになる。なお、上述したドーズ量が５×
１０14／ｃｍ2 である第２イオン注入層２０上の第２ゲ
ート絶縁膜２８の膜厚は、シリコン酸化膜換算で２．１
ｎｍ程度となる。
【００５６】後は、第１の実施の形態と同様に、図６
（ｃ）に示すように、ゲート電極１２を第１ゲート絶縁
膜２７、第２ゲート絶縁膜２８および第３ゲート絶縁膜
２９上に形成する。そして、拡散層１３を形成する。こ
のようにして、膜厚を異にするゲート絶縁膜を有する３
種類のＭＯＳトランジスタが形成されるようになる。
（ｃ）に示すように、ゲート電極１２を第１ゲート絶縁
膜２７、第２ゲート絶縁膜２８および第３ゲート絶縁膜
２９上に形成する。そして、拡散層１３を形成する。こ
のようにして、膜厚を異にするゲート絶縁膜を有する３
種類のＭＯＳトランジスタが形成されるようになる。
【００５７】第２の実施の形態では、第１の実施の形態
で述べたものと同様の効果が生じる。例えば、この場合
もマイクロラフネスが大幅に低減する。そして、ゲート
絶縁膜の膜厚制御が格段に向上し、シリコンウェーハ内
での膜厚バラツキが大幅に低減するようになる。例え
ば、２００ｍｍφのウェーハ内での膜厚のバラツキは標
準偏差σ＝＋／−０．０１６ｎｍ（１．９ｎｍからのバ
ラツキ）となる。
で述べたものと同様の効果が生じる。例えば、この場合
もマイクロラフネスが大幅に低減する。そして、ゲート
絶縁膜の膜厚制御が格段に向上し、シリコンウェーハ内
での膜厚バラツキが大幅に低減するようになる。例え
ば、２００ｍｍφのウェーハ内での膜厚のバラツキは標
準偏差σ＝＋／−０．０１６ｎｍ（１．９ｎｍからのバ
ラツキ）となる。
【００５８】更に、上述したように３段階による膜形成
のシーケンスにより、第１の実施の形態の場合よりゲー
ト絶縁膜の膜厚差が大きくなる。このゲート絶縁膜の膜
厚差の増大は、以下に述べるメカニズムに起因してい
る。
のシーケンスにより、第１の実施の形態の場合よりゲー
ト絶縁膜の膜厚差が大きくなる。このゲート絶縁膜の膜
厚差の増大は、以下に述べるメカニズムに起因してい
る。
【００５９】すなわち、第１の段階である希釈酸化で、
一度、イオン注入無しの領域とイオン注入有りの領域と
で酸化膜に膜厚差が生じる。次の第２の段階である酸窒
化の処理では、上記酸化膜中に窒素が導入され、膜質の
少し変わった絶縁膜となるが、その実効的な膜厚変化は
無い。第１の実施の形態では、イオン注入の効果による
上記酸化膜の膜厚差が現れている。そして、次の第３の
段階である再酸化の処理では、イオン注入無しの領域の
絶縁膜の酸化が抑制されるようになる。これは、第１の
段階で形成された酸化膜の膜厚が薄いほど、第２の段階
の酸窒化で、上記酸化膜とシリコン基板との界面に窒素
が蓄積し易くなるからである。この蓄積した窒素が再酸
化での酸化を抑制することで、再度、イオン注入無しの
領域とイオン注入有りの領域とで絶縁膜に膜厚差が生じ
る。上記第２の実施の形態での膜厚差の増大は、このよ
うな２度にわたる膜厚差によっている。
一度、イオン注入無しの領域とイオン注入有りの領域と
で酸化膜に膜厚差が生じる。次の第２の段階である酸窒
化の処理では、上記酸化膜中に窒素が導入され、膜質の
少し変わった絶縁膜となるが、その実効的な膜厚変化は
無い。第１の実施の形態では、イオン注入の効果による
上記酸化膜の膜厚差が現れている。そして、次の第３の
段階である再酸化の処理では、イオン注入無しの領域の
絶縁膜の酸化が抑制されるようになる。これは、第１の
段階で形成された酸化膜の膜厚が薄いほど、第２の段階
の酸窒化で、上記酸化膜とシリコン基板との界面に窒素
が蓄積し易くなるからである。この蓄積した窒素が再酸
化での酸化を抑制することで、再度、イオン注入無しの
領域とイオン注入有りの領域とで絶縁膜に膜厚差が生じ
る。上記第２の実施の形態での膜厚差の増大は、このよ
うな２度にわたる膜厚差によっている。
【００６０】また、１回の膜形成処理で３種類のゲート
絶縁膜を形成できることで、第２の実施の形態では、第
１の実施の形態で説明した方法あるいは従来の技術等を
駆使して、３種類以上のゲート絶縁膜を有するＭＯＳト
ランジスタを形成する場合に比べて、その製造工程が短
縮し、製造コストが大幅に低減する。このような効果
は、ゲート絶縁膜の種類が増大すると共に顕著になる。
絶縁膜を形成できることで、第２の実施の形態では、第
１の実施の形態で説明した方法あるいは従来の技術等を
駆使して、３種類以上のゲート絶縁膜を有するＭＯＳト
ランジスタを形成する場合に比べて、その製造工程が短
縮し、製造コストが大幅に低減する。このような効果
は、ゲート絶縁膜の種類が増大すると共に顕著になる。
【００６１】更に、第２の実施の形態の説明と本発明の
効果を、図８あるいは図９を参照して説明する。図８
は、上述した３段階の膜形成のシーケンスを経た後のゲ
ート絶縁膜の膜厚（縦軸に表示）とシリコン基板へのイ
オン（フッ素とアルゴンの場合）注入ドーズ量（横軸に
表示）との関係を示したグラフである。これは、本発明
者が試行実験の中で初めて得たものである。なお、図８
に示す関係は、注入エネルギーには依存しないようであ
る。
効果を、図８あるいは図９を参照して説明する。図８
は、上述した３段階の膜形成のシーケンスを経た後のゲ
ート絶縁膜の膜厚（縦軸に表示）とシリコン基板へのイ
オン（フッ素とアルゴンの場合）注入ドーズ量（横軸に
表示）との関係を示したグラフである。これは、本発明
者が試行実験の中で初めて得たものである。なお、図８
に示す関係は、注入エネルギーには依存しないようであ
る。
【００６２】図８から判るように、注入イオンがフッ素
イオンの場合では、そのドーズ量が３×１０14／ｃｍ2
以上で初めてゲート絶縁膜の増速効果が起こり、それ以
降は、ドーズ量の増加に従って、ゲート絶縁膜の膜厚は
単調に増大する。
イオンの場合では、そのドーズ量が３×１０14／ｃｍ2
以上で初めてゲート絶縁膜の増速効果が起こり、それ以
降は、ドーズ量の増加に従って、ゲート絶縁膜の膜厚は
単調に増大する。
【００６３】これに対して、注入イオンがアルゴンイオ
ンの場合では、フッ素イオンの注入の場合より増速効果
が高く、増速効果はアルゴン注入することで生じ、この
場合もドーズ量の増加と共に高くなる。
ンの場合では、フッ素イオンの注入の場合より増速効果
が高く、増速効果はアルゴン注入することで生じ、この
場合もドーズ量の増加と共に高くなる。
【００６４】以上のようなイオンドーズ量と膜厚の関係
を用いることで、１回の膜形成処理で多種類のゲート絶
縁膜を同一の半導体チップ内に設けることが可能にな
る。上記第２の実施の形態では、フッ素イオンの注入の
場合について説明したが、アルゴンイオンの注入あるい
はフッ素イオンとアルゴンイオンの混合した注入でも同
様に適用できるものである。そして、この複合した注入
により上述したような効果はより顕著になる。
を用いることで、１回の膜形成処理で多種類のゲート絶
縁膜を同一の半導体チップ内に設けることが可能にな
る。上記第２の実施の形態では、フッ素イオンの注入の
場合について説明したが、アルゴンイオンの注入あるい
はフッ素イオンとアルゴンイオンの混合した注入でも同
様に適用できるものである。そして、この複合した注入
により上述したような効果はより顕著になる。
【００６５】図９は、上述した３段階の膜形成のシーケ
ンスを経た後のゲート絶縁膜の信頼性（縦軸にＴＤＤＢ
による絶縁破壊に至る時間で表示）とシリコン基板への
フッ素イオン注入ドーズ量（横軸に表示）との関係を示
したグラフである。これも、本発明者が試行実験の中で
初めて得たものである。ここで、ＴＤＤＢ（ＴｉｍｅＤ
ｅｐｅｎｎｄｅｎｎｃｅ ｏｆ Ｄｉｅｌｅｃｔｒｉｃ
Ｂｒｅａｋｄｏｗｎ）での測定条件は、シリコン基板
温度；室温、ＭＯＳダイオードの面積；０．１ｃｍ2 、
ストレス電流；０．１アンペア／ｃｍ2 である。
ンスを経た後のゲート絶縁膜の信頼性（縦軸にＴＤＤＢ
による絶縁破壊に至る時間で表示）とシリコン基板への
フッ素イオン注入ドーズ量（横軸に表示）との関係を示
したグラフである。これも、本発明者が試行実験の中で
初めて得たものである。ここで、ＴＤＤＢ（ＴｉｍｅＤ
ｅｐｅｎｎｄｅｎｎｃｅ ｏｆ Ｄｉｅｌｅｃｔｒｉｃ
Ｂｒｅａｋｄｏｗｎ）での測定条件は、シリコン基板
温度；室温、ＭＯＳダイオードの面積；０．１ｃｍ2 、
ストレス電流；０．１アンペア／ｃｍ2 である。
【００６６】図９から判るように、注入のフッ素イオン
ドーズ量が７×１０14／ｃｍ2 を超えるとＴＤＤＢ破壊
時間が急激に小さくなる。これは、シリコン基板中のフ
ッ素イオン量が増加すると、このフッ素がゲート絶縁膜
中に残留し膜の信頼性を低下させるためと考えられる。
但し、その明確な理由は未だ判明していない。いずれに
しろ、フッ素イオン注入で有効な膜厚差をつけるために
は、そのドーズ量の範囲は、３×１０14／ｃｍ2 以上で
７×１０14／ｃｍ2 以下に設定するのが効果的である。
ドーズ量が７×１０14／ｃｍ2 を超えるとＴＤＤＢ破壊
時間が急激に小さくなる。これは、シリコン基板中のフ
ッ素イオン量が増加すると、このフッ素がゲート絶縁膜
中に残留し膜の信頼性を低下させるためと考えられる。
但し、その明確な理由は未だ判明していない。いずれに
しろ、フッ素イオン注入で有効な膜厚差をつけるために
は、そのドーズ量の範囲は、３×１０14／ｃｍ2 以上で
７×１０14／ｃｍ2 以下に設定するのが効果的である。
【００６７】アルゴンイオン注入についても、ゲート絶
縁膜の信頼性の観点からそのドーズ量に上限が存在する
ものと考えられる。また、アルゴンイオンおよびフッ素
イオン以外のイオン注入でも同様な効果が存在する。
縁膜の信頼性の観点からそのドーズ量に上限が存在する
ものと考えられる。また、アルゴンイオンおよびフッ素
イオン以外のイオン注入でも同様な効果が存在する。
【００６８】上記の実施の形態で注入されるイオンとし
てフッ素イオン、アルゴンイオンについて説明している
が、この他、塩素等のハロゲンのイオンあるいはネオ
ン、キセノン等の希ガスのイオンでも同様に適用できる
ことに言及しておく。
てフッ素イオン、アルゴンイオンについて説明している
が、この他、塩素等のハロゲンのイオンあるいはネオ
ン、キセノン等の希ガスのイオンでも同様に適用できる
ことに言及しておく。
【００６９】上記の実施の形態では、熱酸化を増速させ
る不純物の導入としてイオン注入による方法について説
明されているが、このような不純物の導入として、プラ
ズマドープの方法がある。例えば、ＥＣＲ（Ｅｌｅｃｔ
ｒｏｎ ＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）装置
でアルゴンをプラズマ励起し、加速電圧を通して数ｋｅ
Ｖ程度の加速電圧でアルゴンイオンを引き出し、上記の
運動エネルギーを有するアルゴンイオンを照射すること
で行われる。ここで、フッ素の不純物をドープするとき
はアルゴンの代わりにフッ素を用いる。
る不純物の導入としてイオン注入による方法について説
明されているが、このような不純物の導入として、プラ
ズマドープの方法がある。例えば、ＥＣＲ（Ｅｌｅｃｔ
ｒｏｎ ＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）装置
でアルゴンをプラズマ励起し、加速電圧を通して数ｋｅ
Ｖ程度の加速電圧でアルゴンイオンを引き出し、上記の
運動エネルギーを有するアルゴンイオンを照射すること
で行われる。ここで、フッ素の不純物をドープするとき
はアルゴンの代わりにフッ素を用いる。
【００７０】また、上記の実施の形態で、酸窒化の雰囲
気ガスとして一酸化窒素を用いる場合について説明して
いるが、本発明では、亜酸化窒素ガスを用いても同様の
効果が生じることに言及しておく。
気ガスとして一酸化窒素を用いる場合について説明して
いるが、本発明では、亜酸化窒素ガスを用いても同様の
効果が生じることに言及しておく。
【００７１】また、上記の実施の形態では、膜形成のシ
ーケンスの第１の段階である熱酸化を希釈酸化ガス中で
行っているが、減圧の度合いを高めて、例えば６０Ｐａ
程度に真空度を２桁上げて熱酸化を行っても同様の効果
がある。
ーケンスの第１の段階である熱酸化を希釈酸化ガス中で
行っているが、減圧の度合いを高めて、例えば６０Ｐａ
程度に真空度を２桁上げて熱酸化を行っても同様の効果
がある。
【００７２】また、上記の実施の形態では、膜厚の異な
る複数種のゲート絶縁膜がウェル層内に形成される場合
について説明されているが、このような複数種のゲート
絶縁膜は全く同様に半導体チップの異なる箇所にも形成
できるものである。
る複数種のゲート絶縁膜がウェル層内に形成される場合
について説明されているが、このような複数種のゲート
絶縁膜は全く同様に半導体チップの異なる箇所にも形成
できるものである。
【００７３】
【発明の効果】以上に説明したように、本発明の半導体
装置の製造方法は、シリコン基板表面に選択的に、熱酸
化を増速させる不純物をイオン注入等で導入する工程
と、シリコン基板表面の酸化、酸窒化あるいは再酸化と
を連続して行う工程とを含む。また、上記イオン注入の
場合には、半導体チップ上の場所により異なるドーズ量
のイオンを注入し、このドーズ量に応じて絶縁膜の膜厚
を変化させる。
装置の製造方法は、シリコン基板表面に選択的に、熱酸
化を増速させる不純物をイオン注入等で導入する工程
と、シリコン基板表面の酸化、酸窒化あるいは再酸化と
を連続して行う工程とを含む。また、上記イオン注入の
場合には、半導体チップ上の場所により異なるドーズ量
のイオンを注入し、このドーズ量に応じて絶縁膜の膜厚
を変化させる。
【００７４】このようにすることで、半導体チップ上で
信頼性の高いマルチゲート絶縁膜が簡便で高精度にしか
も効果的に形成でき、複数種のゲート絶縁膜を有するＭ
ＯＳトランジスタが半導体チップ上に形成できるように
なる。
信頼性の高いマルチゲート絶縁膜が簡便で高精度にしか
も効果的に形成でき、複数種のゲート絶縁膜を有するＭ
ＯＳトランジスタが半導体チップ上に形成できるように
なる。
【００７５】また、従来の技術で説明したマイクロラフ
ネスの値が大幅に低減するようになり、ＭＯＳトランジ
スタの動作特性が向上するようになる。更には、シリコ
ンウェーハ内でのゲート絶縁膜の膜厚バラツキが大幅に
低減するようになる。
ネスの値が大幅に低減するようになり、ＭＯＳトランジ
スタの動作特性が向上するようになる。更には、シリコ
ンウェーハ内でのゲート絶縁膜の膜厚バラツキが大幅に
低減するようになる。
【００７６】このようにして、半導体装置の製造歩留ま
りが向上し、半導体装置の製造コストが低減する。ま
た、メモリ回路、ロジック回路、アナログ回路等が混載
する多機能で高性能の半導体装置の開発が大幅に促進さ
れるようになる。
りが向上し、半導体装置の製造コストが低減する。ま
た、メモリ回路、ロジック回路、アナログ回路等が混載
する多機能で高性能の半導体装置の開発が大幅に促進さ
れるようになる。
【図１】本発明の第１の実施の形態を説明するＭＯＳト
ランジスタの製造工程順の断面図である。
ランジスタの製造工程順の断面図である。
【図２】本発明の第１の実施の形態を説明するＭＯＳト
ランジスタの製造工程順の断面図である。
ランジスタの製造工程順の断面図である。
【図３】本発明の第１の実施の形態を説明するためのゲ
ート絶縁膜形成のシーケンス図である。
ート絶縁膜形成のシーケンス図である。
【図４】本発明の第１の実施の形態の効果を説明するた
めのゲート絶縁膜形成のシーケンス図である。
めのゲート絶縁膜形成のシーケンス図である。
【図５】本発明の第２の実施の形態を説明するＭＯＳト
ランジスタの製造工程順の断面図である。
ランジスタの製造工程順の断面図である。
【図６】本発明の第２の実施の形態を説明するＭＯＳト
ランジスタの製造工程順の断面図である。
ランジスタの製造工程順の断面図である。
【図７】本発明の第２の実施の形態を説明するためのゲ
ート絶縁膜形成のシーケンス図である。
ート絶縁膜形成のシーケンス図である。
【図８】ゲート絶縁膜の増速効果のドーズ量依存性を説
明するための図である。
明するための図である。
【図９】ゲート絶縁膜の信頼性のドーズ量依存性を説明
するための図である。
するための図である。
【図１０】従来の技術を説明するＭＯＳトランジスタの
製造工程順の断面図である。
製造工程順の断面図である。
【図１１】従来の技術を説明するＭＯＳトランジスタの
製造工程順の断面図である。
製造工程順の断面図である。
１，１０１ シリコン基板 ２ 素子分離絶縁膜 ３，１０３ 保護酸化膜 ４，１０５ ウェル層 ５，１０７ レジストマスク ６ イオン ７ イオン注入層 ８，２１，１０８ 第１酸化膜 ９，２２，１０９ 第２酸化膜 １０，２７ 第１ゲート絶縁膜 １１，２８ 第２ゲート絶縁膜 １２，１１０ ゲート電極 １３，１１１ 拡散層 １４ 第１レジストマスク １５ 第１イオン １６ 第１イオン層 １７ 第２レジストマスク １８ 第２イオン １９ 第１／第２イオン注入層 ２０ 第２イオン注入層 ２３ 第３酸化膜 ２４ 第１酸窒化膜 ２５ 第２酸窒化膜 ２６ 第３酸窒化膜 ２９ 第３ゲート絶縁膜 １０２ フィールド酸化膜 １０４ 不純物イオン １０６ 第１ゲート酸化膜 １０８ 第２ゲート酸化膜 １０９ 第３ゲート酸化膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 (72)発明者 黒木 俊一郎 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5F040 DB01 ED00 ED03 FC04 FC15 5F048 AB01 AB03 AC01 AC03 BA01 BB11 BB16 BD04 BG12 5F058 BA20 BC11 BD16 BF55 BF60 BF61 BF62 BF65 BG03 BJ04
Claims (12)
- 【請求項１】 シリコン基板表面に選択的に、熱酸化を
増速させる不純物を導入する工程と、前記シリコン基板
表面の酸化、酸窒化を連続して行う工程を含み、前記シ
リコン基板表面に膜厚の異なる複数種の絶縁膜を形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 シリコン基板表面に選択的に、熱酸化を
増速させる不純物を導入する工程と、前記シリコン基板
表面の酸化、酸窒化、再酸化をこの順に連続して行う工
程を含み、前記シリコン基板表面に膜厚の異なる複数種
の絶縁膜を形成することを特徴とする半導体装置の製造
方法。 - 【請求項３】 前記不純物の導入する工程において、導
入する不純物がハロゲンあるいは希ガスの原子を含んだ
ものであることを特徴とする請求項１または請求項２記
載の半導体装置の製造方法。 - 【請求項４】 前記導入される不純物がフッ素、アルゴ
ンあるいはこれらの混合した原子を含むものであること
を特徴とする請求項３記載の半導体装置の製造方法。 - 【請求項５】 前記不純物の導入がイオン注入で行われ
ることを特徴とする請求項１から請求項４のうち１つの
請求項に記載の半導体装置の製造方法。 - 【請求項６】 前記イオン注入において、半導体チップ
上の場所により異なるドーズ量のイオンを注入し、該ド
ーズ量に応じて前記絶縁膜の膜厚を変化させることを特
徴とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記注入されるイオンがフッ素であり、
フッ素イオンのドーズ量の範囲が３×１０14／ｃｍ2 以
上であり７×１０14／ｃｍ2 以下となることを特徴とす
る請求項５または請求項６記載の半導体装置の製造方
法。 - 【請求項８】 前記酸化の工程前のシリコン基板表面に
自然酸化膜が形成されていることを特徴とする請求項１
から請求項７のうち１つの請求項に記載の半導体装置の
製造方法。 - 【請求項９】 前記酸化は、酸化ガスを窒素あるいは希
ガスで希釈した雰囲気で行われ、前記再酸化は、酸素ガ
ス雰囲気で行われることを特徴とする請求項１から請求
項８のうち１つの請求項に記載の半導体装置の製造方
法。 - 【請求項１０】 自然酸化膜の形成されたシリコン基板
表面の希釈酸素雰囲気での酸化、その後の酸窒化を連続
して行いシリコン基板表面に絶縁膜を形成することを特
徴とする半導体装置の製造方法。 - 【請求項１１】 前記酸窒化が一酸化窒素中あるいは亜
酸化窒素中で行われることを特徴とする請求項１から請
求項１０のうち１つの請求項に記載の半導体装置の製造
方法。 - 【請求項１２】 前記酸化、酸窒化あるいは再酸化が同
一の温度下で、しかも、減圧ガス下で行われることを特
徴とする請求項１から請求項１１のうち１つの請求項に
記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044038A JP2001237324A (ja) | 2000-02-22 | 2000-02-22 | 半導体装置の製造方法 |
| US09/785,587 US20010016388A1 (en) | 2000-02-22 | 2001-02-16 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044038A JP2001237324A (ja) | 2000-02-22 | 2000-02-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237324A true JP2001237324A (ja) | 2001-08-31 |
Family
ID=18566867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044038A Pending JP2001237324A (ja) | 2000-02-22 | 2000-02-22 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010016388A1 (ja) |
| JP (1) | JP2001237324A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244345A (ja) * | 2000-02-29 | 2001-09-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2005236083A (ja) * | 2004-02-20 | 2005-09-02 | Toshiba Corp | 半導体装置の製造方法 |
| JP2006222151A (ja) * | 2005-02-08 | 2006-08-24 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2007250734A (ja) * | 2006-03-15 | 2007-09-27 | Yamaha Corp | シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法 |
| JPWO2007086111A1 (ja) * | 2006-01-25 | 2009-06-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2011249690A (ja) * | 2010-05-28 | 2011-12-08 | Sharp Corp | 固体撮像装置およびその製造方法、並びに電子情報機器 |
| JP2013232556A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体素子の製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4772183B2 (ja) * | 2000-11-30 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6531731B2 (en) * | 2001-06-15 | 2003-03-11 | Motorola, Inc. | Integration of two memory types on the same integrated circuit |
| US7335561B2 (en) * | 2001-11-30 | 2008-02-26 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
| KR100496888B1 (ko) * | 2003-03-06 | 2005-06-23 | 삼성전자주식회사 | 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법 |
| US7084035B2 (en) * | 2004-04-13 | 2006-08-01 | Ricoh Company, Ltd. | Semiconductor device placing high, medium, and low voltage transistors on the same substrate |
| JP2007273769A (ja) * | 2006-03-31 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2010027823A (ja) * | 2008-07-18 | 2010-02-04 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| CN108470677A (zh) * | 2018-03-29 | 2018-08-31 | 上海华力集成电路制造有限公司 | Hkmg工艺中离子注入层的光刻工艺方法 |
-
2000
- 2000-02-22 JP JP2000044038A patent/JP2001237324A/ja active Pending
-
2001
- 2001-02-16 US US09/785,587 patent/US20010016388A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244345A (ja) * | 2000-02-29 | 2001-09-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2005236083A (ja) * | 2004-02-20 | 2005-09-02 | Toshiba Corp | 半導体装置の製造方法 |
| JP2006222151A (ja) * | 2005-02-08 | 2006-08-24 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPWO2007086111A1 (ja) * | 2006-01-25 | 2009-06-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007250734A (ja) * | 2006-03-15 | 2007-09-27 | Yamaha Corp | シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法 |
| JP2011249690A (ja) * | 2010-05-28 | 2011-12-08 | Sharp Corp | 固体撮像装置およびその製造方法、並びに電子情報機器 |
| JP2013232556A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010016388A1 (en) | 2001-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
| JP5174083B2 (ja) | 半導体装置の製造方法 | |
| JP5070702B2 (ja) | 半導体装置の製造方法及び製造装置 | |
| JP4545046B2 (ja) | マルチゲート絶縁膜を有する半導体装置の製造方法 | |
| JP4002219B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4271920B2 (ja) | 半導体素子のｃｍｏｓ及びその製造方法 | |
| JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002368122A (ja) | 半導体装置及びその製造方法 | |
| JP2001237324A (ja) | 半導体装置の製造方法 | |
| US7247914B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2003133550A (ja) | 半導体装置及びその製造方法 | |
| JPH104145A (ja) | 半導体装置及びその製造方法 | |
| JP2001284463A (ja) | 半導体装置およびその製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| JP2004247528A (ja) | 半導体装置の製造方法 | |
| JP5177980B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000243961A (ja) | 半導体素子のゲート酸化膜の形成方法 | |
| JP2001007217A (ja) | 半導体装置の製造方法 | |
| JP2006066923A (ja) | 半導体装置 | |
| JP2007266552A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002343965A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP2004207613A (ja) | 半導体装置及びその製造方法 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 | |
| JP2005093580A (ja) | 半導体装置の製造方法 | |
| JP2005222977A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021112 |