JP2001284463A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001284463A JP2001284463A JP2000092672A JP2000092672A JP2001284463A JP 2001284463 A JP2001284463 A JP 2001284463A JP 2000092672 A JP2000092672 A JP 2000092672A JP 2000092672 A JP2000092672 A JP 2000092672A JP 2001284463 A JP2001284463 A JP 2001284463A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- insulating film
- oxidation
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 同一基板上に２種類以上の膜厚を有するゲー
ト絶縁膜を、安定かつ制御性良く形成する。 【解決手段】最初に素子領域全面に第１の厚みを持つシ
リコン窒化膜７を形成し,次に第２の厚みを形成する領
域のみシリコン窒化膜を除去した後、再び全面に酸化と
窒化を組み合わせた方法によりシリコン酸化膜を形成す
る。この時シリコン窒化膜の部分は耐酸化性が強いため
膜厚は増えず初期に決定した膜厚であり、他の部分は第
２の厚みを持ったシリコン酸化膜１１が形成される。こ
のようにして２種類の膜厚を一度で形成するため、両膜
厚を安定かつ制御性よく形成することができる。
ト絶縁膜を、安定かつ制御性良く形成する。 【解決手段】最初に素子領域全面に第１の厚みを持つシ
リコン窒化膜７を形成し,次に第２の厚みを形成する領
域のみシリコン窒化膜を除去した後、再び全面に酸化と
窒化を組み合わせた方法によりシリコン酸化膜を形成す
る。この時シリコン窒化膜の部分は耐酸化性が強いため
膜厚は増えず初期に決定した膜厚であり、他の部分は第
２の厚みを持ったシリコン酸化膜１１が形成される。こ
のようにして２種類の膜厚を一度で形成するため、両膜
厚を安定かつ制御性よく形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁ゲート型の電
界効果トランジスタ（以下、酸化膜以外のゲート絶縁膜
を有するものをも含めてＭＯＳＦＥＴと記す）を含んで
なる半導体装置に関し、より詳しくは、同一基板上に異
なる膜厚のゲート絶縁膜を有するＭＯＳＦＥＴを含む半
導体装置およびその製造方法に関するものである。
界効果トランジスタ（以下、酸化膜以外のゲート絶縁膜
を有するものをも含めてＭＯＳＦＥＴと記す）を含んで
なる半導体装置に関し、より詳しくは、同一基板上に異
なる膜厚のゲート絶縁膜を有するＭＯＳＦＥＴを含む半
導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】ＤＲＡＭやＳＲＡＭとロジック回路、ロ
ジック回路内のＣＰＵ部と入出力インターフェース部
等、異なる機能の回路や使用する電圧の異なる回路を混
載する場合、同一基板上に異なる構造に設計したＭＯＳ
ＦＥＴを形成する必要がある。この場合に、ＭＯＳＦＥ
Ｔの用途に応じてゲート電極に加える電圧が異なったり
用途に応じて要求される駆動能力が異なったりすること
が多いため、同一基板上にゲート絶縁膜の膜厚を変えて
ＭＯＳＦＥＴを形成することが必要となる。しかし、極
薄でなおかつ異なる膜厚のゲート絶縁膜を再現性よくか
つ高精度に形成することは難しく、このことが異なる機
能を混載したＬＳＩを製造する際の重要な技術課題とな
っている。
ジック回路内のＣＰＵ部と入出力インターフェース部
等、異なる機能の回路や使用する電圧の異なる回路を混
載する場合、同一基板上に異なる構造に設計したＭＯＳ
ＦＥＴを形成する必要がある。この場合に、ＭＯＳＦＥ
Ｔの用途に応じてゲート電極に加える電圧が異なったり
用途に応じて要求される駆動能力が異なったりすること
が多いため、同一基板上にゲート絶縁膜の膜厚を変えて
ＭＯＳＦＥＴを形成することが必要となる。しかし、極
薄でなおかつ異なる膜厚のゲート絶縁膜を再現性よくか
つ高精度に形成することは難しく、このことが異なる機
能を混載したＬＳＩを製造する際の重要な技術課題とな
っている。
【０００３】図６は、異なる膜厚のゲート絶縁膜のＭＯ
ＳＦＥＴを同一基板上に形成する従来技術を示す工程順
の断面図である。まず、ウェル４０上に素子分離絶縁膜
４１をシリコン酸化膜（ＳｉＯ2）にて形成し、次に、
素子領域全面に熱酸化によりシリコン酸化膜からなるゲ
ート絶縁膜３９を形成する〔図６（ａ）〕。次に、薄い
ゲート絶縁膜を形成する領域のゲート絶縁膜のみをフォ
トレジスト膜４２をマスクとするエッチングにより除去
する〔図６（ｂ）〕。さらに、素子領域全面に熱酸化を
行うと、ゲート絶縁膜が除去された領域には薄いゲート
絶縁膜４３が形成され、マスキングされた領域には更に
酸化が行われたことにより厚いゲート絶縁膜４４が形成
される。この結果所望の２種類の厚みを持った薄いゲー
ト絶縁膜と厚いゲート絶縁膜が形成される〔図６
（ｃ）〕。さらに、前記薄いゲート絶縁膜と厚いゲート
絶縁膜の上にポリシリコン、窒化タングステン、タング
ステンの３層構造（Ｗ／ＷＮ／Ｐｏｌｙ．Ｓｉ）のゲー
ト電極４５を形成し、最後にソース・ドレイン領域４６
を形成する〔図６（ｄ）〕。
ＳＦＥＴを同一基板上に形成する従来技術を示す工程順
の断面図である。まず、ウェル４０上に素子分離絶縁膜
４１をシリコン酸化膜（ＳｉＯ2）にて形成し、次に、
素子領域全面に熱酸化によりシリコン酸化膜からなるゲ
ート絶縁膜３９を形成する〔図６（ａ）〕。次に、薄い
ゲート絶縁膜を形成する領域のゲート絶縁膜のみをフォ
トレジスト膜４２をマスクとするエッチングにより除去
する〔図６（ｂ）〕。さらに、素子領域全面に熱酸化を
行うと、ゲート絶縁膜が除去された領域には薄いゲート
絶縁膜４３が形成され、マスキングされた領域には更に
酸化が行われたことにより厚いゲート絶縁膜４４が形成
される。この結果所望の２種類の厚みを持った薄いゲー
ト絶縁膜と厚いゲート絶縁膜が形成される〔図６
（ｃ）〕。さらに、前記薄いゲート絶縁膜と厚いゲート
絶縁膜の上にポリシリコン、窒化タングステン、タング
ステンの３層構造（Ｗ／ＷＮ／Ｐｏｌｙ．Ｓｉ）のゲー
ト電極４５を形成し、最後にソース・ドレイン領域４６
を形成する〔図６（ｄ）〕。
【０００４】
【発明が解決しようとする課題】しかしながら、エッチ
ングおよび再酸化を用いたこの手法では、例えば微細化
が行われた３ｎｍより薄いゲート絶縁膜を有するトラン
ジスタと、６ｎｍ程の厚いゲート絶縁膜を有するトラン
ジスタを同じウェハ上に形成する場合のように、大きな
膜厚差の絶縁膜を安定して得ることが難しい。しかも、
３種類の膜厚のゲート絶縁膜を同じウェハ上に形成する
場合、更に膜厚の制御性が悪くなるという問題が発生す
る。
ングおよび再酸化を用いたこの手法では、例えば微細化
が行われた３ｎｍより薄いゲート絶縁膜を有するトラン
ジスタと、６ｎｍ程の厚いゲート絶縁膜を有するトラン
ジスタを同じウェハ上に形成する場合のように、大きな
膜厚差の絶縁膜を安定して得ることが難しい。しかも、
３種類の膜厚のゲート絶縁膜を同じウェハ上に形成する
場合、更に膜厚の制御性が悪くなるという問題が発生す
る。
【０００５】また、大きな膜厚差のゲート絶縁膜を有す
る電界効果トランジスタを同じウェハ上に形成する場
合、次の問題が起こる。駆動能力を高めるためにゲート
絶縁膜厚を薄くすると、ｐチャネルＭＯＳＦＥＴ（以
下、ｐＭＯＳＦＥＴと記す）におけるボロンの突き抜け
問題が顕著に生じるため、ゲート絶縁膜へ窒素を導入す
る必要性が生じる。しかし、ゲート絶縁膜へ窒素を導入
した場合、窒素を導入しないゲート絶縁膜を用いた場合
よりエッチングおよび再酸化の制御性が悪くなり、異な
る膜厚のゲート絶縁膜を安定して形成することが更に難
しくなる。
る電界効果トランジスタを同じウェハ上に形成する場
合、次の問題が起こる。駆動能力を高めるためにゲート
絶縁膜厚を薄くすると、ｐチャネルＭＯＳＦＥＴ（以
下、ｐＭＯＳＦＥＴと記す）におけるボロンの突き抜け
問題が顕著に生じるため、ゲート絶縁膜へ窒素を導入す
る必要性が生じる。しかし、ゲート絶縁膜へ窒素を導入
した場合、窒素を導入しないゲート絶縁膜を用いた場合
よりエッチングおよび再酸化の制御性が悪くなり、異な
る膜厚のゲート絶縁膜を安定して形成することが更に難
しくなる。
【０００６】上述したように、駆動能力を高めるべくゲ
ート絶縁膜を薄くしたｐＭＯＳＦＥＴではボロン突き抜
け対策として窒素添加ゲート絶縁膜やゲート窒化膜が用
いられるが、一方、厚いゲート絶縁膜を用いるトランジ
スタでは、ゲートリーク電流が流れず、また絶縁膜耐圧
や長期信頼性が高いゲート酸化膜を使用することがより
適している。而して、近年、ゲート絶縁膜にＴａ2 Ｏ5
やＴｉＯ2 などの高誘電率膜を使用することが試みられ
ているが、これらの高誘電率膜は熱酸化や熱窒化より膜
厚制御性のよくない成膜法により形成されるため、高誘
電率膜によって膜厚の異なるゲート絶縁膜を形成するこ
とは困難である。
ート絶縁膜を薄くしたｐＭＯＳＦＥＴではボロン突き抜
け対策として窒素添加ゲート絶縁膜やゲート窒化膜が用
いられるが、一方、厚いゲート絶縁膜を用いるトランジ
スタでは、ゲートリーク電流が流れず、また絶縁膜耐圧
や長期信頼性が高いゲート酸化膜を使用することがより
適している。而して、近年、ゲート絶縁膜にＴａ2 Ｏ5
やＴｉＯ2 などの高誘電率膜を使用することが試みられ
ているが、これらの高誘電率膜は熱酸化や熱窒化より膜
厚制御性のよくない成膜法により形成されるため、高誘
電率膜によって膜厚の異なるゲート絶縁膜を形成するこ
とは困難である。
【０００７】本発明の主な目的は、同一基板上に２種類
以上の安定した膜厚のゲート絶縁膜を有するＭＯＳＦＥ
Ｔを含む半導体装置およびその製造方法を提供すること
にある。また、本発明の他の目的は、高誘電率膜を使用
した場合にも膜厚の制御性よく異なる膜厚のゲート絶縁
膜を形成しうるようにすることである。
以上の安定した膜厚のゲート絶縁膜を有するＭＯＳＦＥ
Ｔを含む半導体装置およびその製造方法を提供すること
にある。また、本発明の他の目的は、高誘電率膜を使用
した場合にも膜厚の制御性よく異なる膜厚のゲート絶縁
膜を形成しうるようにすることである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、同一基板上にそれぞれ異なる膜厚
のゲート絶縁膜を有する複数の電界効果トランジスタが
形成された半導体装置において、膜厚が最も薄いゲート
絶縁膜はシリコン基板に直接接する耐酸化性膜を含んで
形成され、それ以外の膜厚のゲート絶縁膜はシリコン酸
化膜またはシリコン酸窒化膜を含んで形成されているこ
とを特徴とする半導体装置、が提供される。
め、本発明によれば、同一基板上にそれぞれ異なる膜厚
のゲート絶縁膜を有する複数の電界効果トランジスタが
形成された半導体装置において、膜厚が最も薄いゲート
絶縁膜はシリコン基板に直接接する耐酸化性膜を含んで
形成され、それ以外の膜厚のゲート絶縁膜はシリコン酸
化膜またはシリコン酸窒化膜を含んで形成されているこ
とを特徴とする半導体装置、が提供される。
【０００９】また、上記の目的を達成するため、本発明
によれば、複数の素子領域内にそれぞれ異なる膜厚のゲ
ート絶縁膜を有する電界効果トランジスタを含む半導体
装置の製造方法であって、（１）複数の素子領域にそれ
ぞれ薄い第１の膜厚の耐酸化性膜を形成する工程と、
（２）薄いゲート絶縁膜を形成する素子領域上を除く領
域の前記耐酸化成膜をエッチング除去する工程と、
（３）前記耐酸化性膜を酸化または酸窒化マスクとして
酸化または酸窒化を行い、前記耐酸化性膜が形成された
領域以外の素子領域上に前記第１の膜厚より厚いシリコ
ン酸化膜またはシリコン酸窒化膜を形成する工程と、
（４）導電膜を堆積しこれをパターニングして複数の素
子領域にゲート電極を形成する工程と、（５）複数の素
子領域内にそれぞれソース・ドレイン領域を形成する工
程と、を有することを特徴とする半導体装置の製造方
法、が提供される。
によれば、複数の素子領域内にそれぞれ異なる膜厚のゲ
ート絶縁膜を有する電界効果トランジスタを含む半導体
装置の製造方法であって、（１）複数の素子領域にそれ
ぞれ薄い第１の膜厚の耐酸化性膜を形成する工程と、
（２）薄いゲート絶縁膜を形成する素子領域上を除く領
域の前記耐酸化成膜をエッチング除去する工程と、
（３）前記耐酸化性膜を酸化または酸窒化マスクとして
酸化または酸窒化を行い、前記耐酸化性膜が形成された
領域以外の素子領域上に前記第１の膜厚より厚いシリコ
ン酸化膜またはシリコン酸窒化膜を形成する工程と、
（４）導電膜を堆積しこれをパターニングして複数の素
子領域にゲート電極を形成する工程と、（５）複数の素
子領域内にそれぞれソース・ドレイン領域を形成する工
程と、を有することを特徴とする半導体装置の製造方
法、が提供される。
【００１０】［作用］本発明による半導体装置は、薄い
膜厚のゲート絶縁膜にシリコン窒化膜などの耐酸化性膜
を用い、厚い膜厚のゲート絶縁膜をシリコン酸化膜また
は窒素濃度の低いシリコン酸窒化膜で構成することを特
徴としている。よって、薄いゲート絶縁膜は、ボロン突
き抜けを抑制し、良好な駆動能力を得ることができる。
また、シリコン窒化膜は、シリコン酸化膜より誘電率が
高いため、同じ電流駆動能力を得ようとした場合シリコ
ン酸化膜を用いるより厚いゲート絶縁膜に設計すること
ができる。その結果、トンネル電流等のゲートリーク電
流を抑制することができる。また、厚いゲート絶縁膜に
シリコン酸化膜若しくは窒素濃度の低いシリコン酸窒化
膜を用いることにより、耐圧や経時劣化に関して信頼性
が向上し、さらにゲートリーク電流特性も良くなる。
膜厚のゲート絶縁膜にシリコン窒化膜などの耐酸化性膜
を用い、厚い膜厚のゲート絶縁膜をシリコン酸化膜また
は窒素濃度の低いシリコン酸窒化膜で構成することを特
徴としている。よって、薄いゲート絶縁膜は、ボロン突
き抜けを抑制し、良好な駆動能力を得ることができる。
また、シリコン窒化膜は、シリコン酸化膜より誘電率が
高いため、同じ電流駆動能力を得ようとした場合シリコ
ン酸化膜を用いるより厚いゲート絶縁膜に設計すること
ができる。その結果、トンネル電流等のゲートリーク電
流を抑制することができる。また、厚いゲート絶縁膜に
シリコン酸化膜若しくは窒素濃度の低いシリコン酸窒化
膜を用いることにより、耐圧や経時劣化に関して信頼性
が向上し、さらにゲートリーク電流特性も良くなる。
【００１１】本発明によるゲート絶縁膜の形成方法は、
まず、薄い膜厚のゲート絶縁膜として耐酸化性の高い耐
酸化性膜を形成し、次に、薄い膜厚のゲート絶縁膜が持
つ強い耐酸化性を利用して厚い膜厚のゲート絶縁膜部の
みをシリコン酸化で形成するため、それぞれの膜厚を一
度の成膜で形成することができ膜厚制御性がよい。
まず、薄い膜厚のゲート絶縁膜として耐酸化性の高い耐
酸化性膜を形成し、次に、薄い膜厚のゲート絶縁膜が持
つ強い耐酸化性を利用して厚い膜厚のゲート絶縁膜部の
みをシリコン酸化で形成するため、それぞれの膜厚を一
度の成膜で形成することができ膜厚制御性がよい。
【００１２】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。図１は、本発明の第１の実
施の形態を示す断面図である。図１に示されるように、
ウェル１は素子分離絶縁膜３により複数の素子領域に分
離されている。本実施の形態の半導体装置においては、
薄い膜厚のゲート絶縁膜６はシリコン窒化膜（Ｓｉ3 Ｎ
4 ）などの耐酸化性膜を用いて形成し、厚い膜厚のゲー
ト絶縁膜４はシリコン酸化膜または窒素濃度の低いシリ
コン酸窒化膜にて形成する。さらに前記薄いゲート絶縁
膜６と厚いゲート絶縁膜４の上にはポリシリコン、窒化
タングステン、タングステンの３層構造のゲート電極５
が形成され、ウェル１内にはゲート電極５を挟んでソー
ス・ドレイン領域２が形成されている。
施の形態について説明する。図１は、本発明の第１の実
施の形態を示す断面図である。図１に示されるように、
ウェル１は素子分離絶縁膜３により複数の素子領域に分
離されている。本実施の形態の半導体装置においては、
薄い膜厚のゲート絶縁膜６はシリコン窒化膜（Ｓｉ3 Ｎ
4 ）などの耐酸化性膜を用いて形成し、厚い膜厚のゲー
ト絶縁膜４はシリコン酸化膜または窒素濃度の低いシリ
コン酸窒化膜にて形成する。さらに前記薄いゲート絶縁
膜６と厚いゲート絶縁膜４の上にはポリシリコン、窒化
タングステン、タングステンの３層構造のゲート電極５
が形成され、ウェル１内にはゲート電極５を挟んでソー
ス・ドレイン領域２が形成されている。
【００１３】図２（ａ）〜（ｄ）は、本発明の第１の実
施の形態の製造方法を示す工程順の断面図である。ウェ
ル８上に素子分離絶縁膜９を形成して複数の素子領域に
分離した後、各素子領域上に耐酸化性の高い薄いゲート
絶縁膜７を形成する〔図２（ａ）〕。この工程により形
成されたゲート絶縁膜７は高い耐酸化性を有しているこ
とが要求される。ここで、高い耐酸化性とは後の熱酸
化、熱酸窒化工程において膜厚が変化しないことであ
る。そのために、例えば、シリコン窒化膜でゲート絶縁
膜７を形成した場合には、窒素濃度は１２〜５７ａｔｏ
ｍ％の範囲内に入るようにコントロールされる。次に、
薄いゲート絶縁膜を形成する領域上にフォトレジスト膜
１０を形成し、これをマスクとしてウェットエッチング
により、厚いゲート絶縁膜を形成する領域のゲート絶縁
膜７を除去する〔図２（ｂ）〕。更に酸化または酸化と
窒化を組合せた方法により、厚いゲート絶縁膜１１を形
成する〔図２（ｃ）〕。この工程では、薄いゲート絶縁
膜７の膜厚が変化することのない８００℃以下の条件に
て熱酸化または熱酸窒化が行われる。また、形成された
酸化膜、酸窒化膜膜質を確保するために、窒素の含有ａ
ｔｏｍ％は５以下に抑えられる。最後に、ゲート絶縁膜
上にゲート電極１２を形成し、シリコン基板内にソース
・ドレイン領域１３を形成する〔図２（ｄ）〕。
施の形態の製造方法を示す工程順の断面図である。ウェ
ル８上に素子分離絶縁膜９を形成して複数の素子領域に
分離した後、各素子領域上に耐酸化性の高い薄いゲート
絶縁膜７を形成する〔図２（ａ）〕。この工程により形
成されたゲート絶縁膜７は高い耐酸化性を有しているこ
とが要求される。ここで、高い耐酸化性とは後の熱酸
化、熱酸窒化工程において膜厚が変化しないことであ
る。そのために、例えば、シリコン窒化膜でゲート絶縁
膜７を形成した場合には、窒素濃度は１２〜５７ａｔｏ
ｍ％の範囲内に入るようにコントロールされる。次に、
薄いゲート絶縁膜を形成する領域上にフォトレジスト膜
１０を形成し、これをマスクとしてウェットエッチング
により、厚いゲート絶縁膜を形成する領域のゲート絶縁
膜７を除去する〔図２（ｂ）〕。更に酸化または酸化と
窒化を組合せた方法により、厚いゲート絶縁膜１１を形
成する〔図２（ｃ）〕。この工程では、薄いゲート絶縁
膜７の膜厚が変化することのない８００℃以下の条件に
て熱酸化または熱酸窒化が行われる。また、形成された
酸化膜、酸窒化膜膜質を確保するために、窒素の含有ａ
ｔｏｍ％は５以下に抑えられる。最後に、ゲート絶縁膜
上にゲート電極１２を形成し、シリコン基板内にソース
・ドレイン領域１３を形成する〔図２（ｄ）〕。
【００１４】図３は、本発明の第２の実施の形態を示す
断面図である。図３に示されるように、ウェル１７の表
面領域にはソース・ドレイン領域１８と素子分離領域１
９とが形成され、ウェル上にはゲート絶縁膜１５、２０
とゲート電極１４が形成されている。本実施の形態の図
１に示した第１の実施の形態と相違する点は、薄い耐酸
化性膜１５ａおよび厚い酸化性膜２０ａ上部に酸化タン
タル（Ｔａ2Ｏ5）などからなる高誘電率膜１６が形成さ
れ、それぞれの領域に、薄い積層ゲート電極１５、厚い
積層ゲート電極２０が形成されている点である。従来、
高誘電率膜をゲート絶縁膜に用いた場合、高誘電率膜の
加工が難しいため、異なる膜厚のゲート絶縁膜を形成す
ることが困難であった。本発明によれば、高誘電率膜１
６の膜厚を変えることなく、薄い耐酸化性膜１５ａおよ
び厚い酸化性膜２０ａの膜厚を変えることにより、異な
る膜厚のゲート絶縁膜を形成することができる。また、
薄い耐酸化膜性膜１５ａおよび厚いゲート酸化性膜２０
ａは高誘電率膜１６の下層バリア膜にもなる。
断面図である。図３に示されるように、ウェル１７の表
面領域にはソース・ドレイン領域１８と素子分離領域１
９とが形成され、ウェル上にはゲート絶縁膜１５、２０
とゲート電極１４が形成されている。本実施の形態の図
１に示した第１の実施の形態と相違する点は、薄い耐酸
化性膜１５ａおよび厚い酸化性膜２０ａ上部に酸化タン
タル（Ｔａ2Ｏ5）などからなる高誘電率膜１６が形成さ
れ、それぞれの領域に、薄い積層ゲート電極１５、厚い
積層ゲート電極２０が形成されている点である。従来、
高誘電率膜をゲート絶縁膜に用いた場合、高誘電率膜の
加工が難しいため、異なる膜厚のゲート絶縁膜を形成す
ることが困難であった。本発明によれば、高誘電率膜１
６の膜厚を変えることなく、薄い耐酸化性膜１５ａおよ
び厚い酸化性膜２０ａの膜厚を変えることにより、異な
る膜厚のゲート絶縁膜を形成することができる。また、
薄い耐酸化膜性膜１５ａおよび厚いゲート酸化性膜２０
ａは高誘電率膜１６の下層バリア膜にもなる。
【００１５】図４（ａ）〜（ｅ）は、本発明の第２の実
施の形態の製造方法を示す工程順の断面図である。ウェ
ル２２上に素子分離絶縁膜２３を形成して素子領域を区
画した後、各素子領域に耐酸化性膜２１ａを形成する
〔図４（ａ）〕。次に、薄いゲート絶縁膜を形成する領
域上をフォトレジスト膜２４にて被覆し、これをマスク
としてウェットエッチングにより、厚いゲート絶縁膜を
形成する領域の該耐酸化膜２１ａを除去する〔図４
（ｂ）〕。更に酸化または酸化と窒化を組合せた方法に
より、厚い酸化性膜２５ａを形成する〔図４（ｃ）〕。
次に、酸化タンタルなどにより高誘電率膜２６を基板上
全面に堆積して、薄い積層ゲート電極２１と厚い積層ゲ
ート電極２５を形成した〔図４（ｄ）〕後、高誘電率膜
２６上にＷ／ＷＮ／ｐｏｌｙ．Ｓｉなどの積層膜を堆積
しこれをパターニングしてゲート電極２７を形成し、ウ
ェル２２上にソース・ドレイン領域２８を形成する〔図
４（ｅ）〕。
施の形態の製造方法を示す工程順の断面図である。ウェ
ル２２上に素子分離絶縁膜２３を形成して素子領域を区
画した後、各素子領域に耐酸化性膜２１ａを形成する
〔図４（ａ）〕。次に、薄いゲート絶縁膜を形成する領
域上をフォトレジスト膜２４にて被覆し、これをマスク
としてウェットエッチングにより、厚いゲート絶縁膜を
形成する領域の該耐酸化膜２１ａを除去する〔図４
（ｂ）〕。更に酸化または酸化と窒化を組合せた方法に
より、厚い酸化性膜２５ａを形成する〔図４（ｃ）〕。
次に、酸化タンタルなどにより高誘電率膜２６を基板上
全面に堆積して、薄い積層ゲート電極２１と厚い積層ゲ
ート電極２５を形成した〔図４（ｄ）〕後、高誘電率膜
２６上にＷ／ＷＮ／ｐｏｌｙ．Ｓｉなどの積層膜を堆積
しこれをパターニングしてゲート電極２７を形成し、ウ
ェル２２上にソース・ドレイン領域２８を形成する〔図
４（ｅ）〕。
【００１６】図５（ａ）〜（ｆ）は、本発明の第３の実
施の形態の製造方法を示す工程順の断面図である。先の
第１、第２の実施の形態では、２つの異なる膜厚のゲー
ト絶縁膜を形成していたが、本実施の形態では、３つの
異なる膜厚のゲート絶縁膜を形成する。ウェル３０の表
面に素子分離絶縁膜３１を形成して複数の素子領域に分
離した後、各素子領域に薄い耐酸化性のゲート絶縁膜２
９を形成する〔図５（ａ）〕。次に、薄いゲート絶縁膜
を形成する領域上をフォトレジスト膜３２にて被覆し、
これをマスクとしてウェットエッチングにより、厚いゲ
ート絶縁膜と中間の厚さのゲート絶縁膜を形成する領域
のゲート絶縁膜２９を除去する〔図５（ｂ）〕。次に、
酸化または酸化と窒化を組合せた方法によりゲート絶縁
膜３３を形成する〔図５（ｃ）〕。次に、薄いゲート絶
縁膜を形成する領域と厚いゲート絶縁膜を形成する領域
とをフォトレジスト膜３４にて被覆し、これをマスクと
して中間の厚さのゲート絶縁膜を形成する領域のゲート
絶縁膜３３をウェットエッチングにより除去する〔図５
（ｄ）〕。更に、酸化または酸化と窒化を組合せた方法
により、中間の厚さのゲート絶縁膜３６を形成する。こ
のとき、薄いゲート絶縁膜の膜厚は変わらないが、ゲー
ト絶縁膜３３は更に酸化または酸化と窒化が行われ、厚
いゲート絶縁膜３５が形成される〔図５（ｅ）〕。最後
に、ゲート絶縁膜上に導電膜を形成しこれをパターニン
グしてゲート電極３７を形成し、ウェル３０内にソース
・ドレイン領域３８を形成する〔図５（ｆ）〕。
施の形態の製造方法を示す工程順の断面図である。先の
第１、第２の実施の形態では、２つの異なる膜厚のゲー
ト絶縁膜を形成していたが、本実施の形態では、３つの
異なる膜厚のゲート絶縁膜を形成する。ウェル３０の表
面に素子分離絶縁膜３１を形成して複数の素子領域に分
離した後、各素子領域に薄い耐酸化性のゲート絶縁膜２
９を形成する〔図５（ａ）〕。次に、薄いゲート絶縁膜
を形成する領域上をフォトレジスト膜３２にて被覆し、
これをマスクとしてウェットエッチングにより、厚いゲ
ート絶縁膜と中間の厚さのゲート絶縁膜を形成する領域
のゲート絶縁膜２９を除去する〔図５（ｂ）〕。次に、
酸化または酸化と窒化を組合せた方法によりゲート絶縁
膜３３を形成する〔図５（ｃ）〕。次に、薄いゲート絶
縁膜を形成する領域と厚いゲート絶縁膜を形成する領域
とをフォトレジスト膜３４にて被覆し、これをマスクと
して中間の厚さのゲート絶縁膜を形成する領域のゲート
絶縁膜３３をウェットエッチングにより除去する〔図５
（ｄ）〕。更に、酸化または酸化と窒化を組合せた方法
により、中間の厚さのゲート絶縁膜３６を形成する。こ
のとき、薄いゲート絶縁膜の膜厚は変わらないが、ゲー
ト絶縁膜３３は更に酸化または酸化と窒化が行われ、厚
いゲート絶縁膜３５が形成される〔図５（ｅ）〕。最後
に、ゲート絶縁膜上に導電膜を形成しこれをパターニン
グしてゲート電極３７を形成し、ウェル３０内にソース
・ドレイン領域３８を形成する〔図５（ｆ）〕。
【００１７】
【実施例】図２を参照して、第１の実施例について説明
する。シャロートレンチ法によりシリコン酸化膜からな
る３５０ｎｍ厚の素子分離絶縁膜９を形成して素子領域
を分離した後、残留酸素０．１ｐｐｍ以下の高純度窒素
中を用い１１００℃にて熱窒化を行い、薄いゲート絶縁
膜７となる膜厚２ｎｍのシリコン窒化膜を形成した〔図
２（ａ）〕。フォトレジスト膜１０をマスクとしてホッ
ト燐酸を用いて厚いゲート絶縁膜を形成する領域のシリ
コン窒化膜（薄いゲート絶縁膜７）を除去した〔図２
（ｂ）〕。次に、厚いゲート酸化膜１１を乾燥酸素を用
いた７８０℃の熱酸化によりシリコン酸化膜を膜厚４ｎ
ｍ成長させて形成した〔図２（ｃ）〕。合計膜厚が３５
ｎｍとなるポリシリコン、窒化タングステン、タングス
テン積層膜を堆積し、これをパターニングしてゲート電
極１２を形成し、リン（Ｐ）のイオン注入を行ってソー
ス・ドレイン領域１３を形成した〔図２（ｄ）〕。
する。シャロートレンチ法によりシリコン酸化膜からな
る３５０ｎｍ厚の素子分離絶縁膜９を形成して素子領域
を分離した後、残留酸素０．１ｐｐｍ以下の高純度窒素
中を用い１１００℃にて熱窒化を行い、薄いゲート絶縁
膜７となる膜厚２ｎｍのシリコン窒化膜を形成した〔図
２（ａ）〕。フォトレジスト膜１０をマスクとしてホッ
ト燐酸を用いて厚いゲート絶縁膜を形成する領域のシリ
コン窒化膜（薄いゲート絶縁膜７）を除去した〔図２
（ｂ）〕。次に、厚いゲート酸化膜１１を乾燥酸素を用
いた７８０℃の熱酸化によりシリコン酸化膜を膜厚４ｎ
ｍ成長させて形成した〔図２（ｃ）〕。合計膜厚が３５
ｎｍとなるポリシリコン、窒化タングステン、タングス
テン積層膜を堆積し、これをパターニングしてゲート電
極１２を形成し、リン（Ｐ）のイオン注入を行ってソー
ス・ドレイン領域１３を形成した〔図２（ｄ）〕。
【００１８】本実施例による製造方法では、薄いゲート
絶縁膜７は、耐酸化性が強いため、熱酸化の際に膜厚は
増えず初期に決定した膜厚である。また、厚いゲート絶
縁膜１１は、一度の酸化で形成する。薄いゲート絶縁膜
および厚いゲート絶縁膜をそれぞれ一度で形成するた
め、両膜厚を安定して形成することができる。更に、薄
いゲート絶縁膜７はシリコン窒化膜であるため、ｐＭＯ
ＳＦＥＴのボロンの突き抜けを抑制する効果がある。ま
た、厚いゲート絶縁膜１１はシリコン酸化膜であるた
め、耐圧や経時劣化に関して信頼性が高い。更に、本実
施例による製造方法では、ゲート絶縁膜７を燐酸で除去
する際〔図２（ｂ）〕、ゲート絶縁膜７はシリコン窒化
膜であり、素子分離絶縁膜９はシリコン酸化膜であるた
め、素子分離絶縁膜９の目減りを抑制できるという利点
も得られる。
絶縁膜７は、耐酸化性が強いため、熱酸化の際に膜厚は
増えず初期に決定した膜厚である。また、厚いゲート絶
縁膜１１は、一度の酸化で形成する。薄いゲート絶縁膜
および厚いゲート絶縁膜をそれぞれ一度で形成するた
め、両膜厚を安定して形成することができる。更に、薄
いゲート絶縁膜７はシリコン窒化膜であるため、ｐＭＯ
ＳＦＥＴのボロンの突き抜けを抑制する効果がある。ま
た、厚いゲート絶縁膜１１はシリコン酸化膜であるた
め、耐圧や経時劣化に関して信頼性が高い。更に、本実
施例による製造方法では、ゲート絶縁膜７を燐酸で除去
する際〔図２（ｂ）〕、ゲート絶縁膜７はシリコン窒化
膜であり、素子分離絶縁膜９はシリコン酸化膜であるた
め、素子分離絶縁膜９の目減りを抑制できるという利点
も得られる。
【００１９】次に、図４を参照して第２の実施例につい
て説明する。素子分離絶縁膜２３を膜厚３５０ｎｍのシ
リコン酸化膜で形成し、耐酸化性膜２１ａとなるシリコ
ン窒化膜を、高純度のアンモニアガスを用いた、１１０
０℃の直接窒化により膜厚２ｎｍの膜厚に形成した〔図
４（ａ）〕。フォトレジスト膜２４をマスクとして、厚
いゲート絶縁膜を形成する領域の該耐酸化性膜２１ａを
ホット燐酸を用いてウェットエッチングにより除去した
〔図４（ｂ）〕。酸素８０モル％、アンモニア２０モル
％の混合ガスを用い、７８０℃の熱酸窒化により厚い酸
化性膜２５ａとなるシリコン酸窒化膜を４ｎｍの膜厚に
形成した〔図４（ｃ）〕。高誘電率膜２６となる膜厚４
ｎｍのＴａ2 Ｏ5 をＣＶＤ法を用いて堆積し、Ｔａ2 Ｏ
5 の酸素欠損を補う熱処理を行って、薄い積層ゲート絶
縁膜２１と厚い積層ゲート絶縁膜２５を形成した〔図４
（ｄ）〕。次に、合計膜厚が３５ｎｍとなるポリシリコ
ン、窒化タングステン、タングステン積層膜を堆積し、
これをパターニングしてゲート電極２７を形成し、リン
（Ｐ）のイオン注入を行ってソース・ドレイン領域２８
を形成した〔図４（ｅ）〕。
て説明する。素子分離絶縁膜２３を膜厚３５０ｎｍのシ
リコン酸化膜で形成し、耐酸化性膜２１ａとなるシリコ
ン窒化膜を、高純度のアンモニアガスを用いた、１１０
０℃の直接窒化により膜厚２ｎｍの膜厚に形成した〔図
４（ａ）〕。フォトレジスト膜２４をマスクとして、厚
いゲート絶縁膜を形成する領域の該耐酸化性膜２１ａを
ホット燐酸を用いてウェットエッチングにより除去した
〔図４（ｂ）〕。酸素８０モル％、アンモニア２０モル
％の混合ガスを用い、７８０℃の熱酸窒化により厚い酸
化性膜２５ａとなるシリコン酸窒化膜を４ｎｍの膜厚に
形成した〔図４（ｃ）〕。高誘電率膜２６となる膜厚４
ｎｍのＴａ2 Ｏ5 をＣＶＤ法を用いて堆積し、Ｔａ2 Ｏ
5 の酸素欠損を補う熱処理を行って、薄い積層ゲート絶
縁膜２１と厚い積層ゲート絶縁膜２５を形成した〔図４
（ｄ）〕。次に、合計膜厚が３５ｎｍとなるポリシリコ
ン、窒化タングステン、タングステン積層膜を堆積し、
これをパターニングしてゲート電極２７を形成し、リン
（Ｐ）のイオン注入を行ってソース・ドレイン領域２８
を形成した〔図４（ｅ）〕。
【００２０】次に、図５を参照して本発明の第３の実施
例について説明する。シャロートレンチ法により、膜厚
３５０ｎｍのシリコン酸化膜にて素子分離絶縁膜３１を
形成し、薄いゲート絶縁膜２９となるシリコン窒化膜を
高純度のアンモニアガスを用いた１１００℃の直接窒化
法により２ｎｍの膜厚に形成した〔図５（ａ）〕。薄い
ゲート絶縁膜を形成すべき領域上をフォトレジスト膜３
２にて覆い、これをマスクとして厚いゲート絶縁膜と中
間の厚さのゲート絶縁膜を形成する領域のシリコン窒化
膜（２９）をホット燐酸を用いたウェットエッチングに
より除去した〔図５（ｂ）〕。次に、ゲート絶縁膜３３
となるシリコン酸化膜を７８０℃のスチーム酸化により
３ｎｍの膜厚に形成した〔図５（ｃ）〕。次に、薄いゲ
ート絶縁膜を形成する領域と厚いゲート絶縁膜を形成す
る領域をフォトレジスト膜３４にて被覆し、これをマス
クとしてバッファード弗酸を用いたウェットエッチング
により中間の厚さのゲート絶縁膜を形成する領域のゲー
ト絶縁膜３３を除去した〔図５（ｄ）〕。次に、中間の
厚さのゲート絶縁膜３６となるシリコン酸化膜を７８０
℃のスチーム酸化法により４ｎｍの膜厚に形成した〔図
５（ｅ）〕。このとき、ゲート絶縁膜３３は更に酸化が
行われ、膜厚６ｎｍのシリコン酸化膜である厚いゲート
絶縁膜３５が形成される。その後、先の実施例と同様の
方法によりゲート電極３７とソース・ドレイン領域３８
を形成した〔図５（ｆ）〕。
例について説明する。シャロートレンチ法により、膜厚
３５０ｎｍのシリコン酸化膜にて素子分離絶縁膜３１を
形成し、薄いゲート絶縁膜２９となるシリコン窒化膜を
高純度のアンモニアガスを用いた１１００℃の直接窒化
法により２ｎｍの膜厚に形成した〔図５（ａ）〕。薄い
ゲート絶縁膜を形成すべき領域上をフォトレジスト膜３
２にて覆い、これをマスクとして厚いゲート絶縁膜と中
間の厚さのゲート絶縁膜を形成する領域のシリコン窒化
膜（２９）をホット燐酸を用いたウェットエッチングに
より除去した〔図５（ｂ）〕。次に、ゲート絶縁膜３３
となるシリコン酸化膜を７８０℃のスチーム酸化により
３ｎｍの膜厚に形成した〔図５（ｃ）〕。次に、薄いゲ
ート絶縁膜を形成する領域と厚いゲート絶縁膜を形成す
る領域をフォトレジスト膜３４にて被覆し、これをマス
クとしてバッファード弗酸を用いたウェットエッチング
により中間の厚さのゲート絶縁膜を形成する領域のゲー
ト絶縁膜３３を除去した〔図５（ｄ）〕。次に、中間の
厚さのゲート絶縁膜３６となるシリコン酸化膜を７８０
℃のスチーム酸化法により４ｎｍの膜厚に形成した〔図
５（ｅ）〕。このとき、ゲート絶縁膜３３は更に酸化が
行われ、膜厚６ｎｍのシリコン酸化膜である厚いゲート
絶縁膜３５が形成される。その後、先の実施例と同様の
方法によりゲート電極３７とソース・ドレイン領域３８
を形成した〔図５（ｆ）〕。
【００２１】同一ウェハ上に３つの異なる膜厚のゲート
絶縁膜を形成する場合、膜厚を高精度に制御することが
難しい。本実施例においては、薄いゲート絶縁膜２９は
シリコン窒化膜にて形成し、厚いゲート絶縁膜３５およ
び中間の厚さのゲート絶縁膜３６は、シリコン酸化膜に
て形成した。ゲート絶縁膜が厚い場合、エッチングと再
酸化で安定して、しかも異なる膜厚のシリコン酸化膜を
形成できる。さらに薄いゲート絶縁膜２９は耐酸化性の
シリコン窒化膜であるため、２回の熱酸化を経ての膜厚
が変わることがなく、かつｐＭＯＳＦＥＴのボロンの突
き抜けを抑制する効果がある。また、厚いゲート絶縁膜
３５および中間の厚さのゲート絶縁膜３６はシリコン酸
化膜であるため、耐圧や経時劣化に関して信頼性を高く
することができる。
絶縁膜を形成する場合、膜厚を高精度に制御することが
難しい。本実施例においては、薄いゲート絶縁膜２９は
シリコン窒化膜にて形成し、厚いゲート絶縁膜３５およ
び中間の厚さのゲート絶縁膜３６は、シリコン酸化膜に
て形成した。ゲート絶縁膜が厚い場合、エッチングと再
酸化で安定して、しかも異なる膜厚のシリコン酸化膜を
形成できる。さらに薄いゲート絶縁膜２９は耐酸化性の
シリコン窒化膜であるため、２回の熱酸化を経ての膜厚
が変わることがなく、かつｐＭＯＳＦＥＴのボロンの突
き抜けを抑制する効果がある。また、厚いゲート絶縁膜
３５および中間の厚さのゲート絶縁膜３６はシリコン酸
化膜であるため、耐圧や経時劣化に関して信頼性を高く
することができる。
【００２２】以上好ましい実施例、実施の形態について
説明したが、本発明は、これら実施の形態、実施例に限
定されるものではなく、発明の要旨を変更しない範囲内
において、適宜の変更が可能なものである。例えば、第
２の実施の形態と第３の実施の形態とを組み合わせて、
高誘電率膜を有する３つの膜厚の異なるゲート電極を形
成するようにしてもよい。また、第３の実施の形態の製
造方法を拡張して、４つ以上の異なる膜厚のゲート絶縁
膜を形成するようにしてもよい。
説明したが、本発明は、これら実施の形態、実施例に限
定されるものではなく、発明の要旨を変更しない範囲内
において、適宜の変更が可能なものである。例えば、第
２の実施の形態と第３の実施の形態とを組み合わせて、
高誘電率膜を有する３つの膜厚の異なるゲート電極を形
成するようにしてもよい。また、第３の実施の形態の製
造方法を拡張して、４つ以上の異なる膜厚のゲート絶縁
膜を形成するようにしてもよい。
【００２３】
【発明の効果】以上説明したように、本発明の半導体装
置は、薄い膜厚のゲート絶縁膜をシリコン窒化膜などの
耐酸化性膜にて形成し、厚い膜厚のゲート絶縁膜をシリ
コン酸化膜またはシリコン酸窒化膜にて形成するもので
あるので、同一基板上に２種類以上の安定した膜厚のゲ
ート絶縁膜を形成することが可能になる。さらに、薄い
ゲート絶縁膜はシリコン窒化膜であるため、ｐＭＯＳＦ
ＥＴのボロンの突き抜けを抑制する効果がある。またシ
リコン窒化膜は、シリコン酸化膜より誘電率が高いた
め、同じ電流駆動能力を得ようとした場合厚く設計する
ことができ、トンネルによるゲートリーク電流を抑制す
ることができる。また、厚いゲート絶縁膜は基本的にシ
リコン酸化膜であるため、耐圧や経時劣化に関して信頼
性が高い。更に、薄いゲート絶縁膜を燐酸で除去する
際、素子分離絶縁膜はシリコン酸化膜であるため、素子
分離絶縁膜の目減りを抑制することができる。また、膜
厚の異なる絶縁膜上に高誘電率膜を積層した実施例によ
れば、高誘電率膜を用いた異なる膜厚のゲート絶縁膜を
形成することが容易となり、同時に高誘電率膜の下層バ
リア膜を形成することができる。
置は、薄い膜厚のゲート絶縁膜をシリコン窒化膜などの
耐酸化性膜にて形成し、厚い膜厚のゲート絶縁膜をシリ
コン酸化膜またはシリコン酸窒化膜にて形成するもので
あるので、同一基板上に２種類以上の安定した膜厚のゲ
ート絶縁膜を形成することが可能になる。さらに、薄い
ゲート絶縁膜はシリコン窒化膜であるため、ｐＭＯＳＦ
ＥＴのボロンの突き抜けを抑制する効果がある。またシ
リコン窒化膜は、シリコン酸化膜より誘電率が高いた
め、同じ電流駆動能力を得ようとした場合厚く設計する
ことができ、トンネルによるゲートリーク電流を抑制す
ることができる。また、厚いゲート絶縁膜は基本的にシ
リコン酸化膜であるため、耐圧や経時劣化に関して信頼
性が高い。更に、薄いゲート絶縁膜を燐酸で除去する
際、素子分離絶縁膜はシリコン酸化膜であるため、素子
分離絶縁膜の目減りを抑制することができる。また、膜
厚の異なる絶縁膜上に高誘電率膜を積層した実施例によ
れば、高誘電率膜を用いた異なる膜厚のゲート絶縁膜を
形成することが容易となり、同時に高誘電率膜の下層バ
リア膜を形成することができる。
【図１】 本発明の第１の実施の形態を説明するための
半導体装置の断面図。
半導体装置の断面図。
【図２】 本発明の第１の実施の形態、第１の実施例の
工程順の断面図。
工程順の断面図。
【図３】 本発明の第２の実施の形態を説明するための
半導体装置の断面図。
半導体装置の断面図。
【図４】 本発明の第２の実施の形態、第２の実施例の
工程順の断面図。
工程順の断面図。
【図５】 本発明の第３の実施の形態、第３の実施例の
工程順の断面図。
工程順の断面図。
【図６】 従来例の工程順の断面図。
１、８、１７、２２、３０、４０ ウェル ２、１３、１８、２８、３８、４６ ソース・ドレイン
領域 ３、９、１９、２３、３１、４１ 素子分離絶縁膜 ４、１１、３５、４４ 厚いゲート絶縁膜 ５、１２、１４、２７、３７、４５ ゲート電極 ６、７、２９、４３ 薄いゲート絶縁膜 １０、２４、３２、３４、４２ フォトレジスト膜 １５、２１ 薄い積層ゲート絶縁膜 １５ａ、２１ａ 薄い耐酸化性膜 １６、２６ 高誘電率膜 ２０、２５ 厚い積層ゲート絶縁膜 ２０ａ、２５ａ 厚い積層ゲート絶縁膜 ３３、３９ ゲート絶縁膜 ３６ 中間の厚さのゲート絶縁膜
領域 ３、９、１９、２３、３１、４１ 素子分離絶縁膜 ４、１１、３５、４４ 厚いゲート絶縁膜 ５、１２、１４、２７、３７、４５ ゲート電極 ６、７、２９、４３ 薄いゲート絶縁膜 １０、２４、３２、３４、４２ フォトレジスト膜 １５、２１ 薄い積層ゲート絶縁膜 １５ａ、２１ａ 薄い耐酸化性膜 １６、２６ 高誘電率膜 ２０、２５ 厚い積層ゲート絶縁膜 ２０ａ、２５ａ 厚い積層ゲート絶縁膜 ３３、３９ ゲート絶縁膜 ３６ 中間の厚さのゲート絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/318 Ｈ０１Ｌ 27/08 １０２Ｃ 27/10 ４６１ Ｆターム(参考） 4M104 BB01 CC05 EE03 EE12 EE14 EE16 EE17 FF13 5F048 AA05 AA07 AB01 AB03 AB06 AB07 AC01 BB05 BB09 BB11 BB12 BB13 BB16 BB17 BG14 5F058 BA06 BA20 BC02 BC03 BC08 BC11 BF02 BF55 BF62 BF64 BJ01 5F083 GA27 JA05 JA06 JA32 JA39 JA40 NA01 PR05 PR15 PR36 ZA12
Claims (9)
- 【請求項１】 同一基板上にそれぞれ異なる膜厚のゲー
ト絶縁膜を有する複数の電界効果トランジスタが形成さ
れた半導体装置において、膜厚が最も薄いゲート絶縁膜
はシリコン基板に直接接する耐酸化性膜を含んで形成さ
れ、それ以外の膜厚のゲート絶縁膜はシリコン酸化膜ま
たはシリコン酸窒化膜を含んで形成されていることを特
徴とする半導体装置。 - 【請求項２】 前記各ゲート絶縁膜は、上層部にそれぞ
れ誘電率が窒化シリコンより高い高誘電率膜を有するこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記耐酸化性膜がシリコン窒化膜である
ことを特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 前記シリコン窒化膜の窒素含有率が、１
２〜５７ａｔｏｍ％であることを特徴とする請求項３記
載の半導体装置。 - 【請求項５】 前記シリコン酸化膜または前記シリコン
酸窒化膜の窒素含有率が、５ａｔｏｍ％以下であること
を特徴とする請求項１〜４の何れかに記載の半導体装
置。 - 【請求項６】 複数の素子領域内にそれぞれ異なる膜厚
のゲート絶縁膜を有する電界効果トランジスタを含む半
導体装置の製造方法であって、 （１）複数の素子領域にそれぞれ薄い第１の膜厚の耐酸
化性膜を形成する工程と、 （２）薄いゲート絶縁膜を形成する素子領域上を除く領
域の前記耐酸化成膜をエッチング除去する工程と、 （３）前記耐酸化性膜を酸化または酸窒化マスクとして
酸化または酸窒化を行い、前記耐酸化性膜が形成された
領域以外の素子領域上に前記第１の膜厚より厚いシリコ
ン酸化膜またはシリコン酸窒化膜を形成する工程と、 （４）導電膜を堆積しこれをパターニングして複数の素
子領域にゲート電極を形成する工程と、 （５）複数の素子領域内にそれぞれソース・ドレイン領
域を形成する工程と、を有することを特徴とする半導体
装置の製造方法。 - 【請求項７】 前記素子領域が３以上存在し、前記第１
の膜厚のゲート絶縁膜と最大膜厚のゲート絶縁膜との間
の中間膜厚のゲート絶縁膜をそれぞれ有する電界効果ト
ランジスタを有する半導体装置の製造方法であって、前
記第（３）の工程と前記第（４）の工程との間に、 中間膜厚のゲート絶縁膜を形成する領域上のゲート絶
縁膜をエッチング除去する工程と、 前記耐酸化性膜を酸化または酸窒化マスクとして酸化
または酸窒化を行い、前記耐酸化性膜が形成された領域
以外の素子領域上に前記第１の膜厚より厚いシリコン酸
化膜またはシリコン酸窒化膜を形成する工程と、が１回
ないし複数回挿入されることを特徴とする請求項６記載
の半導体装置の製造方法。 - 【請求項８】 前記第（３）の工程と前記第（４）の工
程との間に、または、前記第の工程と前記第（４）の
工程との間に、誘電率が窒化シリコンより高い高誘電率
膜を堆積する工程が挿入されることを特徴とする請求項
６または７記載の半導体装置の製造方法。 - 【請求項９】 前記第（１）の工程で形成される耐酸化
性膜が窒素含有率が１２〜５７ａｔｏｍ％であるシリコ
ン窒化膜であって、前記第（３）または前記第の工程
の酸化または酸窒化が８００℃以下の温度で行われるこ
とを特徴とする請求項６〜８の何れかに記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092672A JP2001284463A (ja) | 2000-03-30 | 2000-03-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092672A JP2001284463A (ja) | 2000-03-30 | 2000-03-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284463A true JP2001284463A (ja) | 2001-10-12 |
Family
ID=18607966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000092672A Pending JP2001284463A (ja) | 2000-03-30 | 2000-03-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284463A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003049188A1 (fr) * | 2001-11-30 | 2003-06-12 | Renesas Technology Corp. | Dispositif de circuit integre semi-conducteur et procede de fabrication correspondant |
| WO2004017403A1 (en) * | 2002-08-15 | 2004-02-26 | Freescale Semiconductor, Inc. | Method for forming a dual gate oxide device using a metal oxide and resulting device |
| JP2006203038A (ja) * | 2005-01-21 | 2006-08-03 | Fujitsu Ltd | 窒化膜の形成方法、半導体装置の製造方法、キャパシタの製造方法及び窒化膜形成装置 |
| US7217607B2 (en) | 2001-11-15 | 2007-05-15 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| JP2008270837A (ja) * | 2008-06-26 | 2008-11-06 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2010187010A (ja) * | 2010-04-16 | 2010-08-26 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| WO2010143332A1 (ja) * | 2009-06-12 | 2010-12-16 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| CN113883193A (zh) * | 2020-07-01 | 2022-01-04 | 依必安-派特圣乔根有限责任两合公司 | 用于电磁止动闸的控制装置 |
-
2000
- 2000-03-30 JP JP2000092672A patent/JP2001284463A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655993B2 (en) | 2001-11-15 | 2010-02-02 | Renesas Technology Corporation | Method for manufacturing semiconductor integrated circuit device |
| US7217607B2 (en) | 2001-11-15 | 2007-05-15 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| US7897467B2 (en) | 2001-11-30 | 2011-03-01 | Renesas Electronics Corporation | Semiconductor integrated circuit device and manufacturing method thereof |
| US7560772B2 (en) | 2001-11-30 | 2009-07-14 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
| US7741677B2 (en) | 2001-11-30 | 2010-06-22 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
| WO2003049188A1 (fr) * | 2001-11-30 | 2003-06-12 | Renesas Technology Corp. | Dispositif de circuit integre semi-conducteur et procede de fabrication correspondant |
| CN100334732C (zh) * | 2001-11-30 | 2007-08-29 | 株式会社瑞萨科技 | 半导体集成电路器件及其制造方法 |
| US7335561B2 (en) | 2001-11-30 | 2008-02-26 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
| JPWO2003049188A1 (ja) * | 2001-11-30 | 2005-04-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| WO2004017403A1 (en) * | 2002-08-15 | 2004-02-26 | Freescale Semiconductor, Inc. | Method for forming a dual gate oxide device using a metal oxide and resulting device |
| US6787421B2 (en) | 2002-08-15 | 2004-09-07 | Freescale Semiconductor, Inc. | Method for forming a dual gate oxide device using a metal oxide and resulting device |
| US7696107B2 (en) | 2005-01-21 | 2010-04-13 | Fujitsu Microelectronics Limited | Nitride film forming method, semiconductor device fabrication method, capacitor fabrication method and nitride film forming apparatus |
| JP2006203038A (ja) * | 2005-01-21 | 2006-08-03 | Fujitsu Ltd | 窒化膜の形成方法、半導体装置の製造方法、キャパシタの製造方法及び窒化膜形成装置 |
| US7951727B2 (en) | 2005-01-21 | 2011-05-31 | Fujitsu Semiconductor Limited | Capacitor fabrication method |
| JP4554378B2 (ja) * | 2005-01-21 | 2010-09-29 | 富士通セミコンダクター株式会社 | 窒化膜の形成方法、半導体装置の製造方法及びキャパシタの製造方法 |
| JP2008270837A (ja) * | 2008-06-26 | 2008-11-06 | Renesas Technology Corp | 半導体集積回路装置 |
| WO2010143332A1 (ja) * | 2009-06-12 | 2010-12-16 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8729641B2 (en) | 2009-06-12 | 2014-05-20 | Panasonic Corporation | Semiconductor device |
| JP2010187010A (ja) * | 2010-04-16 | 2010-08-26 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| CN113883193A (zh) * | 2020-07-01 | 2022-01-04 | 依必安-派特圣乔根有限责任两合公司 | 用于电磁止动闸的控制装置 |
| CN113883193B (zh) * | 2020-07-01 | 2023-11-10 | 依必安-派特圣乔根有限责任两合公司 | 电磁止动闸及其控制装置和方法以及电机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4128574B2 (ja) | 半導体装置の製造方法 | |
| US7804146B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2002343879A (ja) | 半導体装置及びその製造方法 | |
| TW200402845A (en) | Semiconductor device and its manufacturing method | |
| JPWO2003049188A1 (ja) | 半導体集積回路装置およびその製造方法 | |
| US7638396B2 (en) | Methods for fabricating a semiconductor device | |
| JP4257055B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2001284463A (ja) | 半導体装置およびその製造方法 | |
| KR101054320B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2006073796A (ja) | 半導体装置及びその製造方法 | |
| JP3770250B2 (ja) | 半導体装置の製造方法 | |
| JPH10163337A (ja) | 半導体装置の製造方法 | |
| JP3602722B2 (ja) | 半導体装置の製造方法 | |
| JP2001102443A (ja) | 半導体装置およびその製造方法 | |
| JP3264265B2 (ja) | Ｃｍｏｓ半導体装置及びその製造方法 | |
| JP5177980B2 (ja) | 半導体装置およびその製造方法 | |
| JP5148814B2 (ja) | 漏れ電流を減少させ、単位面積あたりのキャパシタンスを改善した、電界効果トランジスタおよび受動コンデンサを有する半導体装置 | |
| JP2002110812A (ja) | 半導体装置およびその製造方法 | |
| JP4575653B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61160968A (ja) | 半導体装置及びその製造方法 | |
| JPH1174368A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20060101347A (ko) | 게이트 절연막을 구비한 반도체 장치 및 그 제조 방법 | |
| JP4116592B2 (ja) | 半導体装置 | |
| JP2006019551A (ja) | 半導体装置およびその製造方法 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 |