JP2002110812A

JP2002110812A - 半導体装置およびその製造方法

Info

Publication number: JP2002110812A
Application number: JP2000299485A
Authority: JP
Inventors: Tatsuya Oguro; 黒達也大; Minoru Fujiwara; 原実藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-09-29
Filing date: 2000-09-29
Publication date: 2002-04-12

Abstract

(57)【要約】（修正有）【課題】ノイズ特性等に優れ、製造が容易な複数種類
のゲート絶縁膜厚を有する半導体装置およびその製造方
法を提供する。【解決手段】半導体装置においては、膜厚の異なるゲ
ート絶縁膜のうち薄いものをシリコン酸窒化膜３０４
で、厚いものを酸化膜あるいは窒化膜３０３とこれらと
は異なる膜３０５の積層体で構成する。半導体装置の製
造方法においては、犠牲酸化膜を用い、薄いゲート絶縁
膜が必要な領域ではこれを除去して窒化膜を形成し、他
の領域の犠牲酸化膜を剥離して酸化を行う。他の方法で
は酸化膜形成後、厚い酸化膜の必要な領域では耐窒化性
膜を積層して窒化を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置およぴそ
の製造方法に関するもので、特に複数種類の電源に対応
した半導体装置に関する。

【０００２】

【従来の技術】ＭＩＳ型電界効果トランジスタについて
は高速化、高機能化等の観点から、その微細化が従来よ
り強く望まれており、これに伴って半導体装置の製造に
使用される加工技術は微細化が可能なものが開発されて
いる。一方、省電力化の観点から半導体装置の電源電圧
の低下要求が強くなっており、世代ごとに電源電圧が低
下する傾向がある。

【０００３】このように世代ごとに電源電圧が低下する
と、論理回路等の場合には各種の半導体装置を使用する
システム内で相互に入出力レベルが合わなくなって動作
上の問題が発生することがある。これを防止するために
は、レベルシフタ等付加的な装置や回路を設けるか、半
導体装置内に入出力レベルを統一するためのバッファを
設ける必要がある。

【０００４】また、今後さらに要求が強くなると考えら
れている、システム全体を１つのＬＳＩで実現したシス
テムオンチップを考えた場合、多種の電源電圧で動作す
る回路が搭載されることから、半導体装置は複数種類の
電源電圧に対応する必要がある。

【０００５】例えば、ディジタル部では高速性と低消費
電力の観点から電圧が低下する一方で、０．１μｍのゲ
ート長のデバイスでは１．５Ｖ程度になる。一方、ＡＤ
コンバータなどのアナログ回路では、十分なダイナミッ
クレンジを確保するためにはディジタル部の電源電圧よ
りも高い２．５Ｖ程度が必要となる。また、外部とのイ
ンタフェースをとるためには、３．３Ｖあるいは５．０
Ｖが要求される場合もある。

【０００６】これらの各種の電圧を満足するためには、
ゲート絶縁膜の保証電界が５ＭＶ／ｃｍとした場合、
１．５Ｖでは３ｎｍ、２．５Ｖでは５ｎｍ、３．３Ｖで
は６．６ｎｍ、５Ｖでは１０ｎｍの実効膜厚が必要とな
る。

【０００７】したがって、ディジタル部とアナログ部と
を同じ基板上に形成するような場合、ＭＯＳＦＥＴのゲ
ート絶縁膜として多種の実効膜厚を採用する必要があ
る。

【０００８】２種類の厚さのゲート絶縁膜を形成するた
めの従来の製造方法を図７（ａ）〜７（ｃ）を参照して
説明する。

【０００９】まず、図７（ａ）に示すように、半導体基
板１の表面部に、厚さの異なる２種類のゲート絶縁膜を
用いる２つの領域Ａ、Ｂを分離するための素子分離絶縁
膜２をＬＯＣＯＳ法等の選択酸化法で形成し、熱酸化に
より基板表面全体に厚さ数１０〜１００ｎｍの第１の酸
化膜３を形成する。

【００１０】次に、図７（ｂ）に示すように、全面にレ
ジスト４を塗布し、図７（ａ）の工程で形成された第１
の酸化膜３を用いない領域Ａを露出させる開口が得られ
るようにレジスト４をパターニングし、残存したレジス
ト４をエッチングマスクとしてウェットエッチング処理
を行い、開口部内の第１の酸化膜を除去する。

【００１１】続いて図７（ｃ）に示すように、レジスト
４を除去した後、酸化を行って薄い方の第２の酸化膜５
を形成する。このとき、すでに酸化された領域では酸化
レートが極端に低下するので、最初に形成された第１の
酸化膜３の膜厚の変化は小さい。

【００１２】図８（ａ）（ｂ）は２種類のゲート絶縁膜
を得るための他の従来の製造方法を示す工程別素子断面
図である。

【００１３】この方法では、まず半導体基板１の表面部
に、厚さの異なる２種類のゲート絶縁膜を用いる２つの
領域Ａ、Ｂを分離するための素子分離絶縁膜２をＬＯＣ
ＯＳ法等の選択酸化法で形成し、基板表面全体に厚さ数
１０〜１００ｎｍの第１の酸化膜６を形成する。そし
て、全面にレジスト７を塗布し、領域Ａの第１の酸化膜
６が露出するようにレジスト７をパターニングし、この
第１の酸化膜６を介して窒素を基板表面へイオン注入す
る。

【００１４】次にレジスト７および第１の酸化膜６を除
去し、熱酸化を行うと、窒素が注入された領域Ａでは酸
化が抑制されるため、領域Ａ上の第２の酸化膜８の厚さ
は領域Ｂ上の第３の酸化膜９の厚さよりも薄くなり、厚
さの異なる２種類の酸化膜が得られる。

【００１５】このようにして２種類のゲート絶縁酸化膜
が同一半導体装置内に形成されるが、３種類以上の酸化
膜が必要なときには、すでに形成した酸化膜をレジスト
で覆い、新たな酸化膜が必要な領域を開口してウェット
エッチングで除去し、酸化膜を形成するようにすれば良
く、これらの工程を繰り返すことにより、酸化膜厚が任
意の複数種類とすることができる。

【００１６】４種類の酸化膜を実現する従来例を図９の
工程別素子断面図を参照して説明する。半導体基板１１
の表面部に図７と同様の方法で素子分離絶縁膜１２を形
成し、基板全面を酸化させて最も厚い第１の酸化膜１３
を形成する（図９（ａ））。

【００１７】次に、この第１の酸化膜１３を用いる領域
のみ選択的にレジストを残存させ、この酸化膜を用いな
い領域の酸化膜をウェットエッチングで除去し、２番目
に厚い酸化膜１４を形成する。このとき、既に酸化され
た領域における酸化レートは極端に低下するため、第１
の酸化膜１３の膜厚変化は少ない。

【００１８】以下、このようなプロセスを繰り返して順
次形成する酸化膜の厚さを減少させていき、図９（ｂ）
に示すように第１の酸化膜１３，第２の酸化膜１４，第
３の酸化膜１５，第４の酸化膜１６を形成する。

【００１９】図１０は窒化ゲートを形成した従来例を示
す素子断面図である。これは、薄い酸化膜の上に活性度
の高いボロンを含む例えばＰチャネルＭＯＳトランジス
タのｐ型不純物拡散領域等が位置するときには、この領
域からボロン原子が酸化膜を突き抜けて基板中に拡散
し、耐圧特性を悪化させることがあるため、これを防止
するためである。この場合、アナログ回路ではゲート絶
縁膜界面特性の劣化によるノイズ発生を防止するため、
窒化ゲート絶縁膜は、ディジタル部のみに用いられる。

【００２０】図１０によれば、半導体基板２１の表面部
に形成された素子分離絶縁膜２２で分離された領域の表
面に形成された厚さの異なる２種類の酸化膜２３、２４
を有する半導体装置において、窒素を酸化膜に対してイ
オン注入することにより、窒化ゲートとしている。

【００２１】

【発明が解決しようとする課題】以上のような従来の方
法で複数種類の絶縁膜を得ることが可能であるが、それ
ぞれ次のような問題がある。

【００２２】図７で説明した方法では、ゲート絶縁膜と
なる酸化膜上に直接レジストを塗布し、後にこれを剥離
するようにしているため、ゲート絶縁膜にダメージを与
え、信頼性を低下させるという問題がある。

【００２３】図８で説明した方法では、窒素イオンを基
板表面へイオン注入しているため、基板へのダメージが
問題となる。

【００２４】図９で説明した方法では、複数の膜厚を得
るために熱酸化工程を繰り返すことになり、その熱によ
ってチャネル不純物が影響され、トランジスタ特性に影
響を与える。

【００２５】図１０で説明した方法では、窒化プロセス
の際に、２番目に薄い酸化膜に窒素が侵入し、アナログ
特性、特にノイズ特性の劣化を引き起こす可能性がある
という問題がある。

【００２６】このように、従来の方法はいずれも問題を
包含している。本発明はこのような問題を解決するため
になされたもので、特に、ノイズ特性等に優れ、製造が
容易な複数種類のゲート絶縁膜厚を有する半導体装置の
製造方法を提供することを目的とする。

【００２７】

【課題を解決するための手段】本発明にかかる半導体装
置によれば、２種類以上の膜厚を有するゲート絶縁膜を
同じシリコン基板上に有する半導体装置において、前記
ゲート絶縁膜の少なくとも１つはシリコン窒化膜であ
り、他のゲート絶縁膜はシリコン酸化膜と、シリコン酸
化膜とは異なる絶縁膜の積層体となっていることを特徴
とする。

【００２８】シリコン酸化膜とは異なる絶縁膜がシリコ
ン窒化膜、あるいはシリコン酸化物よりも誘電率の高い
絶縁膜であると良い。この絶縁膜は、前記シリコン酸化
物よりも誘電率の高い絶縁膜は、アルミニウム、ランタ
ン、ハフニウム系および高融点金属の酸化膜、あるいは
アルミニウム、ランタン、ハフニウム系および高融点金
属のシリケート膜であることが好ましい。また、本発明
にかかる半導体装置によれば、２種類以上の膜厚を有す
るゲート絶縁膜を同じシリコン基板上に有する半導体装
置において、前記ゲート絶縁膜の少なくとも１つはシリ
コン窒化膜であり、他のゲート絶縁膜はシリコン窒化膜
と、シリコン窒化膜とは異なる絶縁膜の積層体となって
いることを特徴とする。

【００２９】シリコン窒化膜とは異なる絶縁膜がシリコ
ン窒化膜、あるいはシリコン酸化物よりも誘電率の高い
絶縁膜であると良い。この絶縁膜は、前記シリコン酸化
物よりも誘電率の高い絶縁膜は、アルミニウム、ランタ
ン、ハフニウム系および高融点金属の酸化膜、あるいは
アルミニウム、ランタン、ハフニウム系および高融点金
属のシリケート膜であることが好ましい。

【００３０】さらに、本発明にかかる半導体装置によれ
ば、３種類以上の膜厚を有するゲート絶縁膜を同じシリ
コン基板上に有する半導体装置において、前記ゲート絶
縁膜のうち少なくとも１種類はシリコン窒化膜、他の少
なくとも１種類は熱酸化膜、残りの種類は前記熱酸化膜
またはシリコン窒化膜の少なくとも一つと他の層との積
層膜となっていることを特徴とする。

【００３１】熱酸化膜とは異なる絶縁膜がシリコン酸化
物よりも誘電率の高い絶縁膜であると良い。この絶縁膜
は、前記シリコン酸化物よりも誘電率の高い絶縁膜は、
アルミニウム、ランタン、ハフニウム系および高融点金
属の酸化膜、あるいはアルミニウム、ランタン、ハフニ
ウム系および高融点金属のシリケート膜であることが好
ましい。

【００３２】さらに、本発明にかかる半導体装置の製造
方法によれば、シリコン基板表面部に素子分離領域を形
成する工程と、前記半導体基板の全面に犠牲酸化膜を形
成する工程と、第１のゲート絶縁膜の形成予定領域で前
記犠牲酸化膜を選択的に除去する工程と、窒化を行っ
て、前記第１のゲート絶縁膜形成予定領域に窒素含有量
の多い酸窒化膜を形成する工程と、第２のゲート絶縁膜
の形成予定領域の前記犠牲酸化膜を除去する工程と、熱
酸化を行って、前記第１のゲート絶縁膜形成領域に第１
のゲート絶縁膜を形成し、前記第２のゲート絶縁膜形成
領域に前記第１のゲート絶縁膜よりも膜厚が厚く、窒素
含有量の少ない第２のゲート絶縁膜を形成する工程とを
備える。

【００３３】この方法ではゲート絶縁膜の上に直接レジ
ストを塗布せず、窒素のイオン注入も行わないので、ゲ
ート絶縁膜の劣化、基板のダメージがなく、信頼性を向
上させることができる。

【００３４】前記犠牲酸化膜を形成する工程の後、ある
いは前記第１のゲート絶縁膜形成予定領域に酸窒化膜を
形成する工程の後に、イオン注入を行ってウェルおよび
チャネル領域を形成する工程を備えることができる。

【００３５】前者では犠牲酸化膜を介してイオン注入を
行い、その後に除去して改めてゲート絶縁膜を形成する
ので、イオン注入のダメージのないゲート絶縁膜を得る
ことができ、後者では酸窒化膜の形成後にウェル等を形
成するため、酸窒化工程による不純物の拡散を防止し
て、急峻なチャネルプロファイルを得ることができる。

【００３６】前記酸窒化膜を形成する工程はＮ_２Ｏガ
ス、ＮＯガスまたはＮＨ_３ガスのいずれかの雰囲気中で
行われることが好ましい。

【００３７】Ｎ_２Ｏガスを用いた場合、窒素の導入と同
時に酸化が進行するため、膜厚の厚い酸窒化膜を形成す
るのに適し、ＮＯガスを用いた酸窒化は膜厚の増加が少
なく、かつ高濃度の窒素を絶縁膜中に導入でき、ＮＨ_３
ガス雰囲気中のアニールによって、より高濃度の窒素を
絶縁膜中に導入することができる。

【００３８】前記第１および第２のゲート絶縁膜の形成
後にさらに酸窒化を行う工程を備えるとよい。この場
合、第１のゲート絶縁膜の酸化レート、膜中の窒素濃度
を独立に制御でき、製品の品質制御が容易となる。

【００３９】また、本発明にかかる半導体装置の製造方
法によれば、シリコン基板表面部に素子分離領域を形成
する工程と、前記半導体基板の全面に酸化膜を形成する
工程と、高耐圧の必要な第１のゲート絶縁膜の形成予定
領域に選択的に耐窒化性絶縁膜を形成し、高耐圧の不要
な第２のゲート絶縁膜の形成予定領域では前記酸化膜を
選択的に除去する工程と、窒化を行って、前記第２のゲ
ート絶縁膜形成予定領域に窒素含有量の多い酸窒化膜を
形成する工程とを備えたことを特徴とする。

【００４０】前記第１のゲート絶縁膜と第２のゲート絶
縁膜の中間の耐圧が必要な領域では前記耐窒化性絶縁膜
を選択的に剥離して第３のゲート絶縁膜を得ることが好
ましい。

【００４１】前記酸化膜を形成する工程は、一旦酸化膜
形成後に選択的に剥離し、再度酸化を行うことにより異
なる厚さの酸化膜を得ることが可能である。

【００４２】本発明においては犠牲酸化膜の採用により
ゲート絶縁膜上に直接レジストを塗布せず、また、窒素
の基板へのイオン注入を行わないので、ノイズ特性、信
頼性等に優れた複数種類のゲート絶縁膜厚を有する半導
体装置を容易に得ることができる。

【００４３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態のいくつかを詳細に説明する。（実施の形態１）図１（ａ）〜（ｅ）は、本発明の第１
の実施の形態にかかる半導体装置の製造方法を示す工程
別素子断面図である。

【００４４】シリコン基板１０１を準備し、周知の方法
を用いて浅いトレンチによる素子分離領域（ＳＴＩ：Sh
allow Trench Isolation）１０２を形成して領域Ａと領
域Ｂとを分離する。そして基板表面全体に熱酸化により
７５〜１００オングストロームの厚さで酸化膜１０３を
形成する。この酸化膜は後に完全に除去されて製品には
残らない犠牲酸化膜である。この酸化膜１０３を通して
イオン注入を行い、ウェルおよびチャネル領域を形成す
る（図１（ａ））。

【００４５】次に、全面にレジスト１０４を塗布し、リ
ソグラフィ工程により領域Ｂの酸化膜表面が露出するよ
うに、レジスト１０４をパターニングし、残存したレジ
スト１０４をエッチングマスクとしてウェットエッチン
グ処理を行い、開口部内の酸化膜１０３を除去する（図
１（ｂ））。

【００４６】次にレジスト１０４を剥離し、ＮＯガスあ
るいはＮ_２Ｏガス雰囲気中でアニールを行うと、Ａ領域
ではシリコン酸窒化膜１０５が形成される（図１
（ｃ））。このときＢ領域では厚い犠牲酸化膜１０３が
残存しているため、この酸窒化工程で酸化膜１０３中に
導入される窒素量は非常に少ない。

【００４７】次に、希ふっ酸処理により酸化膜１０３を
除去するように全面をエッチングすると、領域Ａのシリ
コン酸窒化膜１０５は膜中に高濃度の窒素量を含んでい
るために、そのエッチングレートは酸化膜１０３のそれ
よりも低く、この結果、シリコン酸窒化膜１０５は全部
はエッチングされずに薄いシリコン酸窒化膜１０５’と
して残存する（図１（ｄ））。

【００４８】続いて熱酸化により再度酸化を行うと、領
域Ａでは薄いシリコン酸窒化膜１０５’が存在している
ために酸化レートは低く、膜中に窒素を含む薄い酸窒化
膜１０６となる。これに対し、領域Ｂでは酸化レートが
高く、良質の厚い酸化膜１０７となる（図１（ｅ））。
なお、これらの膜中の窒素濃度はＮＯガスまたはＮ_２Ｏ
ガス雰囲気中でアニールを行うことにより調節すること
ができる。

【００４９】このようにして得られた膜１０６および１
０７はそれぞれゲート酸化膜として用いられることにな
る。すなわち、周知の技術により、ゲートとなる部分の
みにレジストを残存させて他を除去し、このゲートに対
して自己整合的に基板表面に不純物を注入、拡散させて
ソース、ドレイン領域を形成させ、層間絶縁膜や配線を
形成することによりＭＩＳ型半導体装置が完成する。

【００５０】このような方法ではゲート絶縁膜上に直接
レジストを塗布しないため、ゲート絶縁膜の信頼性が向
上し、また、基板に対して窒素イオン注入を行わないの
で、基板のダメージを防止することができる。

【００５１】この第１の実施の形態ではウェルあるいは
チャネルのイオン注入を犠牲酸化膜の形成後に行ってい
るが、図１（ｃ）に示す工程でシリコン酸窒化膜１０５
の形成後にこのイオン注入を行うこともできる。

【００５２】（実施の形態２）図２（ａ）〜（ｄ）は本
発明の第２の実施の形態を示す工程別素子断面図であ
り、図の左側に電源電圧１．５Ｖのディジタル部である
ロジック部、右側に電源電圧２．５Ｖのアナログ部を有
する半導体装置の製造方法を説明するものである。

【００５３】半導体基板２０１の表面部に前述したのと
同様にＬＯＣＯＳ法等で素子分離絶縁膜２０２を形成
し、基板全面を酸化させて３ｎｍ厚の第１の酸化膜２０
３を形成する（図２（ａ））。

【００５４】次にＳｉ_３Ｎ_４膜２０４をＣＶＤ法によっ
て５ｎｍ程度の厚さに堆積し、その後、レジストを全面
に塗布し、ディジタル領域のみレジストを選択的に除去
してウェットエッチングを行うことによりディジタル領
域のＳｉ_３Ｎ_４膜を除去する。

【００５５】続いてＮ_２ガス、ＮＯガスあるいはＮ_２Ｏ
ガス雰囲気中でアニールを行うと、ディジタル領域では
基板表面部に窒素が侵入してシリコン酸窒化膜２０５と
なるが、アナログ領域ではＳｉ_３Ｎ_４膜２０４が窒素に
対するバリアとなるため窒素は侵入せず、その下に存在
する酸化膜に窒素の侵入はない（図２（ｃ））。このよ
うに、ディジタル領域で窒化膜を形成するのは、Ｐチャ
ネルＭＯＳトランジスタのゲート電極に含まれるボロン
がチャネル領域に拡散してデバイス特性が劣化すること
を防止するためである。

【００５６】次にディジタル領域ではシリコン酸窒化膜
２０５，アナログ領域では酸化膜２０３とＳｉ_３Ｎ_４膜
２０４の積層膜をそれぞれゲート絶縁膜としてトランジ
スタ素子を形成する。これによりノイズや耐圧の問題を
解決することができる。

【００５７】（実施の形態３）図３（ａ）〜（ｄ）は本
発明の第３の実施の形態を示す工程別素子断面図であっ
て、ディジタル部として１．５Ｖ、アナログ部として
２．５Ｖ、Ｉ／Ｏ部として５Ｖの３種類の電源電圧を有
する半導体装置の製造方法を説明するものである。

【００５８】まず、半導体基板３０１の表面部に形成さ
れた素子分離領域３０２で分離された各領域の表面に
５．５ｎｍ厚のＳｉＯ_２膜３０３を形成し（図３
（ａ））、図１（ｂ）（ｃ）で説明したような方法を用
いてディジタル領域のみＳｉＯ２膜を除去し、新たに３
ｎｍ厚のＳｉＯ_２膜３０４を形成する（図３（ｂ））。

【００５９】次に全面にＳｉ_３Ｎ_４膜３０５をＣＶＤ法
によって５ｎｍの厚さで堆積した後、ディジタル領域の
みＳｉ_３Ｎ_４膜を除去し、図２（ｃ）と同様の工程によ
り窒素をディジタル領域にのみ侵入させる窒化プロセス
を行う（図３（ｃ））。このとき、Ｓｉ_３Ｎ_４膜３０５
が残存しているアナログ領域およびＩ／Ｏ領域では窒素
の侵入が妨げられるため、Ｓｉ_３Ｎ_４膜３０５の下に存
在するＳｉＯ_２膜３０３に窒素の侵入はない。これに対
し、ディジタル領域では窒素の侵入によりシリコン酸窒
化膜３０６が表面に形成される（図３（ｃ））。

【００６０】続いてアナログ領域のＳｉ_３Ｎ_４膜を除去
し、Ｉ／Ｏ部のみにＳｉ_３Ｎ_４膜３０５’を残存させ
る。これにより、３種類の厚さのゲート絶縁膜が形成さ
れる。すなわち、ディジタル領域部には３ｎｍのシリコ
ン酸窒化膜３０６、アナログ領域には５．５ｎｍの酸化
膜３０４、Ｉ／Ｏ領域には５．５ｎｍの酸化膜３０４と
５ｎｍ程度のＳｉ_３Ｎ_４膜の積層膜３０５が形成され
る。このような構造により、耐圧およびノイズの問題を
同時に解決することができる。

【００６１】（実施の形態４）図４（ａ）〜（ｄ）は本
発明の第４の実施の形態を示す工程別素子断面図であっ
て、４種類の電源電圧を用いる場合を示す。

【００６２】まず、シリコン基板４０１の表面部に形成
された素子分離膜４０２で分離された領域Ａ〜Ｄの表面
上に最も厚い酸化膜４０３として６．６ｎｍの厚さに形
成する（図４（ａ））。その後、ディジタル領域Ａ、Ｂ
の酸化膜は除去して、新たに厚さ３ｎｍの酸化膜４０４
を形成する（図４（ｂ））。

【００６３】次にＣＶＤ法によってＳｉ_３Ｎ_４膜４０５
を全面に２．５ｎｍ程度の厚さに堆積した後、領域Ａの
みＳｉ_３Ｎ_４膜を除去する（図４（ｃ））。

【００６４】次に図２（ｃ）と同様の工程により窒素を
領域Ａにのみ侵入させる窒化プロセスを行う（図４
（ｃ））。このとき、Ｓｉ_３Ｎ_４膜４０５が残存してい
る領域Ｂ〜Ｄでは窒素の侵入が妨げられるため、Ｓｉ_３
Ｎ_４膜４０５の下に存在するＳｉＯ_２膜４０３，４０４
に窒素の侵入はない。これに対し、領域Ａでは窒素の侵
入により酸窒化膜４０６が表面に形成される（図４
（ｃ））。

【００６５】次に、領域ＤのＳｉ_３Ｎ_４膜を除去する工
程を実施することにより、合計４種類の絶縁膜構造を形
成することができる。すなわち、領域Ａでは３ｎｍ厚の
窒化酸化膜４０６、領域Ｂでは３ｎｍ厚の酸化膜４０４
と２．５ｎｍ厚のＳｉ_３Ｎ_４膜４０５が積層されたも
の、領域Ｃでは６．６ｎｍの酸化膜４０３に２．５ｎｍ
のＳｉ_３Ｎ_４膜４０５が積層されたもの、領域Ｄでは
６．６ｎｍの酸化膜４０３を得ることができる。

【００６６】（実施の形態５）以上のような方法を応用
することにより、多種類のゲート絶縁膜を得ることがで
きる。ここでは６種類の電源電圧を用いる場合を例にと
って説明する。

【００６７】図５に示すようにシリコン基板５０１上に
最も厚い酸化膜として１０ｎｍの厚さの酸化膜５０３を
最初に形成する。この酸化膜を通してイオン注入法によ
りチャネルの不純物ドーピングを行う。

【００６８】その後、Ｉ／Ｏ領域以外のこの酸化膜を除
去し、以下は図４の各工程にしたがって６．６ｎｍ厚の
酸化膜を形成し、ディジタル領域の酸化膜は除去して、
新たに３ｎｍの酸化膜を形成する。次にＳｉ_３Ｎ_４膜を
ＣＶＤ法によって２．５ｎｍ程度の厚さに堆積した後、
ディジタル領域のみＳｉ_３Ｎ_４膜を除去する。

【００６９】続いて前述したような窒化プロセスを行う
ことにより、Ｓｉ_３Ｎ_４膜が存在している領域では窒素
の侵入が妨げられるためにＳｉ_３Ｎ_４膜の下に存在する
酸化膜に窒素の侵入はない。次に、Ｓｉ_３Ｎ_４膜の一部
を除去する工程を実施することにより、合計６種類の絶
縁膜構造を形成することができる。すなわち、３ｎｍ厚
の窒化酸化膜、３ｎｍの酸化膜に２．５ｎｍ厚のＳｉ_３
Ｎ_４膜が積層されたもの、５．５ｎｍ厚の酸化膜、５．
５ｎｍ厚の酸化膜に２．５ｎｍ厚のＳｉ_３Ｎ_４膜が積層
されたもの、１０ｎｍの酸化膜、１０ｎｍの酸化膜に
２．５ｎｍのＳｉ _３Ｎ_４膜が積層されたものを得ること
ができる。

【００７０】以上の各実施の形態において、酸化膜上に
堆積させる膜は１種類であったが、１種類に限ることな
く、２種類以上の膜を積層させてもよい。

【００７１】例えば、図６に示すように、半導体基板６
０１の素子分離絶縁膜で分離されたＡ、Ｂ、Ｃ各領域上
には酸化膜が形成されており、Ａ領域では最も厚い酸化
膜６０３が、Ｂ、Ｃ領域ではそれよりも薄い酸化膜６０
４が形成されている。これらの全体上には、Ｓｉ_３Ｎ_４
膜６０５とＴａ_２Ｏ_２膜６０６が連続して堆積されてい
る。Ｔａ_２Ｏ_２膜はＣ領域のみに形成されている。

【００７２】これらの膜の間には次のような関係があ
る。すなわち、Ｔａ_２Ｏ_２膜はフッ酸系の処理で除去さ
れるが、Ｓｉ_３Ｎ_４膜は除去されない。逆に、Ｓｉ_３Ｎ
_４膜は燐酸で除去されるが、Ｔａ_２Ｏ_２膜は除去されな
い。

【００７３】したがって、このようなウェットエッチン
グの組み合わせにより、Ａ領域の熱酸化膜、Ｂ領域の熱
酸化膜とＳｉ_３Ｎ_４膜の積層構造、Ｃ領域の熱酸化膜と
Ｓｉ _３Ｎ_４膜とＴａ_２Ｏ_２膜の積層構造をそれぞれゲー
ト絶縁膜として用いることができる。この構造では各領
域ともＳｉ_３Ｎ_４膜を共通に有しているため、窒化プロ
セスを経ても熱酸化膜へ窒素が侵入することを抑制でき
る。

【００７４】なお、上述した各実施態様では特定の絶縁
膜について述べているが、半導体装置に通常使用される
他の絶縁物も同様に使用することができ、例えばアルミ
ナやチタン酸化物等の高融点金属酸化物等も使用するこ
とができ、同様の効果を奏することができる。

【００７５】また、積層する絶縁膜の数は１層または２
層のみでなく、３層以上の積層膜も使用することがで
き、これと複数種類の厚さの絶縁膜と組み合わせること
が可能である。

【００７６】

【発明の効果】本発明に係る半導体装置によれば、複数
種類のゲート絶縁膜のうち１つは酸窒化膜、他は酸窒化
膜と他の膜との積層膜となっているので、高耐圧と良好
なノイズ特性の必要なアナログ部とディジタル部を同一
集積回路内に混在させることが可能となる。

【００７７】本発明にかかる半導体装置の製造方法によ
れば、犠牲酸化膜を用い、ゲート絶縁膜の上に直接レジ
ストを塗布せず、窒素のイオン注入も行わないので、ゲ
ート絶縁膜の劣化、基板のダメージがなく、信頼性を向
上させることができる。

【００７８】また、本発明にかかる他の半導体装置の製
造方法によれば、酸化膜を形成後、高耐圧の必要な領域
にのみ耐窒化性絶縁膜を形成し、他の領域では酸窒化膜
を形成するようにしているので、容易に膜厚の異なるゲ
ート絶縁膜を形成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる半導体装置
の製造方法を示す工程別素子断面図である。

【図２】本発明の第２の実施の形態を示す工程別素子断
面図である。

【図３】本発明の第３の実施の形態を示す工程別素子断
面図である。

【図４】本発明の第４の実施の形態を示す工程素子別断
面図である。

【図５】多種類のゲート絶縁膜を実現する方法を示す素
子断面図である。

【図６】酸化膜上に２種類以上の膜を積層させた例を示
す素子断面図である。

【図７】２種類の厚さのゲート絶縁膜を形成するための
従来の製造方法を示す工程別素子断面図である。

【図８】２種類のゲート絶縁膜を得るための他の従来の
製造方法を示す工程別素子断面図である。

【図９】４種類の酸化膜を実現する従来例を示す工程別
素子断面図である。

【図１０】窒化ゲートを形成した従来例を示す素子断面
図である。

【符号の説明】

１０１、２０１、３０１、４０１、５０１、６０１シ
リコン基板１０２、２０２、３０２、４０２、５０２、６０２Ｓ
ＴＩ１０３犠牲酸化膜１０４レジスト１０５シリコン酸窒化膜１０６シリコン酸窒化膜１０７酸化膜２０３第１の酸化膜２０４、３０５、４０５Ｓｉ_３Ｎ_４膜２０５窒化膜３０３、３０４酸化膜３０６、４０６酸窒化膜４０３、４０４酸化膜６０３、６０４酸化膜

フロントページの続きＦターム(参考） 5F048 AA05 AC01 BA01 BB11 BB12 BB16 BB17 BG01 BG12 BG13 5F058 BA20 BD01 BD02 BD03 BD04 BD10 BD15 BF02 BF62 BJ04

Claims

【特許請求の範囲】

【請求項１】２種類以上の膜厚を有するゲート絶縁膜を
同じシリコン基板上に有する半導体装置において、前記
ゲート絶縁膜の少なくとも１つはシリコン酸窒化膜ある
いはシリコン酸化膜であり、他のゲート絶縁膜はシリコ
ン酸化膜と、シリコン酸化膜とは異なる絶縁膜の積層体
となっていることを特徴とする半導体装置。
【請求項２】シリコン酸化膜とは異なる絶縁膜がシリコ
ン窒化膜であることを特徴とする請求項１に記載の半導
体装置。
【請求項３】シリコン酸化膜とは異なる絶縁膜がシリコ
ン酸化物よりも誘電率の高い絶縁膜であることを特徴と
する請求項１または２に記載の半導体装置。
【請求項４】２種類以上の膜厚を有するゲート絶縁膜を
同じシリコン基板上に有する半導体装置において、前記
ゲート絶縁膜の少なくとも１つはシリコン酸窒化膜ある
いはシリコン酸化膜であり、他のゲート絶縁膜はシリコ
ン窒化膜と、シリコン窒化膜とは異なる絶縁膜の積層体
となっていることを特徴とする半導体装置。
【請求項５】シリコン窒化膜とは異なる絶縁膜がシリコ
ン酸化膜であることを特徴とする請求項４に記載の半導
体装置。
【請求項６】シリコン窒化膜とは異なる絶縁膜がシリコ
ン酸化物よりも誘電率の高い絶縁膜であることを特徴と
する請求項４または５に記載の半導体装置。
【請求項７】３種類以上の膜厚を有するゲート絶縁膜を
同じシリコン基板上に有する半導体装置において、前記
ゲート絶縁膜のうち少なくとも１種類はシリコン酸窒化
膜あるいはシリコン酸化膜、他の少なくとも１種類は熱
酸化膜、残りの種類は前記熱酸化膜またはシリコン窒化
膜の少なくとも一つと他の層との積層膜となっているこ
とを特徴とする半導体装置。
【請求項８】前記他の層がシリコン酸化膜よりも誘電率
の高い絶縁膜であることを特徴とする請求項７に記載の
半導体装置。
【請求項９】前記シリコン酸化物よりも誘電率の高い絶
縁膜は、アルミニウム、ランタン、ハフニウム系および
高融点金属の酸化膜、あるいはアルミニウム、ランタ
ン、ハフニウム系および高融点金属のシリケート膜であ
ることを特徴とする請求項３、６、８のいずれかに記載
の半導体装置。
【請求項１０】シリコン基板表面部に素子分離領域を形
成する工程と、前記半導体基板の全面に犠牲酸化膜を形成する工程と、第１のゲート絶縁膜の形成予定領域で前記犠牲酸化膜を
選択的に除去する工程と、窒化を行って、前記第１のゲート絶縁膜形成予定領域に
窒素含有量の多い酸窒化膜を形成する工程と、第２のゲート絶縁膜の形成予定領域の前記犠牲酸化膜を
除去する工程と、熱酸化を行って、前記第１のゲート絶縁膜形成領域に第
１のゲート絶縁膜を形成し、前記第２のゲート絶縁膜形
成領域に前記第１のゲート絶縁膜よりも膜厚が厚く、窒
素含有量の少ない第２のゲート絶縁膜を形成する工程
と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１１】前記犠牲酸化膜を形成する工程の後に、
イオン注入を行ってウェルおよびチャネル領域を形成す
る工程を備えたことを特徴とする請求項１０に記載の半
導体装置の製造方法。
【請求項１２】前記第１のゲート絶縁膜形成予定領域に
酸窒化膜を形成する工程の後に、イオン注入を行ってウ
ェルおよびチャネル領域を形成する工程を備えたことを
特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１３】前記酸窒化膜を形成する工程はＮ_２Ｏガ
ス、ＮＯガスまたはＮＨ_３ガスのいずれかの雰囲気中で
行われることを特徴とする請求項１０に記載の半導体装
置の製造方法。
【請求項１４】前記第１および第２のゲート絶縁膜の形
成後にさらに酸窒化を行う工程を備えたことを特徴とす
る請求項１０に記載の半導体装置の製造方法。
【請求項１５】前記第１および第２のゲート絶縁膜の形
成後にさらに選択的に高融点金属酸化物膜を積層する工
程を備えたことを特徴とする請求項１０に記載の半導体
装置の製造方法。
【請求項１６】シリコン基板表面部に素子分離領域を形
成する工程と、前記半導体基板の全面に酸化膜を形成する工程と、高耐圧の必要な第１のゲート絶縁膜の形成予定領域に選
択的に耐窒化性絶縁膜を形成し、高耐圧の不要な第２の
ゲート絶縁膜の形成予定領域では前記酸化膜を選択的に
除去する工程と、窒化を行って、前記第２のゲート絶縁膜形成予定領域に
窒素含有量の多い酸窒化膜を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１７】前記第１のゲート絶縁膜と第２のゲート
絶縁膜の中間の耐圧が必要な領域では前記耐窒化性絶縁
膜を選択的に剥離して第３のゲート絶縁膜を得ることを
特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】前記酸化膜を形成する工程は、一旦酸化
膜形成後に選択的に剥離し、再度酸化を行うことにより
異なる厚さの酸化膜を得るものであることを特徴とする
請求項１５に記載の半導体装置の製造方法。