JP3770250B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3770250B2 JP3770250B2 JP2003147815A JP2003147815A JP3770250B2 JP 3770250 B2 JP3770250 B2 JP 3770250B2 JP 2003147815 A JP2003147815 A JP 2003147815A JP 2003147815 A JP2003147815 A JP 2003147815A JP 3770250 B2 JP3770250 B2 JP 3770250B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
- B26D1/00—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor
- B26D1/01—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work
- B26D1/12—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a cutting member moving about an axis
- B26D1/25—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a cutting member moving about an axis with a non-circular cutting member
- B26D1/26—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a cutting member moving about an axis with a non-circular cutting member moving about an axis substantially perpendicular to the line of cut
- B26D1/30—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a cutting member moving about an axis with a non-circular cutting member moving about an axis substantially perpendicular to the line of cut with limited pivotal movement to effect cut
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
- B26D1/00—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor
- B26D1/56—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which travels with the work otherwise than in the direction of the cut, i.e. flying cutter
- B26D1/58—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which travels with the work otherwise than in the direction of the cut, i.e. flying cutter and is mounted on a movable arm or the like
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
- B26D5/00—Arrangements for operating and controlling machines or devices for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
- B26D5/08—Means for actuating the cutting member to effect the cut
- B26D5/12—Fluid-pressure means
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Forests & Forestry (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。更に、具体的には、同一の下地基板上に、異なる膜厚の絶縁膜を備える半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置を用いる製品に使用する部品点数削減の要求の高まりと共に、半導体装置においては、１の装置内に多様な機能を集積させることへの要求が高まっている。このような要求に応えるため、１の半導体装置に、異なる機能の回路や、使用する電圧の異なる回路を混載する等の必要性が高まり、このため、同一基板上に、高いトランジスタ能力を確保するための、ゲート酸化膜厚の実効膜厚の薄い半導体と、高電圧に対して信頼性を保証するための、ゲート酸化膜厚の厚い半導体とを形成する等の必要が生じている。
【０００３】
このような、膜厚の異なるゲート絶縁膜を形成する方法としては、一般には、以下のような方法が知られている。
まず、Ｓｉ基板上に、熱酸化等によりＳｉＯ２膜を形成する。次に、厚いゲート絶縁膜を形成する領域にレジストマスクを形成し、これをマスクとして、薄いゲート絶縁膜を形成する領域のＳｉＯ２膜をエッチングにより除去する。その後、ゲート絶縁膜が除去された領域に熱酸化を行い、薄いゲート絶縁膜を形成する。この際、レジストマスクによりマスキングされた厚い酸化膜を形成する領域においても、同時に酸化が行われるため、この領域において、ゲート絶縁膜の膜厚は、更に、厚くなる。このようにして、２種の厚さの異なるゲート絶縁膜が形成される（例えば、参考文献１参照。）。
【０００４】
ところで、半導体装置を用いる製品の微細化の要求も高まると共に、半導体装置自体の微細化の要求も高まっている。この半導体装置の微細化に伴い、ゲート絶縁膜も薄膜化が進んでいる。しかし、ゲート絶縁膜の薄膜化が進むにつれて、トンネル電流は増加し、従来のＳｉＯ２等からなるゲート絶縁膜では、対応が困難となっている。そこで、絶縁膜材料として、例えば、高誘電率膜をゲート絶縁膜に用いる研究が進められている。
【０００５】
【特許文献１】
特開２００１−２８４４６３号公報
【０００６】
【発明が解決しようとする課題】
しかし、上述した方法により、極薄で、かつ、異なる厚さの絶縁膜を、同一基板上に再現性良く、かつ、高精度に形成することは困難である。
また、特に、高誘電率膜は、加工が困難であり、また、熱酸化や、熱窒化等、膜厚制御性のあまり高くない成膜法を用いられる場合が多い。従って、高誘電率膜を使用する場合、異なる膜厚のゲート絶縁膜を形成することは、更に困難である。
また、特に、上述のように、レジストマスクを用いて、絶縁膜を形成する工程を含む場合、レジスト剥離工程により、膜の制御性を損なう場合がある。また、一般にレジスト剥離では、シリコン基板が、プラズマにさらされるため、ダメージが大きく、特に、ゲート膜の信頼性の損失は大きい。
【０００７】
従って、この発明は、半導体装置の同一基板上に、異なる膜種、膜厚の絶縁膜を、再現性良く、かつ精度良く形成し、また、膜の制御性、信頼性を損失をおさえることができる改良した半導体装置の製造方法を提案するものである。
【０００８】
また、この発明は、絶縁膜として、高誘電率膜を用いる場合にも、膜厚制御の制御性良く絶縁膜を形成するため、改良した半導体装置の製造方法を提案するものである。
【０００９】
【課題を解決するための手段】
従って、この発明の半導体装置の製造方法は、第１の領域および第２の領域に、分離酸化膜により区画された基板に、第１の絶縁膜、及び、前記第１の絶縁膜上の高誘電率膜、及び、前記高誘電率膜上の第２の絶縁膜からなる３層絶縁膜を形成する３層絶縁膜形成工程と、
前記第１の領域の前記３層絶縁膜表面の第１の領域を覆うレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをマスクとして、前記第２の領域の前記３層絶縁膜に、酸素イオンを注入する酸素イオン注入工程と、
前記レジストマスクを除去するレジストマスク除去工程と、
前記イオン注入された、前記第２の領域の前記３層絶縁膜を除去する３層絶縁膜除去工程と、
前記第１の領域の前記３層絶縁膜表面、及び、前記第２の領域の前記３層絶縁膜の除去された前記基板の表面に、第３の絶縁膜を形成する第３絶縁膜形成工程と、
前記第１の領域に形成された第３の絶縁膜を除去する第３絶縁膜除去工程と、
を備えるものである。
【００１０】
あるいは、また、この発明の半導体装置の製造方法は、第１の領域および第２の領域に、分離酸化膜により区画された基板に、酸化膜と、前記酸化膜上の高誘電率膜とを含む積層絶縁膜形成工程と、
前記積層絶縁膜の第２の領域にレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをマスクとして、前記第１の領域の前記積層絶縁膜に酸素イオンを注入し、酸素イオン注入された前記第１の領域の酸化膜の膜厚を増加させる酸素イオン注入工程と、
を備えることを特徴とする半導体装置の製造方法。
【００１１】
【発明の実施の形態】
以下図面を参照して、この発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を省略ないし簡略化する。
【００１２】
実施の形態１．
図１は、この発明の実施の形態１における半導体装置１００を説明するための断面模式図である。
図１に示すように、半導体装置１００においては、Ｓｉ基板上２に、素子分離領域（ＳＴＩ）４が形成されている。ＳＴＩ４により区画された領域には、不純物が添加されてＷＥＬＬが形成されている。
【００１３】
また、Ｓｉ基板２のＳＴＩ４により分離された部分には、ソース・ドレイン領域６が形成されている。なお、簡略化のため、この明細書の実施の形態においては、ＳＴＩ４により、２区画に分離され、２組のソース・ドレイン領域６が形成された場合について説明し、従って、各図においても２組のソース・ドレイン領域６が形成されている状態を表している。しかし、実際の半導体装置においては、必要に応じて２以上の複数のソース・ドレイン領域が形成されている。
【００１４】
２組のソース・ドレイン領域６のうち１組のソースとドレインの間において、Ｓｉ基板２上には、酸化膜１０、高誘電率膜１２、窒化膜１４からなる３層積層構造の３層ゲート絶縁膜１６が形成されている。酸化膜１０の膜厚は、０．５〜２．０ｎｍ程度である。また、高誘電率膜１２は、ＨｆＯ２を用いて形成されている。高誘電率膜１２の膜厚は、１．５〜７．０ｎｍ程度である。更に、窒化膜１４は、０．５〜１．５ｎｍ程度である。また、３層ゲート絶縁膜１６の全体の膜厚は、等価酸化膜厚（実効酸化膜換算値（ＥＯＴ））で、１．０〜５．０ｎｍ程度を有するようにする。
【００１５】
一方、他方のソース・ドレイン領域６のソースとドレインの間において、Ｓｉ基板２上には、酸化膜からなるゲート絶縁膜１８が形成されている。ゲート絶縁膜（酸化膜）１８の膜厚は１．０〜５．０ｎｍ程度である。
【００１６】
各ゲート絶縁膜１６、１８上には、それぞれ、ゲート電極２０が形成されている。また、各ゲート絶縁膜１６、１８と、ゲート電極２０との側壁には、それぞれ、サイドウォール２２が形成されている。さらに、Ｓｉ基板２表面には、この、ゲート絶縁膜１６、１８、ゲート電極２０、及び、サイドウォール２２を埋め込むようにして層間絶縁膜２４が形成されている。また、層間絶縁膜２４には、その表面から、ソース・ドレイン領域６まで貫通するホールが形成され、ホールには、配線金属２６が埋め込まれている。
【００１７】
上述のような構造の半導体装置１００において、一般的に、ゲート絶縁膜１８は、酸化膜１層からなる等価酸化膜厚の比較的厚い絶縁膜である。従って、高電圧に対する高い信頼性を保証する必要がある場合等に対応する半導体として用いることができる。また、他方の、３層ゲート絶縁膜１６は、等価酸化膜厚の薄いゲート絶縁膜であり、高いトランジスタ能力を要求される場合等に対応する半導体として用いることができる。このように、半導体装置１００においては、異なる膜厚のゲート絶縁膜１６、１８が形成され、多機能化に対応できるようになっている。
【００１８】
図２は、この発明の実施の形態１における半導体装置１００の製造方法を説明するためのフロー図である。また、図３〜図１０は、実施の形態１における半導体装置１００の各製造工程における状態を説明するための断面模式図である。
以下、図２〜図１０を用いて、この発明の実施の形態１における半導体装置１００の製造方法について説明する。
【００１９】
まず、Ｓｉ基板２上に、ＳＴＩ４を形成し、ＳＴＩ４に挟まれた部分に、不純物を注入し、ＷＥＬＬを形成する（ステップＳ１０２）。その後、この状態のＳｉ基板２の表面に、酸化膜１０を形成する（ステップＳ１０４）。ここでは、熱酸化により、０．５〜２．０ｎｍ程度の膜厚の酸化膜１０を形成する。
【００２０】
次に、酸化膜１０上に、高誘電率膜１２を形成する（ステップＳ１０６）。高誘電率膜１２は、酸化膜１０の形成後、連続して、あるいは、短時間中に、ＣＶＤ（Chemical Vapor Deposition）法により、１．５〜７．０ｎｍの膜厚に形成される。高誘電率膜１２の膜材料としては、ここでは、ＨｆＯ２を用いる。
【００２１】
次に、高誘電率膜１２上に、窒化膜１４を形成する（ステップＳ１０８）。窒化膜１４は、０．５〜１．５ｎｍ程度の膜厚に形成する。また、窒化膜１４は、明らかに、酸化膜１０とのエッチング選択性が選べるだけの組成を有する膜であることが望ましい。
【００２２】
以上のようにして、図３に示すように、３層に積層された膜が形成される。ここで、３層全体の膜厚は、酸化膜換算値（ＥＯＴ）で１．０〜５．０ｎｍ程度を有する。この３層膜は、後に、エッチング等により加工され、３層ゲート絶縁膜１６を構成する。
【００２３】
次に、図４に示すように、窒化膜１４上の、膜厚の厚いゲート絶縁膜を形成する領域（図１、図３〜１０においては、右側）に、レジストマスク３０を形成する（ステップＳ１１０）。ここで、レジストマスク３０は、通常の工程により、窒化膜１４上にレジストを塗布し、露光、現像を行うことにより形成する。このとき、レジスト膜厚は、後のイオン注入において、イオンを透過しない程度に十分な膜厚に設定する。
【００２４】
このように形成したレジストマスク３０をマスクとして、図４の矢印３２に示すように、イオン注入を行う（ステップＳ１１２）。ここでは、まず、窒素イオンを、１００ｅＶ〜数ｋｅＶ程度の高エネルギー、かつ、１×１０１３ｃｍ−２〜１×１０１５ｃｍ−２程度の高ドーズ量で注入する。その後、酸素イオンを、窒素イオンと同様に、１００ｅＶ〜数ｋｅＶ程度の高エネルギー、かつ、１×１０１３ｃｍ−２〜１×１０１５ｃｍ−２程度の高ドーズ量で、全体に広く注入する。この注入エネルギー、ドーズ量は、窒化膜１４を酸化するのに十分なものである。これにより、レジストマスク３０で覆われていない部分の窒化膜１４、高誘電率膜１２は、イオン注入の大きなドーズとエネルギーでダメージを受け、より酸素リッチな状態に変質する。
【００２５】
次に、図５に示すように、レジストマスク３０を除去し（ステップＳ１１４）、イオン注入によりダメージを受けた部分（即ち、レジストマスク３０で覆われていなかった部分であり、図５においては、左側部分）の窒化膜１４、高誘電率膜１２、酸化膜１０からなる３層ゲート絶縁膜１６を除去する（ステップＳ１１６）。ここでは、イオン注入により選択的に酸化された窒化膜１４をエッチングにより除去し、イオンが注入されず残った窒化膜１４をハードマスクとして、高誘電率膜１２及び酸化膜１０を除去する。これにより、イオン注入が行われた部分の３層ゲート絶縁膜１６を選択的に除去することができる。
【００２６】
次に、高誘電率膜１２上に残った窒化膜１４の膜厚を所定の膜厚になるようにエッチングする（ステップＳ１１８）。これにより、３層ゲート絶縁膜１６の全体の膜厚を所望の膜厚に調整することができる。
【００２７】
次に、図６に示すように、酸化膜１８の形成を行う（ステップＳ１２０）。ここでは、熱酸化により、酸化膜１８を、ゲート絶縁膜１６が除去されＳｉ基板２が露出した部分（図６においては、左側）と、３層ゲート絶縁膜１６の窒化膜１４上（図６においては右側）とに形成する。ここで、高誘電率膜１２の材料であるＨｆＯ２は、熱により、大きく変質する性質を有するため、処理温度は、７００〜９００℃程度の低温に留める。また、３層ゲート絶縁膜１６が除去された部分（図６においては、右側）において、酸化膜１８は、１．０〜１．５ｎｍ程度の膜厚を有するようにする。
【００２８】
次に、図７に示すように、ゲート絶縁膜１６が除去されている方側（図７においては、左側）に、レジストマスク３６を形成する（ステップＳ１２２）。レジストマスク３６は、上述したレジストマスク３０の形成の場合と同様に、まず、一面にレジストを塗布し、露光、現像処理を行うことにより形成される。
【００２９】
次に、図８に示すように、レジストマスク３６をマスクとして、３層ゲート絶縁膜１６上の酸化膜１８を除去する（ステップＳ１２４）。ここでは、３層ゲート絶縁膜１６上の窒化膜１４が、ストッパ膜として機能する。
【００３０】
次に、図９に示すように、ゲート電極２０を形成する（ステップＳ１２６）。ここでは、まず、ゲート絶縁膜１６、１８上に、電極材料として、ポリシリコン膜を形成する。その後、レジスト工程により、レジストマスクを形成し、これをマスクとして、ポリシリコン膜のエッチングを行う。これにより、幅３０ｎｍ程度のゲート電極２０が形成される。また、このとき、３層ゲート絶縁膜１６、及び、ゲート絶縁膜１８とがエッチングストッパとして機能する。また、ゲート絶縁膜１６及びゲート絶縁膜１８も、ゲート電極２０と同じ幅３０ｎｍにエッチングして加工する（ステップＳ１２８）。
【００３１】
次に、図１０に示すように、イオン注入を行い、エクステンションを形成する（ステップＳ１３０）。その後、ゲート電極２０及びゲート絶縁膜１６、１８の側壁にサイドウォール２２を形成する（ステップＳ１３２）。再び、イオン注入を行い、不純物の注入を行うことにより、ソース・ドレイン領域６を形成する（ステップＳ１３４）。
【００３２】
このようにして、ソース・ドレイン領域６及びその間のゲート絶縁膜１６、１８及びゲート電極２０等を形成した後、層間絶縁膜２４の形成、ホールの形成、配線金属２６の埋め込み等を行い、図１に示すように、半導体装置１００が形成される。
【００３３】
以上説明したように、実施の形態１によれば、ゲート絶縁膜１６、１８を形成する場合において、高誘電率膜１２を含む３層ゲート絶縁膜１６用の３層膜を積層した後、ゲート絶縁膜を形成する領域にイオン注入を行うことにより、この部分の３層膜を、選択的に、容易に除去することができる。また、このように、３層膜を除去した後に、比較的厚いゲート絶縁膜１８を形成する。このようにすることにより、一部に高誘電率膜１２を用いて、かつ、膜種及び膜厚の異なるゲート絶縁膜を形成する場合にも、各領域を、精度良く確定し、再現性高く、高精度に絶縁膜を形成することができる。
【００３４】
また、実施の形態１においては、ゲート絶縁膜１６において、高誘電率膜１２と、Ｓｉ基板２との間に酸化膜１０を形成している。これにより、高誘電率膜１２から、Ｓｉ基板２への不純物の拡散を抑えることができる。また、ゲート電極２０と、高誘電率膜１２との間に、窒化膜１４を形成している。これにより、ゲート電極２０から、高誘電率膜１２への不純物拡散を抑えることができ、ゲートの空乏化を抑えることができる。従って、半導体装置１００の信頼性を向上させることができる。
【００３５】
なお、実施の形態１においては、３層ゲート絶縁膜１６の最下層に、酸化膜１０を形成する場合について説明したが、この発明においては、最下層が酸化膜に限るものではない。最下層の絶縁膜は、高誘電率膜１２から、Ｓｉ基板２への不純物拡散を抑えることができるものであれば、例えば、窒化膜等、他の絶縁膜であってもよい。また、同様に、この発明は、最上層が窒化膜１４である場合に限らず、ゲート電極２０から、高誘電率膜１２への不純物拡散を抑えることができるものであれば、酸化膜等、他の絶縁膜であってもよい。また、この発明においては、ゲート絶縁膜１８も、酸化膜である場合に限らず、窒化膜等、他の絶縁膜であってもよい。
【００３６】
また、実施の形態１において、酸化膜１０は、熱酸化により形成する場合について説明した。しかし、この発明はこれにかぎるものではなく、例えば、８００℃〜１２００℃程度のドライ酸化、あるいは、低温プラズマを用いたラジカル酸化、または、オゾンにより、酸化膜を形成するものであってもよい。但し、酸化膜１０は、極力薄くすることが望ましいため、０．５〜２．０ｎｍ程度の膜厚にできるものが好ましい。また、酸化膜に、窒素を導入した膜を用いることもできる。この場合、窒素の導入量は、界面における移動度の低下を考慮して、２５ａｔｏｍ％以下程度とすることが好ましい。
【００３７】
また、実施の形態１では、高誘電率膜１２がＨｆＯ２である場合について説明したが、この発明においては、これに限るものではない。高誘電率膜１２としては、誘電率が、３．９以上のもの、より好適には、１０〜２５程度の誘電率を有するものを選択すればよく、例えば、Ａｌ２Ｏ３、ＨｆＳｉＯｘ、ＨｆＡｌＯ等を用いることができる。但し、高誘電率膜材料は、比較的低温での処理が望ましく、処理温度は、高誘電率膜の種類によって、適宜、大きく変えることが不可欠である。具体的に、例えば、Ａｌ２Ｏ３等は、比較的高温にも耐えることができるが、ＨｆＯ２や、ＨｆＳｉＯｘ等は、熱によって大きく変質してしまうため、処理温度に注意が必要である。加えて、高温での処理は、酸化工程において、高誘電率膜１２の下地の酸化膜１０を増加させる等の悪影響も考えられるため、高誘電率膜１２の種類によっては、低温酸化膜を堆積したり、窒化膜を堆積したり等の処理が必要である。
【００３８】
また、この発明において、３層ゲート絶縁膜１６、ゲート絶縁膜１８の膜厚は、実施の形態１において説明した膜厚に限るものではない。それぞれの膜厚は、不純物の拡散防止等、各膜に必要な機能を確保できるだけの膜厚にすればよい。
【００３９】
また、実施の形態１においては、イオン注入の際（ステップＳ１１２）、窒素イオンを注入した後、酸素イオンを注入する場合について説明した。これは、窒素イオンを予め注入することにより、窒化膜１４に、効果的にダメージを与えることができ、後の工程において、窒化膜１４を容易に除去できるためである。また、窒素は、Ｓｉ基板２中に残留し、後に、酸化膜（ゲート絶縁膜１８）を形成する際（ステップＳ１２０）、良質な酸化膜を形成することを可能とするため、半導体の特性上も好ましいためである。しかし、この発明はこれに限るものではなく、酸素イオンのみを注入するものであってもよい。このようにしても、窒化膜１４にダメージを与え、除去することができる。また、例えば、アルゴンイオンや、ヒ素イオン、ゲルマニウムイオン等より重い不純物を注入するものであってもよい。また、この実施の形態１においては、イオン注入を１度行う場合について説明したが、イオン注入は何段階かに分けて行うものであってもよい。
【００４０】
また、実施の形態１においては、３層ゲート絶縁膜１６の窒化膜１４を所望の膜厚にエッチングする工程（ステップＳ１１８）を含む場合について説明した。しかし、この発明においては、当初から、３層ゲート絶縁膜１６が適切な膜厚に形成されているものであれば、このような工程を含む必要はない。
【００４１】
また、酸化膜（ゲート絶縁膜１８）を形成する際（ステップＳ１２０）、熱酸化を用いたが、この発明においては、熱酸化に限るものではない。ゲート絶縁膜の形成は、形成する膜種と、必要な膜厚とを考慮して、適切な方法を選択して行えばよく、例えば、７００〜９００℃程度のウェット酸化、あるいは、７００℃〜１２００℃程度のドライ酸化で、比較的厚い酸化膜を形成するもの等であってもよい。
【００４２】
また、実施の形態１においては、ゲート電極２０を、ポリシリコンを用いて、幅３０ｎｍに形成する場合について説明した。しかし、この発明は、これに限るものではない。ゲート電極２０の幅は、適宜、必要な幅に形成すればよい。また、ゲート電極２０の材料としては、例えば、アモルファスシリコンを用いたものであってもよい。また、このような電極の材料膜の形成方法としては、４００〜６００℃程度で、ポリシリコン膜を成膜する場合について説明したが、ゲート電極２０の用途によっては、原料ガス中からドーピングしたもの等、他の方法により材料膜を成膜するものであってもよい。また、シリコン材料特有の空乏化を防ぐため、金属の単層あるいは、積層構造のゲート電極を用いてもよい。
【００４３】
また、実施の形態１においては、膜厚の異なるゲート絶縁膜１６、１８をそれぞれ１つずつ形成し、これに対応し、それぞれに、ゲート電極２０等を形成する場合について説明した。しかし、この発明は、これに限るものではなく、２以上のゲート絶縁膜及びゲート電極等をＳｉ基板上に形成するものにも用いることができる。また、膜厚も、２種類に限るものではなく、この実施の形態１において説明した方法を繰り返し用いることにより、複数に異なる膜厚のゲート絶縁膜を精度良く形成することができる。
【００４４】
また、この実施の形態１においては、Ｓｉ基板２に異なる膜厚、膜種の絶縁膜を形成し、これをゲート絶縁膜１６、１８として用いる場合について説明した。しかし、この発明は、ゲート絶縁膜の形成に限るものではなく、１の下地基板上に、異なる膜厚、膜種の絶縁膜を形成する必要がある場合に適用させて、用いることができる。
【００４５】
実施の形態２．
図１１は、この発明の実施の形態２における半導体装置２００を説明するための断面模式図である。
図１１に示すように、実施の形態２における半導体装置２００は、実施の形態１において説明した半導体装置１００と類似するものである。特に、半導体装置２００においても、各ゲート電極２０の下層に、それぞれ、膜厚の異なるゲート絶縁膜３８、１８が形成されている。また、膜厚の厚いゲート絶縁膜３８（図１１においては、右側）は、３層構造となっている。
【００４６】
しかし、半導体装置２００において、３層ゲート絶縁膜３８は、窒化膜４０上に、高誘電率膜１２、窒化膜１４が積層されて構成されている。即ち、半導体装置１００の３層ゲート絶縁膜１６の最下層の絶縁膜が、酸化膜１０であるのに対して、半導体装置２００の３層ゲート絶縁膜３８の最下層には、窒化膜４０が形成されている。
【００４７】
また、半導体装置２００の製造方法も、半導体装置１００の製造方法と類似する。しかし、半導体装置２００の製造工程においては、半導体装置１００の製造工程における３層ゲート絶縁膜１６最下層の酸化膜１０の形成（ステップＳ１０４）に代えて、窒化膜４０を形成する。この際、窒化膜４０は、プラズマラジカルを用いたラジカル窒化により、０．５〜２．０ｎｍの膜厚に形成される。
その他の製造工程は、実施の形態１において説明した方法と同様のステップで行い、半導体装置２００が形成される。
【００４８】
以上説明したように、実施の形態２においても、実施の形態１において説明した半導体装置１００と同様に、膜種、膜厚の異なるゲート絶縁膜を有する半導体装置２００を得ることができる。また、この際、膜種及び膜厚の異なるゲート絶縁膜を形成する場合にも、各領域を、精度良く確定し、再現性高く、高精度に絶縁膜を形成することができる。
【００４９】
また、実施の形態２においては、３層ゲート絶縁膜３８の最下層を窒化膜４０としている。一方、ゲート絶縁膜１８は、酸化膜である。このように、各ゲート絶縁膜に、全く異なる種類の膜を形成することができる。また、窒化膜４０は、酸化膜に比して誘電率が高いため、物理的な膜厚を確保しつつ、等価酸化膜厚を薄くすることができる。また、窒化膜４０は、高誘電率膜１２と、Ｓｉ基板２との間に形成されている。これにより、酸化膜１０を形成した場合と同様に、高誘電率膜１２から、Ｓｉ基板２への不純物の拡散を抑えることができる。従って、半導体装置１００の信頼性を向上させることができる。
その他の部分は、実施の形態１と同様であるから説明を省略する。
【００５０】
実施の形態３．
図１２は、この発明の実施の形態３における半導体装置３００を説明するための断面模式図である。
図１２に示すように、半導体装置３００は、実施の形態１において説明した半導体装置１００と類似するものである。特に、半導体装置３００においても、実施の形態１と同様に、それぞれ、配線２０の下層に、膜厚の異なるゲート絶縁４２、４４が形成されている。
【００５１】
しかし、半導体装置３００において、ゲート絶縁膜４２、４４は、共に、酸化膜１０及び高誘電率膜１２の２層の構造となっている。また、膜厚の薄い方の２層ゲート絶縁膜４２（図１２においては、右側）において、各層の膜厚は、半導体装置１００と同様に、酸化膜１０が、膜厚０．５〜２．０ｎｍ程度であり、高誘電率膜１２が、２．０〜７．０ｎｍである。２層ゲート絶縁膜４２のＥＯＴは、１．０ｎｍ〜５．０ｎｍ程度である。また、膜厚の厚い方の２層ゲート絶縁膜４４（図１２においては、左側）においては、酸化膜１０の膜厚が、２層ゲート絶縁膜４２の酸化膜１０よりも厚く形成されている。
【００５２】
図１３は、実施の形態３における半導体装置３００の製造方法を説明するためのフロー図である。また、図１４〜図１７は、半導体装置３００の各製造工程における状態を説明するための断面模式図である。
以下、図１３〜図１７を用いて、この発明の実施の形態３における半導体装置３００の製造方法について説明する。
【００５３】
まず、図１４に示すように、実施の形態１のステップＳ１０２〜Ｓ１０６と同様に、Ｓｉ基板２上に、ＳＴＩ４及びＷＥＬＬを形成し（ステップＳ３０２）、その後、このＳｉ基板２上に、酸化膜１０及び高誘電率膜１２を形成する（ステップＳ３０４、Ｓ３０６）。
【００５４】
次に、図１５に示すように、薄い膜厚のゲート絶縁膜４２を形成する領域側（図１２、図１４〜図１７においては、右側）に、レジストマスク３０を形成する（ステップＳ３０８）。ここでは、実施の形態１のステップＳ１１０と同様に、レジスト塗布、露光、現像の通常のレジスト工程によりレジストマスクを形成する。
【００５５】
次に、図１５の矢印３２に示すように、レジストマスク３０をマスクとして、イオン注入を行う（ステップＳ３１０）。ここでは、まず、窒素イオンを、注入し、その後、酸素イオンを、１００ｅＶ〜数ｋｅＶの高エネルギー、高ドーズ量で、全体に深く、広く注入する。これにより、レジストマスク３０が形成されていない部分において、酸化膜１０と、Ｓｉ基板２との界面にある酸化膜１０の膜厚を増大させる。また、酸素イオンの注入により、高誘電率膜１２の酸素欠損も補われる。また、窒素イオンの注入により、後に形成するゲート電極２０からの不純物の拡散を抑えることができる。
【００５６】
次に、図１６に示すように、高誘電率膜１２上にゲート電極２０を形成する（ステップＳ３１２）。また、続けて、ゲート絶縁膜４２、４４のエッチングをも行う（ステップＳ３１４）。ゲート電極２０と、ゲート絶縁膜４２、４４の加工は、実施の形態１におけるステップＳ１２６、Ｓ１２８と同様に、ポリシリコン膜の形成、レジストマスクの形成の後、ポリシリコン膜、高誘電率膜１２、酸化膜１０のエッチングにより行う。このとき各ゲート電極２０、及び、ゲート絶縁膜４２、４４の幅は、３０ｎｍ程度とする。なお、図１６に示すように、高誘電率膜１２のエッチングにおいては、最下部の酸化膜１０が、エッチングストッパとして機能する。
【００５７】
次に、図１７に示すように、実施の形態１のステップＳ１３０〜Ｓ１３４、エクステンション、サイドウォール２２、ソース・ドレイン領域６を形成する（ステップＳ３１６〜Ｓ３２０）。その後、実施の形態１と同様に、ゲート電極２０等を埋め込むようにして、層間絶縁膜２４をＳｉ基板２上に形成した後、ホールの形成、配線金属２６の埋め込み等を行い、図１２に示すような半導体装置３００が形成される。
【００５８】
以上説明したように、実施の形態３においても、実施の形態１において説明した半導体装置１００と同様に、膜厚の異なるゲート絶縁膜を有する半導体装置３００を得ることができる。また、膜厚の異なるゲート絶縁膜を形成する場合にも、各領域を、精度良く確定し、再現性高く、高精度に絶縁膜を形成することができる。
【００５９】
また、実施の形態３においては、イオン注入により、最下層の酸化膜１０の膜厚を増加させた部分を形成し、膜厚の厚い２層ゲート絶縁膜４４を形成している。このため、界面や界面付近の酸化膜に、レジスト工程を施さずに、膜厚の異なるゲート絶縁膜４２、４４を形成することができる。従って、信頼度の高いゲート絶縁膜を得ることができ、半導体装置の信頼性を向上させることができる。
【００６０】
また、イオン注入の条件を変化させることにより、酸化膜１０を所望の膜厚とすることができ、従って、所望の膜厚のゲート絶縁膜を形成することができる。膜厚を増膜させる場合には、実施の形態１のようにダメージを与える場合より、比較的高エネルギーでの注入を行えばよい。
【００６１】
なお、この発明において、酸化膜１０及び高誘電率膜１２を含む２層ゲート絶縁膜４２、４４の膜厚や、形成方法は、実施の形態３において説明したものに限るものではない。
【００６２】
また、実施の形態３においても、２つのゲート絶縁膜４２、４４を形成する場合について説明した。しかし、実施の形態１においても述べた通り、この発明は、２以上の複数のゲート絶縁膜を有する半導体装置に用いることができる。
【００６３】
また、実施の形態３においては、窒素イオンを導入した後、酸素イオンを導入する場合について説明した。しかし、この発明は、これに限るものではなく、酸素イオンのみを注入するもの等であってもよい。
その他は、実施の形態１と同様であるから、説明を省略する。
【００６４】
実施の形態４．
図１８は、この発明の実施の形態４における半導体装置４００を説明するための断面模式図である。
図１８に示すように、半導体装置４００は、実施の形態１において説明した半導体装置１００と類似する構造を有する。特に、半導体装置４００は、各ゲート電極２０の下方に膜厚の異なるゲート絶縁膜５０、５２が形成されている。
【００６５】
しかし、半導体装置４００におけるゲート絶縁膜５０、５２は、共に、酸化膜１０、高誘電率膜１２、窒化膜１４が積層された、３層構造となっている。また、図１８において左側の３層ゲート絶縁膜５２の膜厚は、右側の３層ゲート絶縁膜５２の膜厚より厚くなっている。具体的には、各３層ゲート絶縁膜５０、５２最下層の酸化膜１０の膜厚が異なっており、図１８において左側の３層ゲート絶縁膜５２における酸化膜１０の方が厚くなっている。
【００６６】
図１９は、この発明の実施の形態４における半導体装置４００の製造方法を説明するためのフロー図である。また、図２０〜図２３は、半導体装置４００の各製造工程における状態を説明するための断面模式図である。
【００６７】
実施の形態４における半導体装置４００の製造方法は、実施の形態３において説明した半導体装置３００の製造方法と類似するものである。しかし、半導体装置４００は、半導体装置３００と異なり、高誘電率膜１２上に窒化膜１４を有するため、この窒化膜１４に関する部分において、製造方法が異なっている。
以下、図１９〜図２３を用いて、この発明の実施の形態４における半導体装置の製造方法について説明する。
【００６８】
まず、実施の形態３のステップＳ３０２〜Ｓ３０６同様に、ＳＴＩ４、及び、ＷＥＬＬが形成されたＳｉ基板２上に、酸化膜１０及び高誘電率膜１２を形成する（ステップＳ４０２〜Ｓ４０６）。その後、図２０に示すように、高誘電率膜１２上に、実施の形態１のステップＳ１０８と同様と同様に、窒化膜１４を形成する（ステップＳ４０８）。
【００６９】
次に、図２１に示すように、膜厚の薄いゲート絶縁膜５０を形成する領域（図２１においては、右側）にレジストマスク３０を形成する（ステップＳ４１０）。ここでは、実施の形態１のステップＳ１１０と同様に、レジスト塗布、露光、現像の通常のレジスト工程によりレジストマスク３０を形成する。
【００７０】
次に、レジストマスク３０をマスクとして、図２１の矢印３２に示すように、イオン注入を行う（ステップＳ４１０）。ここでは、実施の形態３のステップＳ３１０と同様に、窒素イオン、酸素イオンの順に、注入をおこなう。これにより、酸化膜１０において、図２２に示すように、膜厚の厚いゲート絶縁膜５２を形成する領域側（図２２においては、左側）の膜厚が厚くなる。
【００７１】
次に、図２２〜図２３に示すように、実施の形態３のステップＳ３１２〜Ｓ３２０と同様に、ゲート電極２０の形成（ステップＳ４１４）、ゲート絶縁膜５０、５２の加工（ステップＳ４１６）、エクステンションの形成（ステップＳ４１８）、サイドウォール２２の形成（ステップＳ４２０）、ソース・ドレイン６の形成（ステップＳ４２２）を行う。また、ゲート電極２０等を埋め込む絶縁膜２４及びホールの形成、配線金属２６の埋め込み等を行い、図１８に示すような半導体装置４００を得ることができる。
【００７２】
以上説明したように、実施の形態４においても、実施の形態１〜３において説明した半導体装置１００〜３００と同様に、膜種、膜厚の異なるゲート絶縁膜を有する半導体装置４００を得ることができる。また、膜厚の異なるゲート絶縁膜を形成する場合にも、各領域を、精度良く確定し、再現性高く、高精度に絶縁膜を形成することができる。
【００７３】
また、実施の形態４では、実施の形態３において述べたのと同様に、ゲート絶縁膜を除去するためのレジスト工程を省略することができる。従って、界面や界面付近の酸化膜に、レジスト工程を施さずに、膜厚の異なるゲート絶縁膜５０、５２を形成することができる。これにより、信頼度の高いゲート絶縁膜を得ることができ、半導体装置の信頼性を向上させることができる。
【００７４】
また、実施の形態３の場合に加え、実施の形態４では、高誘電率膜１２上に、窒化膜１４を形成している。従って、ゲート電極２０から、高誘電率膜１２内に不純物が拡散するのを、より効果的に抑えることができる。これにより、信頼度の高いゲート絶縁膜５０、５２を得ることができ、半導体装置の信頼性を向上させることができる。
【００７５】
なお、実施の形態４においても、２つのゲート絶縁膜５０、５２を形成する場合について説明した。しかし、実施の形態１〜３においても述べた通り、この発明はこれに限らず、複数種類のゲート絶縁膜を有するものに用いることができる。更に、実施の形態１〜４の工程を、適宜、組み合わせることにより、２層、３層あるいはそれ以上の積層絶縁膜や、単層の絶縁膜等、それぞれに、膜種、膜厚の異なる複数の絶縁膜を同一の基板上に、再現性高く、かつ、精度良く形成することができる。
その他は、実施の形態１〜３と同様であるから説明を省略する。
【００７６】
なお、この発明において、第１の絶縁膜には、例えば、実施の形態１、３、４における酸化膜１０や、実施の形態２における窒化膜４０が該当する。また、第２の絶縁膜には、例えば、実施の形態１、２、４における窒化膜１４が該当し、第３の絶縁膜には、例えば、実施の形態１、２におけるゲート絶縁膜１８が該当する。
【００７７】
また、この発明において、３層絶縁膜には、例えば、実施の形態１、２における３層ゲート絶縁膜１６、３８が該当する。また、積層絶縁膜には、例えば、実施の形態３における２層ゲート絶縁膜４２、４４、あるいは、実施の形態４における３層ゲート絶縁膜５０、５２が該当する。また、この発明において、第１の領域には、例えば、実施の形態１、２においてレジストマスク３０を形成した領域（各図においては、右側）が該当し、第２の領域には、例えば、実施の形態３、４において、レジストマスク３６を形成した領域（各図においては、右側）が該当する。
【００７８】
また、例えば、実施の形態１、２において、ステップＳ１０４〜Ｓ１０８を実行することにより、この発明の、３層絶縁膜形成工程が、ステップＳ１１０を実行することによりレジストマスク形成工程が、ステップＳ１１２を実行することにより、イオン注入工程が、ステップＳ１１６を実行することにより、３層絶縁膜除去工程が、ステップＳ１１４を実行することにより、レジストマスク除去工程が、ステップＳ１２０を実行することにより第３絶縁膜形成工程が実行される。
【００７９】
また、例えば、実施の形態１、２において、ステップＳ１１８を実行することにより、薄膜化工程が、ステップＳ１２４を実行することにより第３絶縁膜除去工程が、ステップＳ１２６を実行することにより、配線形成工程が実行される。
【００８０】
また、例えば、実施の形態３、４において、ステップＳ３０４〜Ｓ３０６あるいはステップＳ４０４〜Ｓ４０８を実行することにより、この発明における、積層絶縁膜形成工程が、ステップＳ３０８あるいは、Ｓ４１０を実行することにより、レジストマスク形成工程が、また、ステップＳ３１０あるいはＳ４１２を実行することにより、イオン注入工程が実行される。
【００８１】
また、例えば、実施の形態３、４において、ステップＳ３１２あるいはＳ４１４を実行することにより、この発明の配線形成工程が実行される。
【００８２】
【発明の効果】
以上説明したように、この発明においては、３層絶縁膜を形成した後、この絶縁膜に選択的にイオン注入を行い、このイオン注入を行った部分の３層絶縁膜を除去する。さらに、この３層絶縁膜を除去した部分に、新たに絶縁膜を形成する。このようにして、異なる膜厚、膜種の絶縁膜を形成する領域を、精度良く区画して、異なる膜種、膜厚の絶縁膜を再現性高く、高精度に形成することができる。従って、デバイス特性の良い半導体装置を得ることができる。
【００８３】
また、この発明においては、積層絶縁膜を形成した後、選択的にイオン注入を行うことにより、その部分の積層絶縁膜の下層の絶縁膜の膜厚を増加させることができる。従って、異なる膜厚の絶縁膜を形成する領域を、精度良く区画して、異なる膜種、膜厚の絶縁膜を形成することができる。従って、デバイス特性の良い半導体装置を得ることができる。また、このようにすれば、積層絶縁膜を除去するレジスト剥離工程を用いなくてよいため、基板に与えるダメージを抑えることができる。従って、信頼度の高いゲート絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における半導体装置を説明するための断面模式図である。
【図２】 この発明の実施の形態１における半導体装置の製造方法を説明するためのフロー図である。
【図３】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図４】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図５】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図６】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図７】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図８】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図９】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１０】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１１】 この発明の実施の形態２における半導体装置を説明するための断面模式図である。
【図１２】 この発明の実施の形態３における半導体装置を説明するための断面模式図である。
【図１３】 この発明の実施の形態３における半導体装置の製造方法を説明するためのフロー図である。
【図１４】 この発明の実施の形態３における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１５】 この発明の実施の形態３における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１６】 この発明の実施の形態３における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１７】 この発明の実施の形態３における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１８】 この発明の実施の形態４における半導体装置を説明するための断面模式図である。
【図１９】 この発明の実施の形態４における半導体装置の製造方法を説明するためのフロー図である。
【図２０】 この発明の実施の形態４における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図２１】 この発明の実施の形態４における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図２２】 この発明の実施の形態４における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図２３】 この発明の実施の形態４における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【符号の説明】
１００、２００、３００ 半導体装置
２ Ｓｉ基板
４ 素子分離領域（ＳＴＩ）
６ ソース・ドレイン領域
１０ 酸化膜
１２ 高誘電率膜
１４ 窒化膜
１６ ３層ゲート絶縁膜
１８ ゲート絶縁膜（酸化膜）
２０ ゲート電極
２２ サイドウォール
２４ 層間絶縁膜
２６ 配線金属
３０ レジストマスク
３２ イオン
３６ レジストマスク
３８ ３層ゲート絶縁膜
４０ 窒化膜
４２、４４ ２層ゲート絶縁膜
５０、５２ ３層ゲート絶縁膜
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。更に、具体的には、同一の下地基板上に、異なる膜厚の絶縁膜を備える半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置を用いる製品に使用する部品点数削減の要求の高まりと共に、半導体装置においては、１の装置内に多様な機能を集積させることへの要求が高まっている。このような要求に応えるため、１の半導体装置に、異なる機能の回路や、使用する電圧の異なる回路を混載する等の必要性が高まり、このため、同一基板上に、高いトランジスタ能力を確保するための、ゲート酸化膜厚の実効膜厚の薄い半導体と、高電圧に対して信頼性を保証するための、ゲート酸化膜厚の厚い半導体とを形成する等の必要が生じている。
【０００３】
このような、膜厚の異なるゲート絶縁膜を形成する方法としては、一般には、以下のような方法が知られている。
まず、Ｓｉ基板上に、熱酸化等によりＳｉＯ２膜を形成する。次に、厚いゲート絶縁膜を形成する領域にレジストマスクを形成し、これをマスクとして、薄いゲート絶縁膜を形成する領域のＳｉＯ２膜をエッチングにより除去する。その後、ゲート絶縁膜が除去された領域に熱酸化を行い、薄いゲート絶縁膜を形成する。この際、レジストマスクによりマスキングされた厚い酸化膜を形成する領域においても、同時に酸化が行われるため、この領域において、ゲート絶縁膜の膜厚は、更に、厚くなる。このようにして、２種の厚さの異なるゲート絶縁膜が形成される（例えば、参考文献１参照。）。
【０００４】
ところで、半導体装置を用いる製品の微細化の要求も高まると共に、半導体装置自体の微細化の要求も高まっている。この半導体装置の微細化に伴い、ゲート絶縁膜も薄膜化が進んでいる。しかし、ゲート絶縁膜の薄膜化が進むにつれて、トンネル電流は増加し、従来のＳｉＯ２等からなるゲート絶縁膜では、対応が困難となっている。そこで、絶縁膜材料として、例えば、高誘電率膜をゲート絶縁膜に用いる研究が進められている。
【０００５】
【特許文献１】
特開２００１−２８４４６３号公報
【０００６】
【発明が解決しようとする課題】
しかし、上述した方法により、極薄で、かつ、異なる厚さの絶縁膜を、同一基板上に再現性良く、かつ、高精度に形成することは困難である。
また、特に、高誘電率膜は、加工が困難であり、また、熱酸化や、熱窒化等、膜厚制御性のあまり高くない成膜法を用いられる場合が多い。従って、高誘電率膜を使用する場合、異なる膜厚のゲート絶縁膜を形成することは、更に困難である。
また、特に、上述のように、レジストマスクを用いて、絶縁膜を形成する工程を含む場合、レジスト剥離工程により、膜の制御性を損なう場合がある。また、一般にレジスト剥離では、シリコン基板が、プラズマにさらされるため、ダメージが大きく、特に、ゲート膜の信頼性の損失は大きい。
【０００７】
従って、この発明は、半導体装置の同一基板上に、異なる膜種、膜厚の絶縁膜を、再現性良く、かつ精度良く形成し、また、膜の制御性、信頼性を損失をおさえることができる改良した半導体装置の製造方法を提案するものである。
【０００８】
また、この発明は、絶縁膜として、高誘電率膜を用いる場合にも、膜厚制御の制御性良く絶縁膜を形成するため、改良した半導体装置の製造方法を提案するものである。
【０００９】
【課題を解決するための手段】
従って、この発明の半導体装置の製造方法は、第１の領域および第２の領域に、分離酸化膜により区画された基板に、第１の絶縁膜、及び、前記第１の絶縁膜上の高誘電率膜、及び、前記高誘電率膜上の第２の絶縁膜からなる３層絶縁膜を形成する３層絶縁膜形成工程と、
前記第１の領域の前記３層絶縁膜表面の第１の領域を覆うレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをマスクとして、前記第２の領域の前記３層絶縁膜に、酸素イオンを注入する酸素イオン注入工程と、
前記レジストマスクを除去するレジストマスク除去工程と、
前記イオン注入された、前記第２の領域の前記３層絶縁膜を除去する３層絶縁膜除去工程と、
前記第１の領域の前記３層絶縁膜表面、及び、前記第２の領域の前記３層絶縁膜の除去された前記基板の表面に、第３の絶縁膜を形成する第３絶縁膜形成工程と、
前記第１の領域に形成された第３の絶縁膜を除去する第３絶縁膜除去工程と、
を備えるものである。
【００１０】
あるいは、また、この発明の半導体装置の製造方法は、第１の領域および第２の領域に、分離酸化膜により区画された基板に、酸化膜と、前記酸化膜上の高誘電率膜とを含む積層絶縁膜形成工程と、
前記積層絶縁膜の第２の領域にレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをマスクとして、前記第１の領域の前記積層絶縁膜に酸素イオンを注入し、酸素イオン注入された前記第１の領域の酸化膜の膜厚を増加させる酸素イオン注入工程と、
を備えることを特徴とする半導体装置の製造方法。
【００１１】
【発明の実施の形態】
以下図面を参照して、この発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を省略ないし簡略化する。
【００１２】
実施の形態１．
図１は、この発明の実施の形態１における半導体装置１００を説明するための断面模式図である。
図１に示すように、半導体装置１００においては、Ｓｉ基板上２に、素子分離領域（ＳＴＩ）４が形成されている。ＳＴＩ４により区画された領域には、不純物が添加されてＷＥＬＬが形成されている。
【００１３】
また、Ｓｉ基板２のＳＴＩ４により分離された部分には、ソース・ドレイン領域６が形成されている。なお、簡略化のため、この明細書の実施の形態においては、ＳＴＩ４により、２区画に分離され、２組のソース・ドレイン領域６が形成された場合について説明し、従って、各図においても２組のソース・ドレイン領域６が形成されている状態を表している。しかし、実際の半導体装置においては、必要に応じて２以上の複数のソース・ドレイン領域が形成されている。
【００１４】
２組のソース・ドレイン領域６のうち１組のソースとドレインの間において、Ｓｉ基板２上には、酸化膜１０、高誘電率膜１２、窒化膜１４からなる３層積層構造の３層ゲート絶縁膜１６が形成されている。酸化膜１０の膜厚は、０．５〜２．０ｎｍ程度である。また、高誘電率膜１２は、ＨｆＯ２を用いて形成されている。高誘電率膜１２の膜厚は、１．５〜７．０ｎｍ程度である。更に、窒化膜１４は、０．５〜１．５ｎｍ程度である。また、３層ゲート絶縁膜１６の全体の膜厚は、等価酸化膜厚（実効酸化膜換算値（ＥＯＴ））で、１．０〜５．０ｎｍ程度を有するようにする。
【００１５】
一方、他方のソース・ドレイン領域６のソースとドレインの間において、Ｓｉ基板２上には、酸化膜からなるゲート絶縁膜１８が形成されている。ゲート絶縁膜（酸化膜）１８の膜厚は１．０〜５．０ｎｍ程度である。
【００１６】
各ゲート絶縁膜１６、１８上には、それぞれ、ゲート電極２０が形成されている。また、各ゲート絶縁膜１６、１８と、ゲート電極２０との側壁には、それぞれ、サイドウォール２２が形成されている。さらに、Ｓｉ基板２表面には、この、ゲート絶縁膜１６、１８、ゲート電極２０、及び、サイドウォール２２を埋め込むようにして層間絶縁膜２４が形成されている。また、層間絶縁膜２４には、その表面から、ソース・ドレイン領域６まで貫通するホールが形成され、ホールには、配線金属２６が埋め込まれている。
【００１７】
上述のような構造の半導体装置１００において、一般的に、ゲート絶縁膜１８は、酸化膜１層からなる等価酸化膜厚の比較的厚い絶縁膜である。従って、高電圧に対する高い信頼性を保証する必要がある場合等に対応する半導体として用いることができる。また、他方の、３層ゲート絶縁膜１６は、等価酸化膜厚の薄いゲート絶縁膜であり、高いトランジスタ能力を要求される場合等に対応する半導体として用いることができる。このように、半導体装置１００においては、異なる膜厚のゲート絶縁膜１６、１８が形成され、多機能化に対応できるようになっている。
【００１８】
図２は、この発明の実施の形態１における半導体装置１００の製造方法を説明するためのフロー図である。また、図３〜図１０は、実施の形態１における半導体装置１００の各製造工程における状態を説明するための断面模式図である。
以下、図２〜図１０を用いて、この発明の実施の形態１における半導体装置１００の製造方法について説明する。
【００１９】
まず、Ｓｉ基板２上に、ＳＴＩ４を形成し、ＳＴＩ４に挟まれた部分に、不純物を注入し、ＷＥＬＬを形成する（ステップＳ１０２）。その後、この状態のＳｉ基板２の表面に、酸化膜１０を形成する（ステップＳ１０４）。ここでは、熱酸化により、０．５〜２．０ｎｍ程度の膜厚の酸化膜１０を形成する。
【００２０】
次に、酸化膜１０上に、高誘電率膜１２を形成する（ステップＳ１０６）。高誘電率膜１２は、酸化膜１０の形成後、連続して、あるいは、短時間中に、ＣＶＤ（Chemical Vapor Deposition）法により、１．５〜７．０ｎｍの膜厚に形成される。高誘電率膜１２の膜材料としては、ここでは、ＨｆＯ２を用いる。
【００２１】
次に、高誘電率膜１２上に、窒化膜１４を形成する（ステップＳ１０８）。窒化膜１４は、０．５〜１．５ｎｍ程度の膜厚に形成する。また、窒化膜１４は、明らかに、酸化膜１０とのエッチング選択性が選べるだけの組成を有する膜であることが望ましい。
【００２２】
以上のようにして、図３に示すように、３層に積層された膜が形成される。ここで、３層全体の膜厚は、酸化膜換算値（ＥＯＴ）で１．０〜５．０ｎｍ程度を有する。この３層膜は、後に、エッチング等により加工され、３層ゲート絶縁膜１６を構成する。
【００２３】
次に、図４に示すように、窒化膜１４上の、膜厚の厚いゲート絶縁膜を形成する領域（図１、図３〜１０においては、右側）に、レジストマスク３０を形成する（ステップＳ１１０）。ここで、レジストマスク３０は、通常の工程により、窒化膜１４上にレジストを塗布し、露光、現像を行うことにより形成する。このとき、レジスト膜厚は、後のイオン注入において、イオンを透過しない程度に十分な膜厚に設定する。
【００２４】
このように形成したレジストマスク３０をマスクとして、図４の矢印３２に示すように、イオン注入を行う（ステップＳ１１２）。ここでは、まず、窒素イオンを、１００ｅＶ〜数ｋｅＶ程度の高エネルギー、かつ、１×１０１３ｃｍ−２〜１×１０１５ｃｍ−２程度の高ドーズ量で注入する。その後、酸素イオンを、窒素イオンと同様に、１００ｅＶ〜数ｋｅＶ程度の高エネルギー、かつ、１×１０１３ｃｍ−２〜１×１０１５ｃｍ−２程度の高ドーズ量で、全体に広く注入する。この注入エネルギー、ドーズ量は、窒化膜１４を酸化するのに十分なものである。これにより、レジストマスク３０で覆われていない部分の窒化膜１４、高誘電率膜１２は、イオン注入の大きなドーズとエネルギーでダメージを受け、より酸素リッチな状態に変質する。
【００２５】
次に、図５に示すように、レジストマスク３０を除去し（ステップＳ１１４）、イオン注入によりダメージを受けた部分（即ち、レジストマスク３０で覆われていなかった部分であり、図５においては、左側部分）の窒化膜１４、高誘電率膜１２、酸化膜１０からなる３層ゲート絶縁膜１６を除去する（ステップＳ１１６）。ここでは、イオン注入により選択的に酸化された窒化膜１４をエッチングにより除去し、イオンが注入されず残った窒化膜１４をハードマスクとして、高誘電率膜１２及び酸化膜１０を除去する。これにより、イオン注入が行われた部分の３層ゲート絶縁膜１６を選択的に除去することができる。
【００２６】
次に、高誘電率膜１２上に残った窒化膜１４の膜厚を所定の膜厚になるようにエッチングする（ステップＳ１１８）。これにより、３層ゲート絶縁膜１６の全体の膜厚を所望の膜厚に調整することができる。
【００２７】
次に、図６に示すように、酸化膜１８の形成を行う（ステップＳ１２０）。ここでは、熱酸化により、酸化膜１８を、ゲート絶縁膜１６が除去されＳｉ基板２が露出した部分（図６においては、左側）と、３層ゲート絶縁膜１６の窒化膜１４上（図６においては右側）とに形成する。ここで、高誘電率膜１２の材料であるＨｆＯ２は、熱により、大きく変質する性質を有するため、処理温度は、７００〜９００℃程度の低温に留める。また、３層ゲート絶縁膜１６が除去された部分（図６においては、右側）において、酸化膜１８は、１．０〜１．５ｎｍ程度の膜厚を有するようにする。
【００２８】
次に、図７に示すように、ゲート絶縁膜１６が除去されている方側（図７においては、左側）に、レジストマスク３６を形成する（ステップＳ１２２）。レジストマスク３６は、上述したレジストマスク３０の形成の場合と同様に、まず、一面にレジストを塗布し、露光、現像処理を行うことにより形成される。
【００２９】
次に、図８に示すように、レジストマスク３６をマスクとして、３層ゲート絶縁膜１６上の酸化膜１８を除去する（ステップＳ１２４）。ここでは、３層ゲート絶縁膜１６上の窒化膜１４が、ストッパ膜として機能する。
【００３０】
次に、図９に示すように、ゲート電極２０を形成する（ステップＳ１２６）。ここでは、まず、ゲート絶縁膜１６、１８上に、電極材料として、ポリシリコン膜を形成する。その後、レジスト工程により、レジストマスクを形成し、これをマスクとして、ポリシリコン膜のエッチングを行う。これにより、幅３０ｎｍ程度のゲート電極２０が形成される。また、このとき、３層ゲート絶縁膜１６、及び、ゲート絶縁膜１８とがエッチングストッパとして機能する。また、ゲート絶縁膜１６及びゲート絶縁膜１８も、ゲート電極２０と同じ幅３０ｎｍにエッチングして加工する（ステップＳ１２８）。
【００３１】
次に、図１０に示すように、イオン注入を行い、エクステンションを形成する（ステップＳ１３０）。その後、ゲート電極２０及びゲート絶縁膜１６、１８の側壁にサイドウォール２２を形成する（ステップＳ１３２）。再び、イオン注入を行い、不純物の注入を行うことにより、ソース・ドレイン領域６を形成する（ステップＳ１３４）。
【００３２】
このようにして、ソース・ドレイン領域６及びその間のゲート絶縁膜１６、１８及びゲート電極２０等を形成した後、層間絶縁膜２４の形成、ホールの形成、配線金属２６の埋め込み等を行い、図１に示すように、半導体装置１００が形成される。
【００３３】
以上説明したように、実施の形態１によれば、ゲート絶縁膜１６、１８を形成する場合において、高誘電率膜１２を含む３層ゲート絶縁膜１６用の３層膜を積層した後、ゲート絶縁膜を形成する領域にイオン注入を行うことにより、この部分の３層膜を、選択的に、容易に除去することができる。また、このように、３層膜を除去した後に、比較的厚いゲート絶縁膜１８を形成する。このようにすることにより、一部に高誘電率膜１２を用いて、かつ、膜種及び膜厚の異なるゲート絶縁膜を形成する場合にも、各領域を、精度良く確定し、再現性高く、高精度に絶縁膜を形成することができる。
【００３４】
また、実施の形態１においては、ゲート絶縁膜１６において、高誘電率膜１２と、Ｓｉ基板２との間に酸化膜１０を形成している。これにより、高誘電率膜１２から、Ｓｉ基板２への不純物の拡散を抑えることができる。また、ゲート電極２０と、高誘電率膜１２との間に、窒化膜１４を形成している。これにより、ゲート電極２０から、高誘電率膜１２への不純物拡散を抑えることができ、ゲートの空乏化を抑えることができる。従って、半導体装置１００の信頼性を向上させることができる。
【００３５】
なお、実施の形態１においては、３層ゲート絶縁膜１６の最下層に、酸化膜１０を形成する場合について説明したが、この発明においては、最下層が酸化膜に限るものではない。最下層の絶縁膜は、高誘電率膜１２から、Ｓｉ基板２への不純物拡散を抑えることができるものであれば、例えば、窒化膜等、他の絶縁膜であってもよい。また、同様に、この発明は、最上層が窒化膜１４である場合に限らず、ゲート電極２０から、高誘電率膜１２への不純物拡散を抑えることができるものであれば、酸化膜等、他の絶縁膜であってもよい。また、この発明においては、ゲート絶縁膜１８も、酸化膜である場合に限らず、窒化膜等、他の絶縁膜であってもよい。
【００３６】
また、実施の形態１において、酸化膜１０は、熱酸化により形成する場合について説明した。しかし、この発明はこれにかぎるものではなく、例えば、８００℃〜１２００℃程度のドライ酸化、あるいは、低温プラズマを用いたラジカル酸化、または、オゾンにより、酸化膜を形成するものであってもよい。但し、酸化膜１０は、極力薄くすることが望ましいため、０．５〜２．０ｎｍ程度の膜厚にできるものが好ましい。また、酸化膜に、窒素を導入した膜を用いることもできる。この場合、窒素の導入量は、界面における移動度の低下を考慮して、２５ａｔｏｍ％以下程度とすることが好ましい。
【００３７】
また、実施の形態１では、高誘電率膜１２がＨｆＯ２である場合について説明したが、この発明においては、これに限るものではない。高誘電率膜１２としては、誘電率が、３．９以上のもの、より好適には、１０〜２５程度の誘電率を有するものを選択すればよく、例えば、Ａｌ２Ｏ３、ＨｆＳｉＯｘ、ＨｆＡｌＯ等を用いることができる。但し、高誘電率膜材料は、比較的低温での処理が望ましく、処理温度は、高誘電率膜の種類によって、適宜、大きく変えることが不可欠である。具体的に、例えば、Ａｌ２Ｏ３等は、比較的高温にも耐えることができるが、ＨｆＯ２や、ＨｆＳｉＯｘ等は、熱によって大きく変質してしまうため、処理温度に注意が必要である。加えて、高温での処理は、酸化工程において、高誘電率膜１２の下地の酸化膜１０を増加させる等の悪影響も考えられるため、高誘電率膜１２の種類によっては、低温酸化膜を堆積したり、窒化膜を堆積したり等の処理が必要である。
【００３８】
また、この発明において、３層ゲート絶縁膜１６、ゲート絶縁膜１８の膜厚は、実施の形態１において説明した膜厚に限るものではない。それぞれの膜厚は、不純物の拡散防止等、各膜に必要な機能を確保できるだけの膜厚にすればよい。
【００３９】
また、実施の形態１においては、イオン注入の際（ステップＳ１１２）、窒素イオンを注入した後、酸素イオンを注入する場合について説明した。これは、窒素イオンを予め注入することにより、窒化膜１４に、効果的にダメージを与えることができ、後の工程において、窒化膜１４を容易に除去できるためである。また、窒素は、Ｓｉ基板２中に残留し、後に、酸化膜（ゲート絶縁膜１８）を形成する際（ステップＳ１２０）、良質な酸化膜を形成することを可能とするため、半導体の特性上も好ましいためである。しかし、この発明はこれに限るものではなく、酸素イオンのみを注入するものであってもよい。このようにしても、窒化膜１４にダメージを与え、除去することができる。また、例えば、アルゴンイオンや、ヒ素イオン、ゲルマニウムイオン等より重い不純物を注入するものであってもよい。また、この実施の形態１においては、イオン注入を１度行う場合について説明したが、イオン注入は何段階かに分けて行うものであってもよい。
【００４０】
また、実施の形態１においては、３層ゲート絶縁膜１６の窒化膜１４を所望の膜厚にエッチングする工程（ステップＳ１１８）を含む場合について説明した。しかし、この発明においては、当初から、３層ゲート絶縁膜１６が適切な膜厚に形成されているものであれば、このような工程を含む必要はない。
【００４１】
また、酸化膜（ゲート絶縁膜１８）を形成する際（ステップＳ１２０）、熱酸化を用いたが、この発明においては、熱酸化に限るものではない。ゲート絶縁膜の形成は、形成する膜種と、必要な膜厚とを考慮して、適切な方法を選択して行えばよく、例えば、７００〜９００℃程度のウェット酸化、あるいは、７００℃〜１２００℃程度のドライ酸化で、比較的厚い酸化膜を形成するもの等であってもよい。
【００４２】
また、実施の形態１においては、ゲート電極２０を、ポリシリコンを用いて、幅３０ｎｍに形成する場合について説明した。しかし、この発明は、これに限るものではない。ゲート電極２０の幅は、適宜、必要な幅に形成すればよい。また、ゲート電極２０の材料としては、例えば、アモルファスシリコンを用いたものであってもよい。また、このような電極の材料膜の形成方法としては、４００〜６００℃程度で、ポリシリコン膜を成膜する場合について説明したが、ゲート電極２０の用途によっては、原料ガス中からドーピングしたもの等、他の方法により材料膜を成膜するものであってもよい。また、シリコン材料特有の空乏化を防ぐため、金属の単層あるいは、積層構造のゲート電極を用いてもよい。
【００４３】
また、実施の形態１においては、膜厚の異なるゲート絶縁膜１６、１８をそれぞれ１つずつ形成し、これに対応し、それぞれに、ゲート電極２０等を形成する場合について説明した。しかし、この発明は、これに限るものではなく、２以上のゲート絶縁膜及びゲート電極等をＳｉ基板上に形成するものにも用いることができる。また、膜厚も、２種類に限るものではなく、この実施の形態１において説明した方法を繰り返し用いることにより、複数に異なる膜厚のゲート絶縁膜を精度良く形成することができる。
【００４４】
また、この実施の形態１においては、Ｓｉ基板２に異なる膜厚、膜種の絶縁膜を形成し、これをゲート絶縁膜１６、１８として用いる場合について説明した。しかし、この発明は、ゲート絶縁膜の形成に限るものではなく、１の下地基板上に、異なる膜厚、膜種の絶縁膜を形成する必要がある場合に適用させて、用いることができる。
【００４５】
実施の形態２．
図１１は、この発明の実施の形態２における半導体装置２００を説明するための断面模式図である。
図１１に示すように、実施の形態２における半導体装置２００は、実施の形態１において説明した半導体装置１００と類似するものである。特に、半導体装置２００においても、各ゲート電極２０の下層に、それぞれ、膜厚の異なるゲート絶縁膜３８、１８が形成されている。また、膜厚の厚いゲート絶縁膜３８（図１１においては、右側）は、３層構造となっている。
【００４６】
しかし、半導体装置２００において、３層ゲート絶縁膜３８は、窒化膜４０上に、高誘電率膜１２、窒化膜１４が積層されて構成されている。即ち、半導体装置１００の３層ゲート絶縁膜１６の最下層の絶縁膜が、酸化膜１０であるのに対して、半導体装置２００の３層ゲート絶縁膜３８の最下層には、窒化膜４０が形成されている。
【００４７】
また、半導体装置２００の製造方法も、半導体装置１００の製造方法と類似する。しかし、半導体装置２００の製造工程においては、半導体装置１００の製造工程における３層ゲート絶縁膜１６最下層の酸化膜１０の形成（ステップＳ１０４）に代えて、窒化膜４０を形成する。この際、窒化膜４０は、プラズマラジカルを用いたラジカル窒化により、０．５〜２．０ｎｍの膜厚に形成される。
その他の製造工程は、実施の形態１において説明した方法と同様のステップで行い、半導体装置２００が形成される。
【００４８】
以上説明したように、実施の形態２においても、実施の形態１において説明した半導体装置１００と同様に、膜種、膜厚の異なるゲート絶縁膜を有する半導体装置２００を得ることができる。また、この際、膜種及び膜厚の異なるゲート絶縁膜を形成する場合にも、各領域を、精度良く確定し、再現性高く、高精度に絶縁膜を形成することができる。
【００４９】
また、実施の形態２においては、３層ゲート絶縁膜３８の最下層を窒化膜４０としている。一方、ゲート絶縁膜１８は、酸化膜である。このように、各ゲート絶縁膜に、全く異なる種類の膜を形成することができる。また、窒化膜４０は、酸化膜に比して誘電率が高いため、物理的な膜厚を確保しつつ、等価酸化膜厚を薄くすることができる。また、窒化膜４０は、高誘電率膜１２と、Ｓｉ基板２との間に形成されている。これにより、酸化膜１０を形成した場合と同様に、高誘電率膜１２から、Ｓｉ基板２への不純物の拡散を抑えることができる。従って、半導体装置１００の信頼性を向上させることができる。
その他の部分は、実施の形態１と同様であるから説明を省略する。
【００５０】
実施の形態３．
図１２は、この発明の実施の形態３における半導体装置３００を説明するための断面模式図である。
図１２に示すように、半導体装置３００は、実施の形態１において説明した半導体装置１００と類似するものである。特に、半導体装置３００においても、実施の形態１と同様に、それぞれ、配線２０の下層に、膜厚の異なるゲート絶縁４２、４４が形成されている。
【００５１】
しかし、半導体装置３００において、ゲート絶縁膜４２、４４は、共に、酸化膜１０及び高誘電率膜１２の２層の構造となっている。また、膜厚の薄い方の２層ゲート絶縁膜４２（図１２においては、右側）において、各層の膜厚は、半導体装置１００と同様に、酸化膜１０が、膜厚０．５〜２．０ｎｍ程度であり、高誘電率膜１２が、２．０〜７．０ｎｍである。２層ゲート絶縁膜４２のＥＯＴは、１．０ｎｍ〜５．０ｎｍ程度である。また、膜厚の厚い方の２層ゲート絶縁膜４４（図１２においては、左側）においては、酸化膜１０の膜厚が、２層ゲート絶縁膜４２の酸化膜１０よりも厚く形成されている。
【００５２】
図１３は、実施の形態３における半導体装置３００の製造方法を説明するためのフロー図である。また、図１４〜図１７は、半導体装置３００の各製造工程における状態を説明するための断面模式図である。
以下、図１３〜図１７を用いて、この発明の実施の形態３における半導体装置３００の製造方法について説明する。
【００５３】
まず、図１４に示すように、実施の形態１のステップＳ１０２〜Ｓ１０６と同様に、Ｓｉ基板２上に、ＳＴＩ４及びＷＥＬＬを形成し（ステップＳ３０２）、その後、このＳｉ基板２上に、酸化膜１０及び高誘電率膜１２を形成する（ステップＳ３０４、Ｓ３０６）。
【００５４】
次に、図１５に示すように、薄い膜厚のゲート絶縁膜４２を形成する領域側（図１２、図１４〜図１７においては、右側）に、レジストマスク３０を形成する（ステップＳ３０８）。ここでは、実施の形態１のステップＳ１１０と同様に、レジスト塗布、露光、現像の通常のレジスト工程によりレジストマスクを形成する。
【００５５】
次に、図１５の矢印３２に示すように、レジストマスク３０をマスクとして、イオン注入を行う（ステップＳ３１０）。ここでは、まず、窒素イオンを、注入し、その後、酸素イオンを、１００ｅＶ〜数ｋｅＶの高エネルギー、高ドーズ量で、全体に深く、広く注入する。これにより、レジストマスク３０が形成されていない部分において、酸化膜１０と、Ｓｉ基板２との界面にある酸化膜１０の膜厚を増大させる。また、酸素イオンの注入により、高誘電率膜１２の酸素欠損も補われる。また、窒素イオンの注入により、後に形成するゲート電極２０からの不純物の拡散を抑えることができる。
【００５６】
次に、図１６に示すように、高誘電率膜１２上にゲート電極２０を形成する（ステップＳ３１２）。また、続けて、ゲート絶縁膜４２、４４のエッチングをも行う（ステップＳ３１４）。ゲート電極２０と、ゲート絶縁膜４２、４４の加工は、実施の形態１におけるステップＳ１２６、Ｓ１２８と同様に、ポリシリコン膜の形成、レジストマスクの形成の後、ポリシリコン膜、高誘電率膜１２、酸化膜１０のエッチングにより行う。このとき各ゲート電極２０、及び、ゲート絶縁膜４２、４４の幅は、３０ｎｍ程度とする。なお、図１６に示すように、高誘電率膜１２のエッチングにおいては、最下部の酸化膜１０が、エッチングストッパとして機能する。
【００５７】
次に、図１７に示すように、実施の形態１のステップＳ１３０〜Ｓ１３４、エクステンション、サイドウォール２２、ソース・ドレイン領域６を形成する（ステップＳ３１６〜Ｓ３２０）。その後、実施の形態１と同様に、ゲート電極２０等を埋め込むようにして、層間絶縁膜２４をＳｉ基板２上に形成した後、ホールの形成、配線金属２６の埋め込み等を行い、図１２に示すような半導体装置３００が形成される。
【００５８】
以上説明したように、実施の形態３においても、実施の形態１において説明した半導体装置１００と同様に、膜厚の異なるゲート絶縁膜を有する半導体装置３００を得ることができる。また、膜厚の異なるゲート絶縁膜を形成する場合にも、各領域を、精度良く確定し、再現性高く、高精度に絶縁膜を形成することができる。
【００５９】
また、実施の形態３においては、イオン注入により、最下層の酸化膜１０の膜厚を増加させた部分を形成し、膜厚の厚い２層ゲート絶縁膜４４を形成している。このため、界面や界面付近の酸化膜に、レジスト工程を施さずに、膜厚の異なるゲート絶縁膜４２、４４を形成することができる。従って、信頼度の高いゲート絶縁膜を得ることができ、半導体装置の信頼性を向上させることができる。
【００６０】
また、イオン注入の条件を変化させることにより、酸化膜１０を所望の膜厚とすることができ、従って、所望の膜厚のゲート絶縁膜を形成することができる。膜厚を増膜させる場合には、実施の形態１のようにダメージを与える場合より、比較的高エネルギーでの注入を行えばよい。
【００６１】
なお、この発明において、酸化膜１０及び高誘電率膜１２を含む２層ゲート絶縁膜４２、４４の膜厚や、形成方法は、実施の形態３において説明したものに限るものではない。
【００６２】
また、実施の形態３においても、２つのゲート絶縁膜４２、４４を形成する場合について説明した。しかし、実施の形態１においても述べた通り、この発明は、２以上の複数のゲート絶縁膜を有する半導体装置に用いることができる。
【００６３】
また、実施の形態３においては、窒素イオンを導入した後、酸素イオンを導入する場合について説明した。しかし、この発明は、これに限るものではなく、酸素イオンのみを注入するもの等であってもよい。
その他は、実施の形態１と同様であるから、説明を省略する。
【００６４】
実施の形態４．
図１８は、この発明の実施の形態４における半導体装置４００を説明するための断面模式図である。
図１８に示すように、半導体装置４００は、実施の形態１において説明した半導体装置１００と類似する構造を有する。特に、半導体装置４００は、各ゲート電極２０の下方に膜厚の異なるゲート絶縁膜５０、５２が形成されている。
【００６５】
しかし、半導体装置４００におけるゲート絶縁膜５０、５２は、共に、酸化膜１０、高誘電率膜１２、窒化膜１４が積層された、３層構造となっている。また、図１８において左側の３層ゲート絶縁膜５２の膜厚は、右側の３層ゲート絶縁膜５２の膜厚より厚くなっている。具体的には、各３層ゲート絶縁膜５０、５２最下層の酸化膜１０の膜厚が異なっており、図１８において左側の３層ゲート絶縁膜５２における酸化膜１０の方が厚くなっている。
【００６６】
図１９は、この発明の実施の形態４における半導体装置４００の製造方法を説明するためのフロー図である。また、図２０〜図２３は、半導体装置４００の各製造工程における状態を説明するための断面模式図である。
【００６７】
実施の形態４における半導体装置４００の製造方法は、実施の形態３において説明した半導体装置３００の製造方法と類似するものである。しかし、半導体装置４００は、半導体装置３００と異なり、高誘電率膜１２上に窒化膜１４を有するため、この窒化膜１４に関する部分において、製造方法が異なっている。
以下、図１９〜図２３を用いて、この発明の実施の形態４における半導体装置の製造方法について説明する。
【００６８】
まず、実施の形態３のステップＳ３０２〜Ｓ３０６同様に、ＳＴＩ４、及び、ＷＥＬＬが形成されたＳｉ基板２上に、酸化膜１０及び高誘電率膜１２を形成する（ステップＳ４０２〜Ｓ４０６）。その後、図２０に示すように、高誘電率膜１２上に、実施の形態１のステップＳ１０８と同様と同様に、窒化膜１４を形成する（ステップＳ４０８）。
【００６９】
次に、図２１に示すように、膜厚の薄いゲート絶縁膜５０を形成する領域（図２１においては、右側）にレジストマスク３０を形成する（ステップＳ４１０）。ここでは、実施の形態１のステップＳ１１０と同様に、レジスト塗布、露光、現像の通常のレジスト工程によりレジストマスク３０を形成する。
【００７０】
次に、レジストマスク３０をマスクとして、図２１の矢印３２に示すように、イオン注入を行う（ステップＳ４１０）。ここでは、実施の形態３のステップＳ３１０と同様に、窒素イオン、酸素イオンの順に、注入をおこなう。これにより、酸化膜１０において、図２２に示すように、膜厚の厚いゲート絶縁膜５２を形成する領域側（図２２においては、左側）の膜厚が厚くなる。
【００７１】
次に、図２２〜図２３に示すように、実施の形態３のステップＳ３１２〜Ｓ３２０と同様に、ゲート電極２０の形成（ステップＳ４１４）、ゲート絶縁膜５０、５２の加工（ステップＳ４１６）、エクステンションの形成（ステップＳ４１８）、サイドウォール２２の形成（ステップＳ４２０）、ソース・ドレイン６の形成（ステップＳ４２２）を行う。また、ゲート電極２０等を埋め込む絶縁膜２４及びホールの形成、配線金属２６の埋め込み等を行い、図１８に示すような半導体装置４００を得ることができる。
【００７２】
以上説明したように、実施の形態４においても、実施の形態１〜３において説明した半導体装置１００〜３００と同様に、膜種、膜厚の異なるゲート絶縁膜を有する半導体装置４００を得ることができる。また、膜厚の異なるゲート絶縁膜を形成する場合にも、各領域を、精度良く確定し、再現性高く、高精度に絶縁膜を形成することができる。
【００７３】
また、実施の形態４では、実施の形態３において述べたのと同様に、ゲート絶縁膜を除去するためのレジスト工程を省略することができる。従って、界面や界面付近の酸化膜に、レジスト工程を施さずに、膜厚の異なるゲート絶縁膜５０、５２を形成することができる。これにより、信頼度の高いゲート絶縁膜を得ることができ、半導体装置の信頼性を向上させることができる。
【００７４】
また、実施の形態３の場合に加え、実施の形態４では、高誘電率膜１２上に、窒化膜１４を形成している。従って、ゲート電極２０から、高誘電率膜１２内に不純物が拡散するのを、より効果的に抑えることができる。これにより、信頼度の高いゲート絶縁膜５０、５２を得ることができ、半導体装置の信頼性を向上させることができる。
【００７５】
なお、実施の形態４においても、２つのゲート絶縁膜５０、５２を形成する場合について説明した。しかし、実施の形態１〜３においても述べた通り、この発明はこれに限らず、複数種類のゲート絶縁膜を有するものに用いることができる。更に、実施の形態１〜４の工程を、適宜、組み合わせることにより、２層、３層あるいはそれ以上の積層絶縁膜や、単層の絶縁膜等、それぞれに、膜種、膜厚の異なる複数の絶縁膜を同一の基板上に、再現性高く、かつ、精度良く形成することができる。
その他は、実施の形態１〜３と同様であるから説明を省略する。
【００７６】
なお、この発明において、第１の絶縁膜には、例えば、実施の形態１、３、４における酸化膜１０や、実施の形態２における窒化膜４０が該当する。また、第２の絶縁膜には、例えば、実施の形態１、２、４における窒化膜１４が該当し、第３の絶縁膜には、例えば、実施の形態１、２におけるゲート絶縁膜１８が該当する。
【００７７】
また、この発明において、３層絶縁膜には、例えば、実施の形態１、２における３層ゲート絶縁膜１６、３８が該当する。また、積層絶縁膜には、例えば、実施の形態３における２層ゲート絶縁膜４２、４４、あるいは、実施の形態４における３層ゲート絶縁膜５０、５２が該当する。また、この発明において、第１の領域には、例えば、実施の形態１、２においてレジストマスク３０を形成した領域（各図においては、右側）が該当し、第２の領域には、例えば、実施の形態３、４において、レジストマスク３６を形成した領域（各図においては、右側）が該当する。
【００７８】
また、例えば、実施の形態１、２において、ステップＳ１０４〜Ｓ１０８を実行することにより、この発明の、３層絶縁膜形成工程が、ステップＳ１１０を実行することによりレジストマスク形成工程が、ステップＳ１１２を実行することにより、イオン注入工程が、ステップＳ１１６を実行することにより、３層絶縁膜除去工程が、ステップＳ１１４を実行することにより、レジストマスク除去工程が、ステップＳ１２０を実行することにより第３絶縁膜形成工程が実行される。
【００７９】
また、例えば、実施の形態１、２において、ステップＳ１１８を実行することにより、薄膜化工程が、ステップＳ１２４を実行することにより第３絶縁膜除去工程が、ステップＳ１２６を実行することにより、配線形成工程が実行される。
【００８０】
また、例えば、実施の形態３、４において、ステップＳ３０４〜Ｓ３０６あるいはステップＳ４０４〜Ｓ４０８を実行することにより、この発明における、積層絶縁膜形成工程が、ステップＳ３０８あるいは、Ｓ４１０を実行することにより、レジストマスク形成工程が、また、ステップＳ３１０あるいはＳ４１２を実行することにより、イオン注入工程が実行される。
【００８１】
また、例えば、実施の形態３、４において、ステップＳ３１２あるいはＳ４１４を実行することにより、この発明の配線形成工程が実行される。
【００８２】
【発明の効果】
以上説明したように、この発明においては、３層絶縁膜を形成した後、この絶縁膜に選択的にイオン注入を行い、このイオン注入を行った部分の３層絶縁膜を除去する。さらに、この３層絶縁膜を除去した部分に、新たに絶縁膜を形成する。このようにして、異なる膜厚、膜種の絶縁膜を形成する領域を、精度良く区画して、異なる膜種、膜厚の絶縁膜を再現性高く、高精度に形成することができる。従って、デバイス特性の良い半導体装置を得ることができる。
【００８３】
また、この発明においては、積層絶縁膜を形成した後、選択的にイオン注入を行うことにより、その部分の積層絶縁膜の下層の絶縁膜の膜厚を増加させることができる。従って、異なる膜厚の絶縁膜を形成する領域を、精度良く区画して、異なる膜種、膜厚の絶縁膜を形成することができる。従って、デバイス特性の良い半導体装置を得ることができる。また、このようにすれば、積層絶縁膜を除去するレジスト剥離工程を用いなくてよいため、基板に与えるダメージを抑えることができる。従って、信頼度の高いゲート絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における半導体装置を説明するための断面模式図である。
【図２】 この発明の実施の形態１における半導体装置の製造方法を説明するためのフロー図である。
【図３】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図４】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図５】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図６】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図７】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図８】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図９】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１０】 この発明の実施の形態１における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１１】 この発明の実施の形態２における半導体装置を説明するための断面模式図である。
【図１２】 この発明の実施の形態３における半導体装置を説明するための断面模式図である。
【図１３】 この発明の実施の形態３における半導体装置の製造方法を説明するためのフロー図である。
【図１４】 この発明の実施の形態３における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１５】 この発明の実施の形態３における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１６】 この発明の実施の形態３における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１７】 この発明の実施の形態３における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図１８】 この発明の実施の形態４における半導体装置を説明するための断面模式図である。
【図１９】 この発明の実施の形態４における半導体装置の製造方法を説明するためのフロー図である。
【図２０】 この発明の実施の形態４における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図２１】 この発明の実施の形態４における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図２２】 この発明の実施の形態４における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【図２３】 この発明の実施の形態４における半導体装置の製造工程の１過程における状態を説明するための断面模式図である。
【符号の説明】
１００、２００、３００ 半導体装置
２ Ｓｉ基板
４ 素子分離領域（ＳＴＩ）
６ ソース・ドレイン領域
１０ 酸化膜
１２ 高誘電率膜
１４ 窒化膜
１６ ３層ゲート絶縁膜
１８ ゲート絶縁膜（酸化膜）
２０ ゲート電極
２２ サイドウォール
２４ 層間絶縁膜
２６ 配線金属
３０ レジストマスク
３２ イオン
３６ レジストマスク
３８ ３層ゲート絶縁膜
４０ 窒化膜
４２、４４ ２層ゲート絶縁膜
５０、５２ ３層ゲート絶縁膜
Claims (13)
- 第１の領域および第２の領域に、分離酸化膜により区画された基板に、第１の絶縁膜、及び、前記第１の絶縁膜上の高誘電率膜、及び、前記高誘電率膜上の第２の絶縁膜からなる３層絶縁膜を形成する３層絶縁膜形成工程と、
前記第１の領域の前記３層絶縁膜表面を覆うレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをマスクとして、前記第２の領域の前記３層絶縁膜に、酸素イオンを注入する酸素イオン注入工程と、
前記レジストマスクを除去するレジストマスク除去工程と、
前記酸素イオン注入された、前記第２の領域の前記３層絶縁膜を除去する３層絶縁膜除去工程と、
前記第１の領域の前記３層絶縁膜表面、及び、前記第２の領域の前記基板の表面に、第３の絶縁膜を形成する第３絶縁膜形成工程と、
前記第１の領域に形成された第３の絶縁膜を除去する第３絶縁膜除去工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記半導体装置の製造方法は、前記第３絶縁膜除去工程の後、前記第１の領域、および、前記第２の領域に、ゲート電極を形成するゲート電極形成工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記３層絶縁膜除去工程の後、前記第１の領域に形成された前記第２の絶縁膜の表面を、所定の膜厚にする薄膜化工程を備えることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記第１の絶縁膜は、酸化膜、または、窒化膜であることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 前記第２の絶縁膜は、酸化膜、または、窒化膜であることを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
- 前記第３の絶縁膜は、酸化膜、または、窒化膜であることを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
- 前記３層絶縁膜形成工程に形成する前記第１の絶縁膜の膜厚は、０．５nm〜２nmであり、
前記高誘電率膜の膜厚は、１．５nm〜７．０nmであり、
前記第２の絶縁膜の膜厚は、０．５〜１．５nmであり、
前記酸素イオン注入工程は、酸素イオン注入エネルギーを１００eV〜数keVとし、かつ、注入量を１×１０１３cm-2〜１×１０１５cm-2としてイオン注入を行うことを特徴とする請求項１から６のいずれかに記載の半導体装置の製造方法。 - 前記酸素イオン注入工程前に、
前記レジストマスクをマスクとして、前記第２の領域の前記第３層絶縁膜に、窒素イオンを注入する窒素イオン注入工程を備えることを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。 - 前記３層絶縁膜形成工程に形成する前記第１の絶縁膜の膜厚は、０．５nm〜２nmであり、
前記高誘電率膜の膜厚は、１．５nm〜７．０nmであり、
前記第２の絶縁膜の膜厚は、０．５〜１．５nmであり、
前記窒素イオン注入工程は、窒素イオン注入エネルギーを１００eV〜数keVとし、かつ、注入量を１×１０１３cm-2〜１×１０１５cm-2としてイオン注入を行うことを特徴とする請求項８に記載の半導体装置の製造方法。 - 前記酸素イオン注入工程の前に、前記レジストマスクをマスクとして、前記第２の領域の前記第３層絶縁膜に、アルゴンイオンを注入するアルゴンイオン注入工程を備えることを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
- 第１の領域および第２の領域に、分離酸化膜により区画された基板に、酸化膜と、前記酸化膜上の高誘電率膜とを含む積層絶縁膜を形成する積層絶縁膜形成工程と、
前記積層絶縁膜の前記第２の領域にレジストマスクを形成するレジストマスク形成工程と、
前記レジストマスクをマスクとして、前記第１の領域の前記積層絶縁膜に酸素イオンを注入し、酸素イオン注入された前記第１の領域の酸化膜の膜厚を増加させる酸素イオン注入工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記積層絶縁膜は、更に、前記高誘電率膜上に形成された絶縁膜を含む、３層構造の絶縁膜であることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記酸素イオン注入工程の後、前記第２の領域の前記積層絶縁膜上、及び、前記酸素イオン注入が行われた前記第１の領域の前記積層絶縁膜上に、それぞれ、ゲート電極を形成するゲート電極形成工程を備えることを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147815A JP3770250B2 (ja) | 2003-05-26 | 2003-05-26 | 半導体装置の製造方法 |
| KR1020040037092A KR20040101922A (ko) | 2003-05-26 | 2004-05-25 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147815A JP3770250B2 (ja) | 2003-05-26 | 2003-05-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004349627A JP2004349627A (ja) | 2004-12-09 |
| JP3770250B2 true JP3770250B2 (ja) | 2006-04-26 |
Family
ID=33534243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003147815A Expired - Fee Related JP3770250B2 (ja) | 2003-05-26 | 2003-05-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3770250B2 (ja) |
| KR (1) | KR20040101922A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4575653B2 (ja) * | 2003-07-31 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4589219B2 (ja) * | 2005-11-16 | 2010-12-01 | シャープ株式会社 | 半導体装置の製造方法 |
| US7518145B2 (en) * | 2007-01-25 | 2009-04-14 | International Business Machines Corporation | Integrated multiple gate dielectric composition and thickness semiconductor chip and method of manufacturing the same |
| KR100868649B1 (ko) * | 2007-05-17 | 2008-11-12 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조방법 |
| KR100909967B1 (ko) | 2007-06-08 | 2009-07-29 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| JP5190250B2 (ja) * | 2007-11-02 | 2013-04-24 | パナソニック株式会社 | 半導体装置 |
| JP2010073867A (ja) * | 2008-09-18 | 2010-04-02 | Tokyo Electron Ltd | 半導体装置及び半導体装置の製造方法 |
-
2003
- 2003-05-26 JP JP2003147815A patent/JP3770250B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-25 KR KR1020040037092A patent/KR20040101922A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040101922A (ko) | 2004-12-03 |
| JP2004349627A (ja) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9412600B2 (en) | Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor | |
| TWI267923B (en) | Method for making semiconductor device | |
| US20050214998A1 (en) | Local stress control for CMOS performance enhancement | |
| US6710383B2 (en) | MISFET semiconductor device having a high dielectric constant insulating film with tapered end portions | |
| JP2003037264A (ja) | 半導体装置およびその製造方法 | |
| KR20120055577A (ko) | 서로 다른 두께의 게이트 유전체들을 포함하는 고유전율 게이트 스택에 있어서 일함수 조정 | |
| JP2007123364A (ja) | 半導体装置およびその製造方法 | |
| US8048759B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20080023774A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2002359371A (ja) | 半導体装置とその製造方法 | |
| KR20090012573A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2004128316A (ja) | 半導体装置とその製造方法 | |
| JP3770250B2 (ja) | 半導体装置の製造方法 | |
| KR101054320B1 (ko) | 반도체 장치의 제조 방법 | |
| US6835622B2 (en) | Gate electrode doping method for forming semiconductor integrated circuit microelectronic fabrication with varying effective gate dielectric layer thicknesses | |
| US8034695B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5410398B2 (ja) | 半導体装置 | |
| JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
| US7387921B2 (en) | Method of manufacturing semiconductor device | |
| JP2004079606A (ja) | 高誘電率膜を有する半導体装置及びその製造方法 | |
| JP5177980B2 (ja) | 半導体装置およびその製造方法 | |
| US7033932B2 (en) | Method for fabricating a semiconductor device having salicide | |
| US7517760B2 (en) | Semiconductor device manufacturing method including three gate insulating films | |
| US20030096466A1 (en) | Method for forming gate dielectrics of varying thicknesses on a wafer | |
| JP2005093816A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |