JP5410398B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5410398B2 JP5410398B2 JP2010245591A JP2010245591A JP5410398B2 JP 5410398 B2 JP5410398 B2 JP 5410398B2 JP 2010245591 A JP2010245591 A JP 2010245591A JP 2010245591 A JP2010245591 A JP 2010245591A JP 5410398 B2 JP5410398 B2 JP 5410398B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- high dielectric
- insulating film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Description
本発明の第1の実施形態に係る半導体装置及びその製造方法について、図1、図2(a)〜(c)、図3(a)〜(c)、図4(a)〜(c)、図5(a)〜(c)及び図6(a)、(b)を参照しながら説明する。図1は、本発明の第1の実施形態に係る半導体装置を示す断面図である。図2(a)〜図6(b)は、本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。各図面において、左側にはn型MISトランジスタが形成されるn型MISトランジスタ領域1aを示し、右側にはn型抵抗素子が形成される抵抗素子領域1xを示している。なお、n型MISトランジスタ領域1a及び抵抗素子領域1xにおける半導体基板は同一の半導体基板である。
本発明の第2の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。なお、第2の実施形態に係る半導体装置及びその製造方法について第1の実施形態に係る半導体装置及びその製造方法と相違する点を中心に説明し、共通する点については適宜省略して説明する。
1b p型MISトランジスタ領域
1x 抵抗素子領域
10 半導体基板
10a、10b 活性領域
11a、11x p型領域
11b n型領域
12 素子分離領域
13、13a、13b、13x 下地絶縁膜
14 高誘電体膜
14A、14a La含有高誘電体膜
14b Al含有高誘電体膜
14X、14x 非La含有高誘電体膜
15 金属マスク膜
16、19、24 レジスト膜
17 La含有膜
18 金属膜
20、20a、20b シリコン膜
20x 抵抗体層
21a、21b、21x サイドウォール絶縁膜
22ax 浅いn型ソースドレイン領域
22ay 深いn型ソースドレイン領域
22bx 浅いp型ソースドレイン領域
22by 深いp型ソースドレイン領域
23 保護絶縁膜
25 シリサイド層
26 層間絶縁膜
27a、27b ゲート絶縁膜
27x 下部絶縁膜
28a、28b ゲート電極
29、29b Al含有膜
Claims (16)
- 半導体基板の上部に形成された素子分離領域によって囲まれた前記半導体基板からなる第1の活性領域、該第1の活性領域の上に形成された第1の高誘電体膜を有する第1のゲート絶縁膜、及び該第1のゲート絶縁膜の上に形成された第1のゲート電極を有する第1導電型の第1のMISトランジスタと、
前記素子分離領域の上に形成された第2の高誘電体膜、及び該第2の高誘電体膜の上に形成されたシリコンからなる抵抗体層を有する抵抗素子とを備え、
前記第1の高誘電体膜と前記第2の高誘電体膜とは、互いに同一の高誘電体材料を含み、
前記第1の高誘電体膜は、さらに第1の調整用金属を含む一方、前記第2の高誘電体膜は、前記第1の調整用金属を含んでおらず、
前記第1のMISトランジスタはn型MISトランジスタであり、
前記抵抗体層はn型シリコンからなり、
前記第1の調整用金属はランタンであることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1のゲート電極は、前記第1のゲート絶縁膜における前記第1の高誘電体膜の上に接して形成され、
前記抵抗体層は、前記第2の高誘電体膜の上に接して形成されていることを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記抵抗体層は、前記素子分離領域の上にのみ形成されていることを特徴とする半導体装置。 - 請求項1〜3のうちいずれか1項に記載の半導体装置において、
前記抵抗体層の上に形成された保護絶縁膜をさらに備え、
前記第1のゲート電極を含む前記第1の活性領域の上には、前記保護絶縁膜が形成されていないことを特徴とする半導体装置。 - 請求項1〜4のうちいずれか1項に記載の半導体装置において、
前記第1のゲート電極は、前記第1のゲート絶縁膜の上に形成された第1の金属膜と、該第1の金属膜の上に形成された第1のシリコン膜とを有していることを特徴とする半導体装置。 - 請求項1〜5のうちいずれか1項に記載の半導体装置において、
前記第1のゲート絶縁膜は、前記第1の活性領域の上に形成された第1の下地絶縁膜と、前記第1の下地絶縁膜の上に形成された前記第1の高誘電体膜とを有していることを特徴とする半導体装置。 - 請求項1〜6のうちいずれか1項に記載の半導体装置において、
前記第1のゲート絶縁膜及び第1のゲート電極の側面上に形成された第1のサイドウォール絶縁膜と、
前記第2の高誘電体膜及び抵抗体層の側面上に形成された第2のサイドウォール絶縁膜とをさらに備えていることを特徴とする半導体装置。 - 請求項1〜7のうちいずれか1項に記載の半導体装置において、
前記第1のゲート電極の上に形成されたシリサイド層をさらに備えていることを特徴とする半導体装置。 - 請求項1〜8のうちいずれか1項に記載の半導体装置において、
前記第1の調整用金属は、シリコンを異常成長させる金属であることを特徴とする半導体装置。 - 請求項1〜9のうちいずれか1項に記載の半導体装置において、
前記半導体基板の上部に形成された前記素子分離領域によって囲まれた前記半導体基板からなる第2の活性領域、該第2の活性領域の上に形成された第3の高誘電体膜を有する第2のゲート絶縁膜、及び該第2のゲート絶縁膜の上に形成された第2のゲート電極を有する第2導電型の第2のMISトランジスタをさらに備え、
前記第3の高誘電体膜は、前記第1の高誘電体膜及び第2の高誘電体膜と同一の前記高誘電体材料を含み、且つ、第2の調整用金属を含む一方、前記第1の調整用金属を含まないことを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記第2の高誘電体膜は、前記第2の調整用金属を含むことを特徴とする半導体装置。 - 請求項10又は11に記載の半導体装置において、
前記第2のゲート絶縁膜は、前記第2の活性領域の上に形成された第2の下地絶縁膜と、該第2の下地絶縁膜の上に形成された前記第3の高誘電体膜と、該第3の高誘電体膜の上に形成された前記第2の調整用金属を含む第2の調整用金属含有膜とを有していることを特徴とする半導体装置。 - 請求項10〜12のうちいずれか1項に記載の半導体装置において、
前記第2のゲート電極は、前記第2のゲート絶縁膜の上に形成された第2の金属膜と、該第2の金属膜の上に形成された第2のシリコン膜とを有していることを特徴とする半導体装置。 - 請求項10〜13のうちいずれか1項に記載の半導体装置において、
前記第2のMISトランジスタはp型MISトランジスタであり、
前記第2の調整用金属はアルミニウムであることを特徴とする半導体装置。 - 請求項1〜14のうちいずれか1項に記載の半導体装置において、
前記第2の高誘電体膜は、前記素子分離領域の上に形成された第3の下地絶縁膜を介して形成されていることを特徴とする半導体装置。 - 請求項1〜14のうちいずれか1項に記載の半導体装置において、
前記第2の高誘電体膜は、前記素子分離領域の上に接して形成されていることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245591A JP5410398B2 (ja) | 2010-01-13 | 2010-11-01 | 半導体装置 |
US13/005,085 US8558321B2 (en) | 2010-01-13 | 2011-01-12 | Semiconductor device having gate insulating film including high dielectric material |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010005129 | 2010-01-13 | ||
JP2010005129 | 2010-01-13 | ||
JP2010245591A JP5410398B2 (ja) | 2010-01-13 | 2010-11-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011166114A JP2011166114A (ja) | 2011-08-25 |
JP5410398B2 true JP5410398B2 (ja) | 2014-02-05 |
Family
ID=44257883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010245591A Active JP5410398B2 (ja) | 2010-01-13 | 2010-11-01 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8558321B2 (ja) |
JP (1) | JP5410398B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8367494B2 (en) * | 2011-04-05 | 2013-02-05 | International Business Machines Corporation | Electrical fuse formed by replacement metal gate process |
US8823138B1 (en) * | 2013-07-09 | 2014-09-02 | Globalfoundries Inc. | Semiconductor resistor including a dielectric layer including a species creating fixed charges and method for the formation thereof |
US10020304B2 (en) * | 2015-11-16 | 2018-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor, semiconductor device and fabricating method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7235502B2 (en) * | 2005-03-31 | 2007-06-26 | Freescale Semiconductor, Inc. | Transitional dielectric layer to improve reliability and performance of high dielectric constant transistors |
US7749822B2 (en) | 2007-10-09 | 2010-07-06 | International Business Machines Corporation | Method of forming a resistor and an FET from the metal portion of a MOSFET metal gate stack |
JP5178152B2 (ja) | 2007-11-05 | 2013-04-10 | 株式会社東芝 | 相補型半導体装置及びその製造方法 |
JP5292878B2 (ja) * | 2008-03-26 | 2013-09-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4602440B2 (ja) * | 2008-06-12 | 2010-12-22 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US20100052072A1 (en) | 2008-08-28 | 2010-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual gate structure on a same chip for high-k metal gate technology |
JP2010165786A (ja) * | 2009-01-14 | 2010-07-29 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2010
- 2010-11-01 JP JP2010245591A patent/JP5410398B2/ja active Active
-
2011
- 2011-01-12 US US13/005,085 patent/US8558321B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011166114A (ja) | 2011-08-25 |
US8558321B2 (en) | 2013-10-15 |
US20110169100A1 (en) | 2011-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7229893B2 (en) | Method and apparatus for a semiconductor device with a high-k gate dielectric | |
US8193582B2 (en) | Semiconductor device and method of manufacturing the same | |
US20130256802A1 (en) | Replacement Gate With Reduced Gate Leakage Current | |
US7332407B2 (en) | Method and apparatus for a semiconductor device with a high-k gate dielectric | |
JP2002118255A (ja) | 半導体装置およびその製造方法 | |
JP2011049282A (ja) | 半導体装置およびその製造方法 | |
JP2009194352A (ja) | 半導体装置の製造方法 | |
US8237205B2 (en) | Semiconductor device and method for fabricating the same | |
JP2009224386A (ja) | 半導体装置及びその製造方法 | |
US20150255564A1 (en) | Method for manufacturing a semiconductor device | |
JP2009152342A (ja) | 半導体装置の製造方法 | |
JP2008140853A (ja) | 半導体装置及びその製造方法 | |
JP2006140319A (ja) | 半導体装置およびその製造方法 | |
US8492259B2 (en) | Method of forming metal gate structure | |
JP5275056B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US11295955B2 (en) | Transistor | |
JPH1174508A (ja) | 半導体装置及びその製造方法 | |
JP2010272596A (ja) | 半導体装置の製造方法 | |
JP5410398B2 (ja) | 半導体装置 | |
JP5147588B2 (ja) | 半導体装置 | |
JP2005079206A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008103613A (ja) | 半導体装置及びその製造方法 | |
JP2012238630A (ja) | 半導体装置及びその製造方法 | |
JP4589219B2 (ja) | 半導体装置の製造方法 | |
JP2008227365A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120509 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5410398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |