JP2002343965A - Mis型半導体装置及びその製造方法 - Google Patents
Mis型半導体装置及びその製造方法Info
- Publication number
- JP2002343965A JP2002343965A JP2001151536A JP2001151536A JP2002343965A JP 2002343965 A JP2002343965 A JP 2002343965A JP 2001151536 A JP2001151536 A JP 2001151536A JP 2001151536 A JP2001151536 A JP 2001151536A JP 2002343965 A JP2002343965 A JP 2002343965A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- hafnium
- silicon
- zirconium
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
膜を、安定な高誘電率絶縁膜で構成した、リーク電流が
小さくしかも駆動力の大きい、MIS型半導体装置を提
供する。また、閾値電圧のバラツキの小さい、量産可能
で安価な高誘電率ゲート絶縁膜の製造方法を提供する。 【解決手段】 アルミニウム酸化物層と、ジルコニウム
またはハフニウムのシリコン酸化物層とを積層した積層
ゲート絶縁膜を用いたMIS型半導体装置。ジルコニウ
ムまたはハフニウムのシリコン酸化物層を、導電チャネ
ル側に設置する。
Description
置及びその製造方法に関するものである。
縁膜が薄膜化され、高駆動力が得られるが、他方、ゲー
ト絶縁膜の薄膜化により、直接トンネル電流がゲートチ
ャネル間を流れ、その電流が大きくなるため消費電力が
大きくなるという問題がある。このようなリーク電流を
抑制するために、従来のシリコン酸化膜SiO2に代え
て、ZrO2やHfO2等の高誘電率絶縁物のゲート絶縁
膜への適用が検討されてきた。一般に、ゲート長が0.
07μm以下の微細MOS集積回路では、高駆動能力と
低消費電力を同時に実現するため、高誘電率絶縁膜をゲ
ート絶縁膜に使用することは不可避と考えられている。
絶縁物は、薄膜でも20前後の比誘電率があり、高誘電
率ゲート絶縁膜としてもっとも良く調べられてきたもの
である。しかし、ZrO2やHfO2等の高誘電率絶縁物
では、形成条件によって実効的なゲート絶縁膜厚さが変
動する、あるいはチャネルシリコン界面でシリコンと反
応を生じる、熱処理を受けると多結晶状態となり粒界に
リーク電流パスができるなど、様々な不安定要因が存在
し、再現性の良い特性を得ることが困難であった。
御しようとすると、材料の純度を良くする必要があっ
た。
fは化学的性質が大変よく似ているため、高純度の材料
を得るのが困難であり、原料となるスパッタターゲット
等には、通常、1%程度のHfがZr中に、ZrがHf
中に不純物として存在している。これらをppmレベル
以下に精製すると、価格が数倍となり、製造コストの上
昇を招くことになる。
比誘電率は小さいが、リーク電流の小さい安定性の良い
材料として、アルミニウム酸化物がある。アルミナAl
2O3は、アルミニウム酸化物では非常に安定で、シリコ
ン上に堆積した場合1000℃程度の高温でもシリコン
との反応はほとんど見られない。したがって、Al2O3
をMIS型FET(金属/絶縁物/半導体型電界効果ト
ランジスタ)のゲート絶縁膜に使用した場合、ゲート電
極とシリコン基板間のリーク電流は著しく小さくなる
が、この場合にはシリコンとAl2O3界面に固定電荷が
発生し、閾値電圧の制御性が著しく劣化し、またチャネ
ル電荷の移動度が低下するためトランジスタの駆動力が
低下するという問題があった。
集積回路のトランジスタのゲート絶縁膜を、安定な高誘
電率絶縁膜で構成した、リーク電流が小さくしかも駆動
力の大きいMIS型半導体装置を提供するものである。
また、閾値電圧のバラツキの小さい、量産可能で安価な
高誘電率ゲート絶縁膜の製造方法を提供するものであ
る。
め、本発明のMIS型半導体装置は、アルミニウム酸化
物層と、ジルコニウムまたはハフニウムのシリコン酸化
物層とを積層した積層ゲート絶縁膜を備えていることを
特徴とする。これにより、再現性良く絶縁性の良好なト
ランジスタが得られる。
コニウムまたはハフニウムのシリコン酸化物層が、導電
チャネル側に設置されていることが好ましい。これによ
り、二酸化シリコンSiO2をゲート絶縁膜に使用した
場合と同等の良好な界面状態が形成され、閾値電圧の制
御性劣化やチャネル電荷の移動度低下がないトランジス
タ特性を得ることができる。
記ジルコニウムまたはハフニウムのシリコン酸化物層
が、原子数密度比で20%以下の窒素原子を含むことが
好ましい。これにより、後工程でイオン注入した不純物
のシリコンチャネルへの拡散を抑制できる。
方法は、シリコン基板表面に、金属ハフニウムまたは金
属ジルコニウムを堆積し、シリコン存在下で熱処理して
ジルコニウムまたはハフニウムのシリコン酸化物層を形
成する工程と、前記酸化物層表面にアルミニウム酸化物
層を形成する工程とを含むことを特徴とする。
方法は、シリコン基板表面に窒素を導入する工程と、前
記窒素導入基板表面に金属ハフニウムまたは金属ジルコ
ニウムを堆積し、シリコン存在下で熱処理してジルコニ
ウムまたはハフニウムのシリコン酸化物層を形成する工
程と、前記酸化物層表面にアルミニウム酸化物層を形成
する工程とを含むことを特徴とする。このように、ジル
コニウムまたはハフニウムのシリコン酸化物層を形成す
る前に、基板表面に窒素を導入することにより、シリコ
ン表面の酸化が抑制される。
物/半導体型電界効果トランジスタ)のゲート絶縁膜に
使用した場合、シリコンとAl2O3界面近傍に発生する
固定電荷により、閾値電圧の制御性劣化やチャネル電荷
の移動度低下が生じていた。本発明の半導体装置では、
アルミニウム酸化物層と、ジルコニウムまたはハフニウ
ムのシリコン酸化物層からなる積層ゲート絶縁膜を用い
ることにより、従来の問題点を解決している。すなわ
ち、絶縁性のすぐれたアルミニウム酸化物層がゲート電
極とチャネルとなるシリコン基板との間に存在すること
で、ゲート・チャネル間のリーク電流を著しく小さな値
にすることができる。
リコン酸化物をゲート絶縁膜に使用することにより、ほ
ぼ二酸化シリコンSiO2をゲート絶縁膜に使用した場
合と同等の界面状態が形成されるので、閾値電圧の制御
性劣化やチャネル電荷の移動度低下は見られない。この
場合、ジルコニウムまたはハフニウムのシリコン酸化物
層を導電チャネル側に設置する。また、後工程でのイオ
ン注入したホウ素のシリコンチャネルへの拡散を防止す
るため、ジルコニウムまたはハフニウムのシリコン酸化
物層に、原子数密度比で20%以下の窒素原子を導入す
ることがより好適である。ホウ素がチャネルに拡散する
とMIS型FETの閾値電圧が変化し、設計値と異なる
値となってしまうからである。
ルコニウムまたはハフニウムのシリコン酸化物層から形
成される積層ゲート絶縁膜を用いることによって、再現
性良く絶縁性の良好なトランジスタができる。
である半導体装置について、図面を参照しながら説明す
る。
体装置の構造を示す模式図である。シリコン基板1上に
は、1.0〜1.5nmのハフニウムシリケート膜2が
形成され、2.0〜2.5nmのアルミナ膜3を介して
プラチナゲート電極4が形成されている。ゲート電極4
は、プラチナとしたが、窒化チタニウムや不純物ドープ
したSiまたはSiGe、WやMo等の高融点金属など
が用いられる。5はソースまたはドレインとなる不純物
拡散領域、6は素子分離領域である。
ト絶縁膜の実効酸化膜厚Eotは、1.3〜1.5nm
が得られた。ゲートリーク電流は、絶縁性のすぐれたア
ルミニウム酸化物層がゲート電極とチャネルとなるシリ
コン基板との間に存在することにより、ゲート電圧1V
で1E−4A/cm2以下になった。また、nチャネル
MISFETの電子移動度の電界依存性は、二酸化シリ
コンSiO2をゲート絶縁膜に使用した場合のそれの9
0%以上であり、ハフニウムシリケート膜をゲート絶縁
膜に使用することにより、同等の界面状態が形成されて
いると推定される。
の第1の実施の形態である半導体装置の製造方法につい
て説明する。
工程を経て、P型シリコン基板1上に素子分離領域6を
形成する。いわゆるシャロートレンチ分離(STI)と
呼ばれる溝に、絶縁膜を埋め込む方法である。素子分離
領域6をそれほど高密度に詰める必要がない場合は、選
択酸化法によるいわゆるLOCOS分離を用いても良
い。次に、このシリコン基板1の表面にアンモニアプラ
ズマを照射し、素子分離領域6以外のシリコン基板1の
表面が露出したチャンネルとなる領域10の最表面に窒
素原子を導入する。この際、露出したシリコン表面と窒
素が弱く結合する。シリコンと窒素の結合があると、後
工程におけるゲート絶縁膜堆積時の酸素のシリコン基板
への侵入を抑制できる。
リコン基板1にプラズマ照射を行う処理部が分離され
た、いわゆるリモートプラズマ法により行った。アンモ
ニア流量100sccm、圧力は200Pa、誘導結合
コイルへの投入電力は500W、シリコン基板の温度は
400℃で5分の照射をおこなった。この処理は、必ず
しもアンモニアプラズマでなくてもよく、窒素を導入で
きる他の方法でも構わない。例えば、窒素等のプラズマ
でもよい。窒素プラズマの場合は、アンモニアプラズマ
における水素による還元効果が得られないので、シリコ
ン表面の自然酸化膜の除去が必要で、リモートプラズマ
ではなく、プラズマ処理によるスパッタリング効果の導
入が必要である。
mのハフニウムシリケート膜11を形成した。ハフニウ
ムとシリコンを酸素雰囲気中でコスパッタし、窒素雰囲
気中700℃で熱処理した。続いて、2.5nmのアル
ミナ膜12、120nmのプラチナ膜13をスパッタ堆
積した。ゲート電極のレジストパターン14を、フォト
リソグラフィにより形成した。
パターン14をマスクに、プラチナ、アルミナ、ハフニ
ウムシリケートの順にドライエッチングした。エッチン
グには塩素ガスを主体とする誘導結合エッチングを適用
した。エッチングにより形成された積層ゲート15をマ
スクに、エクステンション不純物の砒素イオン注入を行
い、ラピッドサーマルアニール(RTP)により900
℃10秒のアニールを行う。これによってエクステンシ
ョン16が形成される。
パターン14をアッシングにより除去した後、常圧CV
Dによってシリコン酸化膜150nmを堆積し、全面エ
ッチバックにより、ゲートサイドウオールスペーサ17
を残す。積層ゲート15とゲートサイドウオールスペー
サ17をマスクに、ソース・ドレイン18を形成する砒
素イオン注入を行う。イオンエネルギーは、50keV
でドーズ量は2E15/cm2とした。以降は、従来の
nチャネルMOSFET製造工程と同様の工程を経て、
金属配線を施した。
ートを形成する前に窒素を導入するとシリコン表面の酸
化の進行が妨げられるが、プラチナ電極ではなく、不純
物ドープしたシリコンやシリコンゲルマニウムのゲート
電極を用いる場合には、ゲート電極からチャネルへの不
純物の染み出しを防止する効果もある。
絶縁性のすぐれたアルミニウム酸化物層をゲート電極と
チャネルとなるシリコン基板との間に挿入することによ
り、ゲート・チャネル間のリーク電流を著しく低減し
た。また、ジルコニウムまたはハフニウムのシリコン酸
化物を、チャネル側のゲート絶縁膜に使用することによ
り、ほぼ二酸化シリコンSiO2をゲート絶縁膜に使用
した場合と同等の良好な界面状態が形成され、閾値電圧
の制御性劣化やチャネル電荷の移動度低下がないトラン
ジスタ特性を得た。また、チャネルシリコン界面のジル
コニウムまたはハフニウムのシリコン酸化物層に、原子
数密度比で20%以下の窒素原子を導入することによ
り、後工程でイオン注入した不純物のシリコンチャネル
への拡散を抑制できた。
ートをゲート絶縁膜の下層に用いた例を示したが、ジル
コニウムまたはハフニウムのシリコン酸化膜を下層に用
いた積層ゲート絶縁膜であれば同様の効果が得られる。
では、アルミニウム酸化物層と、ジルコニウムまたはハ
フニウムのシリコン酸化物層から形成される積層ゲート
絶縁膜を用いるため、再現性がよくゲートリーク電流の
小さくかつ高性能なトランジスタを実現できる。よっ
て、その工業的価値は大である。
置の構成を示す模式図である。
置の製造方法を説明する模式図である。
Claims (5)
- 【請求項1】 アルミニウム酸化物層と、ジルコニウム
またはハフニウムのシリコン酸化物層とを積層した積層
ゲート絶縁膜を備えていることを特徴とするMIS型半
導体装置。 - 【請求項2】 前記ジルコニウムまたはハフニウムのシ
リコン酸化物層が、導電チャネル側に設置されている請
求項1に記載のMIS型半導体装置。 - 【請求項3】 前記ジルコニウムまたはハフニウムのシ
リコン酸化物層が、原子数密度比で20%以下の窒素原
子を含む請求項1又は2に記載のMIS型半導体装置。 - 【請求項4】 シリコン基板表面に、金属ハフニウムま
たは金属ジルコニウムを堆積し、シリコン存在下で熱処
理してジルコニウムまたはハフニウムのシリコン酸化物
層を形成する工程と、前記酸化物層表面にアルミニウム
酸化物層を形成する工程とを含むことを特徴とするMI
S型半導体装置の製造方法。 - 【請求項5】 シリコン基板表面に窒素を導入する工程
と、前記窒素導入基板表面に金属ハフニウムまたは金属
ジルコニウムを堆積し、シリコン存在下で熱処理してジ
ルコニウムまたはハフニウムのシリコン酸化物層を形成
する工程と、前記酸化物層表面にアルミニウム酸化物層
を形成する工程とを含むことを特徴とするMIS型半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001151536A JP4639000B2 (ja) | 2001-05-21 | 2001-05-21 | Mis型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001151536A JP4639000B2 (ja) | 2001-05-21 | 2001-05-21 | Mis型半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010206695A Division JP2011023737A (ja) | 2010-09-15 | 2010-09-15 | Mis型半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002343965A true JP2002343965A (ja) | 2002-11-29 |
JP4639000B2 JP4639000B2 (ja) | 2011-02-23 |
Family
ID=18996363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001151536A Expired - Fee Related JP4639000B2 (ja) | 2001-05-21 | 2001-05-21 | Mis型半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639000B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289061A (ja) * | 2003-03-25 | 2004-10-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006086511A (ja) * | 2004-08-17 | 2006-03-30 | Nec Electronics Corp | 半導体装置 |
JP2008258487A (ja) * | 2007-04-06 | 2008-10-23 | Renesas Technology Corp | 半導体装置の製造装置 |
JP2009176951A (ja) * | 2008-01-24 | 2009-08-06 | Sony Corp | 固体撮像素子 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01266764A (ja) * | 1988-04-18 | 1989-10-24 | Fujitsu Ltd | Mis型電界効果半導体装置 |
JPH05315608A (ja) * | 1992-05-13 | 1993-11-26 | Tadahiro Omi | 半導体装置 |
JPH1074898A (ja) * | 1996-07-23 | 1998-03-17 | Samsung Electron Co Ltd | 半導体装置のキャパシタ製造方法 |
JPH11126902A (ja) * | 1997-08-04 | 1999-05-11 | Motorola Inc | 高誘電率金属酸化物を形成するための方法 |
JP2000049349A (ja) * | 1998-07-15 | 2000-02-18 | Texas Instr Inc <Ti> | 集積回路に電界効果デバイスを製造する方法 |
JP2000058832A (ja) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | オキシ窒化ジルコニウム及び/又はハフニウム・ゲ―ト誘電体 |
JP2000243951A (ja) * | 1999-02-19 | 2000-09-08 | Toshiba Corp | 半導体装置及びその製造方法 |
EP1096042A1 (en) * | 1999-10-25 | 2001-05-02 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
JP2001257344A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2002319583A (ja) * | 2001-02-02 | 2002-10-31 | Samsung Electronics Co Ltd | 半導体素子の誘電体膜及びその製造方法 |
-
2001
- 2001-05-21 JP JP2001151536A patent/JP4639000B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01266764A (ja) * | 1988-04-18 | 1989-10-24 | Fujitsu Ltd | Mis型電界効果半導体装置 |
JPH05315608A (ja) * | 1992-05-13 | 1993-11-26 | Tadahiro Omi | 半導体装置 |
JPH1074898A (ja) * | 1996-07-23 | 1998-03-17 | Samsung Electron Co Ltd | 半導体装置のキャパシタ製造方法 |
JPH11126902A (ja) * | 1997-08-04 | 1999-05-11 | Motorola Inc | 高誘電率金属酸化物を形成するための方法 |
JP2000049349A (ja) * | 1998-07-15 | 2000-02-18 | Texas Instr Inc <Ti> | 集積回路に電界効果デバイスを製造する方法 |
JP2000058832A (ja) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | オキシ窒化ジルコニウム及び/又はハフニウム・ゲ―ト誘電体 |
JP2000243951A (ja) * | 1999-02-19 | 2000-09-08 | Toshiba Corp | 半導体装置及びその製造方法 |
EP1096042A1 (en) * | 1999-10-25 | 2001-05-02 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
JP2001257344A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2002319583A (ja) * | 2001-02-02 | 2002-10-31 | Samsung Electronics Co Ltd | 半導体素子の誘電体膜及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289061A (ja) * | 2003-03-25 | 2004-10-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4524995B2 (ja) * | 2003-03-25 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2006086511A (ja) * | 2004-08-17 | 2006-03-30 | Nec Electronics Corp | 半導体装置 |
JP2008258487A (ja) * | 2007-04-06 | 2008-10-23 | Renesas Technology Corp | 半導体装置の製造装置 |
JP2009176951A (ja) * | 2008-01-24 | 2009-08-06 | Sony Corp | 固体撮像素子 |
Also Published As
Publication number | Publication date |
---|---|
JP4639000B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9281390B2 (en) | Structure and method for forming programmable high-K/metal gate memory device | |
US7138317B2 (en) | Method of generating multiple oxides by plasma nitridation on oxide | |
EP1711959B1 (en) | Transistor with doped gate dielectric and method of manufacturing the same | |
CN100485962C (zh) | 半导体器件及其制造方法 | |
JP4002868B2 (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
EP2219209A2 (en) | Method of forming insulating film and method of producing semiconductor device | |
JP2005072405A (ja) | 薄膜の形成方法および半導体装置の製造方法 | |
US20070187774A1 (en) | Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure | |
JP2007251066A (ja) | 半導体装置の製造方法 | |
US20080146012A1 (en) | Novel method to adjust work function by plasma assisted metal incorporated dielectric | |
US20070200160A1 (en) | Semiconductor device and method of fabricating the same | |
TWI538060B (zh) | 藉由單步驟沉積完成閘極包覆 | |
JP2002151684A (ja) | 半導体装置及びその製造方法 | |
KR101054320B1 (ko) | 반도체 장치의 제조 방법 | |
JP4040602B2 (ja) | 半導体装置 | |
CN104681440A (zh) | 一种半导体器件及其制备方法 | |
JP4639000B2 (ja) | Mis型半導体装置及びその製造方法 | |
US20100123200A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2005064052A (ja) | 半導体装置の製造方法 | |
JP2004349627A (ja) | 半導体装置の製造方法 | |
JP2006019615A (ja) | 半導体装置及びその製造方法 | |
JP2011023737A (ja) | Mis型半導体装置及びその製造方法 | |
JPH118317A (ja) | 半導体装置およびその製造方法 | |
JP2005294549A (ja) | Mos型トランジスタ | |
JP2006049763A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |