JP2008258487A - 半導体装置の製造装置 - Google Patents
半導体装置の製造装置 Download PDFInfo
- Publication number
- JP2008258487A JP2008258487A JP2007100550A JP2007100550A JP2008258487A JP 2008258487 A JP2008258487 A JP 2008258487A JP 2007100550 A JP2007100550 A JP 2007100550A JP 2007100550 A JP2007100550 A JP 2007100550A JP 2008258487 A JP2008258487 A JP 2008258487A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- forming
- film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置の製造方法が、シリコン基板を準備する工程と、シリコン基板上に、ハフニウム系酸化物またはハフニウム系酸窒化物からなるゲート絶縁膜を形成する工程と、ゲート絶縁膜の上に、Ru、Ir、Pt、Pd、Re、W、Mo、Ni、CoおよびTiNからなる群から選択される金属からなり、添加元素としてAl又は希土類元素を含むゲート電極を形成する工程と、ゲート電極の両側のシリコン基板にソース/ドレイン領域を形成する工程と、ゲート電極に含まれる添加元素を析出させ、添加元素を含む酸化膜を、ゲート絶縁膜とゲート金属との間に形成する熱処理工程とを含む。
【選択図】図3
Description
これに対して、ゲート絶縁膜とゲート電極との間にアルミナ膜を設け、ピンニング現象を防止して、pチャネルMOSFETのしきい値電圧を低減する構造が提案されている(例えば、非特許文献1参照)。
また、nチャネルMOSFETでは、ランタニア膜を配置して、nチャネルMOSFETのしきい値電圧を低減する構造が提案されている(例えば、非特許文献2参照)。
H.S. Jung et al., Symp. VLSI Tech. Dig. p. 232, 2005 H.N. Alshareef et al., Symp. VLSI Tech. Dig. p. 10, 2006
図1は、全体が100で表される、本実施の形態1にかかるpチャネルMOS型半導体装置の断面図である。MOS型半導体装置100は、n型のシリコン基板1を含む。シリコン基板1の上には、いわゆるhigh−k絶縁膜として、例えば、膜厚が2.5nmのハフニウムシリケート(HfSiON)からなるゲート絶縁膜2が設けられている。ゲート絶縁膜2の上には、例えば、膜厚が0.1nm〜0.5nm程度のアルミナ膜12が設けられている。アルミナ膜12の上には、第1金属層3、第2金属層4が、順次設けられて、ゲート電極50が形成されている。第1金属層3は、例えばRu、Ir、Pt、Pd、Re、W、Mo、Ni、CoおよびTiNからなり、また、第2金属層4は、例えば低抵抗金属であるWからなる。
シリコン基板1には、ゲート電極40を挟んで、p型のソース/ドレイン領域11、およびp型のエクステンション領域10が設けられている。ソース/ドレイン領域11の上には、ソース/ドレイン電極30が設けられている。ソース/ドレイン電極30は、例えばニッケルシリサイドからなる。
一方、Ru−Ta(10atm%)、Ruを用いたMOSキャパシタではフラットバンド電圧(VFB)は−0.30Vであり、この結果からゲート電圧の実効仕事関数は4.60eVであることがわかる。
これは、Ru−Al(10atm%)からなる第1金属層3からアルミナ膜12が析出し、第1金属層3とゲート絶縁膜2との間にアルミナ膜12が形成されたためと考えられる。
なお、図示しないが、シリコン基板1の表面に、膜厚が1nm程度の酸化シリコン薄膜を形成した後に、ゲート絶縁膜2を形成しても構わない。
図5は、全体が200で表される、本発明の実施の形態2にかかる他のMOS型半導体装置の断面図である。図5中、図1と同一符号は、同一又は相当箇所を示す。
MOS半導体装置200では、シリコン基板1とメタルゲート40との間には、ハフニウムアルミネート(HfAlSiON)からなるゲート絶縁膜13が設けられている。他の構造は、MOS半導体装置100と同様である。
また、図5の構造を有するn型のMOS半導体装置の場合は、ゲート絶縁膜2として、
HfLnSiOもしくはHfLnSiONが用いられる。
Claims (8)
- シリコン基板を準備する工程と、
該シリコン基板上に、ハフニウム系酸化物またはハフニウム系酸窒化物からなるゲート絶縁膜を形成する工程と、
該ゲート絶縁膜の上に、Ru、Ir、Pt、Pd、Re、W、Mo、Ni、CoおよびTiNからなる群から選択される金属からなり、添加元素としてAl又は希土類元素を含むゲート電極を形成する工程と、
該ゲート電極の両側の該シリコン基板にソース/ドレイン領域を形成する工程と、
該ゲート電極に含まれる該添加元素を析出させ、該添加元素を含む酸化膜を、該ゲート絶縁膜と該ゲート金属との間に形成する熱処理工程とを含むことを特徴とする半導体装置の製造方法。 - 上記添加元素の量が、30atm%以下であることを特徴とする請求項1に記載の製造方法。
- 上記添加元素がAlからなり、上記酸化膜がアルミナ膜からなることを特徴とする請求項1に記載の製造方法。
- シリコン基板を準備する工程と、
該シリコン基板上に、ハフニウム系酸化物またはハフニウム系酸窒化物からなるゲート絶縁膜を形成する工程と、
該ゲート絶縁膜の上に、Al又は希土類元素からなる金属膜を形成する工程と、
該金属膜の上に、Ru、Ir、Pt、Pd、Re、W、Mo、Ni、CoおよびTiNからなる群から選択される金属からなるゲート電極を形成する工程と、
該ゲート電極の両側の該シリコン基板にソース/ドレイン領域を形成する工程と、
該金属膜を酸化して金属酸化膜を形成する熱処理工程とを含むことを特徴とする半導体装置の製造方法。 - 上記金属酸化膜の膜厚が、0.1nm以上、1nm以下の範囲内にあることを特徴とする請求項4に記載の製造方法。
- シリコン基板を準備する工程と、
該シリコン基板上に、ハフニウム系酸化物またはハフニウム系酸窒化物からなるゲート絶縁膜を形成する工程と、
該ゲート絶縁膜の上に、Ru、Ir、Pt、Pd、Re、W、Mo、Ni、CoおよびTiNからなる群から選択される金属からなり、添加元素としてAl又は希土類元素を含むゲート電極を形成する工程と、
該ゲート電極の両側の該シリコン基板にソース/ドレイン領域を形成する工程と、
該ゲート電極に含まれる該添加元素を該ゲート絶縁膜中に拡散させて、該ゲート絶縁膜の成分を、ハフニウム系酸化物またはハフニウム系酸窒化物と、該添加元素との化合物とする熱処理工程とを含むことを特徴とする半導体装置の製造方法。 - シリコン基板を準備する工程と、
該シリコン基板上に、ハフニウム系酸化物またはハフニウム系酸窒化物からなるゲート絶縁膜を形成する工程と、
該ゲート絶縁膜の上に、Al又は希土類元素からなる金属膜を形成する工程と、
該金属膜の上に、Ru、Ir、Pt、Pd、Re、W、Mo、Ni、CoおよびTiNからなる群から選択される金属からなるゲート電極を形成する工程と、
該ゲート電極の両側の該シリコン基板にソース/ドレイン領域を形成する工程と、
該金属膜に含まれる元素を該ゲート絶縁膜中に拡散させて、該ゲート絶縁膜の成分を、ハフニウム系酸化物またはハフニウム系酸窒化物と、該元素との化合物とする熱処理工程とを含むことを特徴とする半導体装置の製造方法。 - 上記ゲート絶縁膜が、HfSiONからなることを特徴とする請求項1〜7のいずれか1項に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007100550A JP5197986B2 (ja) | 2007-04-06 | 2007-04-06 | 半導体装置の製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007100550A JP5197986B2 (ja) | 2007-04-06 | 2007-04-06 | 半導体装置の製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258487A true JP2008258487A (ja) | 2008-10-23 |
JP5197986B2 JP5197986B2 (ja) | 2013-05-15 |
Family
ID=39981744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007100550A Expired - Fee Related JP5197986B2 (ja) | 2007-04-06 | 2007-04-06 | 半導体装置の製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5197986B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161223A (ja) * | 2009-01-08 | 2010-07-22 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2014039051A (ja) * | 2007-12-07 | 2014-02-27 | National Institute For Materials Science | 金属電極及びこれを用いた半導体素子 |
KR20150043304A (ko) | 2012-08-22 | 2015-04-22 | 쿠리타 고교 가부시키가이샤 | 반도체 기판의 세정 방법 및 세정 시스템 |
KR20150124948A (ko) | 2013-03-01 | 2015-11-06 | 쿠리타 고교 가부시키가이샤 | 반도체 기판 세정 시스템 및 반도체 기판의 세정 방법 |
US10026628B2 (en) | 2012-10-02 | 2018-07-17 | Kurita Water Industries Ltd. | Semiconductor substrate cleaning method and cleaning system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033320A (ja) * | 2000-07-06 | 2002-01-31 | Sharp Corp | ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法 |
JP2002094052A (ja) * | 2000-09-13 | 2002-03-29 | Sharp Corp | 半導体装置の製造方法 |
JP2002343965A (ja) * | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | Mis型半導体装置及びその製造方法 |
JP2004289061A (ja) * | 2003-03-25 | 2004-10-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006086511A (ja) * | 2004-08-17 | 2006-03-30 | Nec Electronics Corp | 半導体装置 |
JP2006108602A (ja) * | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2007
- 2007-04-06 JP JP2007100550A patent/JP5197986B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033320A (ja) * | 2000-07-06 | 2002-01-31 | Sharp Corp | ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法 |
JP2002094052A (ja) * | 2000-09-13 | 2002-03-29 | Sharp Corp | 半導体装置の製造方法 |
JP2002343965A (ja) * | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | Mis型半導体装置及びその製造方法 |
JP2004289061A (ja) * | 2003-03-25 | 2004-10-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006086511A (ja) * | 2004-08-17 | 2006-03-30 | Nec Electronics Corp | 半導体装置 |
JP2006108602A (ja) * | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014039051A (ja) * | 2007-12-07 | 2014-02-27 | National Institute For Materials Science | 金属電極及びこれを用いた半導体素子 |
JP2010161223A (ja) * | 2009-01-08 | 2010-07-22 | Panasonic Corp | 半導体装置及びその製造方法 |
KR20150043304A (ko) | 2012-08-22 | 2015-04-22 | 쿠리타 고교 가부시키가이샤 | 반도체 기판의 세정 방법 및 세정 시스템 |
US10032623B2 (en) | 2012-08-22 | 2018-07-24 | Kurita Water Industries Ltd. | Method and system for cleaning semiconductor substrate |
US10026628B2 (en) | 2012-10-02 | 2018-07-17 | Kurita Water Industries Ltd. | Semiconductor substrate cleaning method and cleaning system |
KR20150124948A (ko) | 2013-03-01 | 2015-11-06 | 쿠리타 고교 가부시키가이샤 | 반도체 기판 세정 시스템 및 반도체 기판의 세정 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5197986B2 (ja) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5535706B2 (ja) | 半導体装置の製造方法 | |
JP4002868B2 (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
CN1670965B (zh) | 源极及漏极中具含掺质金属的晶体管 | |
US7718521B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5336814B2 (ja) | 半導体装置およびその製造方法 | |
JP2006344836A (ja) | 半導体装置及びその製造方法 | |
JP2007208260A (ja) | 二重仕事関数金属ゲートスタックを備えるcmos半導体装置 | |
WO2010047013A1 (ja) | 半導体装置及びその製造方法 | |
JP2009059882A (ja) | 半導体装置 | |
JP2014049747A (ja) | タングステンゲート電極を備えた半導体装置及びその製造方法 | |
JP2008300779A (ja) | 半導体装置及びその製造方法 | |
JP2008205012A (ja) | 半導体装置およびその製造方法 | |
JP2011187478A (ja) | 半導体装置およびその製造方法 | |
US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
US20100252888A1 (en) | Semiconductor device | |
US7820538B2 (en) | Method of fabricating a MOS device with non-SiO2 gate dielectric | |
JP5197986B2 (ja) | 半導体装置の製造装置 | |
JP2010171137A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2008251955A (ja) | 半導体装置およびその製造方法 | |
TW201342487A (zh) | 閘極堆疊形成期間於高介電閘極介電層中鈍化點缺陷 | |
JP2013232470A (ja) | 半導体装置およびその製造方法 | |
JP2010165705A (ja) | 半導体装置の製造方法 | |
JP2011054843A (ja) | 半導体装置及びその製造方法 | |
US20050158940A1 (en) | Process of forming high-k gate dielectric layer for metal oxide semiconductor transistor | |
JP2010040710A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |