JPH104145A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH104145A JPH104145A JP8157012A JP15701296A JPH104145A JP H104145 A JPH104145 A JP H104145A JP 8157012 A JP8157012 A JP 8157012A JP 15701296 A JP15701296 A JP 15701296A JP H104145 A JPH104145 A JP H104145A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- oxide film
- film
- insulating film
- atomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 従来の技術では、ＣＭＯＳ型半導体装置のＰ
ＭＯＳトランジスタのゲート絶縁膜に窒化酸化膜を用い
ると、電気ストレスに対する安定性が増す反面、電気駆
動能力の低下、絶縁破壊寿命の低下などの問題があっ
た。 【解決手段】 この発明による半導体装置では、ＮＭＯ
Ｓ、ＰＭＯＳトランジスタのいずれのゲート絶縁膜も窒
化酸化膜で構成し、その窒素濃度をＮＭＯＳよりもＰＭ
ＯＳトランジスタの方が小さくなるようにする。ＰＭＯ
Ｓトランジスタのゲート絶縁膜のピーク窒素濃度が１．
０atomic％以上２．５atomic％以下とし、ＮＭＯＳトラ
ンジスタのゲート絶縁膜のピーク窒素濃度が２．５atom
ic％より大きな値となるように構成することで電気スト
レスに対する安定性を確保し、電気駆動能力の低下、絶
縁破壊寿命の低下を抑制することが可能となる。
ＭＯＳトランジスタのゲート絶縁膜に窒化酸化膜を用い
ると、電気ストレスに対する安定性が増す反面、電気駆
動能力の低下、絶縁破壊寿命の低下などの問題があっ
た。 【解決手段】 この発明による半導体装置では、ＮＭＯ
Ｓ、ＰＭＯＳトランジスタのいずれのゲート絶縁膜も窒
化酸化膜で構成し、その窒素濃度をＮＭＯＳよりもＰＭ
ＯＳトランジスタの方が小さくなるようにする。ＰＭＯ
Ｓトランジスタのゲート絶縁膜のピーク窒素濃度が１．
０atomic％以上２．５atomic％以下とし、ＮＭＯＳトラ
ンジスタのゲート絶縁膜のピーク窒素濃度が２．５atom
ic％より大きな値となるように構成することで電気スト
レスに対する安定性を確保し、電気駆動能力の低下、絶
縁破壊寿命の低下を抑制することが可能となる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＣＭＯＳ半導体
装置とその製造方法に関し、特にＣＭＯＳトランジスタ
のゲート絶縁膜とその製造方法に関するものである。
装置とその製造方法に関し、特にＣＭＯＳトランジスタ
のゲート絶縁膜とその製造方法に関するものである。
【０００２】
【従来の技術】図１６は、特開平６−５７９６号公報に
開示された従来のＣＭＯＳ半導体装置を示す図であり、
図において、１０１は半導体基板、１０２は半導体基板
１０１の一主面を選択的に酸化することで形成された素
子分離領域、１０３は半導体基板１０１の一主面の一部
を占めるＮＭＯＳトランジスタ形成領域、１０４はＰＭ
ＯＳトランジスタ形成領域、１０５はＮＭＯＳトランジ
スタ形成領域１０３の表面に形成され、ＮＭＯＳトラン
ジスタのゲート絶縁膜となる窒化酸化膜、１０６はＰＭ
ＯＳトランジスタ形成領域１０４の表面に形成され、Ｐ
ＭＯＳトランジスタのゲート絶縁膜となるシリコン酸化
膜をそれぞれ示している。
開示された従来のＣＭＯＳ半導体装置を示す図であり、
図において、１０１は半導体基板、１０２は半導体基板
１０１の一主面を選択的に酸化することで形成された素
子分離領域、１０３は半導体基板１０１の一主面の一部
を占めるＮＭＯＳトランジスタ形成領域、１０４はＰＭ
ＯＳトランジスタ形成領域、１０５はＮＭＯＳトランジ
スタ形成領域１０３の表面に形成され、ＮＭＯＳトラン
ジスタのゲート絶縁膜となる窒化酸化膜、１０６はＰＭ
ＯＳトランジスタ形成領域１０４の表面に形成され、Ｐ
ＭＯＳトランジスタのゲート絶縁膜となるシリコン酸化
膜をそれぞれ示している。
【０００３】上記の特開平６−５７９６号公報に記載さ
れているとおり、一般的に、ＭＯＳトランジスタのゲー
ト絶縁膜に窒化酸化膜を用いることで、ゲート絶縁膜の
信頼性が向上することが知られており、一方、特にＰＭ
ＯＳトランジスタにおいては電流駆動能力の低下が顕著
であることも知られていた。
れているとおり、一般的に、ＭＯＳトランジスタのゲー
ト絶縁膜に窒化酸化膜を用いることで、ゲート絶縁膜の
信頼性が向上することが知られており、一方、特にＰＭ
ＯＳトランジスタにおいては電流駆動能力の低下が顕著
であることも知られていた。
【０００４】よって、図１６の半導体装置のように、電
流駆動能力の低下が小さいＮＭＯＳトランジスタについ
ては、ゲート絶縁膜１０５の信頼性を向上させるため
に、ゲート絶縁膜１０５を窒化酸化膜で構成し、一方Ｐ
ＭＯＳトランジスタについては、そのゲート絶縁膜１０
６を単にシリコン酸化膜で構成することによって総合的
なトランジスタ特性の向上を図っていた。
流駆動能力の低下が小さいＮＭＯＳトランジスタについ
ては、ゲート絶縁膜１０５の信頼性を向上させるため
に、ゲート絶縁膜１０５を窒化酸化膜で構成し、一方Ｐ
ＭＯＳトランジスタについては、そのゲート絶縁膜１０
６を単にシリコン酸化膜で構成することによって総合的
なトランジスタ特性の向上を図っていた。
【０００５】また、ＭＯＳトランジスタのゲート絶縁膜
は、電気ストレスに対する高い安定性、長い絶縁破壊寿
命等が要求されており、このような高信頼ＭＯＳトラン
ジスタのゲート絶縁膜を形成する一つの手法として、熱
酸化シリコン膜中に窒素を導入する手法が知られてい
る。
は、電気ストレスに対する高い安定性、長い絶縁破壊寿
命等が要求されており、このような高信頼ＭＯＳトラン
ジスタのゲート絶縁膜を形成する一つの手法として、熱
酸化シリコン膜中に窒素を導入する手法が知られてい
る。
【０００６】さらに、熱酸化シリコン膜中に窒素を導入
して、窒化酸化膜からなるゲート絶縁膜１０５の形成方
法としては、ウェット若しくはドライ酸素雰囲気中等で
通常の手段で形成された熱酸化膜を、ＮＨ3若しくはＮ2
Ｏ雰囲気中で窒化熱処理を行うという方法が既に知られ
ている。
して、窒化酸化膜からなるゲート絶縁膜１０５の形成方
法としては、ウェット若しくはドライ酸素雰囲気中等で
通常の手段で形成された熱酸化膜を、ＮＨ3若しくはＮ2
Ｏ雰囲気中で窒化熱処理を行うという方法が既に知られ
ている。
【０００７】しかし、上記の熱酸化シリコン膜をＮＨ3
雰囲気中で窒化する方法を用いた場合、この処理だけで
は電気ストレスに対する安定性が低下し、絶縁破壊寿命
が短くなるため、ＮＨ3窒化時に窒素をゲート絶縁膜内
に導入させた後、この窒素の導入と同時に導入された水
素を脱離させるため、酸素雰囲気中での再酸化を行わね
ばならない観点から、窒化の際にＮＨ3雰囲気を用いる
ことには問題があった（Appi.Phys.Lett.,vol.60,No.1
2,p1489(1992)Joshi,Kwong,andLeeに上記の技術が開示
されている）。
雰囲気中で窒化する方法を用いた場合、この処理だけで
は電気ストレスに対する安定性が低下し、絶縁破壊寿命
が短くなるため、ＮＨ3窒化時に窒素をゲート絶縁膜内
に導入させた後、この窒素の導入と同時に導入された水
素を脱離させるため、酸素雰囲気中での再酸化を行わね
ばならない観点から、窒化の際にＮＨ3雰囲気を用いる
ことには問題があった（Appi.Phys.Lett.,vol.60,No.1
2,p1489(1992)Joshi,Kwong,andLeeに上記の技術が開示
されている）。
【０００８】そこで、窒化酸化膜を得る際に、ＮＨ3雰
囲気による酸窒化ではなく、ＮＯ2ガス、ＮＯガス、Ｎ2
Ｏガスと窒素ガス、アルゴンガス、ヘリウムガス等の不
活性ガスの混合ガス雰囲気での酸窒化を行う方法が見い
だされていた（特開平７−１９３０５９号公報にこの技
術が開示されている）。
囲気による酸窒化ではなく、ＮＯ2ガス、ＮＯガス、Ｎ2
Ｏガスと窒素ガス、アルゴンガス、ヘリウムガス等の不
活性ガスの混合ガス雰囲気での酸窒化を行う方法が見い
だされていた（特開平７−１９３０５９号公報にこの技
術が開示されている）。
【０００９】
【発明が解決しようとする課題】上記のように、ＣＭＯ
Ｓ半導体装置においては、形成するトランジスタのゲー
ト絶縁膜をどのような物質によって構成するかにより、
特性に差が生じていた。特にＰＭＯＳトランジスタにつ
いては、ゲート絶縁膜として窒化酸化膜を用いた場合は
電気ストレスに対する安定性が増すという効果がある一
方で電流駆動能力の低下、絶縁破壊寿命が短かくなる等
の問題があった。
Ｓ半導体装置においては、形成するトランジスタのゲー
ト絶縁膜をどのような物質によって構成するかにより、
特性に差が生じていた。特にＰＭＯＳトランジスタにつ
いては、ゲート絶縁膜として窒化酸化膜を用いた場合は
電気ストレスに対する安定性が増すという効果がある一
方で電流駆動能力の低下、絶縁破壊寿命が短かくなる等
の問題があった。
【００１０】よって、電気ストレスによる安定性を保
ち、電流駆動能力を損なうことなく、絶縁破壊寿命の低
下を抑制するＰＭＯＳトランジスタのゲート絶縁膜を得
ることが課題となっている。
ち、電流駆動能力を損なうことなく、絶縁破壊寿命の低
下を抑制するＰＭＯＳトランジスタのゲート絶縁膜を得
ることが課題となっている。
【００１１】
【課題を解決するための手段】この発明の、ＮＭＯＳト
ランジスタとＰＭＯＳトランジスタを有するＣＭＯＳ型
半導体装置において、ＮＭＯＳトランジスタのゲート絶
縁膜及びＰＭＯＳトランジスタのゲート絶縁膜はいずれ
も窒化酸化膜からなり、それぞれのゲート絶縁膜の窒素
分布は異なるものである。
ランジスタとＰＭＯＳトランジスタを有するＣＭＯＳ型
半導体装置において、ＮＭＯＳトランジスタのゲート絶
縁膜及びＰＭＯＳトランジスタのゲート絶縁膜はいずれ
も窒化酸化膜からなり、それぞれのゲート絶縁膜の窒素
分布は異なるものである。
【００１２】この発明の、ＮＭＯＳトランジスタとＰＭ
ＯＳトランジスタを有するＣＭＯＳ型半導体装置におい
て、ＮＭＯＳトランジスタのゲート絶縁膜はピーク窒素
濃度が２．５atomic％より大きな値の窒化酸化膜からな
り、ＰＭＯＳトランジスタのゲート絶縁膜はピーク窒素
濃度が１．０atomic％以上２．５atomic％以下の窒化酸
化膜からなるものである。ここで窒素濃度が２．５atom
ic％であるとは、窒化酸化膜中のＳｉ（シリコン）、Ｏ
（酸素）、Ｎ（窒素）の原子数が任意の体積において、
Ｎ／（Ｓｉ＋Ｏ＋Ｎ）＝０．０１の関係を満たしている
ことを示している。
ＯＳトランジスタを有するＣＭＯＳ型半導体装置におい
て、ＮＭＯＳトランジスタのゲート絶縁膜はピーク窒素
濃度が２．５atomic％より大きな値の窒化酸化膜からな
り、ＰＭＯＳトランジスタのゲート絶縁膜はピーク窒素
濃度が１．０atomic％以上２．５atomic％以下の窒化酸
化膜からなるものである。ここで窒素濃度が２．５atom
ic％であるとは、窒化酸化膜中のＳｉ（シリコン）、Ｏ
（酸素）、Ｎ（窒素）の原子数が任意の体積において、
Ｎ／（Ｓｉ＋Ｏ＋Ｎ）＝０．０１の関係を満たしている
ことを示している。
【００１３】この発明によるＣＭＯＳ型半導体装置の製
造方法は、少なくとも半導体基板の一主面上のＰＭＯＳ
トランジスタ形成領域に選択的にピーク窒素濃度が１．
０atomic％以上２．５atomic％以下である第一の窒化酸
化膜を形成する第一の工程、少なくとも上記半導体基板
の一主面上のＮＭＯＳトランジスタ形成領域に選択的に
ピーク窒素濃度が２．５atomic％より大きな値である第
二の窒化酸化膜を形成する第二の工程を含むものであ
る。
造方法は、少なくとも半導体基板の一主面上のＰＭＯＳ
トランジスタ形成領域に選択的にピーク窒素濃度が１．
０atomic％以上２．５atomic％以下である第一の窒化酸
化膜を形成する第一の工程、少なくとも上記半導体基板
の一主面上のＮＭＯＳトランジスタ形成領域に選択的に
ピーク窒素濃度が２．５atomic％より大きな値である第
二の窒化酸化膜を形成する第二の工程を含むものであ
る。
【００１４】この発明によるＣＭＯＳ型半導体装置の製
造方法において、第一の窒化酸化膜及び第二の窒化酸化
膜は、半導体基板の一主面に熱酸化膜を形成後、上記熱
酸化膜を酸窒化することによって得るか、若しくは上記
半導体基板の一主面を直接酸窒化することによって得る
ものである。
造方法において、第一の窒化酸化膜及び第二の窒化酸化
膜は、半導体基板の一主面に熱酸化膜を形成後、上記熱
酸化膜を酸窒化することによって得るか、若しくは上記
半導体基板の一主面を直接酸窒化することによって得る
ものである。
【００１５】
実施の形態１．最初に、発明者らは、ＣＭＯＳ型半導体
装置のＮＭＯＳ若しくはＰＭＯＳトランジスタのゲート
絶縁膜となり得るシリコン酸化膜に対し、Ｎ2Ｏガスを
用いた窒化を試みた。まず、７０Åのシリコン熱酸化膜
を１０００℃の拡散炉内で５分間Ｎ2Ｏガスによって酸
窒化することで膜厚を２０Å増加させ、絶縁膜／シリコ
ン基板界面近傍に窒素を数atomic％程度導入し、窒化酸
化膜を形成した。この窒化酸化膜をゲート絶縁膜として
用いた場合の窒素分布を図１に示す。この図１におい
て、横軸は半導体基板の深さ方向への距離を示してお
り、膜厚０Åの位置は、ゲート電極とゲート絶縁膜との
界面であり、また膜厚９０Åのピーク窒素濃度となって
いる位置においては、ゲート絶縁膜と半導体基板との界
面を示している。
装置のＮＭＯＳ若しくはＰＭＯＳトランジスタのゲート
絶縁膜となり得るシリコン酸化膜に対し、Ｎ2Ｏガスを
用いた窒化を試みた。まず、７０Åのシリコン熱酸化膜
を１０００℃の拡散炉内で５分間Ｎ2Ｏガスによって酸
窒化することで膜厚を２０Å増加させ、絶縁膜／シリコ
ン基板界面近傍に窒素を数atomic％程度導入し、窒化酸
化膜を形成した。この窒化酸化膜をゲート絶縁膜として
用いた場合の窒素分布を図１に示す。この図１におい
て、横軸は半導体基板の深さ方向への距離を示してお
り、膜厚０Åの位置は、ゲート電極とゲート絶縁膜との
界面であり、また膜厚９０Åのピーク窒素濃度となって
いる位置においては、ゲート絶縁膜と半導体基板との界
面を示している。
【００１６】このようにして形成した窒化酸化膜と単な
る熱酸化膜との電気ストレスに対する安定性を評価する
と、図２に示すような結果が得られた。図２において、
縦軸は電気的ストレスに対する安定性を示す指標である
電界変動を、また横軸は窒化酸化膜に与えたストレス時
間をそれぞれ示している。
る熱酸化膜との電気ストレスに対する安定性を評価する
と、図２に示すような結果が得られた。図２において、
縦軸は電気的ストレスに対する安定性を示す指標である
電界変動を、また横軸は窒化酸化膜に与えたストレス時
間をそれぞれ示している。
【００１７】この図２より、窒化酸化膜の正／負バイア
スいずれについても、電気ストレスとして定電流ストレ
スを印加した時の電界変動は、熱酸化膜の正／負バイア
スのいずれのものよりも小さく、高い安定性を有してい
ることが分かる。
スいずれについても、電気ストレスとして定電流ストレ
スを印加した時の電界変動は、熱酸化膜の正／負バイア
スのいずれのものよりも小さく、高い安定性を有してい
ることが分かる。
【００１８】一方、シリコン酸窒化膜に定電流ストレス
を印加した場合の累積故障率Ｆに対応する値Ｌｎ（−Ｌ
ｎ（１−Ｆ））を図３に示す。この図３から分かるよう
に、同じストレス時間の正バイアスの電気ストレスに対
しては熱酸化膜より窒化酸化膜の故障は少ないが、負バ
イアスの電気ストレスに対しては熱酸化膜より窒化酸化
膜の故障が多いことが分かる。
を印加した場合の累積故障率Ｆに対応する値Ｌｎ（−Ｌ
ｎ（１−Ｆ））を図３に示す。この図３から分かるよう
に、同じストレス時間の正バイアスの電気ストレスに対
しては熱酸化膜より窒化酸化膜の故障は少ないが、負バ
イアスの電気ストレスに対しては熱酸化膜より窒化酸化
膜の故障が多いことが分かる。
【００１９】さらに、発明者らは、窒化酸化膜の電気ス
トレスに対する安定性及び累積故障率のピーク窒素濃度
に対する関係を明らかにするために、図１ないし図３に
おいて示した評価と同様の評価を異なるピーク窒素濃度
の窒化酸化膜について行い、図４、図５に示すような結
果を得た。
トレスに対する安定性及び累積故障率のピーク窒素濃度
に対する関係を明らかにするために、図１ないし図３に
おいて示した評価と同様の評価を異なるピーク窒素濃度
の窒化酸化膜について行い、図４、図５に示すような結
果を得た。
【００２０】図４には、電気ストレスに対する安定性を
表す指標の一つである電子捕獲効率の窒化酸化膜のピー
ク窒素濃度依存性を示す。電子捕獲とは、膜中に電荷が
捕獲される現象であり、実際のトランジスタ構造におい
て、ゲート絶縁膜中に電荷が捕獲されていると、印加電
圧に変動が生じ、電界が変動する。この電子捕獲効率の
値が小さい程、電気ストレスに対する安定性が高いこと
を示しており、さらに、ゲート絶縁膜中に含まれる電荷
が小さいと、電流駆動能力も向上することを示してい
る。
表す指標の一つである電子捕獲効率の窒化酸化膜のピー
ク窒素濃度依存性を示す。電子捕獲とは、膜中に電荷が
捕獲される現象であり、実際のトランジスタ構造におい
て、ゲート絶縁膜中に電荷が捕獲されていると、印加電
圧に変動が生じ、電界が変動する。この電子捕獲効率の
値が小さい程、電気ストレスに対する安定性が高いこと
を示しており、さらに、ゲート絶縁膜中に含まれる電荷
が小さいと、電流駆動能力も向上することを示してい
る。
【００２１】この図４によれば、電子捕獲効率は正、負
バイアスともに窒化酸化膜中のピーク窒素濃度が大きい
程低下する傾向にあり、電子捕獲効率（任意単位）が約
１．５以下であるような、正バイアスでは２．５atomic
％より大きな場合に、また負バイアスでは１．０atomic
％以上の場合に十分な効果を有することが分かる。
バイアスともに窒化酸化膜中のピーク窒素濃度が大きい
程低下する傾向にあり、電子捕獲効率（任意単位）が約
１．５以下であるような、正バイアスでは２．５atomic
％より大きな場合に、また負バイアスでは１．０atomic
％以上の場合に十分な効果を有することが分かる。
【００２２】一方、図５には、窒化酸化膜の破壊に至る
までに与えた電荷量を示す破壊電荷量のシリコン酸窒化
膜のピーク窒素濃度依存性を示す。破壊電荷量とは、一
定の累積故障率となったときまでに流れた電荷量（低電
流ならストレス時間に比例）を示している。この図５に
よれば、破壊電荷量は正バイアスでは膜中のピーク窒素
濃度が２．５atomic％より大きい場合に急激に増加し、
負バイアスでは２．５atomic％より大きい場合に急激に
低下することが分かった。
までに与えた電荷量を示す破壊電荷量のシリコン酸窒化
膜のピーク窒素濃度依存性を示す。破壊電荷量とは、一
定の累積故障率となったときまでに流れた電荷量（低電
流ならストレス時間に比例）を示している。この図５に
よれば、破壊電荷量は正バイアスでは膜中のピーク窒素
濃度が２．５atomic％より大きい場合に急激に増加し、
負バイアスでは２．５atomic％より大きい場合に急激に
低下することが分かった。
【００２３】上記の図４、図５の評価結果から、ＰＭＯ
Ｓトランジスタのゲート絶縁膜を膜中のピーク窒素濃度
が１．０atomic％以上２．５atomic％以下であるような
窒化酸化膜とし、ＮＭＯＳトランジスタのゲート絶縁膜
を膜中のピーク窒素濃度が２．５atomic％よりも大きな
値であるような窒化酸化膜とすれば、ＰＭＯＳトランジ
スタの絶縁破壊寿命の低下を抑制し、ＮＭＯＳトランジ
スタの絶縁破壊寿命を長くし、かつ、ＰＭＯＳ、ＮＭＯ
Ｓトランジスタの電気ストレスに対する安定性をともに
高め、電流駆動能力を大きくすることが分かった。
Ｓトランジスタのゲート絶縁膜を膜中のピーク窒素濃度
が１．０atomic％以上２．５atomic％以下であるような
窒化酸化膜とし、ＮＭＯＳトランジスタのゲート絶縁膜
を膜中のピーク窒素濃度が２．５atomic％よりも大きな
値であるような窒化酸化膜とすれば、ＰＭＯＳトランジ
スタの絶縁破壊寿命の低下を抑制し、ＮＭＯＳトランジ
スタの絶縁破壊寿命を長くし、かつ、ＰＭＯＳ、ＮＭＯ
Ｓトランジスタの電気ストレスに対する安定性をともに
高め、電流駆動能力を大きくすることが分かった。
【００２４】図６に上記のようなピーク窒素濃度のゲー
ト絶縁膜を持つＣＭＯＳ半導体装置の断面図を示す。図
６において、１は半導体基板、２は半導体基板１の一主
面に形成された素子分離酸化膜、３は半導体基板１の一
主面から所定の深さにかけて形成されたＮ型不純物を含
むＮウェル領域、４は同じく半導体基板１の一主面から
所定の深さにかけて形成されたＰ型不純物を含むＰウェ
ル領域、５はＮウェル領域３の表面に露出されたＰＭＯ
Ｓトランジスタ形成領域、６はＰウェル領域４の表面に
露出されたＮＭＯＳトランジスタ形成領域をそれぞれ示
している。
ト絶縁膜を持つＣＭＯＳ半導体装置の断面図を示す。図
６において、１は半導体基板、２は半導体基板１の一主
面に形成された素子分離酸化膜、３は半導体基板１の一
主面から所定の深さにかけて形成されたＮ型不純物を含
むＮウェル領域、４は同じく半導体基板１の一主面から
所定の深さにかけて形成されたＰ型不純物を含むＰウェ
ル領域、５はＮウェル領域３の表面に露出されたＰＭＯ
Ｓトランジスタ形成領域、６はＰウェル領域４の表面に
露出されたＮＭＯＳトランジスタ形成領域をそれぞれ示
している。
【００２５】また、７、８はＰＭＯＳ、ＮＭＯＳトラン
ジスタのゲート絶縁膜となる窒化酸化膜をそれぞれ示し
ており、また９、１０はＰＭＯＳ、ＮＭＯＳトランジス
タのゲート電極をそれぞれ示しており、ゲート電極９、
１０はそれぞれドープトポリシリコンから構成されてい
る。
ジスタのゲート絶縁膜となる窒化酸化膜をそれぞれ示し
ており、また９、１０はＰＭＯＳ、ＮＭＯＳトランジス
タのゲート電極をそれぞれ示しており、ゲート電極９、
１０はそれぞれドープトポリシリコンから構成されてい
る。
【００２６】次に、図６に示す半導体装置の形成方法の
一例を図７〜図１４を用いて工程順に説明する。まず最
初に、図７に示すように、半導体基板１の一主面の非活
性領域となる領域に対して選択的にＬＯＣＯＳ酸化を行
い、素子分離酸化膜２を形成後、ＰＭＯＳトランジスタ
形成領域５及びＮＭＯＳトランジスタ形成領域６を得る
ために不純物注入を行い、Ｎウェル領域３、Ｐウェル領
域４をそれぞれ形成する。
一例を図７〜図１４を用いて工程順に説明する。まず最
初に、図７に示すように、半導体基板１の一主面の非活
性領域となる領域に対して選択的にＬＯＣＯＳ酸化を行
い、素子分離酸化膜２を形成後、ＰＭＯＳトランジスタ
形成領域５及びＮＭＯＳトランジスタ形成領域６を得る
ために不純物注入を行い、Ｎウェル領域３、Ｐウェル領
域４をそれぞれ形成する。
【００２７】その後、図８に示すように、ＰＭＯＳ、Ｎ
ＭＯＳトランジスタ形成領域５、６の半導体基板１の一
主面にピーク窒素濃度が１．０atomic％以上２．５atom
ic％以下であるようなＰＭＯＳトランジスタのゲート絶
縁膜７となる窒化酸化膜を形成する。
ＭＯＳトランジスタ形成領域５、６の半導体基板１の一
主面にピーク窒素濃度が１．０atomic％以上２．５atom
ic％以下であるようなＰＭＯＳトランジスタのゲート絶
縁膜７となる窒化酸化膜を形成する。
【００２８】このシリコン酸窒化膜の形成方法として
は、一例として、ＰＭＯＳトランジスタ形成領域５及び
ＮＭＯＳトランジスタ形成領域６の半導体基板１の一主
面を露出させた後、熱酸化を行い、熱酸化膜を形成後、
さらにＮＯガスによる酸窒化を行い、それぞれの活性領
域上に窒化酸化膜からなるゲート絶縁膜７を形成する方
法が挙げられる。
は、一例として、ＰＭＯＳトランジスタ形成領域５及び
ＮＭＯＳトランジスタ形成領域６の半導体基板１の一主
面を露出させた後、熱酸化を行い、熱酸化膜を形成後、
さらにＮＯガスによる酸窒化を行い、それぞれの活性領
域上に窒化酸化膜からなるゲート絶縁膜７を形成する方
法が挙げられる。
【００２９】具体的には、熱酸化により、膜厚６０Åの
熱酸化膜を形成後、ＮＯガス５％を含む雰囲気中（不活
性ガス（Ｎ2ガス）で希釈）で、処理温度８００℃の条
件で３０分間酸窒化を行い、膜厚６０Åであり、そのピ
ーク窒素濃度が１．０atomic％以上２．５atomic％以下
の窒化酸化膜７を得ることが可能である。また、この方
法に限らず、結果的にピーク窒素濃度が１．０atomoc％
以上２．５atomoc％以下の窒化酸化膜が得られればどの
ような方法を用いても問題はない。
熱酸化膜を形成後、ＮＯガス５％を含む雰囲気中（不活
性ガス（Ｎ2ガス）で希釈）で、処理温度８００℃の条
件で３０分間酸窒化を行い、膜厚６０Åであり、そのピ
ーク窒素濃度が１．０atomic％以上２．５atomic％以下
の窒化酸化膜７を得ることが可能である。また、この方
法に限らず、結果的にピーク窒素濃度が１．０atomoc％
以上２．５atomoc％以下の窒化酸化膜が得られればどの
ような方法を用いても問題はない。
【００３０】また、酸窒化の際に用いるガスはＮＯガス
に限らず、Ｎ2Ｏガス、ＮＯ2ガスを用いてもよく、形成
する窒化酸化膜は、Ｎ2Ｏガス、ＮＯガス、ＮＯ2ガスの
ＮＯ分圧を大きく、若しくは小さくすることで、ピーク
窒素濃度を大きく、若しくは小さく調整することが可能
である。
に限らず、Ｎ2Ｏガス、ＮＯ2ガスを用いてもよく、形成
する窒化酸化膜は、Ｎ2Ｏガス、ＮＯガス、ＮＯ2ガスの
ＮＯ分圧を大きく、若しくは小さくすることで、ピーク
窒素濃度を大きく、若しくは小さく調整することが可能
である。
【００３１】特に、ＰＭＯＳトランジスタのゲート絶縁
膜を構成する窒化酸化膜７となるピーク窒素濃度が１．
０atomic％以上２．５atomic％以下という低濃度の窒化
酸化膜を形成する場合においては、ＮＯ分圧を変化させ
ることに加え、処理時間を短縮すること、若しくはより
低温で処理することにより、窒化酸化膜中のピーク窒素
濃度を小さくすることが可能となる。
膜を構成する窒化酸化膜７となるピーク窒素濃度が１．
０atomic％以上２．５atomic％以下という低濃度の窒化
酸化膜を形成する場合においては、ＮＯ分圧を変化させ
ることに加え、処理時間を短縮すること、若しくはより
低温で処理することにより、窒化酸化膜中のピーク窒素
濃度を小さくすることが可能となる。
【００３２】次に、図９に示すように、半導体基板１の
全面にＰＭＯＳトランジスタのゲート電極９となるポリ
シリコン膜９ａを積層し、さらに少なくともＰＭＯＳト
ランジスタ形成領域５を被覆するレジストパターン１１
をポリシリコン膜９ａ上に形成し、このレジストパター
ン１１をエッチングマスクとして異方性エッチングを行
い、レジストパターン１１に覆われていない領域、つま
りＮＭＯＳトランジスタ形成領域のポリシリコン膜９ａ
を選択的に除去する。
全面にＰＭＯＳトランジスタのゲート電極９となるポリ
シリコン膜９ａを積層し、さらに少なくともＰＭＯＳト
ランジスタ形成領域５を被覆するレジストパターン１１
をポリシリコン膜９ａ上に形成し、このレジストパター
ン１１をエッチングマスクとして異方性エッチングを行
い、レジストパターン１１に覆われていない領域、つま
りＮＭＯＳトランジスタ形成領域のポリシリコン膜９ａ
を選択的に除去する。
【００３３】ここで形成するポリシリコン膜９ａの膜厚
は、実際に形成しようとするゲート電極９の膜厚よりも
大きくしておく。このように処理することで後のＮＭＯ
Ｓトランジスタのゲート絶縁膜形成のための酸窒化によ
り、表面の多結晶シリコンが一部酸窒化され、窒化酸化
膜となり除去された後にもゲート電極９として機能する
十分な膜厚を有するようになる。
は、実際に形成しようとするゲート電極９の膜厚よりも
大きくしておく。このように処理することで後のＮＭＯ
Ｓトランジスタのゲート絶縁膜形成のための酸窒化によ
り、表面の多結晶シリコンが一部酸窒化され、窒化酸化
膜となり除去された後にもゲート電極９として機能する
十分な膜厚を有するようになる。
【００３４】その後、図１０に示すように、レジストパ
ターン１１を除去し、さらに、ＮＭＯＳトランジスタ形
成領域６に形成されたシリコン酸窒化膜からなるゲート
絶縁膜７をウェットエッチングによって除去し、ＮＭＯ
Ｓトランジスタの活性領域となる半導体基板１の一主面
を露出させる。
ターン１１を除去し、さらに、ＮＭＯＳトランジスタ形
成領域６に形成されたシリコン酸窒化膜からなるゲート
絶縁膜７をウェットエッチングによって除去し、ＮＭＯ
Ｓトランジスタの活性領域となる半導体基板１の一主面
を露出させる。
【００３５】その後、図１１に示すように、少なくとも
ＮＭＯＳトランジスタ形成領域６の露出した半導体基板
１の一主面にピーク窒素濃度が２．５atomic％より大き
な値となるような窒化酸化膜８を形成する。
ＮＭＯＳトランジスタ形成領域６の露出した半導体基板
１の一主面にピーク窒素濃度が２．５atomic％より大き
な値となるような窒化酸化膜８を形成する。
【００３６】この窒化酸化膜８の具体的な形成方法は、
まず、露出させたＮＭＯＳトランジスタ形成領域６の半
導体基板１の一主面を、熱酸化を行うことによって膜厚
６０Åの熱酸化膜を形成する。次に、窒素を含む酸化性
ガスであるＮＯガス５％（窒素ガスで希釈）の雰囲気中
で、処理温度８５０℃で３０分間の酸窒化を行い、膜厚
６０Åの窒化酸化膜８を形成することが可能である。Ｐ
ＭＯＳトランジスタのゲート絶縁膜を構成する場合より
も高温で酸窒化処理を行うことによりピーク窒素濃度を
大きな値とすることが可能である。また、酸窒化処理温
度は同じとして、処理時間を長くすることでもピーク窒
素濃度を大きな値とすることができる。
まず、露出させたＮＭＯＳトランジスタ形成領域６の半
導体基板１の一主面を、熱酸化を行うことによって膜厚
６０Åの熱酸化膜を形成する。次に、窒素を含む酸化性
ガスであるＮＯガス５％（窒素ガスで希釈）の雰囲気中
で、処理温度８５０℃で３０分間の酸窒化を行い、膜厚
６０Åの窒化酸化膜８を形成することが可能である。Ｐ
ＭＯＳトランジスタのゲート絶縁膜を構成する場合より
も高温で酸窒化処理を行うことによりピーク窒素濃度を
大きな値とすることが可能である。また、酸窒化処理温
度は同じとして、処理時間を長くすることでもピーク窒
素濃度を大きな値とすることができる。
【００３７】また、窒化酸化膜７の形成の場合と同様
に、酸窒化に用いるガスはＮＯガスに限ることなく、Ｎ
2Ｏガス、ＮＯ2ガスを用いてもよく、形成する窒化酸化
膜は、Ｎ2Ｏガス、ＮＯガス、ＮＯ2ガスの分圧を大き
く、若しくは小さくすることで、ピーク窒素濃度を大き
く、若しくは小さく調整することが可能である。
に、酸窒化に用いるガスはＮＯガスに限ることなく、Ｎ
2Ｏガス、ＮＯ2ガスを用いてもよく、形成する窒化酸化
膜は、Ｎ2Ｏガス、ＮＯガス、ＮＯ2ガスの分圧を大き
く、若しくは小さくすることで、ピーク窒素濃度を大き
く、若しくは小さく調整することが可能である。
【００３８】このとき、同時にＰＭＯＳトランジスタ形
成領域５に積層されているポリシリコン膜９ａの表面に
もＮＭＯＳトランジスタ形成領域６に形成された窒化酸
化膜８と同様の窒化酸化膜８が形成された状態となる。
成領域５に積層されているポリシリコン膜９ａの表面に
もＮＭＯＳトランジスタ形成領域６に形成された窒化酸
化膜８と同様の窒化酸化膜８が形成された状態となる。
【００３９】次に、図１２に示すように、半導体基板１
の全面に、ＮＭＯＳトランジスタのゲート電極１０とな
る均一な厚さのポリシリコン膜１０ａを積層する。その
後、選択的にＮＭＯＳトランジスタのゲート電極１０と
なる領域上にゲート電極１０の形状のレジストパターン
１２を形成する。
の全面に、ＮＭＯＳトランジスタのゲート電極１０とな
る均一な厚さのポリシリコン膜１０ａを積層する。その
後、選択的にＮＭＯＳトランジスタのゲート電極１０と
なる領域上にゲート電極１０の形状のレジストパターン
１２を形成する。
【００４０】次に、図１３に示すように、レジストパタ
ーン１２をエッチングマスクとしてポリシリコン膜１０
ａに対して異方性エッチングを行い、ＮＭＯＳトランジ
スタのゲート電極１０を形成する。このエッチングによ
って、ＰＭＯＳトランジスタ形成領域上に積層されたポ
リシリコン膜１０ａのほとんどの部分が除去され、ＰＭ
ＯＳトランジスタのゲート電極９となるポリシリコン膜
９ａ及びその表面に積層された窒化酸化膜８の端部近傍
の素子分離領域２の表面の段差部分にサイドウォール１
３が形成される。
ーン１２をエッチングマスクとしてポリシリコン膜１０
ａに対して異方性エッチングを行い、ＮＭＯＳトランジ
スタのゲート電極１０を形成する。このエッチングによ
って、ＰＭＯＳトランジスタ形成領域上に積層されたポ
リシリコン膜１０ａのほとんどの部分が除去され、ＰＭ
ＯＳトランジスタのゲート電極９となるポリシリコン膜
９ａ及びその表面に積層された窒化酸化膜８の端部近傍
の素子分離領域２の表面の段差部分にサイドウォール１
３が形成される。
【００４１】さらに、図１４に示すように、ＮＭＯＳト
ランジスタ形成領域６をレジストパターン１４で覆い、
このレジストパターン１４をエッチングマスクとしてエ
ッチングを行い、サイドウォール１３と窒化酸化膜８を
除去する。
ランジスタ形成領域６をレジストパターン１４で覆い、
このレジストパターン１４をエッチングマスクとしてエ
ッチングを行い、サイドウォール１３と窒化酸化膜８を
除去する。
【００４２】次に、図１５に示すように、ＮＭＯＳトラ
ンジスタ形成領域６を覆うレジストパターン１４及びＰ
ＭＯＳトランジスタのゲート電極９となる領域上にゲー
ト電極９の形状のレジストパターン１５を形成し、これ
らのレジストパターン１４、１５をエッチングマスクと
してポリシリコン膜９ａに対して異方性エッチングを行
い、ＰＭＯＳトランジスタのゲート電極９をパターニン
グする。その後、レジストパターン１４、１５を除去す
ることで図６に示した半導体装置を形成することが可能
である。その後の配線、コンタクト等の形成については
説明を省略する。
ンジスタ形成領域６を覆うレジストパターン１４及びＰ
ＭＯＳトランジスタのゲート電極９となる領域上にゲー
ト電極９の形状のレジストパターン１５を形成し、これ
らのレジストパターン１４、１５をエッチングマスクと
してポリシリコン膜９ａに対して異方性エッチングを行
い、ＰＭＯＳトランジスタのゲート電極９をパターニン
グする。その後、レジストパターン１４、１５を除去す
ることで図６に示した半導体装置を形成することが可能
である。その後の配線、コンタクト等の形成については
説明を省略する。
【００４３】また、窒化酸化膜７、８の製造工程におい
て、その熱処理温度を調整し、１．０atomic％以上２．
５atomic％以下のピーク窒素濃度の窒化酸化膜７を形成
する場合は８００℃とし、これよりもピーク窒素濃度が
大きな値となる窒化酸化膜８を形成する場合は８５０℃
とするなど、よりピーク窒素濃度が大きいものについて
はより高温で酸窒化を行うように処理温度の設定を行
い、他の条件に変化を付けなくても最終的に得られる窒
化酸化膜の窒素濃度を最適な濃度に調整することが可能
である。
て、その熱処理温度を調整し、１．０atomic％以上２．
５atomic％以下のピーク窒素濃度の窒化酸化膜７を形成
する場合は８００℃とし、これよりもピーク窒素濃度が
大きな値となる窒化酸化膜８を形成する場合は８５０℃
とするなど、よりピーク窒素濃度が大きいものについて
はより高温で酸窒化を行うように処理温度の設定を行
い、他の条件に変化を付けなくても最終的に得られる窒
化酸化膜の窒素濃度を最適な濃度に調整することが可能
である。
【００４４】さらに、窒素濃度の異なる窒化酸化膜７、
８を形成する際に、温度を異ならせるだけでなく、さら
に、処理時間についても、窒素濃度を大きくする場合は
比較的長時間の酸窒化をし、窒素濃度を小さくする場合
は比較的短時間の酸窒化を行うことで適切なピーク窒素
濃度の窒化酸化膜を形成することが可能となる。
８を形成する際に、温度を異ならせるだけでなく、さら
に、処理時間についても、窒素濃度を大きくする場合は
比較的長時間の酸窒化をし、窒素濃度を小さくする場合
は比較的短時間の酸窒化を行うことで適切なピーク窒素
濃度の窒化酸化膜を形成することが可能となる。
【００４５】また、酸窒化工程において、処理チャンバ
内の雰囲気を、窒素を含む酸化性ガスＮ2Ｏガス、ＮＯ
ガス、ＮＯ2ガスのいずれか１種類若しくは２種類以上
の混合ガス雰囲気として、さらに、酸素ガス、不活性ガ
スのいずれか一方を混合させたガス雰囲気とすることも
可能である。さらに、不活性ガスの例としては、窒素ガ
ス、アルゴンガス、ヘリウムガス等を用いることが可能
である。
内の雰囲気を、窒素を含む酸化性ガスＮ2Ｏガス、ＮＯ
ガス、ＮＯ2ガスのいずれか１種類若しくは２種類以上
の混合ガス雰囲気として、さらに、酸素ガス、不活性ガ
スのいずれか一方を混合させたガス雰囲気とすることも
可能である。さらに、不活性ガスの例としては、窒素ガ
ス、アルゴンガス、ヘリウムガス等を用いることが可能
である。
【００４６】このようにして形成された半導体装置は、
ＮＭＯＳ、ＰＭＯＳトランジスタのいずれのゲート絶縁
膜も窒化酸化膜によって構成し、ＰＭＯＳトランジスタ
のゲート絶縁膜は、そのピーク窒素濃度が１．０atomic
％以上２．５atomic％以下であるような窒化酸化膜と
し、ＮＭＯＳトランジスタのゲート絶縁膜は、そのピー
ク窒素濃度が２．５atomic％よりも大きな値であるよう
な窒化酸化膜とすれば、ＰＭＯＳトランジスタの絶縁破
壊寿命の低下を抑制し、ＮＭＯＳトランジスタの絶縁破
壊寿命を長くし、かつ、ＰＭＯＳ、ＮＭＯＳトランジス
タの電気ストレスに対する安定性をともに高めることが
可能になるという効果がある。
ＮＭＯＳ、ＰＭＯＳトランジスタのいずれのゲート絶縁
膜も窒化酸化膜によって構成し、ＰＭＯＳトランジスタ
のゲート絶縁膜は、そのピーク窒素濃度が１．０atomic
％以上２．５atomic％以下であるような窒化酸化膜と
し、ＮＭＯＳトランジスタのゲート絶縁膜は、そのピー
ク窒素濃度が２．５atomic％よりも大きな値であるよう
な窒化酸化膜とすれば、ＰＭＯＳトランジスタの絶縁破
壊寿命の低下を抑制し、ＮＭＯＳトランジスタの絶縁破
壊寿命を長くし、かつ、ＰＭＯＳ、ＮＭＯＳトランジス
タの電気ストレスに対する安定性をともに高めることが
可能になるという効果がある。
【００４７】実施の形態２．実施の形態１においては、
ＰＭＯＳ、ＮＭＯＳトランジスタのゲート絶縁膜として
窒化酸化膜７、８を形成する場合、まず最初の段階で、
活性領域となる半導体基板１の一主面を露出させ、熱酸
化によって所定の厚さの熱酸化膜を形成し、その後の段
階で、次の段階で窒素を含む酸化性ガスを含む雰囲気中
に半導体基板１を晒し、所定温度で所定時間の酸窒化を
行い、熱酸化膜を窒化酸化膜に変化させていた。
ＰＭＯＳ、ＮＭＯＳトランジスタのゲート絶縁膜として
窒化酸化膜７、８を形成する場合、まず最初の段階で、
活性領域となる半導体基板１の一主面を露出させ、熱酸
化によって所定の厚さの熱酸化膜を形成し、その後の段
階で、次の段階で窒素を含む酸化性ガスを含む雰囲気中
に半導体基板１を晒し、所定温度で所定時間の酸窒化を
行い、熱酸化膜を窒化酸化膜に変化させていた。
【００４８】この実施の形態２では、窒化酸化膜７、８
を形成する際、熱酸化膜を形成すること無く、露出した
半導体基板の一主面に対して直接酸窒化を行い、ゲート
絶縁膜となる窒化酸化膜を形成するという点に特徴があ
り、他の製造工程は実施の形態１と同じである。
を形成する際、熱酸化膜を形成すること無く、露出した
半導体基板の一主面に対して直接酸窒化を行い、ゲート
絶縁膜となる窒化酸化膜を形成するという点に特徴があ
り、他の製造工程は実施の形態１と同じである。
【００４９】次に、図６に示す半導体装置のゲート絶縁
膜、つまりピーク窒素濃度が１．０atomic％以上２．５
atomic％以下である窒化酸化膜７、ピーク窒素濃度が
２．５atomic％より大きな値である窒化酸化膜８の別の
製造方法について説明する。
膜、つまりピーク窒素濃度が１．０atomic％以上２．５
atomic％以下である窒化酸化膜７、ピーク窒素濃度が
２．５atomic％より大きな値である窒化酸化膜８の別の
製造方法について説明する。
【００５０】まず、実施の形態１の場合と同様に、図７
に示すように、半導体基板１上に素子分離酸化膜２を、
半導体基板１の表面近傍にＮウェル３、Ｐウェル４をそ
れぞれ形成する。
に示すように、半導体基板１上に素子分離酸化膜２を、
半導体基板１の表面近傍にＮウェル３、Ｐウェル４をそ
れぞれ形成する。
【００５１】実施の形態１の図８に相当する製造工程に
おいて、ＰＭＯＳトランジスタ形成領域５、ＮＭＯＳト
ランジスタ形成領域６の半導体基板１の一主面を露出さ
せ、窒素を含む酸化性ガスＮ2Ｏと酸素ガスＯ2の混合ガ
ス中に晒し、処理温度８５０℃で２５分間の酸窒化処理
を行うことで、膜厚６０Åであり、そのピーク窒素濃度
が１．０atomic％以上２．５atomic％以下である、低い
窒素濃度の窒化酸化膜７を半導体基板１の表面に形成す
ることが可能となる。
おいて、ＰＭＯＳトランジスタ形成領域５、ＮＭＯＳト
ランジスタ形成領域６の半導体基板１の一主面を露出さ
せ、窒素を含む酸化性ガスＮ2Ｏと酸素ガスＯ2の混合ガ
ス中に晒し、処理温度８５０℃で２５分間の酸窒化処理
を行うことで、膜厚６０Åであり、そのピーク窒素濃度
が１．０atomic％以上２．５atomic％以下である、低い
窒素濃度の窒化酸化膜７を半導体基板１の表面に形成す
ることが可能となる。
【００５２】また、実施の形態１の図１１に相当する製
造工程において、ＰＭＯＳトランジスタのゲート絶縁膜
である窒化酸化膜７を残し、ＮＭＯＳトランジスタ形成
領域６の半導体基板１の表面を露出させ、Ｎ2Ｏガスと
Ｏ2ガスの混合ガス雰囲気に晒し、処理温度９００℃で
１０分間の酸窒化を行うことで、膜厚６０Åであり、そ
のピーク窒素濃度が２．５atomic％より大きな値である
窒化酸化膜８をＮＭＯＳトランジスタ形成領域６の半導
体基板１の表面に形成することが可能となる。
造工程において、ＰＭＯＳトランジスタのゲート絶縁膜
である窒化酸化膜７を残し、ＮＭＯＳトランジスタ形成
領域６の半導体基板１の表面を露出させ、Ｎ2Ｏガスと
Ｏ2ガスの混合ガス雰囲気に晒し、処理温度９００℃で
１０分間の酸窒化を行うことで、膜厚６０Åであり、そ
のピーク窒素濃度が２．５atomic％より大きな値である
窒化酸化膜８をＮＭＯＳトランジスタ形成領域６の半導
体基板１の表面に形成することが可能となる。
【００５３】上記のように、それぞれＮＭＯＳ、ＰＭＯ
Ｓトランジスタのゲート絶縁膜となる窒化酸化膜７、８
を形成することで、実施の形態１と同様に、ＰＭＯＳト
ランジスタの絶縁破壊寿命の低下を抑制し、ＮＭＯＳト
ランジスタの絶縁破壊寿命を長くし、かつ、ＰＭＯＳ、
ＮＭＯＳトランジスタの電気ストレスに対する安定性を
ともに高めることが可能となる。
Ｓトランジスタのゲート絶縁膜となる窒化酸化膜７、８
を形成することで、実施の形態１と同様に、ＰＭＯＳト
ランジスタの絶縁破壊寿命の低下を抑制し、ＮＭＯＳト
ランジスタの絶縁破壊寿命を長くし、かつ、ＰＭＯＳ、
ＮＭＯＳトランジスタの電気ストレスに対する安定性を
ともに高めることが可能となる。
【００５４】また、上記の説明において、窒化酸化膜
７、８の形成に用いるガスの一例として窒素を含む酸化
性ガスＮ2ＯガスとＯ2ガス（酸素ガス）との混合ガスを
示したが、単にＮ2Ｏガスのみを用いて窒酸化すること
も可能であり、さらに、Ｎ2Ｏガスと不活性ガスである
Ｎ2ガス（窒素ガス）との混合ガスを用いることも可能
である。
７、８の形成に用いるガスの一例として窒素を含む酸化
性ガスＮ2ＯガスとＯ2ガス（酸素ガス）との混合ガスを
示したが、単にＮ2Ｏガスのみを用いて窒酸化すること
も可能であり、さらに、Ｎ2Ｏガスと不活性ガスである
Ｎ2ガス（窒素ガス）との混合ガスを用いることも可能
である。
【００５５】また、上記の説明では窒素を含む酸化性ガ
スとしてＮ2Ｏガスを例として挙げたが、その他にＮＯ
ガス、ＮＯ2ガスを用いることも可能であり、これらの
ガスの内、少なくとも１種類の酸化性ガスを用い、窒酸
化を行うことで窒化酸化膜を形成することが可能であ
る。また、不活性ガスとして窒素ガスを例として挙げた
が、アルゴンガス、ヘリウムガス等を用いることも可能
である。
スとしてＮ2Ｏガスを例として挙げたが、その他にＮＯ
ガス、ＮＯ2ガスを用いることも可能であり、これらの
ガスの内、少なくとも１種類の酸化性ガスを用い、窒酸
化を行うことで窒化酸化膜を形成することが可能であ
る。また、不活性ガスとして窒素ガスを例として挙げた
が、アルゴンガス、ヘリウムガス等を用いることも可能
である。
【００５６】
【発明の効果】この発明のＣＭＯＳ型半導体装置におい
ては、ＮＭＯＳ、ＰＭＯＳトランジスタのいずれのゲー
ト絶縁膜も窒化酸化膜から構成し、特に、従来では窒素
を含まない酸化膜で構成されていたＰＭＯＳトランジス
タのゲート絶縁膜を適切な窒素濃度の窒化酸化膜で構成
することで絶縁破壊寿命の低下を抑制しつつ、電気スト
レスに対する安定性を増すことが可能である。
ては、ＮＭＯＳ、ＰＭＯＳトランジスタのいずれのゲー
ト絶縁膜も窒化酸化膜から構成し、特に、従来では窒素
を含まない酸化膜で構成されていたＰＭＯＳトランジス
タのゲート絶縁膜を適切な窒素濃度の窒化酸化膜で構成
することで絶縁破壊寿命の低下を抑制しつつ、電気スト
レスに対する安定性を増すことが可能である。
【００５７】この発明のＣＭＯＳ型半導体装置において
は、ＮＭＯＳ、ＰＭＯＳトランジスタのいずれのゲート
絶縁膜も窒化酸化膜によって構成し、ＰＭＯＳトランジ
スタのゲート絶縁膜は、そのピーク窒素濃度が１．０at
omic％以上２．５atomic％以下であるような窒化酸化膜
とし、ＮＭＯＳトランジスタのゲート絶縁膜は、そのピ
ーク窒素濃度が２．５atomic％よりも大きな値であるよ
うな窒化酸化膜とすれば、ＰＭＯＳトランジスタの絶縁
破壊寿命の低下を抑制し、ＮＭＯＳトランジスタの絶縁
破壊寿命を長くし、かつ、ＰＭＯＳ、ＮＭＯＳトランジ
スタの電気ストレスに対する安定性をともに高めること
が可能になるという効果がある。
は、ＮＭＯＳ、ＰＭＯＳトランジスタのいずれのゲート
絶縁膜も窒化酸化膜によって構成し、ＰＭＯＳトランジ
スタのゲート絶縁膜は、そのピーク窒素濃度が１．０at
omic％以上２．５atomic％以下であるような窒化酸化膜
とし、ＮＭＯＳトランジスタのゲート絶縁膜は、そのピ
ーク窒素濃度が２．５atomic％よりも大きな値であるよ
うな窒化酸化膜とすれば、ＰＭＯＳトランジスタの絶縁
破壊寿命の低下を抑制し、ＮＭＯＳトランジスタの絶縁
破壊寿命を長くし、かつ、ＰＭＯＳ、ＮＭＯＳトランジ
スタの電気ストレスに対する安定性をともに高めること
が可能になるという効果がある。
【００５８】この発明のＣＭＯＳ型半導体装置の製造方
法においては、少なくとも半導体基板の一主面上のＰＭ
ＯＳトランジスタ形成領域に選択的にピーク窒素濃度が
１．０atomic％以上２．５atomic％以下である第一の窒
化酸化膜を形成する第一の工程、少なくとも上記半導体
基板の一主面上のＮＭＯＳトランジスタ形成領域に選択
的にピーク窒素濃度が２．５atomic％より大きな値であ
る第二の窒化酸化膜を形成する第二の工程を含むことに
よって、ＮＭＯＳ、ＰＭＯＳトランジスタのそれぞれ窒
素濃度の異なる窒化酸化膜を正確に形成することが可能
となり、このようなゲート絶縁膜を有するＰＭＯＳトラ
ンジスタの絶縁破壊寿命の低下を抑制し、ＮＭＯＳトラ
ンジスタの絶縁破壊寿命を長くし、かつ、ＰＭＯＳ、Ｎ
ＭＯＳトランジスタの電気ストレスに対する安定性をと
もに高めることが可能になるという効果がある。
法においては、少なくとも半導体基板の一主面上のＰＭ
ＯＳトランジスタ形成領域に選択的にピーク窒素濃度が
１．０atomic％以上２．５atomic％以下である第一の窒
化酸化膜を形成する第一の工程、少なくとも上記半導体
基板の一主面上のＮＭＯＳトランジスタ形成領域に選択
的にピーク窒素濃度が２．５atomic％より大きな値であ
る第二の窒化酸化膜を形成する第二の工程を含むことに
よって、ＮＭＯＳ、ＰＭＯＳトランジスタのそれぞれ窒
素濃度の異なる窒化酸化膜を正確に形成することが可能
となり、このようなゲート絶縁膜を有するＰＭＯＳトラ
ンジスタの絶縁破壊寿命の低下を抑制し、ＮＭＯＳトラ
ンジスタの絶縁破壊寿命を長くし、かつ、ＰＭＯＳ、Ｎ
ＭＯＳトランジスタの電気ストレスに対する安定性をと
もに高めることが可能になるという効果がある。
【００５９】さらに、この発明のＣＭＯＳ型半導体装置
の製造方法においては、第一の窒化酸化膜及び第二の窒
化酸化膜は、半導体基板の一主面に熱酸化膜を形成後、
上記熱酸化膜を酸窒化することによって得るか、若しく
は上記半導体基板の一主面を直接酸窒化することによっ
て得ることが可能であり、このようなゲート絶縁膜を有
するＰＭＯＳトランジスタの絶縁破壊寿命の低下を抑制
し、ＮＭＯＳトランジスタの絶縁破壊寿命を長くし、か
つ、ＰＭＯＳ、ＮＭＯＳトランジスタの電気ストレスに
対する安定性をともに高めることが可能になるという効
果がある。
の製造方法においては、第一の窒化酸化膜及び第二の窒
化酸化膜は、半導体基板の一主面に熱酸化膜を形成後、
上記熱酸化膜を酸窒化することによって得るか、若しく
は上記半導体基板の一主面を直接酸窒化することによっ
て得ることが可能であり、このようなゲート絶縁膜を有
するＰＭＯＳトランジスタの絶縁破壊寿命の低下を抑制
し、ＮＭＯＳトランジスタの絶縁破壊寿命を長くし、か
つ、ＰＭＯＳ、ＮＭＯＳトランジスタの電気ストレスに
対する安定性をともに高めることが可能になるという効
果がある。
【図１】 この発明の実施の形態１のゲート絶縁膜中の
窒素濃度分布を示す図である。
窒素濃度分布を示す図である。
【図２】 この発明の実施の形態１のゲート絶縁膜に対
する電界変動のストレス時間依存性を示す図である。
する電界変動のストレス時間依存性を示す図である。
【図３】 この発明の実施の形態１のゲート絶縁膜に対
する累積故障率のストレス時間依存性を示す図である。
する累積故障率のストレス時間依存性を示す図である。
【図４】 この発明の実施の形態１のゲート絶縁膜に対
する電子捕獲効率のピーク窒素濃度依存性を示す図であ
る。
する電子捕獲効率のピーク窒素濃度依存性を示す図であ
る。
【図５】 この発明の実施の形態１のゲート絶縁膜に対
する破壊電荷量のピーク濃度依存性を示す図である。
する破壊電荷量のピーク濃度依存性を示す図である。
【図６】 この発明の実施の形態１の半導体装置の断面
図である。
図である。
【図７】 この発明の実施の形態１の半導体装置の製造
工程を示す図である。
工程を示す図である。
【図８】 この発明の実施の形態１の半導体装置の製造
工程を示す図である。
工程を示す図である。
【図９】 この発明の実施の形態１の半導体装置の製造
工程を示す図である。
工程を示す図である。
【図１０】 この発明の実施の形態１の半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図１１】 この発明の実施の形態１の半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図１２】 この発明の実施の形態１の半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図１３】 この発明の実施の形態１の半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図１４】 この発明の実施の形態１の半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図１５】 この発明の実施の形態１の半導体装置の製
造工程を示す図である。
造工程を示す図である。
【図１６】 従来の技術を示す断面図である。
１．半導体基板 ２．素子分離酸化膜 ３．Ｎウェル領域 ４．Ｐウェル領域 ５．ＰＭＯＳトランジスタ形成領域 ６．ＮＭＯＳトランジスタ形成領域 ７、８．窒化酸化膜 ９、１０．ゲート電極 ９ａ、１０ａ．ポリシリコン膜 １１、１２、１４、１５．レジストパターン １３．サイドウォール
Claims (4)
- 【請求項１】 ＮＭＯＳトランジスタとＰＭＯＳトラン
ジスタを有するＣＭＯＳ型半導体装置において、上記Ｎ
ＭＯＳトランジスタのゲート絶縁膜及び上記ＰＭＯＳト
ランジスタのゲート絶縁膜はいずれも窒化酸化膜からな
り、それぞれのゲート絶縁膜の窒素分布は異なることを
特徴とする半導体装置。 - 【請求項２】 ＮＭＯＳトランジスタとＰＭＯＳトラン
ジスタを有するＣＭＯＳ型半導体装置において、上記Ｎ
ＭＯＳトランジスタのゲート絶縁膜はピーク窒素濃度が
２．５atomic％より大きな値の窒化酸化膜からなり、上
記ＰＭＯＳトランジスタのゲート絶縁膜はピーク窒素濃
度が１．０atomic％以上２．５atomic％以下の窒化酸化
膜からなることを特徴とする半導体装置。 - 【請求項３】 少なくとも半導体基板の一主面上のＰＭ
ＯＳトランジスタ形成領域に選択的にピーク窒素濃度が
１．０atomic％以上２．５atomic％以下である第一の窒
化酸化膜を形成する第一の工程、少なくとも上記半導体
基板の一主面上のＮＭＯＳトランジスタ形成領域に選択
的にピーク窒素濃度が２．５atomic％より大きな値であ
る第二の窒化酸化膜を形成する第二の工程を含むことを
特徴とするＣＭＯＳ型半導体装置の製造方法。 - 【請求項４】 第一の窒化酸化膜及び第二の窒化酸化膜
は、半導体基板の一主面に熱酸化膜を形成後、上記熱酸
化膜を酸窒化することによって得るか、若しくは上記半
導体基板の一主面を直接酸窒化することによって得るこ
とを特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8157012A JPH104145A (ja) | 1996-06-18 | 1996-06-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8157012A JPH104145A (ja) | 1996-06-18 | 1996-06-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH104145A true JPH104145A (ja) | 1998-01-06 |
Family
ID=15640257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8157012A Pending JPH104145A (ja) | 1996-06-18 | 1996-06-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH104145A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417051B1 (en) | 1999-03-12 | 2002-07-09 | Kabushiki Kaisha Toshiba | Method of manufacturing memory device including insulated gate field effect transistors |
| US6696735B2 (en) | 2001-12-21 | 2004-02-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating the same |
| JPWO2002043151A1 (ja) * | 2000-11-22 | 2004-04-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| EP1668696A1 (en) * | 2003-09-09 | 2006-06-14 | International Business Machines Corporation | Method for separately optimizing thin gate dielectric of pmos and nmos transistors within the same semiconductor chip and device manufactured thereby |
| JP2008270380A (ja) * | 2007-04-18 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008539592A (ja) * | 2005-04-29 | 2008-11-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス |
| US7759260B2 (en) | 2004-01-22 | 2010-07-20 | International Business Machines Corporation | Selective nitridation of gate oxides |
| US9412773B2 (en) | 2012-01-18 | 2016-08-09 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus |
-
1996
- 1996-06-18 JP JP8157012A patent/JPH104145A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417051B1 (en) | 1999-03-12 | 2002-07-09 | Kabushiki Kaisha Toshiba | Method of manufacturing memory device including insulated gate field effect transistors |
| KR100372529B1 (ko) * | 1999-03-12 | 2003-02-17 | 가부시끼가이샤 도시바 | 반도체장치 및 그 제조방법 |
| US6624468B2 (en) | 1999-03-12 | 2003-09-23 | Kabushiki Kaisha Toshiba | Semiconductor device including insulated gate field effect transistors |
| US9412669B2 (en) | 2000-11-22 | 2016-08-09 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| JPWO2002043151A1 (ja) * | 2000-11-22 | 2004-04-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US9978869B2 (en) | 2000-11-22 | 2018-05-22 | Renesas Electronics Corporation | P-channel transistor having an increased channel mobility due to a compressive stress-inducing gate electrode |
| US7411253B2 (en) | 2000-11-22 | 2008-08-12 | Renesas Technology Corp. | CMOS transistors using gate electrodes to increase channel mobilities by inducing localized channel stress |
| US7414293B2 (en) | 2000-11-22 | 2008-08-19 | Renesas Technology Corp. | Structure and method of applying localized stresses to the channels of PFET and NFET transistors for improved performance |
| JP4597479B2 (ja) * | 2000-11-22 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US8963250B2 (en) | 2000-11-22 | 2015-02-24 | Renesas Electronics Corporation | Semiconductor device including a film for applying stress to a channel formation region to increase current flow |
| JP2012124507A (ja) * | 2000-11-22 | 2012-06-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2008288606A (ja) * | 2000-11-22 | 2008-11-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US7705402B2 (en) | 2000-11-22 | 2010-04-27 | Renesas Technology Corp. | Semiconductor device including a nitride containing film to generate stress for improving current driving capacity of a field effect transistor |
| US6696735B2 (en) | 2001-12-21 | 2004-02-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating the same |
| EP1668696A1 (en) * | 2003-09-09 | 2006-06-14 | International Business Machines Corporation | Method for separately optimizing thin gate dielectric of pmos and nmos transistors within the same semiconductor chip and device manufactured thereby |
| EP1668696A4 (en) * | 2003-09-09 | 2008-09-03 | Ibm | METHOD FOR SEPARATELY OPTIMIZING THE THIN-GATE DIELECTRIC SYSTEM OF PMOS AND NMOS TRANSISTORS IN THE SAME SEMICONDUCTOR CHIP AND DEVICE MADE THEREFOR |
| JP2007531982A (ja) * | 2003-09-09 | 2007-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 同じ半導体チップ内のｐｍｏｓおよびｎｍｏｓトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス |
| US7759260B2 (en) | 2004-01-22 | 2010-07-20 | International Business Machines Corporation | Selective nitridation of gate oxides |
| JP2008539592A (ja) * | 2005-04-29 | 2008-11-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス |
| JP2008270380A (ja) * | 2007-04-18 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US9412773B2 (en) | 2012-01-18 | 2016-08-09 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus |
| US10103186B2 (en) | 2012-01-18 | 2018-10-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759260B2 (en) | Selective nitridation of gate oxides | |
| KR100400323B1 (ko) | 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP4128396B2 (ja) | 半導体装置の製造方法 | |
| US7804146B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20060053885A (ko) | 반도체장치 및 그 제조방법 | |
| US20010016388A1 (en) | Method for fabricating semiconductor device | |
| JP2007088322A (ja) | 半導体装置及びその製造方法 | |
| JPH104145A (ja) | 半導体装置及びその製造方法 | |
| JPH11103050A (ja) | 半導体装置及びその製造方法 | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| US6511887B1 (en) | Method for making FET gate oxides with different thicknesses using a thin silicon nitride layer and a single oxidation step | |
| US6703278B2 (en) | Method of forming layers of oxide on a surface of a substrate | |
| JP2001015748A (ja) | 半導体装置及びその製造方法 | |
| JPH1041506A (ja) | 半導体装置及びその製造方法 | |
| US6756291B1 (en) | Method for hardening gate oxides using gate etch process | |
| JP2002222941A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP2002270833A (ja) | 半導体装置及びその製造方法 | |
| JP2004247528A (ja) | 半導体装置の製造方法 | |
| EP1476899B1 (en) | Method of forming layers of oxide of different thicknesses on a surface of a substrate | |
| US7524720B2 (en) | Method of manufacturing semiconductor device | |
| JP2000243961A (ja) | 半導体素子のゲート酸化膜の形成方法 | |
| US20120056270A1 (en) | Semiconductor device and method for fabricating the same | |
| JP4532925B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH118317A (ja) | 半導体装置およびその製造方法 |