JP2007531982A - 同じ半導体チップ内のpmosおよびnmosトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス - Google Patents
同じ半導体チップ内のpmosおよびnmosトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス Download PDFInfo
- Publication number
- JP2007531982A JP2007531982A JP2006526207A JP2006526207A JP2007531982A JP 2007531982 A JP2007531982 A JP 2007531982A JP 2006526207 A JP2006526207 A JP 2006526207A JP 2006526207 A JP2006526207 A JP 2006526207A JP 2007531982 A JP2007531982 A JP 2007531982A
- Authority
- JP
- Japan
- Prior art keywords
- pfet
- nfet
- region
- gate dielectric
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 102
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000003989 dielectric material Substances 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005121 nitriding Methods 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 99
- 229910052757 nitrogen Inorganic materials 0.000 claims description 62
- 239000003990 capacitor Substances 0.000 claims description 35
- 230000000873 masking effect Effects 0.000 claims description 22
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 66
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910020286 SiOxNy Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229960001730 nitrous oxide Drugs 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】シリコン基板(12)にPFET領域(16)およびNFET領域(14)を設け、その上にPFETおよびNFETゲート酸化物層を形成する。PFET領域の上のPFETゲート酸化物層の窒化を行って、PFET領域の上のPFETゲート酸化物層に、第1の濃度レベルの窒素原子を有する、PFET領域の上のPFETゲート誘電体層(42)を形成する。NFETゲート酸化物層の窒化を行って、第1の濃度レベルと異なる濃度レベルの窒素原子を有する、NFET領域の上のNFETゲート誘電体層(40)を形成する。NFETゲート誘電体層(40)およびPFETゲート誘電体層(42)は、同じ厚さを有することができる。
【選択図】図26
Description
室温プラズマによって、窒化で処理される領域のパターン形成においてフォトレジスト・ソフトマスクを使用することが可能になる。
PFET領域とNFET領域の両方に窒素が導入される(他の領域には、強い窒化にさらされたキャパシタ誘電体層を有する減結合(decoupling)キャパシタを含み得る)。
NFETの窒素は、ゲート漏れの減少に有利であるが、N濃度が余りにも高いとき移動度を劣化させる。
PFETの窒素は、ゲート漏れ/ホウ素浸透を減少させ、移動度を改善する。前の2つの事実(一般に知られていない)を組み合わせることで、PFETおよびNFETのゲート酸化物を個々に最適化しようと導かれる。
B)最適酸窒化物組成はNFETデバイスとPFETデバイスで異なるので、NFETデバイスおよびPFETデバイスのために酸窒化物組成を個々に最適化することが、全体的なCMOS性能(NFETとPFETの組合せ)にとって有利である。
C)本発明の方法は、単一半導体チップ内のNFETデバイスとPFETデバイスのゲート酸窒化物の個々の最適化を実現するのに適応している。
(1aa)図11は、NFET領域14およびPFET領域16の上にゲート酸化物層18N/18Pをそれぞれ形成した後(図12に示すようにレジスト・マスクPR1を形成する前)の図10のデバイス10を示す。ゲート酸化物層18N/18Pを形成するために、好ましくは、薄い基礎(base)ゲート酸化物層18N/18P(SiO2またはSiOxNy)を成長する次のステップが行われた。
薄い基礎ゲート酸化物層18N/18Pの物理厚さの望ましい範囲は、5Å〜100Åの範囲内であり、この好ましい厚さは特定の用途に依存している。窒素の取込みによるゲート漏れ減少のために好ましい厚さは5Å〜20Åである。
ガス:O2、NO、N2O、NH3または組合せ
温度範囲:600℃〜1000℃、700℃〜850℃が好ましい
圧力:10トル〜760トル(1330Pa〜101080Pa)
時間は5分から3時間であるが、好ましくは20〜60分、
または、(1aa)の代わりとして、以下で(1ab)のステップを行う。
ガス:O2、NO、N2O、NH3または組合せ
温度範囲:700℃〜1100℃、800℃〜950℃が好ましい
圧力:10トル〜760トル(1330Pa〜101080Pa)
時間は5秒から400秒であるが、好ましくは15〜30秒。
(1b)図12(図8の修正である)は、ゲート酸化物領域18Nを覆うがPFET領域16の上のゲート酸化物18Pを露出させるように、標準的な遮蔽フォトレジスト(レジスト)・マスクPR1を形成する工程の第2のステップを行った後の図11のデバイス10を示す。言い換えると、マスクPR1は、NFET領域14の上の酸化物を覆うが、PFET領域16の上の酸化物18Pを露出させる。すなわち、遮蔽レジスト・マスクPR1は、NFET領域14の上のゲート酸化物層18Nを覆い、PFET領域16の上のゲート酸化物18Pの部分を露出されたままにしておく。
(1c)図12は、また、ウェハ表面が露出されているPFET領域16の上の図11のゲート酸化物層18Pの、窒素含有プラズマ19Pによるプラズマ窒化の窒化中における図11のデバイス10を示す。他方で、レジスト・マスク層PR1は窒素プラズマ19PがNFET領域14の上の酸化物表面18Nに到達するのを妨げるので、プラズマ19Pは、NFET領域14の上のゲート酸化物層18Nの窒化を生じさせない。ステップ(1c)の処理パラメータは、次に説明する。
物理厚さ5Å〜100Å、好ましい厚さは特定の用途に依存する。酸窒化物組成は、特定の用途に依存して、1〜30%のN%の範囲にあり、5〜15%が好ましい。
プラズマ源:標準プラズマ発生器、しかし、好ましくは、RF(高周波)
窒素供給源ガス:好ましくはN2、しかし、NO、N2O、NH3が可能
キャリア・ガス:好ましくはHeまたはAr、しかしKrも可能
温度:15℃〜100℃、好ましくは25℃
圧力:1ミリトルから1トル(0.133Pa〜133Pa)、好ましくは10ミリトルから200ミリトル(1.33Pa〜26.6Pa)
50Wから1000Wのパワー、しかし、好ましくは100Wから200W
時間は5〜400秒、しかし、好ましくは15〜30秒
図13は、また、レジスト・マスクPR1が標準的なフォトレジスト剥離でデバイス10から剥離された後の図12のデバイス10を示す。
(1e)図14は、今度は反対側の領域を覆って(例えば、PFETゲート誘電体層18Bを覆い、NFETゲート酸化物層18Nを露出させる)、ゲート誘電体領域18Bの上に遮蔽レジスト・マスクPR2を形成し、残りのNFETゲート酸化物領域18NをNFET領域14の上に露出されたままするように、第2のフォトリソグラフィ・ステップを行った後の図13のデバイス10を示す。
(1f)再び図14を参照して、次のステップは、別のプラズマ窒化(プラズマ19Nを含んだ窒素がNFET領域14の上のNFETゲート酸化物層18Nの窒化を行って、それをゲート誘電体層18C(図15)に変換する第2のプラズマ窒化)を行うことであるが、工程中のこのステップは、遮蔽レジスト・マスクPR2のために、PFETゲート誘電体層18Bの窒化を行わない。
物理厚さ5Å〜100Åの好ましい厚さは、特定の用途に依存し、ゲート漏れ電流減少が望ましい場合には、5Å〜20Åが望ましい。
酸窒化物組成は、特定の用途に依存して、1〜30%のN%の範囲にあり、5〜15%が好ましい。
プラズマ源:標準プラズマ発生器、しかし、好ましくは、RF(高周波)
窒素供給源ガス:好ましくはN2、しかし、NO、N2O、NH3が可能
キャリア・ガス:好ましくはHeまたはAr、しかしKrも可能
温度:15℃〜100℃、好ましくは25℃
圧力:1ミリトルから1トル(0.133Pa〜133Pa)、好ましくは10ミリトルから200ミリトル(1.33Pa〜26.6Pa)
50Wから1000Wのパワー、しかし、好ましくは100から200W
時間は5〜400秒、しかし、好ましくは15〜30秒。
(1g)図15に示すようにマスクPR2を除去するレジスト剥離工程を行う。ここで、ゲート誘電体層18Cは、上で説明したように以前により高濃度窒化されたN型ドープPFET領域16の上でなく、P型ドープNFET領域14の上面の上の低濃度窒化されたゲート酸化物層18Nのゲート誘電体領域18Cの窒化の結果を示すように点(ドット)で薄く陰影付けされた。
12 基板
14 P型ドープNFET領域
16 N型ドープPFET領域
18N NFETのゲート酸化物層
18P PFETのゲート酸化物層
PR1 遮蔽レジスト・マスク
PR2 遮蔽レジスト・マスク
PR3 遮蔽レジスト・マスク
PR5 遮蔽レジスト・マスク
PR6 遮蔽レジスト・マスク
19P 窒素含有プラズマ
19N’ 窒素含有プラズマ
18B 窒化PFETゲート誘電体層
18D 窒化NFETゲート誘電体層
18E 高濃度ドープPFETゲート誘電体
18C 低濃度窒化NFETゲート誘電体層
18K シリコン酸化物層
18F キャパシタ誘電体
S ソース
D ドレイン
40 ゲート電極
42 ゲート電極
Claims (20)
- 半導体基板に形成されたPFET領域およびNFET領域を有するCMOS半導体材料を形成する方法であって、前記PFET領域はPFETゲート誘電体層で覆われ、前記NFET領域はNFETゲート誘電体層で覆われ、そのPFETゲート誘電体層およびNFETゲート誘電体層は異なる窒化の程度を有するシリコン酸化物で構成されたものであり、
シリコン基板にPFET領域およびNFET領域を準備するステップと、
前記PFET領域の上にPFETゲート酸化物層を、さらに前記NFET領域の上にNFETゲート酸化物層を形成するステップと、
前記PFET領域の上の前記PFETゲート酸化物層の窒化を行って、前記PFET領域の上の前記PFETゲート誘電体層中に第1の濃度レベルの窒素原子を有する、前記PFET領域の上の前記PFETゲート誘電体層を形成するステップと、
前記NFETゲート酸化物層の窒化を行って、前記NFET領域の上の前記NFETゲート誘電体層を形成するステップであって、それによって、前記NFETゲート誘電体層中のNFETの窒素原子濃度レベルが、前記PFETゲート誘電体層中のPFETの窒素原子濃度レベルと異なっているステップと、
を含む方法。 - 前記PFETゲート酸化物層の窒化を始める前に前記NFET領域の上にNFETマスクを形成し、次に、前記PFETゲート酸化物層のPFETゲート誘電体の窒化を行い、その直後に前記NFETマスクを除去するステップと、
前記NFETゲート酸化物層の窒化を始める前に前記PFET領域の上にPFETマスクを形成し、次に、前記NFETゲート酸化物層のNFETゲート誘電体の窒化を行い、その直後に前記PFETマスクを除去するステップとを、一方が他方に先行する状態で行うことを含む、請求項1に記載の方法。 - 窒化を始める前に前記NFET領域および前記PFET領域のうちの一方の上
に単一マスクを形成して、前記領域のうちの他方をマスクされていない領域として残し、前記マスクされていない領域のゲート誘電体の窒化を行い、その直後に、前記単一マスクを除去するステップと、
ゲート誘電体の窒化を前記NFET領域と前記PFET領域の両方に行って、等しい濃度の窒素を前記NFETゲート酸化物層および前記PFETゲート酸化物層に追加するステップとを、一方が他方に先行する状態で行うことを含む、請求項1に記載の方法。 - キャパシタ領域のキャパシタ誘電体層の窒化を始める前に前記NFET領域および前記PFET領域の上にキャパシタ誘電体マスクを形成し、次に、前記キャパシタ誘電体層のキャパシタ誘電体の窒化を行い、その直後に、前記キャパシタ誘電体マスクを除去するステップと、
前記NFET領域および前記PFET領域の前記ゲート酸化物層の窒化を始める前に以前に形成されたキャパシタ領域の上にFETマスクを形成し、次に、前記ゲート酸化物層のFETゲート誘電体の窒化を行い、その直後に、前記FETマスクを除去するステップとを、一方が他方に先行する状態で行うことを含む、請求項1に記載の方法。 - 前記NFET領域の上の前記NFETゲート誘電体層での窒化よりも、前記PFET領域の上の前記PFETゲート誘電体層でより多くの窒化を行うことを含む、請求項1に記載の方法。
- 前記NFET領域の上の前記NFETゲート誘電体層での窒化よりも、前記PFET領域の上の前記PFETゲート誘電体層でより多くの窒化を行うことを含む、請求項2に記載の方法。
- 前記NFET領域の上の前記NFETゲート誘電体層での窒化よりも、前記PFET領域の上の前記PFETゲート誘電体層でより多くの窒化を行うことを含む、請求項3に記載の方法。
- 前記NFET領域の上の前記NFETゲート誘電体層での窒化よりも、前記PFET領域の上の前記PFETゲート誘電体層でより多くの窒化を行うことを含む、請求項4に記載の方法。
- 半導体基板に形成されたPFET領域およびNFET領域を有するCMOS半導体材料を形成する方法であって、前記PFET領域はPFETゲート誘電体層で覆われ、前記NFET領域はNFETゲート誘電体層で覆われ、そのPFETゲート誘電体層およびNFETゲート誘電体層はシリコン酸化物およびそれの異なる程度の窒化で構成されたものであり、
シリコン基板にPFET領域およびNFET領域を準備するステップと、
前記PFET領域の上にPFETゲート酸化物層を、さらに前記NFET領域の上にNFETゲート酸化物層を形成するステップと、
前記PFET領域の上の前記PFETゲート酸化物層の窒化を行って、前記PFET領域の上の前記PFETゲート誘電体層中に第1の濃度レベルの窒素原子を有する、前記PFET領域の上の前記PFETゲート誘電体層を形成するステップと、
前記NFETゲート酸化物層の窒化を行って、前記NFET領域の上の前記NFETゲート誘電体層を形成するステップであって、それによって、前記NFETゲート誘電体層中のNFETの窒素原子濃度レベルが、前記PFETゲート誘電体層中の窒素原子の前記第1の濃度レベルよりも小さく、さらに、
前記NFETゲート誘電体層および前記PFETゲート誘電体層が同じ厚さであるステップと、
を含む方法。 - 前記PFETゲート酸化物層の窒化を始める前に前記NFET領域の上にNFETマスクを形成し、次に、前記PFETゲート酸化物層のPFETゲート誘電体の窒化を行い、その直後に前記NFETマスクを除去するステップと、
前記NFETゲート酸化物層の窒化を始める前に前記PFET領域の上にPFETマスクを形成し、次に、前記NFETゲート酸化物層のNFETゲート誘電体の窒化を行い、その直後に前記PFETマスクを除去するステップと、
窒化を始める前に前記NFET領域および前記PFET領域のうちの一方の上に単一マスクを形成して、前記領域のうちの他方をマスクされていない領域として残し、前記マスクされていない領域のゲート誘電体の窒化を行い、その直後に、前記単一マスクを除去するステップと、
ゲート誘電体の窒化を前記NFET領域と前記PFET領域の両方に行って、等しい濃度の窒素を前記NFETゲート酸化物層および前記PFETゲート酸化物層に追加し、その結果として生じる全窒素含有量が前記PFETゲート酸化物層でより高くなるステップと、を一方が他方に先行する状態で行うことを含む、請求項9に記載の方法。 - キャパシタ誘電体領域のキャパシタ誘電体層の窒化を始める前に前記NFET領域および前記PFET領域の上にキャパシタ誘電体マスクを形成し、次に、前記キャパシタ誘電体層のキャパシタ誘電体の窒化を行い、その直後に、前記キャパシタ誘電体マスクを除去するステップと、
前記NFET領域の前記ゲート酸化物層および前記PFET領域の前記ゲート酸化物層の前記窒化を始める前に前記キャパシタ誘電体領域の上にFETマスクを形成し、次に、前記ゲート酸化物層のFETゲート誘電体の窒化を行い、その直後に、前記FETマスクを除去するステップとを、一方が他方に先行する状態で行うことを含む、請求項9に記載の方法。 - 前記NFET領域の上の前記NFETゲート誘電体層での窒化よりも、前記PFET領域の上の前記PFETゲート誘電体層でより多くの窒化を行うことを含む、請求項9に記載の方法。
- 前記窒化の工程が、マスキング材料が耐えることができる最高温度よりも下の温度で行われる、請求項1に記載の方法。
- 前記窒化の工程が、マスキング材料が耐えることができる最高温度よりも下の温度で行われる、請求項2に記載の方法。
- 前記窒化の工程が、マスキング材料が耐えることができる最高温度よりも下の温度で行われる、請求項3に記載の方法。
- 前記窒化の工程が、マスキング材料が耐えることができる最高温度よりも下の温度で行われる、請求項4に記載の方法。
- 前記窒化の工程が、マスキング材料が耐えることができる溶解最高温度よりも下の温度で行われる、請求項5に記載の方法。
- 前記窒化の工程が、マスキング材料が耐えることができる最高温度よりも下の温度で行われる、請求項6に記載の方法。
- 前記窒化の工程が、マスキング材料が耐えることができる最高温度よりも下の温度で行われる、請求項7に記載の方法。
- 半導体基板に形成されたPFET領域およびNFET領域を有するCMOS半導体デバイスであって、前記PFET領域はPFETゲート誘電体層で覆われ、前記NFET領域はNFETゲート誘電体層で覆われ、そのPFETゲート誘電体層およびNFETゲート誘電体層はシリコン酸化物およびそれの異なる程度の窒化で構成され、
前記PFET領域および前記NFET領域を有するシリコン基板と、
前記PFET領域の上のPFETゲート誘電体層および前記NFET領域の上のNFETゲート誘電体層と、を備え、
前記PFETゲート誘電体層および前記NFETゲート誘電体層が異なるレベルの窒化を有し、それによって、前記PFET領域の上の前記PFETゲート誘電体層中のPFETの窒素原子濃度レベルが、前記NFETゲート誘電体層中のNFETの窒素原子濃度レベルと異なっているCMOS半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/605,110 US6821833B1 (en) | 2003-09-09 | 2003-09-09 | Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby |
US10/605,110 | 2003-09-09 | ||
PCT/US2004/028878 WO2005036641A1 (en) | 2003-09-09 | 2004-09-07 | Method for separately optimizing thin gate dielectric of pmos and nmos transistors within the same semiconductor chip and device manufactured thereby |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007531982A true JP2007531982A (ja) | 2007-11-08 |
JP5198770B2 JP5198770B2 (ja) | 2013-05-15 |
Family
ID=33435348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006526207A Expired - Fee Related JP5198770B2 (ja) | 2003-09-09 | 2004-09-07 | 同じ半導体チップ内のpmosおよびnmosトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス |
Country Status (7)
Country | Link |
---|---|
US (1) | US6821833B1 (ja) |
EP (1) | EP1668696A4 (ja) |
JP (1) | JP5198770B2 (ja) |
KR (1) | KR100819069B1 (ja) |
CN (1) | CN100435320C (ja) |
TW (1) | TWI306671B (ja) |
WO (1) | WO2005036641A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006313769A (ja) * | 2005-05-06 | 2006-11-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7291568B2 (en) * | 2003-08-26 | 2007-11-06 | International Business Machines Corporation | Method for fabricating a nitrided silicon-oxide gate dielectric |
US7138691B2 (en) * | 2004-01-22 | 2006-11-21 | International Business Machines Corporation | Selective nitridation of gate oxides |
US7381619B2 (en) * | 2004-04-27 | 2008-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual work-function metal gates |
US7297586B2 (en) * | 2005-01-26 | 2007-11-20 | Freescale Semiconductor, Inc. | Gate dielectric and metal gate integration |
US7214631B2 (en) * | 2005-01-31 | 2007-05-08 | United Microelectronics Corp. | Method of forming gate dielectric layer |
US20060175659A1 (en) * | 2005-02-07 | 2006-08-10 | International Business Machines Corporation | A cmos structure for body ties in ultra-thin soi (utsoi) substrates |
CN100369209C (zh) * | 2005-02-21 | 2008-02-13 | 联华电子股份有限公司 | 形成栅介电层的方法 |
GB2440467B (en) * | 2005-04-29 | 2009-11-25 | Advanced Micro Devices Inc | A semiconductor device having a gate dielectric of different blocking characteristics |
DE102005020058B4 (de) * | 2005-04-29 | 2011-07-07 | Globalfoundries Inc. | Herstellungsverfahren für ein Halbleiterbauelement mit Gatedielektrika mit unterschiedlichen Blockiereigenschaften |
US7544533B2 (en) * | 2006-01-09 | 2009-06-09 | Aptina Imaging Corporation | Method and apparatus for providing an integrated circuit having p and n doped gates |
US7550986B2 (en) * | 2006-04-27 | 2009-06-23 | Infineon Technologies Ag | Semiconductor wafer having a dielectric reliability test structure, integrated circuit product and test method |
JP2009044051A (ja) * | 2007-08-10 | 2009-02-26 | Panasonic Corp | 半導体装置及びその製造方法 |
KR101486425B1 (ko) * | 2008-11-19 | 2015-01-27 | 삼성전자주식회사 | 듀얼 게이트 반도체 장치의 제조방법 |
US8329525B2 (en) | 2010-10-04 | 2012-12-11 | Stmicroelectronics, Inc. | Method for fabricating at least three metal-oxide semiconductor transistors having different threshold voltages |
FR2965660A1 (fr) * | 2010-10-04 | 2012-04-06 | St Microelectronics Crolles 2 | Procédé de fabrication d'au moins trois transistors présentant trois tensions de seuil différentes |
US9059315B2 (en) | 2013-01-02 | 2015-06-16 | International Business Machines Corporation | Concurrently forming nFET and pFET gate dielectric layers |
JP2014229801A (ja) * | 2013-05-23 | 2014-12-08 | キヤノン株式会社 | 固体撮像装置、固体撮像装置の製造方法及び撮像システム |
US9177868B2 (en) | 2014-03-28 | 2015-11-03 | International Business Machines Corporation | Annealing oxide gate dielectric layers for replacement metal gate field effect transistors |
US10593600B2 (en) | 2016-02-24 | 2020-03-17 | International Business Machines Corporation | Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap |
US10062693B2 (en) * | 2016-02-24 | 2018-08-28 | International Business Machines Corporation | Patterned gate dielectrics for III-V-based CMOS circuits |
JP2018088495A (ja) * | 2016-11-29 | 2018-06-07 | キヤノン株式会社 | 半導体装置および半導体装置の製造方法 |
IT202100007583A1 (it) | 2021-03-29 | 2022-09-29 | Freni Brembo Spa | Corpo pinza e pinza freno con detto corpo |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09115844A (ja) * | 1995-08-10 | 1997-05-02 | Matsushita Electric Ind Co Ltd | 不純物の導入方法 |
JPH104145A (ja) * | 1996-06-18 | 1998-01-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH118317A (ja) * | 1997-06-13 | 1999-01-12 | Sony Corp | 半導体装置およびその製造方法 |
JPH1168052A (ja) * | 1997-07-28 | 1999-03-09 | United Microelectron Corp | 集積回路の製造方法 |
JPH11162971A (ja) * | 1997-11-27 | 1999-06-18 | Sony Corp | 酸化膜の形成方法及びp形半導体素子の製造方法 |
JP2002334939A (ja) * | 2001-05-10 | 2002-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003133550A (ja) * | 2001-07-18 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003197767A (ja) * | 2001-12-21 | 2003-07-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004288886A (ja) * | 2003-03-24 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3830541B2 (ja) * | 1993-09-02 | 2006-10-04 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US5596218A (en) * | 1993-10-18 | 1997-01-21 | Digital Equipment Corporation | Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation |
US5880040A (en) * | 1996-04-15 | 1999-03-09 | Macronix International Co., Ltd. | Gate dielectric based on oxynitride grown in N2 O and annealed in NO |
US6110842A (en) * | 1996-06-07 | 2000-08-29 | Texas Instruments Incorporated | Method of forming multiple gate oxide thicknesses using high density plasma nitridation |
US6048769A (en) * | 1997-02-28 | 2000-04-11 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
US6093661A (en) | 1999-08-30 | 2000-07-25 | Micron Technology, Inc. | Integrated circuitry and semiconductor processing method of forming field effect transistors |
US6458663B1 (en) * | 2000-08-17 | 2002-10-01 | Micron Technology, Inc. | Masked nitrogen enhanced gate oxide |
JP2002208593A (ja) * | 2001-01-11 | 2002-07-26 | Tokyo Electron Ltd | シリコン酸窒化膜形成方法 |
US6893979B2 (en) | 2001-03-15 | 2005-05-17 | International Business Machines Corporation | Method for improved plasma nitridation of ultra thin gate dielectrics |
US6773999B2 (en) * | 2001-07-18 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Method for treating thick and thin gate insulating film with nitrogen plasma |
US6642156B2 (en) | 2001-08-01 | 2003-11-04 | International Business Machines Corporation | Method for forming heavy nitrogen-doped ultra thin oxynitride gate dielectrics |
US6451662B1 (en) | 2001-10-04 | 2002-09-17 | International Business Machines Corporation | Method of forming low-leakage on-chip capacitor |
US20030082884A1 (en) | 2001-10-26 | 2003-05-01 | International Business Machine Corporation And Kabushiki Kaisha Toshiba | Method of forming low-leakage dielectric layer |
KR100400323B1 (ko) * | 2001-11-01 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 시모스(cmos) 및 그의 제조 방법 |
KR20030044394A (ko) | 2001-11-29 | 2003-06-09 | 주식회사 하이닉스반도체 | 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법 |
US6649538B1 (en) * | 2002-10-09 | 2003-11-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for plasma treating and plasma nitriding gate oxides |
-
2003
- 2003-09-09 US US10/605,110 patent/US6821833B1/en not_active Expired - Lifetime
-
2004
- 2004-09-01 TW TW093126398A patent/TWI306671B/zh not_active IP Right Cessation
- 2004-09-07 CN CNB2004800259523A patent/CN100435320C/zh not_active Expired - Fee Related
- 2004-09-07 JP JP2006526207A patent/JP5198770B2/ja not_active Expired - Fee Related
- 2004-09-07 EP EP04783206A patent/EP1668696A4/en not_active Withdrawn
- 2004-09-07 WO PCT/US2004/028878 patent/WO2005036641A1/en active Application Filing
- 2004-09-07 KR KR1020067003312A patent/KR100819069B1/ko not_active IP Right Cessation
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09115844A (ja) * | 1995-08-10 | 1997-05-02 | Matsushita Electric Ind Co Ltd | 不純物の導入方法 |
JPH104145A (ja) * | 1996-06-18 | 1998-01-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH118317A (ja) * | 1997-06-13 | 1999-01-12 | Sony Corp | 半導体装置およびその製造方法 |
JPH1168052A (ja) * | 1997-07-28 | 1999-03-09 | United Microelectron Corp | 集積回路の製造方法 |
JPH11162971A (ja) * | 1997-11-27 | 1999-06-18 | Sony Corp | 酸化膜の形成方法及びp形半導体素子の製造方法 |
JP2002334939A (ja) * | 2001-05-10 | 2002-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003133550A (ja) * | 2001-07-18 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003197767A (ja) * | 2001-12-21 | 2003-07-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004288886A (ja) * | 2003-03-24 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006313769A (ja) * | 2005-05-06 | 2006-11-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4704101B2 (ja) * | 2005-05-06 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1849705A (zh) | 2006-10-18 |
US6821833B1 (en) | 2004-11-23 |
TW200515604A (en) | 2005-05-01 |
KR20060076278A (ko) | 2006-07-04 |
EP1668696A4 (en) | 2008-09-03 |
EP1668696A1 (en) | 2006-06-14 |
KR100819069B1 (ko) | 2008-04-02 |
CN100435320C (zh) | 2008-11-19 |
JP5198770B2 (ja) | 2013-05-15 |
WO2005036641A1 (en) | 2005-04-21 |
TWI306671B (en) | 2009-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5198770B2 (ja) | 同じ半導体チップ内のpmosおよびnmosトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス | |
JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
EP1531496B1 (en) | Semiconductor devices having transistors and method for manufacturing the same | |
US6773999B2 (en) | Method for treating thick and thin gate insulating film with nitrogen plasma | |
JP5442332B2 (ja) | 半導体装置およびその製造方法 | |
US20080090425A9 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
TWI400741B (zh) | 利用預置金屬介電質線性應力之高性能互補金氧半導體電晶體 | |
TW201513311A (zh) | 將記憶電晶體納入高k金屬閘極互補式金屬氧化物半導體之製造流程的整合 | |
KR20050045737A (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
JP2002368122A (ja) | 半導体装置及びその製造方法 | |
US7247914B2 (en) | Semiconductor device and method for fabricating the same | |
US20060118875A1 (en) | Method of manufacturing semiconductor device | |
JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
US6821868B2 (en) | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness | |
WO2005074037A1 (ja) | 半導体装置の製造方法 | |
JP2004207560A (ja) | 半導体装置およびその製造方法 | |
JP2004247528A (ja) | 半導体装置の製造方法 | |
JP4532925B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5121142B2 (ja) | 半導体装置の製造方法 | |
JP2000269490A (ja) | 半導体装置の製造方法 | |
JP2005252052A (ja) | 半導体装置及びその製造方法 | |
JPH10242461A (ja) | 半導体装置およびその製造方法 | |
KR20030093713A (ko) | 듀얼 게이트산화막의 형성 방법 | |
JPH11297690A (ja) | ゲート絶縁膜の製造方法 | |
JPH10199878A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070831 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20071002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20110613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120124 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120131 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121219 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5198770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |