JP2000269490A

JP2000269490A - 半導体装置の製造方法

Info

Publication number: JP2000269490A
Application number: JP11069703A
Authority: JP
Inventors: Toshiro Nakanishi; 俊郎中西; Yasuyuki Tamura; 泰之田村; Satoshi Okubo; 聡大久保; Kiyoshi Irino; 清入野; Taro Sugizaki; 太郎杉崎
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-03-16
Filing date: 1999-03-16
Publication date: 2000-09-29

Abstract

(57)【要約】【課題】ＯＳトランジスタの形成工程を含む半導体装置
の製造方法に関し、ゲート長が短くなってもホットキャ
リアに対する素子の寿命を長くすること。【解決手段】半導体基板１の上にゲート酸化膜２を形成
する工程と、前記ゲート酸化膜２の上にゲート電極３Ｇ
を形成する工程と、前記ゲート電極３Ｇをマスクに使用
して前記ゲート電極３Ｇの両側方の前記半導体基板１に
第１の不純物拡散層５ｓ、５ｄを形成する工程と、前記
ゲート電極３Ｇと前記半導体基板１を覆う絶縁膜６を形
成する工程と、前記絶縁膜６をエッチングして前記ゲー
ト電極３Ｇの側部にサイドウォール６ｓとして残す工程
と、前記絶縁膜６をエッチングする前又はサイドウォー
ル６ｓを形成した後において、前記絶縁膜６又は前記サ
イドウォール６ｓを一酸化窒素雰囲気中に曝すことによ
り、前記ゲート酸化膜２の両側部を窒化して酸窒化膜
７，８を形成する工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳しくは、ＭＯＳトランジスタの形成
工程を含む半導体装置の製造方法に関する。

【０００２】

【従来の技術】シリコン基板に形成されるＭＯＳトラン
ジスタの技術は、産業界において他に例をみないほど急
速に発展してきた。しかし、ＭＯＳトランジスタは、素
子の微細化にともない、さまざまな物理的、技術的限界
に直面し、技術イノベーションが必要になってきてい
る。

【０００３】また、高性能且つ高信頼性の半導体デバイ
スを実現するためには、半導体デバイスのより一層の微
細化と同時に低電圧化、低消費電力化を進める必要があ
る。特に、近年急激に普及している小型携帯機器では、
高速動作を行いつつ、バッテリー駆動時間を長くするた
めに超低消費電力化の実現が求められている。ＭＯＳト
ランジスタを高性能化するための１つの手段として、ゲ
ート絶縁膜を薄くすることが行われている。例えば、ゲ
ート電極とシリコン基板の間で直接にトンネリングが起
こってしまうような膜厚１．５ｎｍの極薄のゲート絶縁
膜を用いた高駆動トランジスタの動作が学会レベルでは
報告されている。この場合、ゲート絶縁膜としてシリコ
ン酸化膜が用いられており、そのようなゲート絶縁膜を
以下にゲート酸化膜という。

【０００４】しかし、ゲート酸化膜が極薄になると、例
えばデュアルゲートＣＭＯＳトランジスタにおけるゲー
ト電極を構成するｐ⁺型のポリシリコン内の硼素（ボロ
ン）がチャネル領域へ突き抜けたり或いはホットキャリ
ア耐性が劣化するといった現象が顕在化する。また、微
細なＭＯＳトランジスタの短チャネル効果を抑制するた
めにシリコン基板内で浅いｐｎ接合の不純物拡散層が必
要となるが、そのような不純物拡散層から構成されるソ
ース領域、ドレイン領域およびエクステンション領域内
の不純物がゲート酸化膜に吸収されてそれらの領域の寄
生抵抗を増大させる原因になる。

【０００５】以上のように微細化した上で、ＭＯＳトラ
ンジスタのホットキャリア寿命を短くしたり、ゲート耐
圧を高くしたり、ゲート酸化膜のボロンの突き抜けを抑
制するためにはゲート酸化膜を窒化することが効果的で
ある。そのようなゲート酸化膜を窒化する技術として
は、ゲート酸化膜を５００℃以上でアンモニアに曝して
アンモニアの熱分解で生じた水素によってゲート酸化膜
を還元及び窒化する方法がある。

【０００６】ゲート酸化膜をアンモニアに曝す技術は、
例えば特開平7-221092号公報、特開平8-316466号公報に
記載がある。そのようなアンモニアを使用する方法によ
れば、ゲート酸化膜内で発生したシリコンのダングリン
グボンドに窒素原子が容易に結合されてゲート酸化膜内
で窒化が進行する。その結果、ゲート絶縁膜は、酸化膜
よりも緻密な酸窒化膜から構成されることになる。

【０００７】そのようにアンモニアを用いて形成された
酸窒化膜は容量Ｑ_bdが酸化膜よりも２桁大きく、放射線
耐性に優れており、不純物拡散や酸化に対する阻止能力
があり、金属との反応が少ないといった長所があること
がわかった。しかし、アンモニアを用いて形成されたゲ
ート絶縁膜中には、数十at. ％もの窒素が結果的に取り
込まれるいわゆる「重い」窒化となるために、高密度の
固定電荷、界面準位が発生してチャネル移動度が低下す
る。また、アンモニアが分解して必然的に生じる水素が
ゲート絶縁膜中に多く取り込まれてしまうため、ゲート
絶縁膜中で電子トラップが多くなるといった欠点を有し
ていた。また、汚染を極度に嫌うゲート絶縁膜の形成工
程においては、配管などに対する腐食性の強いアンモニ
アを使うことについては抵抗があった。

【０００８】そこで、亜酸化窒素（N₂O)を用いた高速加
熱処理（ＲＴＰ(rapid thermal process))によってゲー
ト絶縁膜に対して１at. ％前後のいわゆる「軽い」窒化
をする試みがなされた。そのような技術は、特開平8-31
6466号公報に記載がある。N₂O を用いることで水素を取
り込まないゲート酸化膜の窒化が可能となると同時に、
N₂O の窒化力が弱いために結果的に「軽い」窒化になっ
たわけである。窒化を軽くすることで酸化膜に比べて若
干の閾値電圧Ｖthのシフトがみられる程度で、「重い」
窒化で見られたような移動度の劣化はコンダクタンスの
ピークにおいて若干低下するが高電界では逆に向上する
といった現象が見いだされた。また、ホットキャリアス
トレスによるコンダクタンスｇ_mの劣化がｐチャネル領
域、ｎチャネル領域ともに抑制されることがわかった。
これは、N₂O を用いた酸化膜の窒化が水素結合を作らず
にシリコン基板との界面に強固なシリコン・窒素結合を
形成するためである。

【０００９】

【発明が解決しようとする課題】しかし、１％以上の窒
素の導入の制御性を良くしようとすると、１０００℃以
上の高温での基板の加熱を必要とし、これによりＣＭＯ
Ｓトランジスタのチャネル領域の不純物プロファイルを
変えてしまうといった不都合がある。そのように１００
０℃以上の高温加熱を必要とするのは、N₂O を用いた酸
化膜の窒化は N₂O ＋O →2NO の熱分解反応が最初に
起こって一酸化窒素（NO）が発生してはじめて窒化が可
能になるからである、と本願発明者等は考えている。

【００１０】一方、N₂O を用いた酸窒化を短時間でＲＴ
Ｐ処理しようとすると熱分解が不完全になって窒素の面
内分布が不均一になる。そこで、本願発明者等はN₂O の
代わりに一酸化窒素を用いてゲート酸化膜を酸窒化する
ことを試みた。即ち、図１(a) に示すように、ｐ型のシ
リコン基板１０１の上に膜厚５．５ｎｍのゲート酸化膜
１０２を介して不純物含有多結晶シリコンよりなるゲー
ト電極１０３を形成し、そのゲート酸化膜１０２の両側
を一酸化窒素（NO）を用いて酸窒化して酸窒化膜１０４
を形成する。その後に、不純物注入工程と絶縁膜の形成
工程と絶縁膜のエッチング工程などを経て図１(b) に示
すようにゲート電極１０３の側壁に絶縁性のサイドウォ
ール１０５を形成するとともに、シリコン基板１０１に
ＬＤＤ構造のソース領域１０６ｓとドレイン領域１０６
ｄを形成した。これによりｎＭＯＳトランジスタの基本
構造が完成する。

【００１１】ゲート酸化膜１０２の酸窒化のためにNOガ
スを用いることにしたのは、N₂O ガスを用いる場合と同
様に酸窒化膜１０４内に水素を取り込む心配が無いこと
と、N₂O による酸窒化で必要となるNO生成熱反応を要し
ないために比較的低温でゲート酸化酸化膜１０２の両側
を均一に窒化できるためである。そのようなゲート酸化
膜の一酸化窒素処理の有無によってホットキャリアによ
る素子寿命がどのように変化するかを実験したところ、
図２に示すような特性が得られた。その実験は、ソース
領域１０６ｓからドレイン領域１０６ｄに向けてのゲー
トの長さ（以下に、ゲート長という。）Ｌを０．２４μ
ｍと１．００μｍとした場合の２種類のＬＤＤ構造の単
体トランジスタを用いて、ＤＡＨＣ（drain avalache h
ot carrier）耐性に及ぼす酸窒化の効果を調べるために
行われた。

【００１２】図２によれば、ゲート長Ｌが１μｍの場合
にはＮＯ酸窒化処理がないＭＯＳトランジスタよりもＮ
Ｏ酸窒化があったＭＯＳトランジスタの方がホットキャ
リアに対する寿命が顕著に長くなる。しかし、ゲート長
が０．２４μｍの場合にはＮＯ酸窒化処理がないＭＯＳ
トランジスタよりもＮＯ酸窒化があったＭＯＳトランジ
スタの方がホットキャリア耐性の寿命が僅かに長くなる
だけであった。

【００１３】また、ゲート長Ｌ＝１μｍのｎＭＯＳトラ
ンジスタは、「ゲート酸化膜２の両側を酸窒化すること
により電界の印可の立ち上がり（イニシャル）時のコン
ダクタンスｇ_mのピークが落ち、高電界側で酸化膜より
もコンダクタンスｇ_mが大きくなる」という一般的な傾
向が見られたのに対し、Ｌ＝０．２４μｍのｎＭＯＳト
ランジスタはその傾向が見られなかった。

【００１４】これは、ゲート長Ｌが短くなると、図２に
示すようにゲート絶縁膜２の影響が隠れてしまうからで
ある。しかも、ゲート長Ｌに比例してゲート絶縁膜２の
両側部の酸窒化面積を小さくするので、ソース領域１０
６ｓ、ドレイン領域１０６ｄに不純物を注入する前のシ
リコン基板１０１表面の犠牲酸化（ＳＣＲ−ＯＸ）処理
の際に、シリコン基板１とゲート酸化膜２の界面が再酸
化されて界面窒素濃度が低下し易くなることが原因とな
っているものと推測される。

【００１５】本発明の目的は、ゲート長が短くなっても
ホットキャリアに対する素子の寿命を長くすることがで
きる窒化工程を含む半導体装置の製造方法を提供するこ
とにある。

【００１６】

【課題を解決するための手段】上記した課題は、図３〜
図５に例示するように、半導体基板１の上にゲート酸化
膜２を形成する工程と、前記ゲート酸化膜２の上にゲー
ト電極３Ｇを形成する工程と、前記ゲート電極３Ｇをマ
スクに使用して前記ゲート電極３Ｇの両側方の前記半導
体基板１に第１の不純物拡散層５ｓ、５ｄを形成する工
程と、前記ゲート電極３Ｇと前記半導体基板１を覆う絶
縁膜６を形成する工程と、前記絶縁膜６をエッチングし
て前記ゲート電極３Ｇの側部にサイドウォール６ｓとし
て残す工程と、前記絶縁膜６をエッチングする前又はサ
イドウォール６ｓを形成した後において、前記絶縁膜６
又は前記サイドウォール６ｓを一酸化窒素雰囲気中に曝
すことにより、前記ゲート酸化膜２の両側部を窒化して
酸窒化膜７，８を形成する工程とを有する半導体装置の
製造方法によって解決される。

【００１７】上記した半導体装置の製造方法において、
前記サイドウォール６ｓを形成し、且つ前記ゲート酸化
膜２の両側部に前記酸窒化膜７，８を形成した後に、前
記第１の不純物拡散層５ｓ、５ｄの上に犠牲酸化膜１０
を形成する工程と、前記ゲート電極３Ｇと前記サイドウ
ォール６ｓをマスクに使用し、前記犠牲酸化膜１０を透
過させて前記半導体基板１に不純物を導入して第２の不
純物拡散層１１ｓ、１１ｄを形成する工程とをさらに加
えてもよい。

【００１８】上記した半導体装置の製造方法において、
前記絶縁膜６を、酸化シリコン又は窒化シリコンから構
成してもよい。上記した半導体装置の製造方法におい
て、前記絶縁膜６を、２００ｎｍよりも薄くすることが
好ましい。上記した半導体装置の製造方法において、前
記一酸化窒素雰囲気中に前記絶縁膜６又は前記サイドウ
ォール６ｓを曝す際に、前記半導体基板１の温度を７０
０〜９００℃に加熱する用にしてもよい。

【００１９】上記した半導体装置の製造方法において、
前記一酸化窒素雰囲気を、常圧、減圧又は加圧されて一
酸化窒素を含む雰囲気としてもよい。上記した半導体装
置の製造方法において、前記一酸化窒素雰囲気中に前記
絶縁膜６又は前記サイドウォール６ｓを曝す際に、前記
絶縁膜６又は前記サイドウォール６ｓに紫外線を照射す
るようにしてもよい。

【００２０】なお、上記した図番、符号は、発明の理解
を容易にするために引用したものであって、本発明はそ
れらに限定されるものではない。次に、本発明の作用に
ついて説明する。本発明によれば、ゲート電極と半導体
基板を絶縁膜で覆った後、又はその絶縁膜をエッチング
してゲート電極の側部にサイドウォールとして残した後
に、半導体基板を一酸化窒素雰囲気中に置き、絶縁膜又
はサイドウォールを透過した一酸化窒素によってゲート
電極と半導体基板の間のゲート酸化膜の両側部を窒化し
て酸窒化膜を形成するようにしている。

【００２１】このような方法によれば、サイドウォール
を形成した後の犠牲酸化膜形成工程において酸素がゲー
ト酸化膜両側部の酸窒化膜に浸透することがサイドウォ
ールによって妨げられるので、酸窒化膜が再酸化される
ことが防止される。これにより、ゲート長が短い場合で
あっても、酸窒化膜はホットキャリアに対する素子の寿
命を長くすることに有効になる。

【００２２】サイドウォールとなる絶縁膜の膜厚を２０
０ｎｍよりも薄くすると、一酸化窒素がゲート酸化膜の
両側に供給され易い。この場合、基板温度を従来よりも
低い７００〜９００℃としてもゲート酸化膜の両側部が
窒化される。

【００２３】

【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。（第１の実施の形態）図３〜図５は、本発明の第１の実
施の形態の半導体製造工程を示す断面図である。

【００２４】まず、図３(a) に示すように、ｎ型のシリ
コン基板１の上面を熱酸化してその表面にSiO2よりなる
ゲート絶縁膜２を３〜１０ｎｍの厚さに形成する。続い
て、ゲート酸化膜２の上に多結晶シリコン膜３をＣＶＤ
法により１８０ｎｍの厚さに形成する。その多結晶シリ
コン膜３内には、膜の成長と同時か或いは後述するイオ
ン注入時に不純物が導入される。

【００２５】次に、図３(b) に示すように、多結晶シリ
コン膜３をフォトリソグラフィー法により略ストライプ
状にパターニングしてこれをゲート電極３Ｇとする。そ
の多結晶シリコン膜３をパターニングする際には、ゲー
ト酸化膜２も同時にパターニングされる。続いて、図３
(c) に示すように、ゲート電極３Ｇが形成されていない
活性領域のシリコン基板１の表面を熱酸化して膜厚３ｎ
ｍ程度のSiO₂よりなる第１の犠牲酸化膜４を形成する。
その後に、第１の犠牲酸化膜４を通してシリコン基板１
に燐、砒素などのｎ型不純物をイオン注入する。そし
て、不純物が注入された領域のシリコン基板１を加熱し
て活性化することにより、ゲート電極３Ｇの両側にＬＤ
Ｄ構造の低濃度の不純物拡散層５ｓ、５ｄを形成する。

【００２６】その後に、フッ酸によって第１の犠牲酸化
膜４をシリコン基板１から除去した後に、図４(a) に示
すように、ゲート電極３Ｇとシリコン基板１の上に二酸
化シリコン（SiO₂）膜６をＣＶＤ法により２００ｎｍ以
下、好ましくは１０〜２００ｎｍの厚さに形成する。次
に、図６に示すようなＲＴＡ(rapid thermal aneallin
g) 装置のチャンバ２０内のサセプタ２１上にシリコン
基板１を載置した状態で、ガス供給口２２を通してチャ
ンバ２０内に一酸化窒素（ＮＯ）ガスを導入する。これ
により、一酸化窒素をSiO₂膜６に透過させる。

【００２７】この結果、図４(b) に示すように、ゲート
酸化膜２の両側部とシリコン基板３の界面と、ゲート酸
化膜２の両側部とゲート電極３Ｇの界面と、ゲート電極
３ＧとSiO₂膜６の界面にはそれぞれ窒素濃度分布のピー
クが現れて、それらの界面には酸窒化シリコン膜７，
８，９が形成される。そのように、酸窒化シリコン膜７
〜９の形成条件としては、チャンバ２０内の圧力を例え
ば数Torr〜２００Torrに設定するとともに、チャンバ２
０の上の赤外線ランプ２３によってシリコン基板１を７
００〜９００℃の温度で数十分間、加熱する。基板温度
をそれよりも下げたい場合には、赤外線ランプ加熱の代
わりに紫外線照射を用いてもよい。

【００２８】なお、図６に示すＲＴＡ装置において符号
２４はガス排気口を示している。次に、シリコン基板１
をＲＴＡ装置から取り出した後に、図５(a) に示すよう
に、SiO₂膜６を反応性イオンエッチング（ＲＩＥ）法に
より略垂直方向にエッチングすることにより、そのSiO₂
膜６をゲート電極３Ｇの両側に残し、これを絶縁性のサ
イドウォール６ｓとして使用する。

【００２９】その後に、図５(b) に示すように、サイド
ウォール６ｓに覆われない低濃度の不純物拡散層５ｓ、
５ｄの表面を熱酸化して膜厚３ｎｍの第２の犠牲酸化膜
１０を形成する。第２の犠牲酸化膜１０を形成する際に
はサイドウォール６ｓは酸素雰囲気に曝されるが、ゲー
ト酸化膜２の両側部への酸素の供給はサイドウォール６
ｓによって抑制されるために、その両側部で酸窒化シリ
コン膜７が消失することはなくなる。なお、サイドウォ
ール６ｓとシリコン基板１の間の酸窒化シリコン膜７の
部分に存在する酸窒化シリコン膜７は消失し易くなる
が、特に問題は生じない。

【００３０】そのような第２の犠牲酸化膜１０を形成し
た後に、ゲート電極３Ｇとサイドウォール６ｓをマスク
に使用して、ｎ型の不純物をシリコン基板１に注入し、
これを活性化することにより、ゲート電極３Ｇの両側に
ＬＤＤ構造の高濃度の不純物拡散層１１ｓ、１１ｄを形
成する。ゲート電極３Ｇの一方の低濃度の不純物拡散層
５ｓと高濃度の不純物拡散層１１ｓによってソース領域
１２ｓが構成され、他方の低濃度の不純物拡散層５ｄと
高濃度の不純物拡散層１１ｄによってドレイン領域１２
ｄが構成される。

【００３１】なお、ゲート酸化膜２の両側部には酸窒化
シリコン膜７が存在することにより、第２の犠牲酸化膜
１０を形成する際にゲート酸化膜２の側方で酸化が進み
にくくなり、その部分での酸化膜の膜厚が増加すること
が抑制される。次にに、特に図示しないが、フッ酸を用
いて第２の犠牲酸化膜１０を除去した後に、サリサイド
構造の形成、層間絶縁膜の形成、コンタクトホールの形
成、配線の形成などの工程に移ることになる。

【００３２】以上述べたように、ゲート電極３Ｇを覆う
SiO₂膜６を通ったＮＯによりゲート酸化膜２の両側部を
窒化した後に、そのSiO₂膜６を垂直方向にエッチングし
てゲート電極３Ｇの側部にサイドウォール６ｓとして残
すようにした。そのようなＮＯガスの使用により、ゲー
ト酸化膜２の両側を酸窒化する際に水素を取り込む心配
が無くなり、しかも、N₂O 酸窒化処理で必要になるNO生
成熱反応を要しないために比較的低温でゲート絶縁膜２
の両側部を酸窒化でき、窒素分布の均一性が良くなる。

【００３３】しかも、シリコン基板１の表面を熱酸化す
る際に、酸窒化シリコン膜７，８への供給がサイドウォ
ール６ｓによって防止されることになり、酸窒化シリコ
ン膜７，８に酸素が供給されて再酸化され難くなる。と
ころで、サイドウォール６ｓとなるSiO₂膜６に一酸化窒
素（ＮＯ）を透過させるための膜厚の最適値を求めるた
めに、図７(a) に示すようにシリコン基板３０の上にSi
O₂膜３１を形成し、そのSiO₂膜３１の上からＮＯを供給
し、これによってシリコン基板３０・SiO₂膜３１間の窒
素濃度とSiO₂膜３１の膜厚ｔとの関係を調べたところ、
図７(b) に示すような結果が得られた。

【００３４】即ち、図２に示すように、SiO₂膜３１の膜
厚を１００〜２００ｎｍと厚くしてNOガス雰囲気中でSi
O₂６をアニールしてもシリコン基板３１とSiO₂膜３２の
間の界面に十分な窒素が存在することがわかった。従っ
て、サイドウォール６ｓの形成に用いられるSiO₂膜６の
外から一酸化窒素を供給してアニールしても、SiO₂膜６
の下に存在するゲート電極３Ｇに接する側のSiO 膜の底
面や、シリコン基板１に接する側のゲート酸化膜２の底
面が窒化されることになる。

【００３５】次に、上記した工程によって形成されたｎ
ＭＯＳトランジスタについて、ホットエレクトロン耐性
による素子の寿命と基板のチャネル領域の電流密度との
関係を調べたところ、図８の実線で示すような結果が得
られた。ここで、電流密度はソース・ドレイン間の電流
Ｉ_subをゲート幅Ｗで割った値である。そのゲート幅Ｗ
は、ゲート電極の長手方向の長さＷを示している。

【００３６】また、ＮＯ処理が施されていない酸窒化シ
リコンからゲート絶縁膜を形成してなるｎＭＯＳトラン
ジスタと、ＮＯ処理が施されていない酸化シリコンのみ
からゲート絶縁膜を形成したｎＭＯＳトランジスタのそ
れぞれについても、ホットエレクトロン耐性による素子
の寿命とチャネル領域の電流密度との関係を調べたとこ
ろ、図８の太い破線と細い破線で示すような結果が得ら
れた。

【００３７】図８に示した３つの特性線を比べると、ゲ
ート長が０．１８μｍであっても、ゲート電極を覆うサ
イドウォール形成用のSiO₂膜を通してゲート酸化膜の両
側部を窒化したｎＭＯＳトランジスタの方がその他の２
つのｎＭＯＳトランジスタよりも寿命が長くなることが
わかった。なお、図８に示す実験に使用したｎＭＯＳト
ランジスタのゲート長は０．１８μｍであり、ゲート絶
縁膜の膜厚は４ｎｍでとした。また、ホットエレクトロ
ン耐性による素子の寿命は、ＭＯＳトランジスタのドレ
イン電流が飽和値に達した時点からさらに１０％低下す
る時点までの時間と定義した。

【００３８】次に、サイドウォール形成用のSiO₂膜を透
過したＮＯガスを用いてアニールされたゲート酸化膜を
有するｎＭＯＳトランジスタとそのようなアニールを施
さなかったゲート酸化膜を有するｎＭＯＳトランジスタ
の閾値電圧・電流特性とを比較したところ、図９に示す
ようにそれらの２つの特性はほとんど同じになった。こ
のことから、サイドウォール形成用のSiO₂膜の上からＮ
Ｏガスを供給してゲート酸化膜の両側部をアニールして
も、ＭＯＳトランジスタとしての動作特性は損なわれる
ことはないことがわかった。

【００３９】ところで、上記した工程では、ｎＭＯＳト
ランジスタの形成工程について述べたが、ｐＭＯＳトラ
ンジスタの形成においても同様にゲート酸化膜にＮＯア
ニールを施してもよい。即ち、ｎ型のシリコン基板１を
使用し、そこに形成されるソース１２ｓ、ドレイン１２
ｄをｐ型とする場合でも、サイドウォール用のSiO₂膜を
形成した後にＮＯアニールによりゲート酸化膜の両側部
を窒化しても良い。

【００４０】本発明を用いて形成したｐＭＯＳトランジ
スタと従来の方法によって形成したｐＭＯＳトランジス
タについて、基板電流密度と寿命の関係を調べたとこ
ろ、図１０に示すような結果が得られた。図１０におい
て、実線は本願発明を用いて形成したｐＭＯＳトランジ
スタの特性であり、太い破線はシリコン酸化膜のみから
なるゲート絶縁膜を備えたｐＭＯＳトランジスタの特性
であり、細い破線はＮＯアニール処理を経ずに形成され
た酸窒化膜からなるゲート絶縁膜を有するｐＭＯＳトラ
ンジスタの特性である。

【００４１】図１０からも、ゲート酸化膜の両側部にＮ
Ｏアニール処理を施した方が寿命が長くなることがわか
る。また、サイドウォール形成用のSiO₂膜の上からＮＯ
ガスを供給した状態でアニールされたゲート酸化膜を有
するｐＭＯＳトランジスタとそのようなアニールを施さ
なかったゲート酸化膜を有するｐＭＯＳトランジスタの
それぞれの閾値電圧・電流特性とを比較したところ、図
１１に示すように、それらの２つの特性はほとんど同じ
になった。即ち、サイドウォール形成用のSiO₂膜の上か
らＮＯガスを供給した状態でゲート酸化膜の両側部をア
ニールしても、ＭＯＳトランジスタとしての動作特性は
損なわれなかった。

【００４２】なお、図９、図１１に示す特性を得るため
の実験においては、チャネル長Ｌを０．１６〜０．３０
μｍとした複数のｎＭＯＳトランジスタ又は複数のｐＭ
ＯＳトランジスタを用いた。（第２の実施の形態）上記した本発明の第１の実施の形
態においては、サイドウォール６ｓを形成する前にSiO₂
膜６の上からＮＯガスを供給することにより、ゲート酸
化膜２の両側部をＮＯアニールした。しかし、ＮＯアニ
ールは、次に説明するように、サイドウォール６ｓを形
成した後に行っても良い。

【００４３】まず、図４(a) と同様に、ゲート電極３Ｇ
と低濃度の不純物拡散層５ｓ、５ｄをSiO₂膜６で覆った
後に、図１２(a) に示すように、SiO₂膜６を反応性イオ
ンエッチング法を使用して異方性エッチングしてゲート
電極３Ｇの側部に残し、これをサイドウォール６ｓとす
る。この後に、図６に示したＲＴＡ装置を用いてサイド
ウォール６ｓの外側からＮＯガスを供給すると、図１２
(b) に示すように、ゲート酸化膜２の両側部とシリコン
基板３の間の界面と、ゲート酸化膜２の両側部とゲート
電極３Ｇの間の界面と、ゲート電極３ＧとSiO₂膜６の間
の界面にはそれぞれ窒素のピークが現れて、それらの界
面には酸窒化シリコン膜７，８，９が形成される。

【００４４】その後に、図５(b) に示すような第２の犠
牲酸化膜１０、不純物拡散層１１ｓ、１１ｄの形成工程
に移ることになる。このような工程によっても、第１の
実施形態と同様に、サイドウォール６ｓががゲート酸化
膜２の両側部の再酸化を防止することになる。そして、
ゲート絶縁膜２の両側部の酸窒化シリコン膜７によりホ
ットエレクトロン耐性が確実に高まる。

【００４５】サイドウォール６ｓを形成した後にゲート
酸化膜２の両側部をＮＯ雰囲気でアニールする工程を経
て形成されたｎＭＯＳトランジスタと、サイドウォール
を形成する前にゲート酸化膜の両側をＮＯ雰囲気でアニ
ールする工程を経て形成されたｎＭＯＳトランジスタ
と、ゲート酸化膜をＮＯ雰囲気でアニールする工程を経
ずに形成されたｎＭＯＳトランジスタのそれぞれについ
て基板電流密度とホットエレクトロンに対する寿命の関
係について測定した結果、図１３のような特性が得られ
た。

【００４６】図１３によれば、サイドウォールを形成し
た後にゲート酸化膜をＮＯ雰囲気でアニールすること
が、寿命を長くするために最も効果的であることがわか
る。なお、図１３の結果を得るための実験に用いられた
ｎＭＯＳトランジスタではゲート酸化膜の膜厚Ｄoxを４
ｎｍとし、ゲート長Ｌを０．１８μｍ、ゲート幅Ｗを４
μｍとした。（その他の実施の形態）上記した実施形態では、ＮＯガ
スを用いてゲート酸化膜の一部を窒化するための装置と
して枚葉処理のためのＲＴＡ装置を用いたが、その他に
図１４に示すようなバッチ処理を行う縦型の装置を用い
てもよい。

【００４７】その装置は、図１４に示すように、ベルジ
ャ４０内に内管４１を収納した構造を有している。その
ベルジャ４０の下部にはガス導入管４２が接続され、ま
た、内管４１の上部にはガス通孔４３が設けられ、その
下部には排気管４４が接続されている。さらに、ベルジ
ャ４０の外側にはベルジャ４０内を加熱するためのヒー
タ４５が配置されている。

【００４８】そのような装置において、図４(b) 、図１
２(b) に示すようなＮＯアニール処理の際に、複数枚の
シリコン基板１を収納したウェハホルダー４６を下側か
ら内管４６の中に挿入するそして、ベルジャ４０内を常
圧に設定してＮＯガスをガス導入管４２からベルジャ４
０内に導入すると、そのＮＯガスは内管４１の上部のガ
ス通孔４３を通って各シリコン基板１の上から下に沿っ
て流された後、ガス排気管４４を通って外部に排出され
る。この場合、ヒータ４５によって基板温度を７００〜
９００℃に加熱する。

【００４９】そのような装置のベルジャ４０内を常圧に
すると、ＮＯアニール処理時間が短くなってスループッ
トが向上する。また、図１５に示すように、排気管４４
に排気ポンプ４７を接続することによりベルジャ４０内
を数Torr〜２００Torrの範囲内で減圧してもよく、これ
により各シリコン基板１上でＮＯ供給がより均一にな
る。

【００５０】さらに、図１６に示すように、ガス導入管
４２に加圧器４８を接続してベルジャ４０内を大気圧よ
りも高くすることにより、ＮＯ処理時間の短縮化が図れ
る。この場合、ベルジャ４０全体を加圧室４９に入れて
ベルジャ４０を保護するようにしてもよい。なお、図１
４〜図１５に示す装置において、ガス導入口４２からＮ
Ｏガスをベルジャ４０内に導入する際に、そのベルジャ
４０内に同時にアルゴン、ネオンなどの希ガスを導入し
ても良い。

【００５１】上記した装置は、シリコン基板１を加熱す
る構造を有するアニール装置を用いているが、低温処理
でゲート絶縁膜の両側部を窒化したい場合には、シリコ
ン基板１をＮＯ雰囲気に置いた状態でSiO₂膜又はサイド
ウォール６ｓに紫外線を照射してもよい。なお、上記し
たＭＯＳトランジスタのサイドウォールを構成する絶縁
膜として二酸化シリコンを用いたが、窒化シリコンを使
用しても良い。これによれば、窒化シリコン膜のに一酸
化窒素を透過させてゲート酸化膜の両側部を窒化するよ
うにしてもよい。

【００５２】

【発明の効果】以上述べたように本発明によれば、ゲー
ト電極と半導体基板を絶縁膜で覆った後、又はその絶縁
膜をエッチングしてゲート電極の側部にサイドウォール
として残した後に、半導体基板を一酸化窒素雰囲気中に
置き、絶縁膜又はサイドウォールを透過した一酸化窒素
によってゲート電極と半導体基板の間のゲート酸化膜の
両側部を窒化して酸窒化膜を形成するようにしたので、
このような方法によれば、サイドウォールを形成した後
の犠牲酸化膜形成工程において酸素がゲート酸化膜両側
部の酸窒化膜に浸透することをサイドウォールによって
妨げて、酸窒化膜の再酸化を防止することができ、ホッ
トキャリア耐性を高くすることが可能になる。

【図面の簡単な説明】

【図１】図１(a),(b) は、従来技術に係るＭＯＳトラン
ジスタの製造工程を示す断面図である。

【図２】図２は、図１(b) に示すＭＯＳトランジスタの
ゲート長の違いによるホットキャリア耐性の寿命を示す
図である。

【図３】図３(a) 〜(c) は、本発明の第１実施形態に係
る半導体装置の製造工程を示す断面図（その１）であ
る。

【図４】図４(a),(b) は、本発明の第１実施形態に係る
半導体装置の製造工程を示す断面図（その２）である。

【図５】図５(a) 〜(c) は、本発明の第１実施形態に係
る半導体装置の製造工程を示す断面図（その３）であ
る。

【図６】図６は、本発明の実施形態で使用されるＮＯア
ニール用装置の第１例を示す構成図である。

【図７】図７(a),(b) は、本発明の半導体装置の製造に
用いられるサイドウォールを形成するためのSiO2膜の膜
厚とSiO2-Si 界面の窒素濃度との関係を示す図である。

【図８】図８は、本発明によって形成されたｎＭＯＳト
ランジスタと従来のｎＭＯＳトランジスタの寿命と電流
密度の関係を示す図である。

【図９】図９は、本発明によって形成されｎＭＯＳトラ
ンジスタと従来のｎＭＯＳトランジスタの閾値電圧・電
流特性図である。

【図１０】図１０は、本発明によって形成されたｐＭＯ
Ｓトランジスタと従来のｐＭＯＳトランジスタの寿命と
電流密度の関係を示す図である。

【図１１】図１１は、本発明によって形成されｐＭＯＳ
トランジスタと従来のｐＭＯＳトランジスタの閾値電圧
・電流特性図である。

【図１２】図１２(a),(b) は、本発明の第２実施形態に
係る半導体装置の製造工程を示す断面図である。

【図１３】図１３は、本発明の第２実施形態により形成
されたｎＭＯＳトランジスタと従来のｎＭＯＳトランジ
スタの寿命と基板電流密度の関係を示す図である。

【図１４】図１４は、本発明の実施形態で使用されるＮ
Ｏアニール用装置の第２例を示す構成図である。

【図１５】図１５は、本発明の実施形態で使用されるＮ
Ｏアニール用装置の第３例を示す構成図である。

【図１６】図１６は、本発明の実施形態で使用されるＮ
Ｏアニール用装置の第４例を示す構成図である。

【符号の説明】

１…シリコン基板（半導体基板）、２…ゲート酸化膜、
３…多結晶シリコン膜、３Ｇ…ゲート電極、４…第１の
犠牲酸化膜、５ｓ、５ｄ…低濃度の不純物拡散層、６…
SiO2膜（サイドウォール用絶縁膜）、７〜９…酸窒化シ
リコン膜、１０…第２の犠牲酸化膜、１１ｓ、１１ｄ…
高濃度の不純物拡散層、１２ｓ…ソース領域、１２ｄ…
ドレイン領域。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/318 Ｈ０１Ｌ 21/469 21/469 21/26 Ｆ 29/78 ３０１Ｆ (72)発明者大久保聡神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者入野清神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者杉崎太郎神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 5F040 DA10 DA13 DA17 DA19 DB03 DC01 EC07 ED07 EF02 FA04 FA05 FA07 FA10 FB02 FC00 FC21 5F045 AA20 AB34 AD11 AD12 AD13 AE01 AE29 AE30 AF07 AF08 BB16 CA05 DC52 DC64 DP01 DP02 DP03 DP19 DQ10 EK05 EK06 EK11 EK12 5F058 BA20 BD02 BD03 BD04 BD15 BF51 BF52 BF55 BF58 BF59 BF60 BF67 BF78 BJ01

Claims

【特許請求の範囲】

【請求項１】半導体基板の上にゲート酸化膜を形成する
工程と、前記ゲート酸化膜の上にゲート電極を形成する工程と、前記ゲート電極をマスクに使用して前記ゲート電極の両
側方の前記半導体基板に第１の不純物拡散層を形成する
工程と、前記ゲート電極と前記半導体基板を覆う絶縁膜を形成す
る工程と、前記絶縁膜をエッチングして前記ゲート電極の側部にサ
イドウォールとして残す工程と、前記絶縁膜をエッチングする前又はサイドウォールを形
成した後において、前記絶縁膜又は前記サイドウォール
を一酸化窒素雰囲気中に曝すことにより、前記ゲート酸
化膜の両側部を窒化して酸窒化膜を形成する工程とを有
する半導体装置の製造方法。
【請求項２】前記サイドウォールを形成し、且つ前記ゲ
ート酸化膜の両側部に前記酸窒化膜を形成した後に、前記第１の不純物拡散層の上に犠牲酸化膜を形成する工
程と、前記ゲート電極と前記サイドウォールをマスクに使用
し、前記犠牲酸化膜を透過させて前記半導体基板に不純
物を導入して第２の不純物拡散層を形成する工程とをさ
らに有することを特徴とする請求項１に記載の半導体装
置の製造方法。
【請求項３】前記絶縁膜は、酸化シリコン又は窒化シリ
コンから構成されることを特徴とする請求項１に記載の
半導体装置の製造方法。
【請求項４】前記絶縁膜は、２００ｎｍよりも薄いこと
を特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】前記一酸化窒素雰囲気中に前記絶縁膜又は
前記サイドウォールを曝す際に、前記半導体基板の温度
を７００〜９００℃に加熱することを特徴とする請求項
１に記載の半導体装置の製造方法。
【請求項６】前記一酸化窒素雰囲気中に前記絶縁膜又は
前記サイドウォールを曝す際に、前記絶縁膜又は前記サ
イドウォールに紫外線を照射することを特徴とする請求
項１に記載の半導体装置の製造方法。