JP4125952B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4125952B2 JP4125952B2 JP2002380090A JP2002380090A JP4125952B2 JP 4125952 B2 JP4125952 B2 JP 4125952B2 JP 2002380090 A JP2002380090 A JP 2002380090A JP 2002380090 A JP2002380090 A JP 2002380090A JP 4125952 B2 JP4125952 B2 JP 4125952B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- temperature
- deuterium
- oxide film
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ゲート絶縁膜を有するＭＯＳ（Metal Oxide Semiconductor）構造におけるシリコン酸化膜（ＳｉＯ２）のような絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置に用いられる絶縁膜に対しては、高い信頼性が要求される。例えば、電気的な書きこみおよび消去が可能な不揮発性半導体メモリ（ＥＥＰＲＯＭ：Electrically Erasable Programmable Read-Only Memory）に代表されるような、ゲート絶縁膜がトンネル絶縁膜として利用される素子では、書き込みおよび消去の際に、１０ＭＶ／ｃｍを上回る高い電界がゲート酸化膜に印加される。また、論理演算素子のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）に用いられるゲート絶縁膜では、性能を維持するために、微細化するほど高い電界が印加されるようになる。
【０００３】
このようなゲート絶縁膜は、高い電界が印加され、この電界から高いエネルギーを得た電子が通過するために、高い信頼性が要求される。例えば、電気的ストレスを印加した時にゲート絶縁膜中に欠陥が生じる問題がある。この欠陥は、「ストレス誘起リーク電流（ＳＩＬＣ：Stress-Induced Leakage Current）」と呼ばれる低電界リーク電流や絶縁破壊を引き起こす種となるために、この欠陥生成をいかにして低減させるかが、ゲート絶縁膜を有する半導体装置の信頼性を左右する。
【０００４】
このような欠陥が生じるメカニズムは、膜中に存在する水素原子が深い関係にあると指摘されている。このため、従来、ゲート絶縁膜中の水素（軽水素：Ｈ）を、その同位体である重水素（Ｄ）や三重水素（Ｔ）に置換することにより、欠陥の発生を低減する技術が提案されている。
【０００５】
例えば、重水素ガスおよび酸素ガスを酸化炉内で燃焼させ、形成した重水（Ｄ２Ｏ）ガスをシリコン基板表面の酸化に使用する方法（重水素燃焼酸化）が、開示されている（例えば、非特許文献１）。
【０００６】
また、重水（Ｄ２Ｏ）を含むガスを原料としてシリコンシリコンを熱酸化させることによりゲート酸化膜を形成する技術が開示されている（例えば、特許文献１）。
【０００７】
非特許文献１によると、重水素燃焼酸化で形成されるゲート酸化膜は、軽水素の燃焼酸化で形成後に重水素ガスアニールした酸化膜に対し、ストレス誘起リーク電流が低減する。また、重水素燃焼酸化で形成される酸化膜は重水素ガスアニールした酸化膜に対し、膜中重水素濃度が低下するものの、重水素原子を含有するガス分子の脱離温度が高い。この結果から、重水素燃焼酸化によるゲート酸化膜の電気特性向上の原因として、膜中の重水素原子の結合エネルギーの向上が指摘されている。
【０００８】
なお、本発明者は、重水（Ｄ２Ｏ）ガスに重水素ガスを添加した酸化雰囲気をシリコン基板の酸化に用いた公知例をこれまでに知らない。
【０００９】
【非特許文献１】
Y. Mitani, H. Satake, H. Itoh, and A. Toriumi, IEEE International Electron Devices Meeting 2000, pp.343-346, 2000
【特許文献１】
特開平１０−１２６０９号公報
【００１０】
【発明が解決しようとする課題】
しかし、非特許文献１に開示された方法でも、今後必要とされるゲート絶縁膜の電気特性のスペックを満たすには不充分である。その原因として、酸化膜中の重水素濃度が低いこと、および重水素原子の結合エネルギーが不充分であることが考えられる。
【００１１】
また、特許文献１に開示された方法によれば、ゲート酸化膜中に注入された弟子によるシリコン原子のダングリングボンドの生成を抑制でき、絶縁破壊耐性が高く、ストレスリーク電流が抑制された薄いゲート酸化膜を得ることができる。
【００１２】
しかし、半導体装置に対する集積度や性能の要求レベルが高まるにつれ、ゲート酸化膜などの絶縁膜についてもさらなる品質の向上が必要とされつつある。
【００１３】
上記のように、従来用いられてきた重水素燃焼酸化によって形成されたゲート酸化膜では、膜中の重水素原子濃度が低く、また重水素原子の結合エネルギーも不充分なため、将来の微細デバイスのゲート絶縁膜に求められる電気特性を達成できないという問題があった。
【００１４】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、結合エネルギーの高い重水素原子を膜中に高濃度に導入することにより、ゲート酸化膜などの絶縁膜の電気特性を向上させた半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の半導体装置の製造方法は、酸化雰囲気において半導体の表面を酸化する工程を備えた半導体装置の製造方法であって、
前記酸化雰囲気は、重水素原子からなるガス分子と、重水素原子と酸素原子とを含むガス分子と、酸素原子からなるガス分子と、を含み、
前記重水素原子からなるガス分子の濃度は、前記重水素原子と酸素原子とを含むガス分子に対して０．０１分子パーセント以上であることを特徴とする。
【００１６】
上記構成によれば、結合エネルギーの高い重水素原子を膜中に高濃度に導入することにより、ゲート酸化膜などの絶縁膜の電気特性を向上させた半導体装置を製造することができる。
【００１７】
ここで、前記重水素原子からなるガス分子の濃度は、前記酸素原子からなるガス分子に対して２４分子パーセント以下であるものとすることができる。
【００１８】
また、前記重水素原子と酸素原子とを含むガス分子は、重水（Ｄ２Ｏ）及び過酸化重水素（Ｄ２Ｏ２）の少なくともいずれかであるものとすることができる。
【００１９】
また、前記酸化する工程の前に、半導体を昇温する昇温工程と、前記酸化する工程の後に、前記半導体を降温する降温工程と、をさらに備え、前記昇温工程における昇温速度と、前記降温工程における降温速度は、いずれも毎秒７０℃以下であることを特徴とする。
【００２０】
上記構成によっても、結合エネルギーの高い重水素原子を膜中に高濃度に導入することにより、ゲート酸化膜などの絶縁膜の電気特性を向上させた半導体装置を製造することができる。
【００２１】
ここで、前記昇温工程における雰囲気は、酸素原子を含むガス分子を０．０１分子パーセント以上含有するものとすることができる。
【００２２】
また、前記昇温工程における前記雰囲気が含有する前記酸素原子を含むガス分子は、Ｏ２、Ｏ３、ＮＯ、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏ、Ｈ２Ｏ２、Ｄ２Ｏ及びＤ２Ｏ２よりなる群から選択された少なくともいずれかであるものとすることができる。
【００２７】
【発明の実施の形態】
本発明においては、重水（Ｄ２Ｏ）ガス酸化雰囲気中に重水素ガス（Ｄ２）を共存させ、酸化雰囲気中における酸化膜中のＤ２濃度を高めることにより、Ｄ２Ｏの酸化反応により酸化膜中に供給されるＤまたはＤ２の酸化膜からの脱離を抑制する。
【００２８】
また、重水素原子および酸素原子を有するガス分子を用いる酸化前の昇温工程において、所定値以下の昇温速度で酸化性雰囲気に晒しながら昇温することにより、酸化膜の形成および構造変化が進行し、半導体基板表面に、重水素原子が安定な状態になる酸化反応を開始しやすい構造の酸化膜が用意される。
【００２９】
さらに、酸化後の降温工程において、所定値以下の降温速度で降温することにより、酸化膜の構造が変化し、酸化膜中の重水素原子が結合エネルギーの高い状態で安定する。これらの結果、結合エネルギーが高く安定な状態の重水素原子が高濃度に存在する酸化膜が形成されるので、酸化膜のストレス誘起リーク電流が抑制され、この酸化膜をゲート絶縁膜に用いるデバイスの電気特性が向上する。
【００３０】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
【００３１】
（第１の実施形態）
図１は、本発明において用いることができるシリコン酸化膜の製造装置を表す模式図である。シリコン基板１０１は、筐体２０１内に設置され、ヒーター２０２により加熱される。但し、赤外線ランプなどによる輻射加熱を用いてもよい。
【００３２】
そして、ガス供給配管２１９〜２２１のいずれかから酸化用のガスを供給することにより、シリコン基板１０１の表面の酸化を行うことができる。この際に、配管２１９および２２０を使用し、筐体２０１内で複数のガスを混合することもできる。また、配管２２１（２２１Ａ、２２１Ｂ）を使用し、配管２１９と２２０との混合ガスの下流において、さらにガスを混合することが可能である。なお図面の簡略化のため、マスフローコントローラやガスボンベ等は省略した。
【００３３】
本発明においては、例えば、配管２１９から酸素ガス（Ｏ２）を供給し、また配管２２０から重水素ガス（Ｄ２）を供給し、これらの配管の出口付近で重水素ガスと酸素ガスとを混合し、水素燃焼反応により重水ガス（Ｄ２Ｏ）を発生させる。形成した重水ガスに対し、さらに下流側で且つ基板１０１よりも上流側に配置された配管２２１から重水素ガスを供給し、重水ガスと重水素ガスとの混合ガスを基板１０１に供給することができる。
【００３４】
重水ガスに対して重水素ガスを例えば０．１％と微量の割合で添加するには、配管２１９からの酸素ガスと配管２２０からの重水素ガスとを筐体２０１内で（１：２．００１）の割合で混合してもよい。しかし、この場合、水素爆発の懸念があり、また精密なガス流量制御は容易でない。すなわち、重水素ガスのガス流量を、その全体流量に対して３桁以上小さい微量のレベルで精密に制御する必要が生ずる。
【００３５】
このため、上述したように、重水ガスと重水素ガスとを混合する方法を用いるか、あるいは後に詳述するように、筐体外で発生させた重水ガスと水素ガスとを筐体内または筐体上流で混合する方法が好ましい。
【００３６】
なお、筐体内に均一に酸化用ガスを供給できるようにするため、例えば２２１Ａと２２１Ｂのように、複数のガス供給配管を並列に設けてもよい。
【００３７】
ガス種としては、図１の左端に例示したガスのいずれかをそのまま筐体２０１内に供給してもよいが、例えば重水発生装置２１１を使用してもよい。発生装置２１１は、ヒーター２１２により、必要に応じて所定の温度に加熱することができる。
【００３８】
重水の発生方法としては、例えば、バルブ２０９から酸素ガスを供給し、またバルブ２１０から重水素ガスを供給し、装置２１１内で重水素燃焼反応を進行させ、重水（Ｄ２Ｏ）ガスを発生させる方法を用いることができる。あるいは、装置２１１内に触媒を設置し、重水素ガスと酸素ガスとから触媒反応により重水ガスを形成することもできる。あるいは、装置２１１内に重水または過酸化重水素（Ｄ２Ｏ２）水を入れ、加熱により蒸発させるか、バルブ２１０からキャリアガスを導入してもよい。これらの方法により発生させた重水ガスをバルブ２１３経由で取り出し、配管２１９経由で筐体２０１内に供給する。
【００３９】
酸化用ガスは、単体では安定な状態のものを用いるが、酸化温度の低温化、酸化膜の電気特性の向上、あるいは酸化速度増加によるスループット向上のため、必要に応じてガスを励起して重水素ラジカル、あるいは酸素ラジカルといった活性種を発生させてもよい。この場合、例えば筐体やガス供給配管２１９〜２２１のいずれかの周囲に放電電極を取り付けてプラズマを形成するか、紫外線ランプやレーザー光から励起光を照射する。
【００４０】
酸化雰囲気中のガスは、排気口２２２を経由して排気される。筐体２０１内は減圧も可能である。
【００４１】
図２（ａ）及び（ｂ）は、図１の装置を用いたシリコン表面の酸化工程における本発明のプロセスシークエンスを例示したグラフ図である。
【００４２】
また、図３（ａ）及び（ｂ）は、比較例のプロセスシークエンスを表すグラフ図である。
【００４３】
図２及び図３のグラフ図において、上段には、シリコン基板の温度の時間に対する変化を表す。なお、昇温後または降温後において、基板温度を所定値で安定化させるための待機プロセスを入れてもよい。
【００４４】
また、グラフ図において、それぞれのガス名の右側の実線はそのガスを筐体２０１内に供給することを表し、ガス流量を数値で表した。なお、流量の単位（Ｌ／ｍｉｎ．：リットル毎分）は一部を除いて省略した。一方、それぞれガス名の右側の点線は、そのガスを供給しないことを表している。
【００４５】
本実施形態では本発明を適用した２通りの酸化方法を述べるので、それらを図２に示すように「本発明▲１▼」「本発明▲２▼」と表記する。また、２通りの比較例を図３において、「比較例▲１▼」「比較例▲２▼」と表す。
【００４６】
図４は、図２及び図３に表した４通りの酸化方法の特徴点をまとめた一覧表である。
【００４７】
本発明▲１▼においては、酸化雰囲気中の重水ガス（Ｄ２Ｏ）に重水素ガス（Ｄ２）を添加する。これに対して、本発明▲２▼と比較例▲１▼及び▲２▼では、酸化装置内で重水素ガスと酸素ガスとの燃焼反応を進行させており、酸素ガスの重水素ガスに対する比が反応比（１：２）より大きいので、原理的に、シリコン基板近傍の酸化雰囲気中に重水素ガスが残らない。
【００４８】
基板の昇降温速度については、炉を用いる本発明▲１▼及び▲２▼と比較例▲１▼は、高速昇降温（ＲＴＰ：Rapid Thermal Process）装置を用いる比較例▲２▼よりも遅い。
【００４９】
昇温時の酸化性ガスの添加については、本発明▲１▼及び▲２▼と比較例▲２▼では添加しているが、比較例▲１▼では添加していない。
【００５０】
本発明▲１▼及び▲２▼の特徴は、昇降温速度が遅く、昇温雰囲気中に酸素ガスを添加した点にある。また本発明▲１▼の固有の特徴は、酸化雰囲気中の重水ガス（Ｄ２Ｏ）に重水素ガス（Ｄ２）を添加したことである。
【００５１】
図１の装置および図２のプロセスシークエンスを用いた酸化膜の形成過程を含む本発明の概要を、ｎ型ＭＯＳトランジスタの形成プロセスを例に挙げて説明する。
【００５２】
図５及び図６は、本発明の実施の形態にかかるＭＯＳトランジスタの製造方法を表す工程断面図である。
【００５３】
まず、図５（ａ）に表したように、ｐ型シリコン基板１０１の表面に素子分離用の深い溝１１１を形成し、例えば液相ＣＶＤ法等のＣＶＤ法によりシリコン酸化膜１０２を埋め込む。
【００５４】
次に、図５（ｂ）に表したように、シリコン基板１０１表面を酸化してシリコン酸化膜１１２を形成する。酸化の前処理として、シリコン基板１０１の希釈フッ酸処理を行う。基板表面の汚染を効果的に除去するため、塩酸、過酸化水素水、オゾン水処理のような他の前処理を行ってもよい。
【００５５】
前処理が終了した基板１０１に対し、例えば図１に表した酸化装置を使用して、図２に表した４種の酸化方法でゲート酸化を行い、厚さ６ｎｍのシリコン酸化膜１０３を形成する。またここで、図３に表した比較例の酸化方法も別途実施してその結果を比較検討した。
【００５６】
本発明▲１▼の酸化方法では、まずバルブ２０５、２１６、および配管２２０経由で窒素ガスを筐体２０１内に供給する。同時に、バルブ２０３、２０７、２０８、２１４、２１５、および配管２１９経由で微量の酸素ガスを供給する。これらのガスを供給しながら、基板１０１を筐体２０１内に導入する。
【００５７】
次に、一時的にバルブ２１５を閉めて酸素ガスを遮断し、窒素ガスの流量も下げ、筐体２０１内を減圧に排気してパージする。
【００５８】
次に、再びバルブ２１５を開け、所定流量の酸素ガスおよび窒素ガスを供給しながら、ヒーター２０２を用い、所定の昇温速度で筐体２０１および基板１０１を昇温する。これと並行して、酸化時の使用に備えて重水発生装置２１１を起動しておく。まず、バルブ２０３、２０７、２０９経由で酸素ガス（Ｏ２）を供給する。
【００５９】
次に、バルブ２０４および２１０経由で、重水素ガス（Ｄ２）を供給する。ここで、重水素ガスの一時的な高濃度化による水素爆発を防止するため、まず酸素ガスを供給しその次に重水素ガスという供給順序が好ましい。重水発生装置２１１内においては、例えばヒーター２１２を用いて加熱し、重水素ガスおよび酸素ガスの燃焼反応から、重水ガス（Ｄ２Ｏ）を発生させる。形成したＤ２Ｏガスは、酸化に使用するまで、バルブ２２３経由で排気しておく。供給ガスの流量は、例えばＤ２が０．１Ｌ／ｍｉｎ、Ｏ２が０．７Ｌ／ｍｉｎとする。この場合、重水発生装置２１１から排出されるガスは、（２Ｄ２＋Ｏ２→２Ｄ２Ｏ）の反応により、Ｄ２Ｏガスが０．０５Ｌ／ｍｉｎ、Ｏ２が０．６５Ｌ／ｍｉｎとなる。
【００６０】
基板が酸化温度に到達後、筐体２０１への供給ガスをＤ２ＯおよびＤ２に切り替え、これらのガスの所定流量、所定圧力雰囲気に基板１０１を所定時間晒し、酸化を行う。酸化条件は、例えば８５０℃、９７ＫＰａ（７３０Ｔｏｒｒ）、５分間とする。
【００６１】
Ｄ２Ｏに関しては、例えば、まずバルブ２０８を閉めて酸素ガスの筐体２０１への供給を遮断する。次に、バルブ２２３を閉めて２１３を開け、重水製造装置内で発生させたＤ２Ｏガスを、バルブ２１３、２１４、２１５、および配管２１５経由で筐体２０１内に供給する。ここで用いるＤ２Ｏガス（０．０５Ｌ／ｍｉｎ）は、重水発生装置２１１に供給した原料ガスの中でＤ２と未反応で残ったＯ２（０．６５Ｌ／ｍｉｎ）との混合ガスである。
【００６２】
Ｄ２に関しては、例えばバルブ２０５、２１６、および配管２２０を経由するガスを、窒素ガスからＤ２に切り替える。Ｄ２流量は、例えばＤ２Ｏガスの０．１％の流量である０．００００５Ｌ／ｍｉｎとする。
【００６３】
所定の酸化時間終了後、筐体２０１への供給ガスを所定流量のＮ２に切り替え、所定の降温速度で筐体２０１と基板１０１を降温する。ガスの切り替えでは、例えば、バルブ２１４および２１５を閉める。また、バルブ２０５、２１６、および配管２２０を経由するガスを、Ｄ２からからＮ２に切り替える。
【００６４】
使用が終了した重水発生装置２１１は、ヒーター２１２を止め、安全な状態に冷却されるまで、例えばＮ２ガスで内部をパージしておく。Ｎ２ガスは、例えばバルブ２０３、２０７、２０９経由で供給し、バルブ２２３から排出する。
【００６５】
所定温度に降温後、基板を筐体２０１内から取り出して酸化工程を終了する。なお、図１の装置に、次工程で行うポリシリコンの低圧ＣＶＤができる機能を追加するか、あるいはＣＶＤ装置までウェハを大気に晒すことなく搬送できる装置を接続し、Ｓｉの酸化およびゲート電極層形成を連続して行えるようにしてもよい。
【００６６】
本発明▲２▼については、基板の導入およびパージまでの手順は、上述した本発明▲１▼と同様である。
【００６７】
所定の昇温速度における昇温では、低圧の酸素ガス雰囲気を用いる。圧力は例えば１３３Ｐａ（１Ｔｏｒｒ）とした。酸素ガスは、例えばバルブ２０３、２０７、２０８、２１４、２１５、および配管２１９経由で筐体２０１内に供給する。Ｎ２ガス供給で用いたバルブ２１６は閉め、上流側をＤ２ガスに置換しておく。
【００６８】
酸化温度到達後、酸素ガス流量を酸化用の所定値に設定し、その後バルブ２１６を開けて所定流量のＤ２ガスを供給する。Ｏ２とＤ２との燃焼反応を筐体２０１内で進行させ、生成するＤ２Ｏガス雰囲気に基板１０１を晒す。酸化条件は、例えば８５０℃、１３３Ｐａ（１Ｔｏｒｒ）、２４分とする。所定の酸化時間終了後、まずバルブ２１６を閉めてＤ２の供給を停止し、次にバルブ２１５を閉めてＯ２の供給を停止する。これらのガス供給・停止手順は、重水素ガスの一時的な高濃度化による水素爆発を防止するためである。
【００６９】
酸化終了後、本発明▲１▼と同様に降温して基板１０１を筐体２０１から取り出す。
【００７０】
一方、比較例▲１▼は、昇温時の雰囲気は窒素ガスであり、酸化性ガスは含まれていない。また、昇降温速度が本発明▲１▼及び▲２▼よりも低速である。酸化条件は、例えば、８５０℃、０．１ＭＰａ（７６０Ｔｏｒｒ）、４分とした。本発明▲２▼と同様に、Ｏ２とＤ２との燃焼反応を酸化炉内で進行させ、生成するＤ２Ｏガス雰囲気に基板を晒した。
【００７１】
比較例▲２▼では、高速昇降温装置によるＩＳＳＧ（In-Sutu Steam Generation）酸化を使用した。この酸化方法では、酸素ガスと重水素ガスとの爆発反応の中間体の活性種を酸化に利用するので、本発明▲２▼および比較例▲１▼と同様に、酸化雰囲気中に原理的に重水素ガスが存在しない。また、昇温開始前から、酸化性ガスの供給を開始している。酸化条件は、例えば、１０００℃、９３３Ｐａ（７Ｔｏｒｒ）、８０秒とした。
【００７２】
以上４種のゲート酸化終了後、図５（ｃ）に表したように、低圧ＣＶＤ法を用いて、６５０℃において砒素をドープしたポリシリコン膜１０４を基板全面に堆積した後、反応性イオンエッチング法を用いてポリシリコン膜１０４およびシリコン酸窒化膜１０３を連続的にエッチングして、所定形状のゲート電極部を形成する。
【００７３】
次に、図６（ａ）に表したように、加速電圧４０ｋｅＶ、ドーズ量２×１０１ ５ｃｍ−２の条件で、ゲート電極部をマスクとして基板表面に砒素イオンを注入して、高不純物濃度のソース領域１０５およびドレイン領域１０６を自己整合的に形成する。この後、低圧ＣＶＤ法を用いて、シリコン酸化膜１０７を基板全面に形成する。
【００７４】
次に、図６（ｂ）に表したように、ソース領域１０５、ゲート電極１０４、およびドレイン領域１０６に接続を取るためのコンタクトホールをシリコン酸化膜１０７に開孔する。最後に、基板全面にＡｌ膜を形成した後、このＡｌ膜をパターニングして、ソース電極１０８、ゲート電極配線１０９、ドレイン電極１１０を形成し、ｎ型ＭＯＳトランジスタが完成する。
【００７５】
上記具体例においてはｎ型ＭＯＳトランジスタの製造工程を例示したが、ｐ型ＭＯＳトランジスタの場合も導電型がｎ型とｐ型で入れ替わる点が異なるだけであり、基本的な製造工程は同一である。
【００７６】
図７は、本実施形態および比較例により形成されたゲート酸化膜のストレス誘起リーク電流を比較したグラフ図である。比較例▲１▼及び▲２▼に比べ、本発明▲１▼、本発明▲２▼の順にリーク電流が抑制され、電気特性が向上していることが分かる。なお、比較例▲２▼は、比較例▲１▼よりもリーク電流が増大した。
【００７７】
図８は、本実施形態及び比較例により形成されたゲート酸化膜の界面準位を比較したグラフ図である。比較例▲１▼及び▲２▼に比べ、本発明▲１▼、本発明▲２▼の順に界面準位が抑制され、電気特性が向上していることが分かる。なお、比較例▲２▼は比較例▲１▼よりは界面準位が抑制されている。
【００７８】
図７および図８に表した電気特性評価結果を、図９乃至図１４の物理分析結果と対比しながら説明する。
【００７９】
図９は、本実施形態で形成した酸化膜に対し、質量数３すなわちＨＤの昇温脱離分析（ＴＤＳ：Thermal Desorption Spectroscopy）を行った結果である。
【００８０】
また、図１０は、比較例の方法により形成した酸化膜に対して、質量数３すなわちＨＤのＴＤＳを行った結果である。
【００８１】
一方、図１１は、本実施形態で形成した酸化膜に対し、質量数４すなわちＤ２イオンのＴＤＳを行った結果である。
【００８２】
また、図１２は、比較例の方法により形成した酸化膜に対して、質量数４すなわちＤ２のＴＤＳを行った結果である。
【００８３】
図１０及び図１２から分かるように、比較例▲１▼では脱離温度の中心値は概ね７５０℃である。また、比較例▲２▼では低温の６００℃付近にピークがあり、比較例▲１▼よりＤの結合が弱くなっていることを示している。
【００８４】
これに対して、図９及び図１１から分かるように、本発明▲１▼及び▲２▼は比較例▲１▼及び▲２▼よりも脱離温度の中心値が高く、酸化膜中におけるＤ（重水素）の結合状態が安定化している。特に、本発明▲１▼は、本発明▲２▼よりもイオン強度が高く、安定な結合状態を有するＤが高濃度に存在することを示している。
【００８５】
図９乃至図１２におけるＤの脱離温度はＤの結合エネルギーを反映しており、脱離温度が高く結合エネルギーが高い方法ほど、ストレス電流を印加しても結合が切れにくくなる。Ｄの結合が安定するほど、図７に表したように、リーク電流が抑制される。なお、図７に表した本発明▲１▼と本発明▲２▼との相違は、図９及び図１１におけるＨＤ、Ｄ２イオン強度の相違と対応する。
【００８６】
図１３は、本実施形態で形成した酸化膜について、膜中Ｄ濃度を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）で分析した結果である。
【００８７】
また、図１４は、比較例の方法により形成した酸化膜について、膜中Ｄ濃度をＳＩＭＳで分析した結果である。
【００８８】
物理分析に使用した試料は、酸化方法によって膜厚が異なっているので、図１１３及び図１４では、試料間の比較をしやすいように、各酸化方法のデータを深さ方向にずらしてある。図１３及び図１４を見ると、膜中のＤ濃度は本発明▲１▼、本発明▲２▼、比較例▲１▼の順で高いことが分かる。一方、図８に表した界面準位の評価結果も、この順で抑制されている。
【００８９】
これらの結果から、膜中Ｄ濃度が高いほど、ゲート酸化膜／シリコン基板界面におけるＳｉ原子またはＯ原子の未結合手（ダングリングボンド）が終端されていると考えられる。なお、比較例▲２▼は、図１４において膜中Ｄ濃度が本発明▲２▼と同等であるが、図８に表したように界面準位は、比較例▲１▼よりは抑制されているものの本発明▲２▼よりも大きい。これは、図１０及び図１２の昇温脱離データを参照すると、比較例▲２▼では脱離温度が低く結合エネルギーの小さいＤが膜中に存在するためであると考えられる。
【００９０】
本発明▲１▼及び▲２▼によって、図９及び図１１に表したように酸化膜中の重水素原子の脱離温度が高くなった原因は、次のように考えられる。
【００９１】
図４から、本発明▲１▼及び▲２▼のように重水素原子の脱離温度が高くなるための条件は、昇降温速度が遅いこと、および昇温時の雰囲気に酸素ガスを添加することであると考えられる。昇降温速度が遅いだけ、あるいは昇温雰囲気に酸素を添加するだけでは、それぞれ比較例▲１▼あるいは比較例▲２▼のように、Ｄの脱離温度は低い。
【００９２】
そこで、本発明者はさらに、昇降温速度が与える影響について調べた。すなわち、図２に表した本発明▲２▼の方法において、酸化プロセスの前後の昇温速度と降温速度を種々に変化させてつつ、図５及び図６に関して前述したＭＯＳトランジスタを試作し、その特性を評価した。
【００９３】
図１５は、昇降温速度とトランジスタ酸化膜のストレス誘起リーク電流との関係を表すグラフ図である。
【００９４】
また、図１６は、昇降温速度とトランジスタ酸化膜の界面準位の関係を表すグラフ図である。
【００９５】
図１５及び図１６から、昇降温速度が毎秒７０℃を超えると、これらの特性が急激に劣化することが分かる。これは、本発明においては、酸化前の昇温工程において、低い昇温速度で酸化性雰囲気に晒しながら昇温することにより、酸化膜の形成および構造変化が進行し、半導体基板表面に、重水素原子が安定な状態になる酸化反応を開始しやすい構造の酸化膜が用意されるからであると考えられる。さらに、酸化後の降温工程において、所定値以下の降温速度で降温することにより、酸化膜の構造が変化し、酸化膜中の重水素原子が結合エネルギーの高い状態で安定するからであると考えられる。
【００９６】
従って、図１５及び図１６の結果から、酸化工程の前後の昇温速度と降温速度は、毎秒７０℃以下とすることが望ましいことが分かる。
【００９７】
一方、本発明▲１▼によって、図１３に表したように酸化膜中の重水素原子濃度が高くなった原因は、次のように考えられる。すなわち、Ｄ２Ｏガス雰囲気中にＤ２ガスを共存させ、酸化雰囲気中における酸化膜中のＤ２濃度を高めることにより、Ｄ２Ｏの酸化反応により酸化膜中に供給されるＤまたはＤ２の酸化膜からの脱離を抑制することができる。
【００９８】
以上、具体例を参照しつつ説明した本発明の方法について、その要点をまとめると以下の如くである。
【００９９】
まず、重水素原子を含んだガス分子と、酸素原子を含んだガス分子と、を用いて半導体層表面を酸化する工程を有する半導体製造工程において、酸化雰囲気における重水素ガス濃度は、酸化膜中からのＤまたはＤ２の脱離を抑制するための最低平衡濃度以上であり、且つ重水素ガスの爆発下限界以下の範囲とすることが望ましい。
【０１００】
具体的には、酸化雰囲気における重水素ガス濃度は、具体的には例えば、酸化雰囲気における重水素原子および酸素原子を有するガス分子濃度の０．０１％以上とし、酸化雰囲気中の全ガス分子濃度の２４％以下とすることが望ましい。
【０１０１】
また、酸化雰囲気における重水素原子および酸素原子を有するガス分子は、例えば重水（Ｄ２Ｏ）や過酸化重水素（Ｄ２Ｏ２）であることが望ましい。
【０１０２】
また、半導体基板の昇温工程、重水素原子を有するガス分子および酸素原子を有するガス分子を用いて半導体層表面を酸化する工程、および半導体基板の降温工程を有する半導体製造工程において、昇温雰囲気における酸化性ガス濃度は、８００℃以下の昇温雰囲気においてもシリコン表面の酸化が進行するような、所定値以上であることが望ましい。昇温工程における昇温速度は、昇温中に形成される酸化膜の構造変化が進行する時間を確保するため、毎秒７０℃以下であることが望ましい。さらに、降温工程における降温速度は、酸化工程で形成された重水素原子を含有する酸化膜の構造変化および安定化が進行する時間を確保するため、やはり毎秒７０℃以下であることが望ましい。
【０１０３】
昇温雰囲気に供給する不活性ガスは、例えばＮ２、Ａｒ、Ｈｅのいずれかを含有し、昇温雰囲気に添加する酸化性ガスは、例えばＯ２、Ｏ３、ＮＯ、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏ、Ｈ２Ｏ２、Ｄ２Ｏ、Ｄ２Ｏ２のいずれかを含有することが望ましい。
【０１０４】
以上説明したような特徴を含む本発明の方法によれば、半導体基板と、その半導体基板上に形成され酸素および重水素を含むゲート絶縁膜と、そのゲート絶縁膜上に形成されたゲート電極とを具備し、重水素原子濃度が所定値以上であってかつ重水素原子を有するガス分子の脱離温度の中心値が所定温度を上回るようなゲート絶縁膜を有する半導体装置が形成される。この半導体装置のゲート絶縁膜は、従来に対し重水素原子の結合が安定化しているので、電気特性が向上する。このゲート絶縁膜からの重水素原子を有するガス分子の脱離温度の中心値は、具体的には例えば、図９及び図１１を参照すると、７５０℃を上回る値となる。
【０１０５】
より望ましくは、このゲート絶縁膜においては、図１３を参照すると、膜中における重水素原子濃度は１×１０１９ｃｍ−３以上である。
【０１０６】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これら具体例に限定されない。
【０１０７】
例えば、図５及び図６においては、形成されるゲート酸化膜の単層をゲート絶縁膜に用いる場合を説明したが、本発明は、ゲート絶縁膜形成工程の一環として用いてもよい。例えば、本発明で形成した酸化膜を窒化するか、窒化膜あるいは酸窒化膜を本発明の方法で酸化し、ゲート酸窒化膜を形成してもよい。また、本発明を適用した酸化膜または酸窒化膜を、高誘電率（ｈｉｇｈ−ｋ）絶縁膜のシリコン基板界面側の下地膜に用いてもよい。また、ゲート酸化膜およびゲート電極形成後の後酸化、アニール、シンター等、重水素原子を含有するガス分子を使用する工程に用いてもよい。
【０１０８】
また、酸化ガス種、ガス混合比、ガス圧力、昇降温速度、処理温度、処理時間等のプロセス条件は、本実施形態で用いた以外の条件でもよい。
【０１０９】
さらに、酸化される下地としては、シリコン基板、アモルファスシリコン、シリコンエピ層などのシリコン層だけでなく、他の半導体層、例えばＳｉＧｅ、Ｇｅ、ＧａＡｓ、ＩｎＰなどでもよい。
【０１１０】
【発明の効果】
以上説明したように、本発明によれば、重水酸化雰囲気中に重水素ガスを添加し、酸化前後のシリコン基板の昇降温速度を低速にし、昇温雰囲気に酸化性ガスを添加することにより、ストレス誘起リーク電流や界面準位が低減され、電気特性に優れたシリコン酸化膜を形成できるようになる。
【０１１１】
その結果として、高性能で集積度が高い各種の半導体装置などを実現することが可能となり、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明において用いることができるシリコン酸化膜の製造装置を表す模式図である。
【図２】図１の装置を用いたシリコン表面の酸化工程における本発明のプロセスシークエンスを例示したグラフ図である。
【図３】比較例のプロセスシークエンスを表すグラフ図である。
【図４】図２及び図３に表した４通りの酸化方法の特徴点をまとめた一覧表である。
【図５】本発明の実施の形態にかかるＭＯＳトランジスタの製造方法を表す工程断面図である。
【図６】本発明の実施の形態にかかるＭＯＳトランジスタの製造方法を表す工程断面図である。
【図７】本実施形態および比較例により形成されたゲート酸化膜のストレス誘起リーク電流を比較したグラフ図である。
【図８】本実施形態及び比較例により形成されたゲート酸化膜の界面準位を比較したグラフ図である。
【図９】本実施形態で形成した酸化膜に対し、質量数３すなわちＨＤの昇温脱離分析（ＴＤＳ：Thermal Desorption Spectroscopy）を行った結果である。
【図１０】比較例の方法により形成した酸化膜に対して、質量数３すなわちＨＤのＴＤＳを行った結果である。
【図１１】本実施形態で形成した酸化膜に対し、質量数４すなわちＤ２イオンのＴＤＳを行った結果である。
【図１２】比較例の方法により形成した酸化膜に対して、質量数４すなわちＤ２のＴＤＳを行った結果である。
【図１３】本実施形態で形成した酸化膜について、膜中Ｄ濃度を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）で分析した結果である。
【図１４】比較例の方法により形成した酸化膜について、膜中Ｄ濃度をＳＩＭＳで分析した結果である。
【図１５】昇降温速度とトランジスタ酸化膜のストレス誘起リーク電流との関係を表すグラフ図である。
【図１６】昇降温速度とトランジスタ酸化膜の界面準位の関係を表すグラフ図である。
【符号の説明】
１０１ シリコン基板
１０２、１０３ シリコン酸化膜
１０３ シリコン酸窒化膜
１０４ ゲート電極
１０５ ソース領域
１０６ ドレイン領域
１０７ シリコン酸化膜
１０８ ソース電極
１０９ ゲート電極配線
１１０ ドレイン電極
１１１ 溝
１１２ シリコン酸化膜
２０１ 筐体
２０２ ヒーター
２０３〜２１０ バルブ
２１１ 重水発生装置
２１２ ヒーター
２１３〜２１５ バルブ
２１５ 配管
２１６ バルブ
２１９ 配管
２１９〜２２１ ガス供給配管
２２２ 排気口
２２３ バルブ
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ゲート絶縁膜を有するＭＯＳ（Metal Oxide Semiconductor）構造におけるシリコン酸化膜（ＳｉＯ２）のような絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置に用いられる絶縁膜に対しては、高い信頼性が要求される。例えば、電気的な書きこみおよび消去が可能な不揮発性半導体メモリ（ＥＥＰＲＯＭ：Electrically Erasable Programmable Read-Only Memory）に代表されるような、ゲート絶縁膜がトンネル絶縁膜として利用される素子では、書き込みおよび消去の際に、１０ＭＶ／ｃｍを上回る高い電界がゲート酸化膜に印加される。また、論理演算素子のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）に用いられるゲート絶縁膜では、性能を維持するために、微細化するほど高い電界が印加されるようになる。
【０００３】
このようなゲート絶縁膜は、高い電界が印加され、この電界から高いエネルギーを得た電子が通過するために、高い信頼性が要求される。例えば、電気的ストレスを印加した時にゲート絶縁膜中に欠陥が生じる問題がある。この欠陥は、「ストレス誘起リーク電流（ＳＩＬＣ：Stress-Induced Leakage Current）」と呼ばれる低電界リーク電流や絶縁破壊を引き起こす種となるために、この欠陥生成をいかにして低減させるかが、ゲート絶縁膜を有する半導体装置の信頼性を左右する。
【０００４】
このような欠陥が生じるメカニズムは、膜中に存在する水素原子が深い関係にあると指摘されている。このため、従来、ゲート絶縁膜中の水素（軽水素：Ｈ）を、その同位体である重水素（Ｄ）や三重水素（Ｔ）に置換することにより、欠陥の発生を低減する技術が提案されている。
【０００５】
例えば、重水素ガスおよび酸素ガスを酸化炉内で燃焼させ、形成した重水（Ｄ２Ｏ）ガスをシリコン基板表面の酸化に使用する方法（重水素燃焼酸化）が、開示されている（例えば、非特許文献１）。
【０００６】
また、重水（Ｄ２Ｏ）を含むガスを原料としてシリコンシリコンを熱酸化させることによりゲート酸化膜を形成する技術が開示されている（例えば、特許文献１）。
【０００７】
非特許文献１によると、重水素燃焼酸化で形成されるゲート酸化膜は、軽水素の燃焼酸化で形成後に重水素ガスアニールした酸化膜に対し、ストレス誘起リーク電流が低減する。また、重水素燃焼酸化で形成される酸化膜は重水素ガスアニールした酸化膜に対し、膜中重水素濃度が低下するものの、重水素原子を含有するガス分子の脱離温度が高い。この結果から、重水素燃焼酸化によるゲート酸化膜の電気特性向上の原因として、膜中の重水素原子の結合エネルギーの向上が指摘されている。
【０００８】
なお、本発明者は、重水（Ｄ２Ｏ）ガスに重水素ガスを添加した酸化雰囲気をシリコン基板の酸化に用いた公知例をこれまでに知らない。
【０００９】
【非特許文献１】
Y. Mitani, H. Satake, H. Itoh, and A. Toriumi, IEEE International Electron Devices Meeting 2000, pp.343-346, 2000
【特許文献１】
特開平１０−１２６０９号公報
【００１０】
【発明が解決しようとする課題】
しかし、非特許文献１に開示された方法でも、今後必要とされるゲート絶縁膜の電気特性のスペックを満たすには不充分である。その原因として、酸化膜中の重水素濃度が低いこと、および重水素原子の結合エネルギーが不充分であることが考えられる。
【００１１】
また、特許文献１に開示された方法によれば、ゲート酸化膜中に注入された弟子によるシリコン原子のダングリングボンドの生成を抑制でき、絶縁破壊耐性が高く、ストレスリーク電流が抑制された薄いゲート酸化膜を得ることができる。
【００１２】
しかし、半導体装置に対する集積度や性能の要求レベルが高まるにつれ、ゲート酸化膜などの絶縁膜についてもさらなる品質の向上が必要とされつつある。
【００１３】
上記のように、従来用いられてきた重水素燃焼酸化によって形成されたゲート酸化膜では、膜中の重水素原子濃度が低く、また重水素原子の結合エネルギーも不充分なため、将来の微細デバイスのゲート絶縁膜に求められる電気特性を達成できないという問題があった。
【００１４】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、結合エネルギーの高い重水素原子を膜中に高濃度に導入することにより、ゲート酸化膜などの絶縁膜の電気特性を向上させた半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の半導体装置の製造方法は、酸化雰囲気において半導体の表面を酸化する工程を備えた半導体装置の製造方法であって、
前記酸化雰囲気は、重水素原子からなるガス分子と、重水素原子と酸素原子とを含むガス分子と、酸素原子からなるガス分子と、を含み、
前記重水素原子からなるガス分子の濃度は、前記重水素原子と酸素原子とを含むガス分子に対して０．０１分子パーセント以上であることを特徴とする。
【００１６】
上記構成によれば、結合エネルギーの高い重水素原子を膜中に高濃度に導入することにより、ゲート酸化膜などの絶縁膜の電気特性を向上させた半導体装置を製造することができる。
【００１７】
ここで、前記重水素原子からなるガス分子の濃度は、前記酸素原子からなるガス分子に対して２４分子パーセント以下であるものとすることができる。
【００１８】
また、前記重水素原子と酸素原子とを含むガス分子は、重水（Ｄ２Ｏ）及び過酸化重水素（Ｄ２Ｏ２）の少なくともいずれかであるものとすることができる。
【００１９】
また、前記酸化する工程の前に、半導体を昇温する昇温工程と、前記酸化する工程の後に、前記半導体を降温する降温工程と、をさらに備え、前記昇温工程における昇温速度と、前記降温工程における降温速度は、いずれも毎秒７０℃以下であることを特徴とする。
【００２０】
上記構成によっても、結合エネルギーの高い重水素原子を膜中に高濃度に導入することにより、ゲート酸化膜などの絶縁膜の電気特性を向上させた半導体装置を製造することができる。
【００２１】
ここで、前記昇温工程における雰囲気は、酸素原子を含むガス分子を０．０１分子パーセント以上含有するものとすることができる。
【００２２】
また、前記昇温工程における前記雰囲気が含有する前記酸素原子を含むガス分子は、Ｏ２、Ｏ３、ＮＯ、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏ、Ｈ２Ｏ２、Ｄ２Ｏ及びＤ２Ｏ２よりなる群から選択された少なくともいずれかであるものとすることができる。
【００２７】
【発明の実施の形態】
本発明においては、重水（Ｄ２Ｏ）ガス酸化雰囲気中に重水素ガス（Ｄ２）を共存させ、酸化雰囲気中における酸化膜中のＤ２濃度を高めることにより、Ｄ２Ｏの酸化反応により酸化膜中に供給されるＤまたはＤ２の酸化膜からの脱離を抑制する。
【００２８】
また、重水素原子および酸素原子を有するガス分子を用いる酸化前の昇温工程において、所定値以下の昇温速度で酸化性雰囲気に晒しながら昇温することにより、酸化膜の形成および構造変化が進行し、半導体基板表面に、重水素原子が安定な状態になる酸化反応を開始しやすい構造の酸化膜が用意される。
【００２９】
さらに、酸化後の降温工程において、所定値以下の降温速度で降温することにより、酸化膜の構造が変化し、酸化膜中の重水素原子が結合エネルギーの高い状態で安定する。これらの結果、結合エネルギーが高く安定な状態の重水素原子が高濃度に存在する酸化膜が形成されるので、酸化膜のストレス誘起リーク電流が抑制され、この酸化膜をゲート絶縁膜に用いるデバイスの電気特性が向上する。
【００３０】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
【００３１】
（第１の実施形態）
図１は、本発明において用いることができるシリコン酸化膜の製造装置を表す模式図である。シリコン基板１０１は、筐体２０１内に設置され、ヒーター２０２により加熱される。但し、赤外線ランプなどによる輻射加熱を用いてもよい。
【００３２】
そして、ガス供給配管２１９〜２２１のいずれかから酸化用のガスを供給することにより、シリコン基板１０１の表面の酸化を行うことができる。この際に、配管２１９および２２０を使用し、筐体２０１内で複数のガスを混合することもできる。また、配管２２１（２２１Ａ、２２１Ｂ）を使用し、配管２１９と２２０との混合ガスの下流において、さらにガスを混合することが可能である。なお図面の簡略化のため、マスフローコントローラやガスボンベ等は省略した。
【００３３】
本発明においては、例えば、配管２１９から酸素ガス（Ｏ２）を供給し、また配管２２０から重水素ガス（Ｄ２）を供給し、これらの配管の出口付近で重水素ガスと酸素ガスとを混合し、水素燃焼反応により重水ガス（Ｄ２Ｏ）を発生させる。形成した重水ガスに対し、さらに下流側で且つ基板１０１よりも上流側に配置された配管２２１から重水素ガスを供給し、重水ガスと重水素ガスとの混合ガスを基板１０１に供給することができる。
【００３４】
重水ガスに対して重水素ガスを例えば０．１％と微量の割合で添加するには、配管２１９からの酸素ガスと配管２２０からの重水素ガスとを筐体２０１内で（１：２．００１）の割合で混合してもよい。しかし、この場合、水素爆発の懸念があり、また精密なガス流量制御は容易でない。すなわち、重水素ガスのガス流量を、その全体流量に対して３桁以上小さい微量のレベルで精密に制御する必要が生ずる。
【００３５】
このため、上述したように、重水ガスと重水素ガスとを混合する方法を用いるか、あるいは後に詳述するように、筐体外で発生させた重水ガスと水素ガスとを筐体内または筐体上流で混合する方法が好ましい。
【００３６】
なお、筐体内に均一に酸化用ガスを供給できるようにするため、例えば２２１Ａと２２１Ｂのように、複数のガス供給配管を並列に設けてもよい。
【００３７】
ガス種としては、図１の左端に例示したガスのいずれかをそのまま筐体２０１内に供給してもよいが、例えば重水発生装置２１１を使用してもよい。発生装置２１１は、ヒーター２１２により、必要に応じて所定の温度に加熱することができる。
【００３８】
重水の発生方法としては、例えば、バルブ２０９から酸素ガスを供給し、またバルブ２１０から重水素ガスを供給し、装置２１１内で重水素燃焼反応を進行させ、重水（Ｄ２Ｏ）ガスを発生させる方法を用いることができる。あるいは、装置２１１内に触媒を設置し、重水素ガスと酸素ガスとから触媒反応により重水ガスを形成することもできる。あるいは、装置２１１内に重水または過酸化重水素（Ｄ２Ｏ２）水を入れ、加熱により蒸発させるか、バルブ２１０からキャリアガスを導入してもよい。これらの方法により発生させた重水ガスをバルブ２１３経由で取り出し、配管２１９経由で筐体２０１内に供給する。
【００３９】
酸化用ガスは、単体では安定な状態のものを用いるが、酸化温度の低温化、酸化膜の電気特性の向上、あるいは酸化速度増加によるスループット向上のため、必要に応じてガスを励起して重水素ラジカル、あるいは酸素ラジカルといった活性種を発生させてもよい。この場合、例えば筐体やガス供給配管２１９〜２２１のいずれかの周囲に放電電極を取り付けてプラズマを形成するか、紫外線ランプやレーザー光から励起光を照射する。
【００４０】
酸化雰囲気中のガスは、排気口２２２を経由して排気される。筐体２０１内は減圧も可能である。
【００４１】
図２（ａ）及び（ｂ）は、図１の装置を用いたシリコン表面の酸化工程における本発明のプロセスシークエンスを例示したグラフ図である。
【００４２】
また、図３（ａ）及び（ｂ）は、比較例のプロセスシークエンスを表すグラフ図である。
【００４３】
図２及び図３のグラフ図において、上段には、シリコン基板の温度の時間に対する変化を表す。なお、昇温後または降温後において、基板温度を所定値で安定化させるための待機プロセスを入れてもよい。
【００４４】
また、グラフ図において、それぞれのガス名の右側の実線はそのガスを筐体２０１内に供給することを表し、ガス流量を数値で表した。なお、流量の単位（Ｌ／ｍｉｎ．：リットル毎分）は一部を除いて省略した。一方、それぞれガス名の右側の点線は、そのガスを供給しないことを表している。
【００４５】
本実施形態では本発明を適用した２通りの酸化方法を述べるので、それらを図２に示すように「本発明▲１▼」「本発明▲２▼」と表記する。また、２通りの比較例を図３において、「比較例▲１▼」「比較例▲２▼」と表す。
【００４６】
図４は、図２及び図３に表した４通りの酸化方法の特徴点をまとめた一覧表である。
【００４７】
本発明▲１▼においては、酸化雰囲気中の重水ガス（Ｄ２Ｏ）に重水素ガス（Ｄ２）を添加する。これに対して、本発明▲２▼と比較例▲１▼及び▲２▼では、酸化装置内で重水素ガスと酸素ガスとの燃焼反応を進行させており、酸素ガスの重水素ガスに対する比が反応比（１：２）より大きいので、原理的に、シリコン基板近傍の酸化雰囲気中に重水素ガスが残らない。
【００４８】
基板の昇降温速度については、炉を用いる本発明▲１▼及び▲２▼と比較例▲１▼は、高速昇降温（ＲＴＰ：Rapid Thermal Process）装置を用いる比較例▲２▼よりも遅い。
【００４９】
昇温時の酸化性ガスの添加については、本発明▲１▼及び▲２▼と比較例▲２▼では添加しているが、比較例▲１▼では添加していない。
【００５０】
本発明▲１▼及び▲２▼の特徴は、昇降温速度が遅く、昇温雰囲気中に酸素ガスを添加した点にある。また本発明▲１▼の固有の特徴は、酸化雰囲気中の重水ガス（Ｄ２Ｏ）に重水素ガス（Ｄ２）を添加したことである。
【００５１】
図１の装置および図２のプロセスシークエンスを用いた酸化膜の形成過程を含む本発明の概要を、ｎ型ＭＯＳトランジスタの形成プロセスを例に挙げて説明する。
【００５２】
図５及び図６は、本発明の実施の形態にかかるＭＯＳトランジスタの製造方法を表す工程断面図である。
【００５３】
まず、図５（ａ）に表したように、ｐ型シリコン基板１０１の表面に素子分離用の深い溝１１１を形成し、例えば液相ＣＶＤ法等のＣＶＤ法によりシリコン酸化膜１０２を埋め込む。
【００５４】
次に、図５（ｂ）に表したように、シリコン基板１０１表面を酸化してシリコン酸化膜１１２を形成する。酸化の前処理として、シリコン基板１０１の希釈フッ酸処理を行う。基板表面の汚染を効果的に除去するため、塩酸、過酸化水素水、オゾン水処理のような他の前処理を行ってもよい。
【００５５】
前処理が終了した基板１０１に対し、例えば図１に表した酸化装置を使用して、図２に表した４種の酸化方法でゲート酸化を行い、厚さ６ｎｍのシリコン酸化膜１０３を形成する。またここで、図３に表した比較例の酸化方法も別途実施してその結果を比較検討した。
【００５６】
本発明▲１▼の酸化方法では、まずバルブ２０５、２１６、および配管２２０経由で窒素ガスを筐体２０１内に供給する。同時に、バルブ２０３、２０７、２０８、２１４、２１５、および配管２１９経由で微量の酸素ガスを供給する。これらのガスを供給しながら、基板１０１を筐体２０１内に導入する。
【００５７】
次に、一時的にバルブ２１５を閉めて酸素ガスを遮断し、窒素ガスの流量も下げ、筐体２０１内を減圧に排気してパージする。
【００５８】
次に、再びバルブ２１５を開け、所定流量の酸素ガスおよび窒素ガスを供給しながら、ヒーター２０２を用い、所定の昇温速度で筐体２０１および基板１０１を昇温する。これと並行して、酸化時の使用に備えて重水発生装置２１１を起動しておく。まず、バルブ２０３、２０７、２０９経由で酸素ガス（Ｏ２）を供給する。
【００５９】
次に、バルブ２０４および２１０経由で、重水素ガス（Ｄ２）を供給する。ここで、重水素ガスの一時的な高濃度化による水素爆発を防止するため、まず酸素ガスを供給しその次に重水素ガスという供給順序が好ましい。重水発生装置２１１内においては、例えばヒーター２１２を用いて加熱し、重水素ガスおよび酸素ガスの燃焼反応から、重水ガス（Ｄ２Ｏ）を発生させる。形成したＤ２Ｏガスは、酸化に使用するまで、バルブ２２３経由で排気しておく。供給ガスの流量は、例えばＤ２が０．１Ｌ／ｍｉｎ、Ｏ２が０．７Ｌ／ｍｉｎとする。この場合、重水発生装置２１１から排出されるガスは、（２Ｄ２＋Ｏ２→２Ｄ２Ｏ）の反応により、Ｄ２Ｏガスが０．０５Ｌ／ｍｉｎ、Ｏ２が０．６５Ｌ／ｍｉｎとなる。
【００６０】
基板が酸化温度に到達後、筐体２０１への供給ガスをＤ２ＯおよびＤ２に切り替え、これらのガスの所定流量、所定圧力雰囲気に基板１０１を所定時間晒し、酸化を行う。酸化条件は、例えば８５０℃、９７ＫＰａ（７３０Ｔｏｒｒ）、５分間とする。
【００６１】
Ｄ２Ｏに関しては、例えば、まずバルブ２０８を閉めて酸素ガスの筐体２０１への供給を遮断する。次に、バルブ２２３を閉めて２１３を開け、重水製造装置内で発生させたＤ２Ｏガスを、バルブ２１３、２１４、２１５、および配管２１５経由で筐体２０１内に供給する。ここで用いるＤ２Ｏガス（０．０５Ｌ／ｍｉｎ）は、重水発生装置２１１に供給した原料ガスの中でＤ２と未反応で残ったＯ２（０．６５Ｌ／ｍｉｎ）との混合ガスである。
【００６２】
Ｄ２に関しては、例えばバルブ２０５、２１６、および配管２２０を経由するガスを、窒素ガスからＤ２に切り替える。Ｄ２流量は、例えばＤ２Ｏガスの０．１％の流量である０．００００５Ｌ／ｍｉｎとする。
【００６３】
所定の酸化時間終了後、筐体２０１への供給ガスを所定流量のＮ２に切り替え、所定の降温速度で筐体２０１と基板１０１を降温する。ガスの切り替えでは、例えば、バルブ２１４および２１５を閉める。また、バルブ２０５、２１６、および配管２２０を経由するガスを、Ｄ２からからＮ２に切り替える。
【００６４】
使用が終了した重水発生装置２１１は、ヒーター２１２を止め、安全な状態に冷却されるまで、例えばＮ２ガスで内部をパージしておく。Ｎ２ガスは、例えばバルブ２０３、２０７、２０９経由で供給し、バルブ２２３から排出する。
【００６５】
所定温度に降温後、基板を筐体２０１内から取り出して酸化工程を終了する。なお、図１の装置に、次工程で行うポリシリコンの低圧ＣＶＤができる機能を追加するか、あるいはＣＶＤ装置までウェハを大気に晒すことなく搬送できる装置を接続し、Ｓｉの酸化およびゲート電極層形成を連続して行えるようにしてもよい。
【００６６】
本発明▲２▼については、基板の導入およびパージまでの手順は、上述した本発明▲１▼と同様である。
【００６７】
所定の昇温速度における昇温では、低圧の酸素ガス雰囲気を用いる。圧力は例えば１３３Ｐａ（１Ｔｏｒｒ）とした。酸素ガスは、例えばバルブ２０３、２０７、２０８、２１４、２１５、および配管２１９経由で筐体２０１内に供給する。Ｎ２ガス供給で用いたバルブ２１６は閉め、上流側をＤ２ガスに置換しておく。
【００６８】
酸化温度到達後、酸素ガス流量を酸化用の所定値に設定し、その後バルブ２１６を開けて所定流量のＤ２ガスを供給する。Ｏ２とＤ２との燃焼反応を筐体２０１内で進行させ、生成するＤ２Ｏガス雰囲気に基板１０１を晒す。酸化条件は、例えば８５０℃、１３３Ｐａ（１Ｔｏｒｒ）、２４分とする。所定の酸化時間終了後、まずバルブ２１６を閉めてＤ２の供給を停止し、次にバルブ２１５を閉めてＯ２の供給を停止する。これらのガス供給・停止手順は、重水素ガスの一時的な高濃度化による水素爆発を防止するためである。
【００６９】
酸化終了後、本発明▲１▼と同様に降温して基板１０１を筐体２０１から取り出す。
【００７０】
一方、比較例▲１▼は、昇温時の雰囲気は窒素ガスであり、酸化性ガスは含まれていない。また、昇降温速度が本発明▲１▼及び▲２▼よりも低速である。酸化条件は、例えば、８５０℃、０．１ＭＰａ（７６０Ｔｏｒｒ）、４分とした。本発明▲２▼と同様に、Ｏ２とＤ２との燃焼反応を酸化炉内で進行させ、生成するＤ２Ｏガス雰囲気に基板を晒した。
【００７１】
比較例▲２▼では、高速昇降温装置によるＩＳＳＧ（In-Sutu Steam Generation）酸化を使用した。この酸化方法では、酸素ガスと重水素ガスとの爆発反応の中間体の活性種を酸化に利用するので、本発明▲２▼および比較例▲１▼と同様に、酸化雰囲気中に原理的に重水素ガスが存在しない。また、昇温開始前から、酸化性ガスの供給を開始している。酸化条件は、例えば、１０００℃、９３３Ｐａ（７Ｔｏｒｒ）、８０秒とした。
【００７２】
以上４種のゲート酸化終了後、図５（ｃ）に表したように、低圧ＣＶＤ法を用いて、６５０℃において砒素をドープしたポリシリコン膜１０４を基板全面に堆積した後、反応性イオンエッチング法を用いてポリシリコン膜１０４およびシリコン酸窒化膜１０３を連続的にエッチングして、所定形状のゲート電極部を形成する。
【００７３】
次に、図６（ａ）に表したように、加速電圧４０ｋｅＶ、ドーズ量２×１０１ ５ｃｍ−２の条件で、ゲート電極部をマスクとして基板表面に砒素イオンを注入して、高不純物濃度のソース領域１０５およびドレイン領域１０６を自己整合的に形成する。この後、低圧ＣＶＤ法を用いて、シリコン酸化膜１０７を基板全面に形成する。
【００７４】
次に、図６（ｂ）に表したように、ソース領域１０５、ゲート電極１０４、およびドレイン領域１０６に接続を取るためのコンタクトホールをシリコン酸化膜１０７に開孔する。最後に、基板全面にＡｌ膜を形成した後、このＡｌ膜をパターニングして、ソース電極１０８、ゲート電極配線１０９、ドレイン電極１１０を形成し、ｎ型ＭＯＳトランジスタが完成する。
【００７５】
上記具体例においてはｎ型ＭＯＳトランジスタの製造工程を例示したが、ｐ型ＭＯＳトランジスタの場合も導電型がｎ型とｐ型で入れ替わる点が異なるだけであり、基本的な製造工程は同一である。
【００７６】
図７は、本実施形態および比較例により形成されたゲート酸化膜のストレス誘起リーク電流を比較したグラフ図である。比較例▲１▼及び▲２▼に比べ、本発明▲１▼、本発明▲２▼の順にリーク電流が抑制され、電気特性が向上していることが分かる。なお、比較例▲２▼は、比較例▲１▼よりもリーク電流が増大した。
【００７７】
図８は、本実施形態及び比較例により形成されたゲート酸化膜の界面準位を比較したグラフ図である。比較例▲１▼及び▲２▼に比べ、本発明▲１▼、本発明▲２▼の順に界面準位が抑制され、電気特性が向上していることが分かる。なお、比較例▲２▼は比較例▲１▼よりは界面準位が抑制されている。
【００７８】
図７および図８に表した電気特性評価結果を、図９乃至図１４の物理分析結果と対比しながら説明する。
【００７９】
図９は、本実施形態で形成した酸化膜に対し、質量数３すなわちＨＤの昇温脱離分析（ＴＤＳ：Thermal Desorption Spectroscopy）を行った結果である。
【００８０】
また、図１０は、比較例の方法により形成した酸化膜に対して、質量数３すなわちＨＤのＴＤＳを行った結果である。
【００８１】
一方、図１１は、本実施形態で形成した酸化膜に対し、質量数４すなわちＤ２イオンのＴＤＳを行った結果である。
【００８２】
また、図１２は、比較例の方法により形成した酸化膜に対して、質量数４すなわちＤ２のＴＤＳを行った結果である。
【００８３】
図１０及び図１２から分かるように、比較例▲１▼では脱離温度の中心値は概ね７５０℃である。また、比較例▲２▼では低温の６００℃付近にピークがあり、比較例▲１▼よりＤの結合が弱くなっていることを示している。
【００８４】
これに対して、図９及び図１１から分かるように、本発明▲１▼及び▲２▼は比較例▲１▼及び▲２▼よりも脱離温度の中心値が高く、酸化膜中におけるＤ（重水素）の結合状態が安定化している。特に、本発明▲１▼は、本発明▲２▼よりもイオン強度が高く、安定な結合状態を有するＤが高濃度に存在することを示している。
【００８５】
図９乃至図１２におけるＤの脱離温度はＤの結合エネルギーを反映しており、脱離温度が高く結合エネルギーが高い方法ほど、ストレス電流を印加しても結合が切れにくくなる。Ｄの結合が安定するほど、図７に表したように、リーク電流が抑制される。なお、図７に表した本発明▲１▼と本発明▲２▼との相違は、図９及び図１１におけるＨＤ、Ｄ２イオン強度の相違と対応する。
【００８６】
図１３は、本実施形態で形成した酸化膜について、膜中Ｄ濃度を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）で分析した結果である。
【００８７】
また、図１４は、比較例の方法により形成した酸化膜について、膜中Ｄ濃度をＳＩＭＳで分析した結果である。
【００８８】
物理分析に使用した試料は、酸化方法によって膜厚が異なっているので、図１１３及び図１４では、試料間の比較をしやすいように、各酸化方法のデータを深さ方向にずらしてある。図１３及び図１４を見ると、膜中のＤ濃度は本発明▲１▼、本発明▲２▼、比較例▲１▼の順で高いことが分かる。一方、図８に表した界面準位の評価結果も、この順で抑制されている。
【００８９】
これらの結果から、膜中Ｄ濃度が高いほど、ゲート酸化膜／シリコン基板界面におけるＳｉ原子またはＯ原子の未結合手（ダングリングボンド）が終端されていると考えられる。なお、比較例▲２▼は、図１４において膜中Ｄ濃度が本発明▲２▼と同等であるが、図８に表したように界面準位は、比較例▲１▼よりは抑制されているものの本発明▲２▼よりも大きい。これは、図１０及び図１２の昇温脱離データを参照すると、比較例▲２▼では脱離温度が低く結合エネルギーの小さいＤが膜中に存在するためであると考えられる。
【００９０】
本発明▲１▼及び▲２▼によって、図９及び図１１に表したように酸化膜中の重水素原子の脱離温度が高くなった原因は、次のように考えられる。
【００９１】
図４から、本発明▲１▼及び▲２▼のように重水素原子の脱離温度が高くなるための条件は、昇降温速度が遅いこと、および昇温時の雰囲気に酸素ガスを添加することであると考えられる。昇降温速度が遅いだけ、あるいは昇温雰囲気に酸素を添加するだけでは、それぞれ比較例▲１▼あるいは比較例▲２▼のように、Ｄの脱離温度は低い。
【００９２】
そこで、本発明者はさらに、昇降温速度が与える影響について調べた。すなわち、図２に表した本発明▲２▼の方法において、酸化プロセスの前後の昇温速度と降温速度を種々に変化させてつつ、図５及び図６に関して前述したＭＯＳトランジスタを試作し、その特性を評価した。
【００９３】
図１５は、昇降温速度とトランジスタ酸化膜のストレス誘起リーク電流との関係を表すグラフ図である。
【００９４】
また、図１６は、昇降温速度とトランジスタ酸化膜の界面準位の関係を表すグラフ図である。
【００９５】
図１５及び図１６から、昇降温速度が毎秒７０℃を超えると、これらの特性が急激に劣化することが分かる。これは、本発明においては、酸化前の昇温工程において、低い昇温速度で酸化性雰囲気に晒しながら昇温することにより、酸化膜の形成および構造変化が進行し、半導体基板表面に、重水素原子が安定な状態になる酸化反応を開始しやすい構造の酸化膜が用意されるからであると考えられる。さらに、酸化後の降温工程において、所定値以下の降温速度で降温することにより、酸化膜の構造が変化し、酸化膜中の重水素原子が結合エネルギーの高い状態で安定するからであると考えられる。
【００９６】
従って、図１５及び図１６の結果から、酸化工程の前後の昇温速度と降温速度は、毎秒７０℃以下とすることが望ましいことが分かる。
【００９７】
一方、本発明▲１▼によって、図１３に表したように酸化膜中の重水素原子濃度が高くなった原因は、次のように考えられる。すなわち、Ｄ２Ｏガス雰囲気中にＤ２ガスを共存させ、酸化雰囲気中における酸化膜中のＤ２濃度を高めることにより、Ｄ２Ｏの酸化反応により酸化膜中に供給されるＤまたはＤ２の酸化膜からの脱離を抑制することができる。
【００９８】
以上、具体例を参照しつつ説明した本発明の方法について、その要点をまとめると以下の如くである。
【００９９】
まず、重水素原子を含んだガス分子と、酸素原子を含んだガス分子と、を用いて半導体層表面を酸化する工程を有する半導体製造工程において、酸化雰囲気における重水素ガス濃度は、酸化膜中からのＤまたはＤ２の脱離を抑制するための最低平衡濃度以上であり、且つ重水素ガスの爆発下限界以下の範囲とすることが望ましい。
【０１００】
具体的には、酸化雰囲気における重水素ガス濃度は、具体的には例えば、酸化雰囲気における重水素原子および酸素原子を有するガス分子濃度の０．０１％以上とし、酸化雰囲気中の全ガス分子濃度の２４％以下とすることが望ましい。
【０１０１】
また、酸化雰囲気における重水素原子および酸素原子を有するガス分子は、例えば重水（Ｄ２Ｏ）や過酸化重水素（Ｄ２Ｏ２）であることが望ましい。
【０１０２】
また、半導体基板の昇温工程、重水素原子を有するガス分子および酸素原子を有するガス分子を用いて半導体層表面を酸化する工程、および半導体基板の降温工程を有する半導体製造工程において、昇温雰囲気における酸化性ガス濃度は、８００℃以下の昇温雰囲気においてもシリコン表面の酸化が進行するような、所定値以上であることが望ましい。昇温工程における昇温速度は、昇温中に形成される酸化膜の構造変化が進行する時間を確保するため、毎秒７０℃以下であることが望ましい。さらに、降温工程における降温速度は、酸化工程で形成された重水素原子を含有する酸化膜の構造変化および安定化が進行する時間を確保するため、やはり毎秒７０℃以下であることが望ましい。
【０１０３】
昇温雰囲気に供給する不活性ガスは、例えばＮ２、Ａｒ、Ｈｅのいずれかを含有し、昇温雰囲気に添加する酸化性ガスは、例えばＯ２、Ｏ３、ＮＯ、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏ、Ｈ２Ｏ２、Ｄ２Ｏ、Ｄ２Ｏ２のいずれかを含有することが望ましい。
【０１０４】
以上説明したような特徴を含む本発明の方法によれば、半導体基板と、その半導体基板上に形成され酸素および重水素を含むゲート絶縁膜と、そのゲート絶縁膜上に形成されたゲート電極とを具備し、重水素原子濃度が所定値以上であってかつ重水素原子を有するガス分子の脱離温度の中心値が所定温度を上回るようなゲート絶縁膜を有する半導体装置が形成される。この半導体装置のゲート絶縁膜は、従来に対し重水素原子の結合が安定化しているので、電気特性が向上する。このゲート絶縁膜からの重水素原子を有するガス分子の脱離温度の中心値は、具体的には例えば、図９及び図１１を参照すると、７５０℃を上回る値となる。
【０１０５】
より望ましくは、このゲート絶縁膜においては、図１３を参照すると、膜中における重水素原子濃度は１×１０１９ｃｍ−３以上である。
【０１０６】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これら具体例に限定されない。
【０１０７】
例えば、図５及び図６においては、形成されるゲート酸化膜の単層をゲート絶縁膜に用いる場合を説明したが、本発明は、ゲート絶縁膜形成工程の一環として用いてもよい。例えば、本発明で形成した酸化膜を窒化するか、窒化膜あるいは酸窒化膜を本発明の方法で酸化し、ゲート酸窒化膜を形成してもよい。また、本発明を適用した酸化膜または酸窒化膜を、高誘電率（ｈｉｇｈ−ｋ）絶縁膜のシリコン基板界面側の下地膜に用いてもよい。また、ゲート酸化膜およびゲート電極形成後の後酸化、アニール、シンター等、重水素原子を含有するガス分子を使用する工程に用いてもよい。
【０１０８】
また、酸化ガス種、ガス混合比、ガス圧力、昇降温速度、処理温度、処理時間等のプロセス条件は、本実施形態で用いた以外の条件でもよい。
【０１０９】
さらに、酸化される下地としては、シリコン基板、アモルファスシリコン、シリコンエピ層などのシリコン層だけでなく、他の半導体層、例えばＳｉＧｅ、Ｇｅ、ＧａＡｓ、ＩｎＰなどでもよい。
【０１１０】
【発明の効果】
以上説明したように、本発明によれば、重水酸化雰囲気中に重水素ガスを添加し、酸化前後のシリコン基板の昇降温速度を低速にし、昇温雰囲気に酸化性ガスを添加することにより、ストレス誘起リーク電流や界面準位が低減され、電気特性に優れたシリコン酸化膜を形成できるようになる。
【０１１１】
その結果として、高性能で集積度が高い各種の半導体装置などを実現することが可能となり、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明において用いることができるシリコン酸化膜の製造装置を表す模式図である。
【図２】図１の装置を用いたシリコン表面の酸化工程における本発明のプロセスシークエンスを例示したグラフ図である。
【図３】比較例のプロセスシークエンスを表すグラフ図である。
【図４】図２及び図３に表した４通りの酸化方法の特徴点をまとめた一覧表である。
【図５】本発明の実施の形態にかかるＭＯＳトランジスタの製造方法を表す工程断面図である。
【図６】本発明の実施の形態にかかるＭＯＳトランジスタの製造方法を表す工程断面図である。
【図７】本実施形態および比較例により形成されたゲート酸化膜のストレス誘起リーク電流を比較したグラフ図である。
【図８】本実施形態及び比較例により形成されたゲート酸化膜の界面準位を比較したグラフ図である。
【図９】本実施形態で形成した酸化膜に対し、質量数３すなわちＨＤの昇温脱離分析（ＴＤＳ：Thermal Desorption Spectroscopy）を行った結果である。
【図１０】比較例の方法により形成した酸化膜に対して、質量数３すなわちＨＤのＴＤＳを行った結果である。
【図１１】本実施形態で形成した酸化膜に対し、質量数４すなわちＤ２イオンのＴＤＳを行った結果である。
【図１２】比較例の方法により形成した酸化膜に対して、質量数４すなわちＤ２のＴＤＳを行った結果である。
【図１３】本実施形態で形成した酸化膜について、膜中Ｄ濃度を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）で分析した結果である。
【図１４】比較例の方法により形成した酸化膜について、膜中Ｄ濃度をＳＩＭＳで分析した結果である。
【図１５】昇降温速度とトランジスタ酸化膜のストレス誘起リーク電流との関係を表すグラフ図である。
【図１６】昇降温速度とトランジスタ酸化膜の界面準位の関係を表すグラフ図である。
【符号の説明】
１０１ シリコン基板
１０２、１０３ シリコン酸化膜
１０３ シリコン酸窒化膜
１０４ ゲート電極
１０５ ソース領域
１０６ ドレイン領域
１０７ シリコン酸化膜
１０８ ソース電極
１０９ ゲート電極配線
１１０ ドレイン電極
１１１ 溝
１１２ シリコン酸化膜
２０１ 筐体
２０２ ヒーター
２０３〜２１０ バルブ
２１１ 重水発生装置
２１２ ヒーター
２１３〜２１５ バルブ
２１５ 配管
２１６ バルブ
２１９ 配管
２１９〜２２１ ガス供給配管
２２２ 排気口
２２３ バルブ
Claims (6)
- 酸化雰囲気において半導体の表面を酸化する工程を備えた半導体装置の製造方法であって、
前記酸化雰囲気は、重水素原子からなるガス分子と、重水素原子と酸素原子とを含むガス分子と、酸素原子からなるガス分子と、を含み、
前記重水素原子からなるガス分子の濃度は、前記重水素原子と酸素原子とを含むガス分子に対して０．０１分子パーセント以上であることを特徴とする半導体装置の製造方法。 - 前記重水素原子からなるガス分子の濃度は、前記酸素原子からなるガス分子に対して２４分子パーセント以下であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記重水素原子と酸素原子とを含むガス分子は、重水（Ｄ２Ｏ）及び過酸化重水素（Ｄ２Ｏ２）の少なくともいずれかであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記酸化する工程の前に、半導体を昇温する昇温工程と、
前記酸化する工程の後に、前記半導体を降温する降温工程と、
をさらに備え、
前記昇温工程における昇温速度と、前記降温工程における降温速度は、いずれも毎秒７０℃以下であることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。 - 前記昇温工程における雰囲気は、酸素原子を含むガス分子を０．０１分子パーセント以上含有することを特徴とする請求項４記載の半導体装置の製造方法。
- 前記昇温工程における前記雰囲気が含有する前記酸素原子を含むガス分子は、Ｏ２、Ｏ３、ＮＯ、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏ、Ｈ２Ｏ２、Ｄ２Ｏ及びＤ２Ｏ２よりなる群から選択された少なくともいずれかであることを特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002380090A JP4125952B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002380090A JP4125952B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004214305A JP2004214305A (ja) | 2004-07-29 |
| JP4125952B2 true JP4125952B2 (ja) | 2008-07-30 |
Family
ID=32816408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002380090A Expired - Fee Related JP4125952B2 (ja) | 2002-12-27 | 2002-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4125952B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4999265B2 (ja) * | 2004-08-27 | 2012-08-15 | 大陽日酸株式会社 | ゲート絶縁膜の製造方法 |
| JP2010199411A (ja) * | 2009-02-26 | 2010-09-09 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
| CN106571296A (zh) * | 2015-10-13 | 2017-04-19 | 上海新昇半导体科技有限公司 | 晶圆的形成方法 |
| CN113436961A (zh) * | 2021-06-24 | 2021-09-24 | 西安奕斯伟硅片技术有限公司 | 氧化膜生成方法 |
-
2002
- 2002-12-27 JP JP2002380090A patent/JP4125952B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004214305A (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4863296B2 (ja) | 半導体装置の製造方法 | |
| US7446052B2 (en) | Method for forming insulation film | |
| KR101058882B1 (ko) | 초-저압에서 암모니아를 이용한 급속 열 어닐링을 통한 실리콘 옥시질화물의 질소 프로파일 테일러링 | |
| KR101375800B1 (ko) | 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터 | |
| US7473994B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| WO2004004014A1 (ja) | 半導体装置およびその製造方法 | |
| US20060166440A1 (en) | Semiconductor nonvolatile memory device, and manufacturing method thereof | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| US7387972B2 (en) | Reducing nitrogen concentration with in-situ steam generation | |
| JP4742867B2 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置 | |
| JP4125952B2 (ja) | 半導体装置の製造方法 | |
| US7160818B2 (en) | Semiconductor device and method for fabricating same | |
| US8163626B2 (en) | Enhancing NAND flash floating gate performance | |
| JPH09148543A (ja) | 半導体装置の製造方法 | |
| JP2002110674A (ja) | 半導体装置及びその製造方法 | |
| KR101858524B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2008072001A (ja) | 半導体装置及びその製造方法 | |
| US7358198B2 (en) | Semiconductor device and method for fabricating same | |
| JP2007142024A (ja) | 半導体装置の製造方法 | |
| JP3619795B2 (ja) | 半導体装置の製造方法 | |
| JP2005032908A (ja) | 薄膜の形成方法 | |
| JP2005302892A (ja) | 半導体装置及びその製造方法 | |
| KR20120089147A (ko) | 반도체 소자의 제조 방법 | |
| JP2000269490A (ja) | 半導体装置の製造方法 | |
| JP5121142B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080501 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |