JP4704101B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4704101B2 JP4704101B2 JP2005134917A JP2005134917A JP4704101B2 JP 4704101 B2 JP4704101 B2 JP 4704101B2 JP 2005134917 A JP2005134917 A JP 2005134917A JP 2005134917 A JP2005134917 A JP 2005134917A JP 4704101 B2 JP4704101 B2 JP 4704101B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- nitrogen
- gate insulating
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1つは、より大量の窒素を導入して、窒素濃度の高いSiON膜を形成できることである。
本発明に係る実施の形態1として、共通のシリコン基板上に、それぞれが同じ厚さのゲート絶縁膜を有するNMOSトランジスタおよびPMOSトランジスタを同時に形成する方法およびその構造について説明する。
以下、図1〜図16を用いて半導体装置100の製造方法を説明する。
まず、図1に示すように、P型のシリコン基板101を準備し、その主面内に周知の技術を用いてSTI(Shallow Trench Isolation)構造の素子分離絶縁膜102を選択的に形成し、半導体素子を形成する活性領域を規定する。この活性領域には、NMOSトランジスタを形成するNMOS領域(第1の領域)およびPMOSトランジスタを形成するPMOS領域(第2の領域)が含まれている。
以上説明した製造方法を用いて形成されたNMOSトランジスタ10およびPMOSトランジスタ20では、それぞれのゲート絶縁膜103および104に含まれる窒素の含有量に差異を有することを特徴としている。
以上説明した実施の形態1においては、NMOSトランジスタとPMOSトランジスタとで、ゲート絶縁膜の厚さをほぼ等しくすることを前提とするものであったが、用途によっては、意図的にNMOSトランジスタのゲート絶縁膜の酸化膜換算膜厚をPMOSトランジスタのそれよりも薄くすることがメリットとなる場合もあり、その場合には例えば上述したドライ酸化もしくはそれに類する手法(酸素ラジカルの寄与が少ない酸化手法)の採用が好ましい。
PMOSトランジスタに一般的に用いられるP+ポリシリコンゲート電極は、NMOSトランジスタに用いられるN+ポリシリコンゲート電極よりも空乏化の問題が深刻であることが知られている。
以上説明した実施の形態1においては、例えば、CMOSトランジスタで構成される集積回路(CMOS集積回路)のうち、最も薄いゲート絶縁膜を有するCMOSトランジスタで構成される高速素子部に適用するものとして、それぞれが概ね同じ厚さのゲート絶縁膜を有するNMOSトランジスタおよびPMOSトランジスタを同時に形成する方法およびその構造について述べた。
図19〜図23は、本実施の形態2の半導体装置の製造方法を工程順に説明する断面図であり、発明の特徴部であるゲート絶縁膜の製造工程について示している。なお、図19〜図23は発明をより明確にするため、ゲート絶縁膜以外の構成は極力省略しているが、最終的には、図16に示したような半導体装置を得ることができる。
その後、Nコア領域およびPコア領域上のシリコン酸化膜53を希フッ酸にて溶解除去して、Nコア領域およびPコア領域のシリコン基板51の表面を露出させる。
以上の工程を経てNコア領域に形成されたNMOSトランジスタのゲート絶縁膜には、Pコア領域に形成されたPMOSトランジスタに比べて窒素を高濃度に有することとなり、実施の形態1において説明したように、オン電流が増加し、一方で、ゲートリーク電流が低減するので、NMOSトランジスタの性能が向上し、また、PMOSトランジスタにおいてはNBTI信頼性を維持することができるという効果を奏することは言うまでもない。
以上説明した製造方法においては、Nコア領域のシリコン基板51内に選択的に窒素を導入するものとしたが、レジストマスクRM11の開口部は任意の領域に設けることができるので、Nコア領域に限らず所望の領域に窒素を導入することができる。
すなわち、最先端のCMOS集積回路においては、ゲート絶縁膜の厚さだけでなく、しきい値電圧も異なる複数種類のMOSトランジスタを使用することが一般的である。本発明に係る製造方法でゲート絶縁膜に窒素を導入したNMOSトランジスタでは、先に説明したように、窒素を導入しない場合に比べてしきい値電圧が低くなる(最大で0.2V程度)。従って、しきい値電圧が高い方が望ましいNMOSトランジスタについては、ゲート絶縁膜に窒素導入を行わない方が良好な性能が得られる場合もあるので、レジストマスクのパターニングにより、このようなNMOSトランジスタが形成される領域には、窒素導入を行わないようにすることも可能である。
以上説明した実施の形態2においては、高速素子部のMOSトランジスタよりも厚いゲート絶縁膜を有するMOSトランジスタも併せて共通の半導体基板上に形成した構成の製造方法について説明したが、実施の形態3においては同様の構成について、実施の形態2とは異なる製造方法について説明する。
図24〜図28は、本実施の形態3の半導体装置の製造方法を工程順に説明する断面図であり、発明の特徴部であるゲート絶縁膜の製造工程について示している。なお、図24〜図28は発明をより明確にするため、ゲート絶縁膜以外の構成は極力省略しているが、最終的には、図16に示したような半導体装置を得ることができる。
以上説明した実施の形態1および2においては、ゲート絶縁膜をSiON膜で構成する構成およびその製造方法を説明したが、形成したSiON膜上に、さらに金属酸化物を含む高誘電率材料を積層してMOSトランジスタのゲート絶縁膜として用いるようにしても良い。
図29、30は、本実施の形態4の半導体装置の製造方法を工程順に説明する断面図であり、発明の特徴部であるゲート絶縁膜の製造工程について示している。なお、図29、30は発明をより明確にするため、ゲート絶縁膜以外の構成は極力省略しているが、最終的には、図16に示したような半導体装置を得ることができる。
Claims (7)
- 半導体基板上のNMOSトランジスタとなる領域に第1シリコン酸化膜を形成し、PMOSトランジスタとなる領域に第2シリコン酸化膜を形成し、I/O領域に第3シリコン酸化膜を形成する工程と、
前記第2シリコン酸化膜と前記第3シリコン酸化膜をレジストマスクで覆った状態で、前記第1シリコン酸化膜下の前記半導体基板に窒素を導入する工程と、
前記窒素を導入する工程の後、前記第1シリコン酸化膜と前記第2シリコン酸化膜を除去する工程と、
前記第1シリコン酸化膜と前記第2シリコン酸化膜を除去した後、前記第1シリコン酸化膜を除去した領域に酸化処理により第4シリコン酸化膜を形成した後、前記第4シリコン酸化膜を活性窒素処理によりゲート絶縁膜となる第1シリコン窒化酸化膜を形成し、前記第2シリコン酸化膜を除去した領域に前記酸化処理により第5シリコン酸化膜を形成した後、前記第5シリコン酸化膜を前記活性窒素処理によりゲート絶縁膜となる第2シリコン窒化酸化膜を形成し、前記第3シリコン酸化膜を形成した領域において前記第3シリコン酸化膜に前記活性窒素処理を施すことにより前記第1シリコン窒化酸化膜よりも膜厚が厚く、ゲート絶縁膜となる第3シリコン窒化酸化膜を形成する工程と、を備える半導体装置の製造方法。 - 前記第1シリコン窒化酸化膜と前記第2シリコン窒化酸化膜と前記第3シリコン窒化酸化膜を形成した後、前記半導体基板上にHfと酸素とを含む材料の膜を形成する工程を備える、請求項1記載の半導体装置の製造方法。
- 前記Hfと酸素とを含む材料の膜を形成した後、前記Hfと酸素を含む材料の膜に窒素を導入する工程を備える、請求項2記載の半導体装置の製造方法。
- 前記Hfと酸素を含む材料の膜を形成した後、前記Hfと酸素を含む材料の膜の上に窒化チタン膜を形成する工程を備える、請求項2または請求項3記載の半導体装置の製造方法。
- 前記第1シリコン窒化酸化膜と前記第2シリコン窒化酸化膜と前記第3シリコン窒化酸化膜を形成した後、前記半導体基板上にAl、ZrもしくはLaのいずれか1種と酸素とを含む材料の膜を形成する工程を備える、請求項1記載の半導体装置の製造方法。
- 前記Al、ZrもしくはLaのいずれか1種と酸素とを含む材料の膜を形成した後、前記Al、ZrもしくはLaのいずれか1種と酸素とを含む材料の膜に窒素を導入する工程を備える、請求項5記載の半導体装置の製造方法。
- 前記Al、ZrもしくはLaのいずれか1種と酸素とを含む材料の膜を形成した後、前記Al、ZrもしくはLaのいずれか1種と酸素とを含む材料の膜の上に窒化チタン膜を形成する工程を備える、請求項5または請求項6記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005134917A JP4704101B2 (ja) | 2005-05-06 | 2005-05-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005134917A JP4704101B2 (ja) | 2005-05-06 | 2005-05-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006313769A JP2006313769A (ja) | 2006-11-16 |
JP4704101B2 true JP4704101B2 (ja) | 2011-06-15 |
Family
ID=37535147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005134917A Expired - Fee Related JP4704101B2 (ja) | 2005-05-06 | 2005-05-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4704101B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270380A (ja) * | 2007-04-18 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP5289069B2 (ja) * | 2009-01-09 | 2013-09-11 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR101743661B1 (ko) | 2011-06-01 | 2017-06-07 | 삼성전자 주식회사 | 서로 다른 두께의 게이트 절연막을 갖는 모스펫 소자 형성 방법 |
KR101929384B1 (ko) | 2012-05-24 | 2018-12-14 | 삼성전자주식회사 | 선택적으로 질화처리된 게이트 절연막을 갖는 반도체 장치의 제조 방법 |
CN113675142B (zh) * | 2021-07-05 | 2023-09-29 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269355A (ja) * | 1999-03-12 | 2000-09-29 | Nec Corp | Cmos半導体装置及びその製造方法 |
JP2003197767A (ja) * | 2001-12-21 | 2003-07-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003347423A (ja) * | 2002-05-28 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2004023008A (ja) * | 2002-06-20 | 2004-01-22 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2006073796A (ja) * | 2004-09-02 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007531982A (ja) * | 2003-09-09 | 2007-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 同じ半導体チップ内のpmosおよびnmosトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH118317A (ja) * | 1997-06-13 | 1999-01-12 | Sony Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-05-06 JP JP2005134917A patent/JP4704101B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269355A (ja) * | 1999-03-12 | 2000-09-29 | Nec Corp | Cmos半導体装置及びその製造方法 |
JP2003197767A (ja) * | 2001-12-21 | 2003-07-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003347423A (ja) * | 2002-05-28 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2004023008A (ja) * | 2002-06-20 | 2004-01-22 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2007531982A (ja) * | 2003-09-09 | 2007-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 同じ半導体チップ内のpmosおよびnmosトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス |
JP2006073796A (ja) * | 2004-09-02 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006313769A (ja) | 2006-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9397009B2 (en) | Structure and method for metal gate stack oxygen concentration control using an oxygen diffusion barrier layer and a sacrificial oxygen gettering layer | |
US7598545B2 (en) | Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices | |
US8823110B2 (en) | Semiconductor device and manufacturing method of the same | |
US7968397B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5442332B2 (ja) | 半導体装置およびその製造方法 | |
US7863125B2 (en) | Manufacturing method of CMOS type semiconductor device, and CMOS type semiconductor device | |
KR20080110522A (ko) | 반도체 장치와 그 제조 방법 | |
US7238996B2 (en) | Semiconductor device | |
US20100279496A1 (en) | Manufacturing method of semiconductor device | |
US7759744B2 (en) | Semiconductor device having high dielectric constant layers of different thicknesses | |
JP2005079223A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4704101B2 (ja) | 半導体装置の製造方法 | |
US20100301429A1 (en) | Semiconductor device and method of manufacturing the same | |
US20070257320A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2005158998A (ja) | 半導体装置の製造方法 | |
JP2004207560A (ja) | 半導体装置およびその製造方法 | |
CN111261715A (zh) | 包括低热预算栅极堆叠体的pMOS晶体管 | |
US7682988B2 (en) | Thermal treatment of nitrided oxide to improve negative bias thermal instability | |
JP2006295131A (ja) | 半導体装置およびその製造方法 | |
JP2005252052A (ja) | 半導体装置及びその製造方法 | |
JP2007335784A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011249603A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080421 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080421 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4704101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |