JP2011249603A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011249603A JP2011249603A JP2010121818A JP2010121818A JP2011249603A JP 2011249603 A JP2011249603 A JP 2011249603A JP 2010121818 A JP2010121818 A JP 2010121818A JP 2010121818 A JP2010121818 A JP 2010121818A JP 2011249603 A JP2011249603 A JP 2011249603A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- layer
- metal
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板1の主面にゲート絶縁膜用のHf含有膜4、Al含有膜5及びマスク層6を形成してから、nチャネル型MISFET形成予定領域であるnMIS形成領域1Aのマスク層6とAl含有膜5を選択的に除去する。それから、nMIS形成領域1AのHf含有膜4上とpチャネル型MISFET形成予定領域であるpMIS形成領域1Bのマスク層6上に希土類含有膜7を形成し、熱処理を行って、nMIS形成領域1AのHf含有膜4を希土類含有膜7と反応させ、pMIS形成領域1BのHf含有膜4をAl含有膜5と反応させる。その後、未反応の希土類含有膜7とマスク層6を除去してから、メタルゲート電極を形成する。マスク層6は、窒化チタン又は窒化タンタルからなる窒化金属膜6aと、その上のチタン又はタンタルからなる金属膜6bとの積層構造を有する。
【選択図】図15
【解決手段】半導体基板1の主面にゲート絶縁膜用のHf含有膜4、Al含有膜5及びマスク層6を形成してから、nチャネル型MISFET形成予定領域であるnMIS形成領域1Aのマスク層6とAl含有膜5を選択的に除去する。それから、nMIS形成領域1AのHf含有膜4上とpチャネル型MISFET形成予定領域であるpMIS形成領域1Bのマスク層6上に希土類含有膜7を形成し、熱処理を行って、nMIS形成領域1AのHf含有膜4を希土類含有膜7と反応させ、pMIS形成領域1BのHf含有膜4をAl含有膜5と反応させる。その後、未反応の希土類含有膜7とマスク層6を除去してから、メタルゲート電極を形成する。マスク層6は、窒化チタン又は窒化タンタルからなる窒化金属膜6aと、その上のチタン又はタンタルからなる金属膜6bとの積層構造を有する。
【選択図】図15
Description
本発明は、半導体装置の製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するMISFETを備えた半導体装置の製造技術に適用して有効な技術に関する。
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、MISFET(Metal Insulator Semiconductor Field Effect Transistor)を形成することができる。ゲート電極としては、ポリシリコン膜を使用することが一般的である。
しかしながら、近年、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
また、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、MISFETのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料(高誘電率材料)を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
特開2009−59882号公報(特許文献1)や特開2007−103549号公報(特許文献2)には、メタルゲート電極および高誘電率ゲート絶縁膜を有するMISFETに関する技術が記載されている。
本発明者の検討によれば、次のことが分かった。
メタルゲート電極を用いた場合、ゲート電極の空乏化の問題は解決できるが、ポリシリコンゲート電極を用いた場合に比べて、nチャネル型MISFETおよびpチャネル型MISFETの両方でしきい値電圧の絶対値が大きくなってしまう。このため、メタルゲート電極を適用する場合には、低しきい値化(しきい値電圧の絶対値の低下)を図ることが望まれる。しかしながら、nチャネル型MISFETとpチャネル型MISFETとでメタルゲート電極とゲート絶縁膜の構成が同じであれば、nチャネル型MISFETおよびpチャネル型MISFETの一方の低しきい値化を図ると、他方は逆に高しきい値化してしまう。
そこで、nチャネル型MISFETおよびpチャネル型MISFETのそれぞれのしきい値電圧を独立に制御可能とするために、nチャネル型MISFETのゲート絶縁膜とpチャネル型MISFETのゲート絶縁膜とに異なる絶縁材料を選択することが有効である。
ゲート絶縁膜用の高誘電率膜(High−k膜)として、Hfを含有する高誘電率膜であるHf系ゲート絶縁膜が優れているが、nチャネル型MISFETにおけるHf系ゲート絶縁膜に希土類元素(特に好ましくはランタン)を導入すると、nチャネル型MISFETを低しきい値化することができる。また、pチャネル型MISFETにおけるHf系ゲート絶縁膜にアルミニウムを導入すると、pチャネル型MISFETを低しきい値化することができる。このため、nチャネル型MISFETにおけるHf系ゲート絶縁膜に希土類元素(特にランタン)を選択的に導入し、pチャネル型MISFETにおけるHf系ゲート絶縁膜にアルミニウムを選択的に導入することにより、nチャネル型MISFETとpチャネル型MISFETの両方を低しきい値化することができる。
nチャネル型MISFETにおけるHf系ゲート絶縁膜に希土類元素(特にランタン)を選択的に導入し、かつpチャネル型MISFETにおけるHf系ゲート絶縁膜にアルミニウムを選択的に導入する手法として、本発明者は次のプロセスを検討している。
まず、半導体基板の主面に、酸化ハフニウム膜などのHf含有膜を形成してから、このHf含有膜上に酸化アルミニウム膜などのAl含有膜を形成し、このAl含有膜上に、窒化チタン膜などのマスク層を形成する。それから、nチャネル型MISFET形成予定領域のマスク層とAl含有膜を選択的に除去し、pチャネル型MISFET形成予定領域のマスク層とAl含有膜は残す。それから、半導体基板の主面上に酸化ランタン膜などの希土類含有膜を形成する。これにより、nチャネル型MISFET形成予定領域ではHf含有膜上に希土類含有膜が形成され、pチャネル型MISFET形成予定領域ではマスク層上に希土類含有膜が形成された状態となる。この状態で熱処理を行うことで、nチャネル型MISFET形成予定領域では、Hf含有膜と希土類含有膜とが反応して、希土類元素を含有するHf系高誘電率ゲート絶縁膜が形成され、pチャネル型MISFET形成予定領域では、Hf含有膜とAl含有膜とが反応して、Alを含有するHf系高誘電率ゲート絶縁膜が形成される。熱処理後、熱処理で反応しなかった希土類含有膜およびマスク層を除去し、その後、メタルゲート電極を形成する。
上記マスク層は、熱処理時にマスク層上の希土類含有膜がマスク層の下のAl含有膜やHf含有膜と反応するのを防止するために使用される。しかしながら、マスク層の構成を工夫しないと、熱処理時にマスク層上の希土類含有膜の希土類元素がマスク層中を拡散して、マスク層の下に形成される、pチャネル型MISFET用のHf系高誘電率ゲート絶縁膜中に導入されてしまうことが、本発明者の検討により分かった。pチャネル型MISFET用のHf系高誘電率ゲート絶縁膜に希土類元素が導入されてしまうと、pチャネル型MISFETのしきい値(しきい値電圧)の絶対値が増大してしまう。このため、半導体装置の性能をできるだけ向上させるためには、pチャネル型MISFET用のHf系高誘電率ゲート絶縁膜中に希土類元素が導入されてしまう現象やnチャネル型MISFET用のHf系高誘電率ゲート絶縁膜中にAlが導入されてしまう現象は、できるだけ防止することが望まれる。
本発明の目的は、半導体装置の性能向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置の製造方法は、nチャネル型の第1MISFETを半導体基板の第1領域に有し、pチャネル型の第2MISFETを前記半導体基板の第2領域に有する半導体装置の製造方法である。そして、(a)前記半導体基板を用意する工程、(b)前記第1および第2MISFETのゲート絶縁膜用で、かつHfを含有する第1絶縁膜を、前記半導体基板の前記第1領域および前記第2領域に形成する工程、(c)前記(b)工程後、前記第1領域および前記第2領域に形成された前記第1絶縁膜上に、Alを含有する第1材料膜を形成する工程、(d)前記(c)工程後、前記第1材料膜上にマスク層を形成する工程を有する。更に、(e)前記(d)工程後、前記第1領域の前記マスク層および前記第1材料膜を除去し、前記第2領域の前記マスク層および前記第1材料膜を残す工程、(f)前記(e)工程後、希土類元素またはマグネシウムを含有する第2材料膜を、前記第1領域の前記第1絶縁膜上および前記第2領域の前記マスク層上に形成する工程を有する。更に、(g)前記(f)工程後、熱処理を行って、前記第1領域の前記第1絶縁膜を前記第2材料膜と反応させ、前記第2領域の前記第1絶縁膜を前記第1材料膜と反応させる工程、(h)前記(g)工程後、前記(f)工程にて反応しなかった前記第2材料膜、および前記マスク層を除去する工程を有する。更に、(i)前記(h)工程後、前記第1領域の前記第1絶縁膜上および前記第2領域の前記第1絶縁膜上に、前記第1および第2MISFETのゲート電極用の金属膜を形成する工程、(j)前記(i)工程後、前記金属膜をパターニングして、前記第1領域に前記第1MISFET用の第1メタルゲート電極を、前記第2領域に前記第2MISFET用の第2メタルゲート電極を形成する工程を有する。そして、前記(d)工程で形成された前記マスク層は、前記第1材料膜に接する第1層と、前記第1層上に形成された第2層とを含む積層構造を有し、前記第1層は、窒化チタンまたは窒化タンタルからなり、前記第2層は、チタン、タンタル、フッ素を含有する窒化チタン、またはフッ素を含有する窒化タンタルからなるものである。
代表的な他の実施の形態による半導体装置の製造方法は、nチャネル型の第1MISFETを半導体基板の第1領域に有し、pチャネル型の第2MISFETを前記半導体基板の第2領域に有する半導体装置の製造方法である。そして、(a)前記半導体基板を用意する工程、(b)前記第1および第2MISFETのゲート絶縁膜用で、かつHfを含有する第1絶縁膜を、前記半導体基板の前記第1領域および前記第2領域に形成する工程、(c)前記(b)工程後、前記第1領域および前記第2領域に形成された前記第1絶縁膜上に、希土類元素またはマグネシウムを含有する第2材料膜を形成する工程を有する。更に、(d)前記(c)工程後、前記第2材料膜上にマスク層を形成する工程、(e)前記(d)工程後、前記第2領域の前記マスク層および前記第2材料膜を除去し、前記第1領域の前記マスク層および前記第2材料膜を残す工程、(f)前記(e)工程後、Alを含有する第1材料膜を、前記第2領域の前記第1絶縁膜上および前記第1領域の前記マスク層上に形成する工程を有する。更に、(g)前記(f)工程後、熱処理を行って、前記第1領域の前記第1絶縁膜を前記第2材料膜と反応させ、前記第2領域の前記第1絶縁膜を前記第1材料膜と反応させる工程、(h)前記(g)工程後、前記(f)工程にて反応しなかった前記第1材料膜、および前記マスク層を除去する工程を有する。更に、(i)前記(h)工程後、前記第1領域の前記第1絶縁膜上および前記第2領域の前記第1絶縁膜上に、前記第1および第2MISFETのゲート電極用の金属膜を形成する工程、(j)前記(i)工程後、前記金属膜をパターニングして、前記第1領域に前記第1MISFET用の第1メタルゲート電極を、前記第2領域に前記第2MISFET用の第2メタルゲート電極を形成する工程を有する。そして、前記(d)工程で形成された前記マスク層は、前記第1材料膜に接する第1層と、前記第1層上に形成された第2層とを含む積層構造を有し、前記第1層は、窒化チタンまたは窒化タンタルからなり、前記第2層は、チタンまたはタンタルからなるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
代表的な実施の形態によれば、半導体装置の性能向上を図ることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態1)
本実施の形態の半導体装置を図面を参照して説明する。
本実施の形態の半導体装置を図面を参照して説明する。
図1は、本発明の一実施の形態である半導体装置、ここではCMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)を有する半導体装置の要部断面図である。
図1に示されるように、本実施の形態の半導体装置は、半導体基板1のnMIS形成領域(第1領域)1Aに形成されたnチャネル型MISFET(Metal Insulator Semiconductor Field Effect Transistor:MIS型電界効果トランジスタ)Qnと半導体基板1のpMIS形成領域(第2領域)1Bに形成されたpチャネル型MISFETQpとを有している。
すなわち、p型の単結晶シリコンなどからなる半導体基板1は、素子分離領域2によって規定されて互いに電気的に分離されたnMIS形成領域1AおよびpMIS形成領域1Bを有しており、nMIS形成領域1Aの半導体基板1にp型ウエルPWが形成され、pMIS形成領域1Bの半導体基板1にn型ウエルNWが形成されている。nMIS形成領域1Aのp型ウエルPWの表面上には、nチャネル型MISFETQnのゲート絶縁膜として機能するHf含有絶縁膜(第1高誘電率ゲート絶縁膜)4aを介して、nチャネル型MISFETQnのゲート電極(第1メタルゲート電極)GE1が形成されている。また、pMIS形成領域1Bのn型ウエルNWの表面上には、pチャネル型MISFETQpのゲート絶縁膜として機能するHf含有絶縁膜(第2高誘電率ゲート絶縁膜)4bを介して、pチャネル型MISFETQpのゲート電極(第2メタルゲート電極)GE2が形成されている。
また、Hf含有絶縁膜4a及びHf含有絶縁膜4bは、半導体基板1(p型ウエルPWおよびn型ウエルNW)の表面(シリコン面)上に直接的に形成する(すなわち界面層3を省略する)こともできるが、Hf含有絶縁膜4a及びHf含有絶縁膜4bと半導体基板1(p型ウエルPW及びn型ウエルNW)との界面に、薄い酸化シリコン膜または酸窒化シリコン膜からなる絶縁性の界面層(絶縁層、絶縁膜)3を設ければ、より好ましい。酸化シリコンまたは酸窒化シリコンからなる界面層(第1絶縁膜)3を設けることで、ゲート絶縁膜と半導体基板(のシリコン面)の界面をSiO2/Si(またはSiON/Si)構造にし、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができる。
Hf含有絶縁膜4aとHf含有絶縁膜4bとは、それぞれ酸化シリコンよりも誘電率(比誘電率)が高い絶縁材料膜、いわゆるHigh−k膜(高誘電率膜)である。なお、本願において、High−k膜、高誘電率膜あるいは高誘電率ゲート絶縁膜と言うときは、酸化シリコン(SiOx、代表的にはSiO2)よりも誘電率(比誘電率)が高い膜を意味する。また、本願において、Hfを含有するゲート絶縁膜をHf系ゲート絶縁膜と称する場合もある。
nチャネル型MISFETQnのゲート絶縁膜(高誘電率ゲート絶縁膜)として機能するHf含有絶縁膜4aは、Hf(ハフニウム)とO(酸素)とを主成分として含有する絶縁材料からなり、更に希土類元素(特に好ましくはLa(ランタン))を含有していることを特徴の一つとしている。このHf含有絶縁膜4aは、Hf(ハフニウム)とO(酸素)と希土類元素とを必須の構成元素として含有するが、それ以外に更にN(窒素)とSi(シリコン、ケイ素)の一方または両方を含有することもできる。Hf含有絶縁膜4aが希土類元素を含有するのは、nチャネル型MISFETQnの低しきい値化を図るためである。なお、MISFETの低しきい値化とは、そのMISFETのしきい値(しきい値電圧)の絶対値を小さく(低く)することに対応する。
なお、本願において、希土類または希土類元素とは、ランタン(La)からルテチウム(Lu)までのランタノイドに、スカンジウム(Sc)およびイットリウム(Y)を加えたものを言うものとする。
従って、Hf含有絶縁膜4aが含有する希土類元素をLnと表記すると、Hf含有絶縁膜4aとして、HfLnO膜、HfLnON膜、HfLnSiON膜またはHfLnSiO膜を好適に用いることができる。また、nチャネル型MISFETQnの低しきい値化を図るためにHf含有絶縁膜4aが含有する希土類元素は、La(ランタン)が特に好ましいため、Hf含有絶縁膜4aは、特に好ましくは、HfLaO膜、HfLaON膜、HfLaSiON膜またはHfLaSiO膜である。
ここで、HfLnO膜は、ハフニウム(Hf)と希土類元素(Ln)と酸素(O)とで構成された絶縁材料膜であり、HfLnON膜は、ハフニウム(Hf)と希土類元素(Ln)と酸素(O)と窒素(N)とで構成された絶縁材料膜である。また、HfLnSiON膜は、ハフニウム(Hf)と希土類元素(Ln)とシリコン(Si)と酸素(O)と窒素(N)とで構成された絶縁材料膜であり、HfLnSiO膜は、ハフニウム(Hf)と希土類元素(Ln)とシリコン(Si)と酸素(O)とで構成された絶縁材料膜である。また、HfLaO膜は、ハフニウム(Hf)とランタン(La)と酸素(O)とで構成された絶縁材料膜であり、HfLaON膜は、ハフニウム(Hf)とランタン(La)と酸素(O)と窒素(N)とで構成された絶縁材料膜である。また、HfLaSiON膜は、ハフニウム(Hf)とランタン(La)とシリコン(Si)と酸素(O)と窒素(N)とで構成された絶縁材料膜であり、HfLaSiO膜は、ハフニウム(Hf)とランタン(La)とシリコン(Si)と酸素(O)とで構成された絶縁材料膜である。
なお、HfLaSiON膜(またはHfLaSiON)と表記した場合、HfLaSiON膜(またはHfLaSiON)におけるHfとLaとSiとOとNの原子比は1:1:1:1:1に限定されるものではない。このことは、HfLnO膜、HfLnON膜、HfLnSiON膜、HfLnSiO膜、HfLaO膜、HfLaON膜、HfLaSiON膜、HfLaSiO膜、HfO膜、HfON膜、HfSiON膜、HfSiO膜、HfAlO膜、HfAlON膜、HfAlSiON膜、HfAlSiO膜、TiN膜、TaN膜、TiNF膜、TaNF膜などについても同様である。
pチャネル型MISFETQpのゲート絶縁膜(高誘電率ゲート絶縁膜)として機能するHf含有絶縁膜4bは、Hf(ハフニウム)とO(酸素)とを主成分として含有する絶縁材料からなり、更にAl(アルミニウム)を含有していることを特徴の一つとしている。このHf含有絶縁膜4bは、Hf(ハフニウム)とO(酸素)とAl(アルミニウム)とを必須の構成元素として含有するが、それ以外に更にN(窒素)とSi(シリコン、ケイ素)の一方または両方を含有することもできる。Hf含有絶縁膜4bがAl(アルミニウム)を含有するのは、pチャネル型MISFETQpの低しきい値化を図るためである。従って、Hf含有絶縁膜4bとして、HfAlO膜、HfAlON膜、HfAlSiON膜またはHfAlSiO膜を好適に用いることができる。
ここで、HfAlO膜は、ハフニウム(Hf)とアルミニウム(Al)と酸素(O)とで構成された絶縁材料膜であり、HfAlON膜は、ハフニウム(Hf)とアルミニウム(Al)と酸素(O)と窒素(N)とで構成された絶縁材料膜である。また、HfAlSiON膜は、ハフニウム(Hf)とアルミニウム(Al)とシリコン(Si)と酸素(O)と窒素(N)とで構成された絶縁材料膜であり、HfAlSiO膜は、ハフニウム(Hf)とアルミニウム(Al)とシリコン(Si)と酸素(O)とで構成された絶縁材料膜である。
各ゲート電極GE1,GE2は、ゲート絶縁膜(nMIS形成領域1AではHf含有絶縁膜4a、pMIS形成領域1BではHf含有絶縁膜4b)上に形成されてゲート絶縁膜(nMIS形成領域1AではHf含有絶縁膜4a、pMIS形成領域1BではHf含有絶縁膜4b)に接する金属膜(金属層、メタルゲート膜)8と、この金属膜8上のシリコン膜9との積層膜(積層構造)で構成されている。ゲート電極GE1,GE2のうち、ゲート電極GE1はnMIS形成領域1Aに形成され、ゲート電極GE2はpMIS形成領域1Bに形成されている。
ゲート電極GE1は、高誘電率ゲート絶縁膜であるHf含有絶縁膜4aに接する金属膜8を有し、ゲート電極GE2は、高誘電率ゲート絶縁膜であるHf含有絶縁膜4bに接する金属膜8を有しており、各ゲート電極GE1,GE2は、いわゆるメタルゲート電極(金属ゲート電極)である。
なお、本願において、金属膜(金属層)とは、金属伝導を示す導電膜(導電層)を言い、単体の金属膜(純金属膜)や合金膜だけでなく、金属伝導を示す金属化合物膜(窒化金属膜や炭化金属膜など)も含むものとする。このため、金属膜8は、金属伝導を示す導電膜であり、金属級に抵抗率が低い。金属膜8として特に好ましいのは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜である。
nMIS形成領域1Aのp型ウエルPWには、nチャネル型MISFETQnのLDD(Lightly doped Drain)構造のソース・ドレイン領域として、n−型半導体領域(エクステンション領域、LDD領域)EX1とそれよりも高不純物濃度のn+型半導体領域(ソース・ドレイン領域)SD1とが形成されている。また、pMIS形成領域1Bのn型ウエルNWには、pチャネル型MISFETQpのLDD構造のソース・ドレイン領域として、p−型半導体領域(エクステンション領域、LDD領域)EX2とそれよりも高不純物濃度のp+型半導体領域(ソース・ドレイン領域)SD2とが形成されている。n+型半導体領域SD1は、n−型半導体領域EX1よりも不純物濃度が高くかつ接合深さが深く、p+型半導体領域SD2は、p−型半導体領域EX2よりも不純物濃度が高くかつ接合深さが深い。
ゲート電極GE1,GE2の側壁上には、絶縁体(絶縁膜)からなるサイドウォール(サイドウォールスペーサ、側壁スペーサ、側壁絶縁膜)SWが形成されている。nMIS形成領域1Aにおいて、n−型半導体領域EX1はゲート電極GE1に整合して形成され、n+型半導体領域SD1はゲート電極GE1の側壁上に設けられたサイドウォールSWに整合して形成されている。また、pMIS形成領域1Bにおいて、p−型半導体領域EX2はゲート電極GE2に整合して形成され、p+型半導体領域SD2はゲート電極GE2の側壁上に設けられたサイドウォールSWに整合して形成されている。すなわち、n−型半導体領域EX1は、ゲート電極GE1の側壁上に形成されたサイドウォールSWの下に位置して、nチャネル型MISFETQnのチャネル領域とn+型半導体領域SD1との間に介在し、p−型半導体領域EX2は、ゲート電極GE2の側壁上に形成されたサイドウォールSWの下に位置して、pチャネル型MISFETQpのチャネル領域とp+型半導体領域SD2との間に介在している。n+型半導体領域SD1、p+型半導体領域SD2およびシリコン膜9の表面上には、サリサイド(Salicide:Self Aligned Silicide)技術を用いて、コバルトシリサイド層またはニッケルシリサイド層などの金属シリサイド層(図示せず)を形成することもできる。
更に、後述の絶縁膜(層間絶縁膜)11、コンタクトホールCT、プラグPG、ストッパ絶縁膜12、絶縁膜13および配線M1(後述の図22および図23参照)や、更に上層の多層配線構造が形成されているが、ここでは図示およびその説明は省略する。
次に、本実施の形態の半導体装置の製造工程を図面を参照して説明する。
図2は、本実施の形態の半導体装置、ここではCMISFETを有する半導体装置の製造工程の一部を示す製造プロセスフロー図である。図3は、図2のステップS7(マスク層6形成工程)の詳細を示す製造プロセスフロー図である。図4は、図2のステップS8(nMIS形成領域1Aのマスク層6およびAl含有膜5の除去工程)の詳細を示す製造プロセスフロー図である。図5〜図23は、本実施の形態の半導体装置、ここではCMISFETを有する半導体装置の製造工程中の要部断面図である。
まず、図5に示されるように、例えば1〜10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体基板(半導体ウエハ)1を準備(用意)する(図2のステップS1)。本実施の形態の半導体装置が形成される半導体基板1は、nチャネル型のMISFETが形成される領域であるnMIS形成領域1Aと、pチャネル型のMISFETが形成される領域であるpMIS形成領域1Bとを有している。それから、半導体基板1の主面に素子分離領域2を形成する(図2のステップS2)。素子分離領域2は酸化シリコンなどの絶縁体からなり、例えばSTI(Shallow Trench Isolation)法により形成される。例えば、半導体基板1に形成された溝(素子分離溝)に埋め込まれた絶縁膜により、素子分離領域2を形成することができる。
次に、図6に示されるように、半導体基板1のnチャネル型MISFETを形成する領域(nMIS形成領域1A)にp型ウエルPWを形成し、pチャネル型MISFETを形成する領域(pMIS形成領域1B)にn型ウエルNWを形成する(図2のステップS3)。このステップS3において、p型ウエルPWは、例えばホウ素(B)などのp型の不純物をイオン注入することなどによって形成され、n型ウエルNWは、例えばリン(P)またはヒ素(As)などのn型の不純物をイオン注入することなどにより形成される。また、p型ウエルPWおよびn型ウエルNWの形成前または形成後に、半導体基板1の上層部に対して、後で形成されるMISFETのしきい値調整用のイオン注入(いわゆるチャネルドープイオン注入)を必要に応じて行なうこともできる。
次に、例えばフッ酸(HF)水溶液を用いたウェットエッチングなどにより半導体基板1の表面の自然酸化膜を除去することによって、半導体基板1の表面を清浄化(洗浄)する。これにより、半導体基板1(p型ウエルPWおよびn型ウエルNW)の表面(シリコン面)が露出される。
次に、半導体基板1の表面(すなわちp型ウエルPWおよびn型ウエルNWの表面)上に、酸化シリコン膜または酸窒化シリコン膜からなる界面層(絶縁層、第1絶縁膜)3を形成する(図2のステップS4)。
このステップS4を省略して界面層3を形成することなく、半導体基板1(p型ウエルPWおよびn型ウエルNW)の表面(シリコン面)上に直接的に後述のHf含有膜4を形成することもできるが、ステップS4で界面層3を形成してから、この界面層3上に後述のHf含有膜4を形成すれば、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができるため、より好ましい。界面層3を形成する場合、界面層3の膜厚は薄く、好ましくは0.3〜1nm、例えば0.6nm程度とすることができる。ステップS4において、界面層3は、例えば熱酸化法などを用いて形成することができる。
次に、図7に示されるように、半導体基板1の主面上に、すなわち界面層3上に、Hf含有膜(Hf含有層)4を形成する(図2のステップS5)。ステップS5において、Hf含有膜4は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1Bの両方に形成される。このHf含有膜4は、上記nチャネル型MISFETQnおよびpチャネル型MISFETQpの高誘電率ゲート絶縁膜(すなわち上記Hf含有絶縁膜4a,4b)形成用のベースとなる絶縁膜である。
Hf含有膜4は、ハフニウム(Hf)を含有する絶縁膜(第1絶縁膜)であり、より特定的には、ハフニウム(Hf)と酸素(O)を含有する絶縁材料からなる。Hf含有膜4は、好ましくは、HfO膜(酸化ハフニウム膜、代表的なのはHfO2膜)、HfON膜(酸窒化ハフニウム膜)、HfSiON膜(ハフニウムシリコンオキシナイトライド膜)またはHfSiO膜(ハフニウムシリケート膜)とすることができる。このうち、HfON膜をHf含有膜4として用いれば、耐熱性向上やリーク電流の更なる低減を図ることができる。従って、Hf含有膜4は、ハフニウム(Hf)と酸素(O)を主成分として含有する絶縁膜とみなすことができる。Hf含有膜4の膜厚(形成膜厚)は、例えば0.5〜2nm程度とすることができる。Hf含有膜4は、希土類元素(特にLa)とAlを含有しないことが好ましく、これは、後で、(後述の希土類含有膜7から)nMIS形成領域1AのHf含有膜4に選択的に希土類元素を導入し、(後述のAl含有膜5から)pMIS形成領域1BのHf含有膜4に選択的にAl(アルミニウム)を導入するためである。
ステップS5のHf含有膜4形成工程は、例えば次のようにして形成することができる。
Hf含有膜4がHfSiON膜の場合には、ALD(Atomic Layer Deposition:原子層堆積)法またはCVD(Chemical Vapor Deposition:化学的気相成長)法を用いてまずHfSiO膜を堆積する。それから、このHfSiO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfSiO膜を窒化してHfSiON膜にする)ことによって、HfSiON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
Hf含有膜4がHfON膜の場合には、ALD法またはCVD法を用いてまずHfO膜(代表的にはHfO2膜)を堆積してから、このHfO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfO膜をHfON膜にする)ことによって、HfON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
Hf含有膜4がHfO膜(代表的にはHfO2膜)の場合には、ALD法またはCVD法を用いてHfO膜(代表的にはHfO2膜)を堆積すればよく、窒化処理を行う必要はない。その後、不活性または酸化雰囲気中で熱処理する場合もある。
Hf含有膜4がHfSiO膜の場合には、ALD法またはCVD法を用いてHfSiO膜を堆積すればよく、窒化処理を行う必要はない。その後、不活性または酸化雰囲気中で熱処理する場合もある。
上記ステップS5でHf含有膜4を形成した後、図8に示されるように、半導体基板1の主面上に、すなわちHf含有膜4上に、Hf含有膜4に接するように、Al含有膜(Al含有層、第1材料膜)5を形成する(図2のステップS6)。このステップS6において、Al含有膜5は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1BのHf含有膜4上に形成される。
Al含有膜5は、Al(アルミニウム)を含有する材料膜(第1材料膜)であり、Al(アルミニウム)を主成分として含有している。Al含有膜5としては、酸化アルミニウム膜(AlO膜、代表的にはAl2O3膜)が最も好ましいが、それ以外にも、酸窒化アルミニウム膜(アルミニウム酸窒化物膜、AlON膜)またはアルミニウム膜(Al膜)などを用いることもできる。Al含有膜5は、スパッタリング法またはALD法などによって形成することができ、その膜厚(形成膜厚)は、例えば0.3〜1nm程度とすることができる。Al含有膜5を形成するのは、pチャネル型MISFETQpの低しきい値化を図るために、pMIS形成領域1BのHf含有絶縁膜4にAl(アルミニウム)を導入して、Alを含有する上記Hf含有絶縁膜4bを形成するためである。
次に、図9に示されるように、半導体基板1の主面上に、すなわちAl含有膜5上に、マスク層6を形成する(図2のステップS7)。マスク層6は、第1層である窒化金属膜(窒化金属層)6aと第1層(窒化金属膜6a)上に形成された第2層である金属膜(金属層)6bとの積層膜により形成されており、窒化金属膜6aが下層側に形成され、金属膜6bは上層側(すなわち窒化金属膜6a上)に形成されている。窒化金属膜6aは、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなるが、窒化金属膜6aとしてより好ましいのは窒化チタン(TiN)膜である。金属膜6bは、チタン(Ti)膜またはタンタル(Ta)膜からなるが、金属膜6bとしてより好ましいのはチタン(Ti)膜である。マスク層6は、後で形成する希土類含有膜7がpMIS形成領域1BのHf含有膜4やAl含有膜5と反応するのを防止するために設けるものである。
ステップS7では、具体的には、半導体基板1の主面上に、すなわちAl含有膜5上に窒化金属膜6aを形成(図3のステップS7a)してから、窒化金属膜6a上に金属膜6bを形成する(図3のステップS7b)ことで、窒化金属膜6aと窒化金属膜6a上の金属膜6bとの積層膜からなるマスク層6が形成される。窒化金属膜6aおよび金属膜6bは、例えばスパッタリング法などを用いて形成することができる。ステップS7aの窒化金属膜6aの形成(成膜)工程の後でステップS7bの金属膜6bの形成(成膜)工程が行われるが、ステップS7aの窒化金属膜6aの成膜工程とステップS7bの金属膜6bの成膜工程とは、半導体基板1を大気中にさらすことなくin−situで連続的に行うことが好ましい。ステップS7において、マスク層6は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1BのAl含有膜5上に形成される。
次に、nMIS形成領域1Aのマスク層6およびAl含有膜5をエッチング(好ましくはウェットエッチング、あるいはドライエッチングとウェットエッチングとの併用)によって選択的に除去し、pMIS形成領域1Bのマスク層6およびAl含有膜5を残す(図2のステップS8)。ステップS8が行われた後の状態が、後述の図14に対応し、nMIS形成領域1Aでは、Hf含有膜4が露出され、一方pMIS形成領域1Bでは、Hf含有膜4上にAl含有膜5およびその上のマスク層6が形成された状態が維持される。
このステップS8の好適な例について、図4および図10〜図14を参照して説明する。ステップS8は、図4のステップS8a,S8b,S8c,S8d,S8e,S8fで構成されており、以下に具体的に説明する。
まず、図10に示されるように、半導体基板1の主面上に、すなわちマスク層6上に、ハードマスク用の絶縁膜HMを形成する(図4のステップS8a)。絶縁膜HMは、好ましくは窒化シリコン膜により形成される。それから、フォトリソグラフィ技術を用いて、絶縁膜HM上にフォトレジストパターンPRを形成する(図4のステップS8b)。フォトレジストパターンPRは、pMIS形成領域1Bに形成されるが、nMIS形成領域1Aには形成されない。すなわち、ステップS8bにおいて、pMIS形成領域1Bの絶縁膜HMを覆い、かつnMIS形成領域1Aの絶縁膜HMを露出するフォトレジストパターンPRが形成される。
次に、図11に示されるように、フォトレジストパターンPRをエッチングマスクとして用いて、nMIS形成領域1Aの絶縁膜HMをエッチングして除去する(図4のステップS8c)。このステップS8cにおいて、pMIS形成領域1Bの絶縁膜HMは、フォトレジストパターンPRで覆われていたため、除去されずに残存する。次に、図12に示されるように、フォトレジストパターンPRをアッシングなどにより除去する(図4のステップS8d)。
次に、図13に示されるように、絶縁膜HMをエッチングマスク(ハードマスク)として用いて、nMIS形成領域1Aのマスク層6をエッチングして除去する(図4のステップS8e)。このステップS8eにおいて、pMIS形成領域1Bのマスク層6は、絶縁膜HMで覆われていたため、除去されずに残存する。ステップS8eのマスク層6のエッチング(ウェットエッチング)には、過酸化水素水(H2O2+H2O)などを好適に用いることができる。窒化チタン(TiN)やチタン(Ti)は過酸化水素水に対して溶解する特性を有している。酸化アルミニウム(AlO、代表的にはAl2O3)は、過酸化水素水に対して溶解しないか、小さいレートで溶解する。
次に、図14に示されるように、nMIS形成領域1AのAl含有膜5と、pMIS形成領域1Bに残存している絶縁膜HMとを、エッチングにより除去する(図4のステップS8f)。このステップS8fのエッチング(ウェットエッチング)には、希フッ酸(DHF)などを好適に用いることができる。上記ステップS5でHf含有膜4を形成(成膜)した後に、熱処理(例えば窒素雰囲気中での800℃程度の熱処理)でHf含有膜4を結晶化させておけば、Hf含有膜4が希フッ酸(DHF)でエッチングされるのを抑制することができる。
このようなステップS8a,S8b,S8c,S8d,S8e,S8fにより、ステップS8を行うことができ、これにより、図14に示されるように、nMIS形成領域1Aでは、Hf含有膜4が露出され、一方pMIS形成領域1Bでは、Hf含有膜4上にAl含有膜5およびその上のマスク層6が形成された状態が維持される。
ステップS8の後、図15に示されるように、半導体基板1の主面上に希土類含有膜(希土類含有層、第2材料膜)7を形成する(図2のステップS9)。
上記ステップS8のエッチング工程でnMIS形成領域1Aのマスク層6およびAl含有膜5を除去しかつpMIS形成領域1Bのマスク層6およびAl含有膜5を残していたので、ステップS9では、希土類含有膜7は、nMIS形成領域1AではHf含有膜4上に形成され、pMIS形成領域1Bではマスク層6上に形成される。このため、nMIS形成領域1Aでは希土類含有膜7とHf含有膜4とが接触しているが、pMIS形成領域1Bでは、希土類含有膜7とAl含有膜5(およびHf含有膜4)とは、間にマスク層6が介在するため互いに接触していない状態となる。pMIS形成領域1Bの希土類含有膜7は、マスク層6の上面に接するが、本実施の形態(および以下の実施の形態2)では、マスク層6の最上層は金属膜6bであるため、pMIS形成領域1Bでは、希土類含有膜7はマスク層6の金属膜6bと接した状態となる。
希土類含有膜7は、希土類元素を含有する材料膜(第2材料膜)であり、希土類元素を主成分として含有し、特に好ましくはLa(ランタン)を含有している。安定性の観点から、希土類含有膜7は、好ましくは酸化希土類膜(希土類酸化物層)であり、特に好ましくは酸化ランタン膜(酸化ランタンとして代表的なのはLa2O3)である。希土類含有膜7は、Hf(ハフニウム)を含有していない。希土類含有膜7は、スパッタリング法またはALD(Atomic Layer Deposition:原子層堆積)法などによって形成することができ、その膜厚(形成膜厚)は、好ましくは0.2〜1nmの範囲内、例えば0.4nm程度とすることができる。希土類含有膜7を形成するのは、nチャネル型MISFETQnの低しきい値化を図るために、nMIS形成領域1AのHf含有絶縁膜4に希土類元素(特に好ましくはLa)を導入して、希土類元素(特に好ましくはLa)を含有する上記Hf含有絶縁膜4aを形成するためである。
次に、半導体基板1に対して熱処理を施す(図2のステップS10)。ステップS10の熱処理工程は、熱処理温度を好ましくは600〜1000℃の範囲内とし、不活性ガス雰囲気中(窒素ガス雰囲気中でもよい)で行うことができる。
このステップS10の熱処理により、nMIS形成領域1Aにおいて、Hf含有膜4と希土類含有膜7とを反応させ、pMIS形成領域1Bにおいて、Hf含有膜4とAl含有膜5とを反応させる。すなわち、ステップS10の熱処理により、希土類含有膜7を構成する希土類元素を、nMIS形成領域1AのHf含有膜4に導入(拡散)し、Al含有膜5を構成するAlを、pMIS形成領域1BのHf含有膜4に導入(拡散)する。
このステップS10の熱処理により、nMIS形成領域1Aでは、Hf含有膜4と希土類含有膜7とが反応(混合、ミキシング、相互拡散)して、図16に示されるように、Hf含有膜4と希土類含有膜7との反応層(混合層、ミキシング層)であるHf含有絶縁膜4aが形成される。すなわち、nMIS形成領域1Aでは、希土類含有膜7の希土類元素がHf含有膜4に導入されて、Hf含有膜4が、Hf含有絶縁膜4aとなる。
また、ステップS10の熱処理により、pMIS形成領域1Bでは、Hf含有膜4とAl含有膜5とが反応(混合、ミキシング、相互拡散)して、図16に示されるように、Hf含有膜4とAl含有膜5との反応層(混合層、ミキシング層)であるHf含有絶縁膜4bが形成される。すなわち、pMIS形成領域1Bでは、Al含有膜5のAlがHf含有膜4に導入されて、Hf含有膜4が、Hf含有絶縁膜4bとなる。
pMIS形成領域1Bでは、希土類含有膜7はマスク層6上に形成されているため、このpMIS形成領域1Bの希土類含有膜7は、マスク層6とほとんど反応せずに残存する。また、ステップS5でHf含有膜4を形成する前に、ステップS4で界面層3を形成した場合には、ステップS10の熱処理時には、Hf含有膜4と下部の界面層3との反応を抑制して、界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。すなわち、nMIS形成領域1Aにおいて、Hf含有絶縁膜4aと半導体基板1(p型ウエルPW)との間に界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させ、またpMIS形成領域1Bにおいて、Hf含有絶縁膜4bと半導体基板1(n型ウエルNW)との間に界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
Hf含有膜4は、ハフニウム(Hf)と酸素(O)とを主成分として含有し、Al含有膜5は、Al(アルミニウム)を主成分として含有しているため、pMIS形成領域1BにおいてHf含有膜4とAl含有膜5とが反応して形成されたHf含有絶縁膜4bは、ハフニウム(Hf)と酸素(O)とアルミニウム(Al)とを主成分として含有する絶縁膜である。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更に窒素(N)も含有していた場合には、Hf含有絶縁膜4bは、ハフニウム(Hf)と酸素(O)とアルミニウム(Al)だけでなく更に窒素(N)も含有したものとなる。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更にSi(シリコン、ケイ素)も含有していた場合には、Hf含有絶縁膜4bは、ハフニウム(Hf)と酸素(O)とアルミニウム(Al)だけでなく更にSi(シリコン、ケイ素)も含有したものとなる。
このため、Al含有膜5が酸化アルミニウム膜またはアルミニウム膜の場合には、Hf含有膜4の種類によって、Hf含有絶縁膜4bは以下のような組成の膜となる。すなわち、Hf含有膜4がHfO膜(代表的にはHfO2膜)の場合は、Hf含有絶縁膜4bはHfAlO膜となり、また、Hf含有膜4がHfON膜の場合は、Hf含有絶縁膜4bはHfAlON膜となり、また、Hf含有膜4がHfSiO膜の場合は、Hf含有絶縁膜4bはHfAlSiO膜となり、また、Hf含有膜4がHfSiON膜の場合は、Hf含有絶縁膜4bはHfAlSiON膜となる。Al含有膜5が酸窒化アルミニウム膜の場合には、Hf含有膜4の種類によって、Hf含有絶縁膜4bは以下のような組成の膜となる。すなわち、Hf含有膜4がHfO膜(代表的にはHfO2膜)またはHfON膜の場合は、Hf含有絶縁膜4bはHfAlON膜となり、また、Hf含有膜4がHfSiO膜またはHfSiON膜の場合は、Hf含有絶縁膜4bはHfAlSiON膜となる。
Hf含有膜4は、ハフニウム(Hf)と酸素(O)とを主成分として含有し、希土類含有膜7は、希土類元素(Ln)を主成分として含有しているため、nMIS形成領域1AにおいてHf含有膜4と希土類含有膜7とが反応して形成されたHf含有絶縁膜4aは、ハフニウム(Hf)と酸素(O)と希土類元素(Ln)とを主成分として含有する絶縁膜である。Hf含有絶縁膜4aが含有する希土類元素Lnは、希土類含有膜7が含有していた希土類元素Lnと同じである。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更に窒素(N)も含有していた場合には、Hf含有絶縁膜4aは、ハフニウム(Hf)と酸素(O)と希土類元素(Ln)だけでなく更に窒素(N)も含有したものとなる。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更にSi(シリコン、ケイ素)も含有していた場合には、Hf含有絶縁膜4aは、ハフニウム(Hf)と酸素(O)と希土類元素(Ln)だけでなく更にSi(シリコン、ケイ素)も含有したものとなる。
また、希土類含有膜7は、上述のように好ましくは酸化希土類膜である。この場合、希土類含有膜7は、希土類元素(Ln)以外に酸素(O)も含有しているが、Hf含有膜4も酸素(O)を含有しているため、希土類含有膜7が酸素(O)を含有しているかどうかにかかわらず、Hf含有絶縁膜4aは、酸素(O)を含有したものとなる。すなわち、希土類含有膜7は、希土類元素(Ln)に加えて更に酸素(O)も含有することが好ましいが、希土類含有膜7が酸素(O)を含有する場合と酸素(O)を含有しない場合のいずれであっても、Hf含有絶縁膜4aは、酸素(O)を含有したものとなる。
従って、Hf含有膜4がHfSiON膜の場合には、Hf含有絶縁膜4aはHfLnSiON膜となり、Hf含有膜4がHfSiO膜の場合には、Hf含有絶縁膜4aはHfLnSiO膜となり、Hf含有膜4がHfON膜の場合は、Hf含有絶縁膜4aはHfLnON膜となり、Hf含有膜4がHfO膜(代表的にはHfO2膜)の場合は、Hf含有絶縁膜4aはHfLnO膜となる。
ステップS10の熱処理工程を行った後、図17に示されるように、ステップS10の熱処理工程で反応しなかった希土類含有膜7(未反応の希土類含有膜7、特にマスク層6上に残存する希土類含有膜7)を、エッチング(好ましくはウェットエッチング)によって除去し、それから、マスク層6をエッチング(好ましくはウェットエッチング)によって除去する(図2のステップS11)。Al含有膜5の未反応部分(ステップS10の熱処理で反応しなかった部分)があれば、ステップS11でマスク層6を除去する際に、一緒に除去され得る。これにより、nMIS形成領域1AではHf含有絶縁膜4aが露出し、pMIS形成領域1BではHf含有絶縁膜4bが露出した状態となる。ステップS11のエッチング(ウェットエッチング)には、SPM(Sulfuric acid-Hydrogen Peroxide Mixture)液などを好適に用いることができる。
次に、図18に示されるように、nMIS形成領域1AおよびpMIS形成領域1Bを含む半導体基板1の主面上に、すなわちnMIS形成領域1AのHf含有絶縁膜4aおよびpMIS形成領域1BのHf含有絶縁膜4b上に、メタルゲート(金属ゲート電極)用の金属膜(金属層、メタルゲート膜)8を形成する(図2のステップS12)。
金属膜8は、好ましくは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜である。金属膜8は、例えばスパッタリング法などにより形成することができる。金属膜8の膜厚(形成膜厚)は、例えば5〜20nm程度とすることができる。
次に、半導体基板1の主面上に、すなわち金属膜8上に、シリコン膜9を形成する(図2のステップS13)。シリコン膜9は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理(例えば後述のステップS18の活性化アニール処理)で多結晶シリコン膜となる。シリコン膜9の膜厚は、例えば30〜80nm程度とすることができる。また、他の形態として、シリコン膜9として、Ge(ゲルマニウム)を含むシリコン膜(シリコンゲルマニウム膜)を用いることもできる。
ステップS12で形成する金属膜8の厚みを厚くすることでステップS13のシリコン膜9の形成工程を省略する(すなわちゲート電極GE1,GE2をシリコン膜9無しの金属膜8で形成する)ことも可能であるが、ステップS13で金属膜8上にシリコン膜9を形成する(すなわちゲート電極GE1,GE2を金属膜8とその上のシリコン膜9との積層膜で形成する)方が、より好ましい。その理由は、金属膜8の厚みが厚すぎると、金属膜8が剥離しやすくなる問題や、あるいは金属膜8をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜8とシリコン膜9との積層膜でゲート電極を形成することで、金属膜8のみでゲート電極を形成する場合に比べて金属膜8の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜8上にシリコン膜9を形成した場合、これまでのポリシリコンゲート電極(ポリシリコンからなるゲート電極)の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
次に、シリコン膜9および金属膜8の積層膜をパターニングすることにより、図19に示されるように、金属膜8および金属膜8上のシリコン膜9からなるゲート電極GE1,GE2を形成する(図2のステップS14)。ステップS14のパターニング工程(ゲート電極GE1,GE2形成工程)は、例えば、フォトリソグラフィ法を用いてシリコン膜9上にフォトレジストパターン(図示せず)を形成してから、このフォトレジストパターンをエッチングマスクとして用いて、シリコン膜9および金属膜8の積層膜をエッチング(好ましくはドライエッチング)してパターニングすることにより、行うことができる。その後、このフォトレジストパターンは除去される。
ゲート電極GE1は、nMIS形成領域1Aにおいて、Hf含有絶縁膜4a上に形成され、ゲート電極GE2は、pMIS形成領域1Bにおいて、Hf含有絶縁膜4b上に形成される。すなわち、金属膜8および金属膜8上のシリコン膜9からなるゲート電極GE1が、nMIS形成領域1Aのp型ウエルPWの表面上に、ゲート絶縁膜としてのHf含有絶縁膜4aを介して形成され、金属膜8および金属膜8上のシリコン膜9からなるゲート電極GE2が、pMIS形成領域1Bのn型ウエルNWの表面上に、ゲート絶縁膜としてのHf含有絶縁膜4bを介して形成される。Hf含有絶縁膜4aとHf含有絶縁膜4bとは、いずれも酸化シリコンよりも誘電率(比誘電率)が高く、高誘電率ゲート絶縁膜として機能する。
ステップS14でシリコン膜9および金属膜8をパターニングするドライエッチング工程の後に、ゲート電極GE1で覆われない部分のHf含有絶縁膜4aとゲート電極GE2で覆われない部分のHf含有絶縁膜4bとを除去するためのウェットエッチング行うことが、より好ましい。ゲート電極GE1の下部に位置するHf含有絶縁膜4aとゲート電極GE2の下部に位置するHf含有絶縁膜4bとは、ステップS14のドライエッチングおよびその後のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。一方、ゲート電極GE1で覆われない部分のHf含有絶縁膜4aとゲート電極GE2で覆われない部分のHf含有絶縁膜4bとは、ステップS14でシリコン膜9および金属膜8をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
次に、図20に示されるように、nMIS形成領域1Aにおけるp型ウエルPWのゲート電極GE1の両側の領域にリン(P)またはヒ素(As)などのn型不純物をイオン注入することによりn−型半導体領域EX1を形成し、また、pMIS形成領域1Bにおけるn型ウエルNWのゲート電極GE2の両側の領域にホウ素(B)などのp型不純物をイオン注入することによりp−型半導体領域EX2を形成する(図2のステップS15)。n−型半導体領域EX1形成用のイオン注入時には、pMIS形成領域1Bはイオン注入阻止マスクとしてのフォトレジスト膜(図示せず)で覆っておき、nMIS形成領域1Aの半導体基板1(p型ウエルPW)にゲート電極GE1をマスクとしてイオン注入する。また、p−型半導体領域EX2形成用のイオン注入時には、nMIS形成領域1Aはイオン注入阻止マスクとしての他のフォトレジスト膜(図示せず)で覆っておき、pMIS形成領域1Bの半導体基板1(n型ウエルNW)にゲート電極GE2をマスクとしてイオン注入する。n−型半導体領域EX1を先に形成しても、あるいはp−型半導体領域EX2を先に形成してもよい。
次に、図21に示されるように、ゲート電極GE1,GE2の側壁上に、絶縁体(絶縁膜)からなるサイドウォール(サイドウォールスペーサ、側壁スペーサ、側壁絶縁膜)SWを形成する(図2のステップS16)。例えば、半導体基板1上にゲート電極GE1,GE2を覆うように酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング(エッチバック)することによって、ゲート電極GE1,GE2の側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールSWを形成することができる。なお、図面の簡略化のために、図21では、サイドウォールSWを構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。
次に、nMIS形成領域1Aのp型ウエルPWにn+型半導体領域SD1をイオン注入により形成し、pMIS形成領域1Bのn型ウエルNWにp+型半導体領域SD2を他のイオン注入により形成する(図2のステップS17)。
n+型半導体領域SD1は、nMIS形成領域1Aにおけるp型ウエルPWのゲート電極GE1およびサイドウォールSWの両側の領域に、リン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより、形成することができる。n+型半導体領域SD1は、n−型半導体領域EX1よりも不純物濃度が高くかつ接合深さが深い。このn+型半導体領域SD1形成用のイオン注入時には、pMIS形成領域1Bはイオン注入阻止マスクとしてのフォトレジスト膜(図示せず)で覆っておき、nMIS形成領域1Aの半導体基板1(p型ウエルPW)に、ゲート電極GE1およびその側壁上のサイドウォールSWをマスクとしてイオン注入する。このため、n−型半導体領域EX1は、ゲート電極GE1に整合して形成され、n+型半導体領域SD1はサイドウォールSWに整合して形成される。
p+型半導体領域SD2は、pMIS形成領域1Bにおけるn型ウエルNWのゲート電極GE2およびサイドウォールSWの両側の領域にホウ素(B)などのp型の不純物をイオン注入することにより、形成することができる。p+型半導体領域SD2は、p−型半導体領域EX2よりも不純物濃度が高くかつ接合深さが深い。このp+型半導体領域SD2形成用のイオン注入時には、nMIS形成領域1Aはイオン注入阻止マスクとしての他のフォトレジスト膜(図示せず)で覆っておき、pMIS形成領域1Bの半導体基板1(n型ウエルNW)に、ゲート電極GE2およびその側壁上のサイドウォールSWをマスクとしてイオン注入する。このため、p−型半導体領域EX2は、ゲート電極GE2に整合して形成され、p+型半導体領域SD2はサイドウォールSWに整合して形成される。n+型半導体領域SD1を先に形成しても、あるいはp+型半導体領域SD2を先に形成してもよい。
nMIS形成領域1Aのゲート電極GE1を構成するシリコン膜9は、n−型半導体領域EX1形成用のイオン注入工程やn+型半導体領域SD1形成用のイオン注入工程でn型の不純物が導入されて、n型のシリコン膜となる。また、pMIS形成領域1Bのゲート電極GE2を構成するシリコン膜9は、p−型半導体領域EX2形成用のイオン注入やp+型半導体領域SD2形成用のイオン注入工程でp型の不純物が導入されて、p型のシリコン膜となる。
なお、n+型半導体領域SD1はnチャネル型MISFETQnのソース・ドレイン領域として機能し、p+型半導体領域SD2はpチャネル型MISFETQpのソース・ドレイン領域として機能するので、ステップS17は、nチャネル型MISFETQnのソース・ドレイン領域形成用のイオン注入と、pチャネル型MISFETQpのソース・ドレイン領域形成用のイオン注入とを行なう工程とみなすことができる。
ステップS17でn+型半導体領域SD1形成用のイオン注入とp+型半導体領域SD2形成用のイオン注入とを行った後、導入した不純物の活性化のための熱処理(アニール処理、活性化アニール)を行う(図2のステップS18)。ステップS15,S17のイオン注入でn−型半導体領域EX1、p−型半導体領域EX2、n+型半導体領域SD1、p+型半導体領域SD2およびシリコン膜9などに導入された不純物を、ステップS18の熱処理により活性化することができる。ステップS18の熱処理は、例えば、900℃〜1100℃の熱処理温度で、不活性ガス雰囲気中、より好ましくは窒素雰囲気中で行うことができる。
このようにして、図21に示されるような構造が得られ、nMIS形成領域1Aに、電界効果トランジスタとしてnチャネル型MISFETQnが形成され、また、pMIS形成領域1Bに、電界効果トランジスタとしてpチャネル型MISFETQpが形成される。
ゲート電極GE1がnチャネル型MISFETQnのゲート電極(メタルゲート電極)として機能し、ゲート電極GE1の下のHf含有絶縁膜4a(およびその下の界面層3)が、nチャネル型MISFETQnのゲート絶縁膜として機能する。そして、nチャネル型MISFETQnのソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n+型半導体領域SD1およびn−型半導体領域EX1により形成される。また、ゲート電極GE2がpチャネル型MISFETQpのゲート電極(メタルゲート電極)として機能し、ゲート電極GE2の下のHf含有絶縁膜4b(およびその下の界面層3)が、pチャネル型MISFETQpのゲート絶縁膜として機能する。そして、pチャネル型MISFETQpのソースまたはドレインとして機能するp型の半導体領域(不純物拡散層)が、p+型半導体領域SD2およびp−型半導体領域EX2により形成される。また、サリサイド(Salicide:Self Aligned Silicide)プロセスにより、ソース・ドレインを構成するn+型半導体領域SD1およびp+型半導体領域SD2の上部や、ゲート電極GE1,GE2を構成するシリコン膜9の上部に、コバルトシリサイドまたはニッケルシリサイドなどからなる金属シリサイド層(図示せず)を形成することもできる。
次に、図22に示されるように、半導体基板1の主面上に、ゲート電極GE1,GE2およびサイドウォールSWを覆うように、絶縁膜(層間絶縁膜)11を形成する。絶縁膜11は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜11の形成後、絶縁膜11の表面(上面)を、例えばCMP(Chemical Mechanical Polishing)法を使用して平坦化する。
次に、絶縁膜11上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて、絶縁膜11をドライエッチングすることにより、絶縁膜11にコンタクトホール(貫通孔、孔)CTを形成する。コンタクトホールCTは、n+型半導体領域SD1およびp+型半導体領域SD2や、ゲート電極GE1,GE2の上部などに形成される。
次に、コンタクトホールCT内に、タングステン(W)などからなる導電性のプラグ(接続用導体部)PGを形成する。プラグPGを形成するには、例えば、コンタクトホールCTの内部(底部および側壁上)を含む絶縁膜11上に、バリア導体膜(例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜)を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールCTを埋めるように形成し、絶縁膜11上の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック法などによって除去することにより、プラグPGを形成することができる。なお、図面の簡略化のために、図22では、プラグPGを構成するバリア導体膜および主導体膜(タングステン膜)を一体化して示してある。
次に、図23に示されるように、プラグPGが埋め込まれた絶縁膜11上に、ストッパ絶縁膜(エッチングストッパ用絶縁膜)12および配線形成用の絶縁膜(層間絶縁膜)13を順次形成する。ストッパ絶縁膜12は、絶縁膜13への溝加工の際にエッチングストッパとなる膜であり、絶縁膜13に対してエッチング選択性を有する材料を用い、例えば、ストッパ絶縁膜12を窒化シリコン膜とし、絶縁膜13を酸化シリコン膜とすることができる。
次に、シングルダマシン法により第1層目の配線M1を形成する。まず、フォトレジストパターン(図示せず)をマスクとしたドライエッチングによって絶縁膜13およびストッパ絶縁膜12の所定の領域に配線溝14を形成した後、半導体基板1の主面上(すなわち配線溝14の底部および側壁上を含む絶縁膜13上)にバリア導体膜(例えば窒化チタン膜、タンタル膜または窒化タンタル膜など)を形成する。続いて、CVD法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝14の内部を埋め込む。それから、配線溝14内以外の領域の銅めっき膜、シード層およびバリアメタル膜をCMP法により除去して、銅を主導電材料とする第1層目の配線M1を形成する。なお、図面の簡略化のために、図23では、配線M1を構成する銅めっき膜、シード層およびバリア導体膜を一体化して示してある。
配線M1は、プラグPGを介してnチャネル型MISFETQnおよびpチャネル型MISFETQpのソースまたはドレイン用のn+型半導体領域SD1およびp+型半導体領域SD2などと電気的に接続されている。その後、デュアルダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線M1およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
次に、本実施の形態の特徴について、より詳細に説明する。
本実施の形態では、nチャネル型MISFETQnおよびpチャネル型MISFETQpのゲート電極GE1,GE2は、ゲート絶縁膜(ここでは界面層3およびHf含有絶縁膜4a,4b)上に位置する金属膜8を有しており、いわゆるメタルゲート電極(金属ゲート電極)である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、MISFET素子の小型化(ゲート絶縁膜の薄膜化)も可能になる。
また、本実施の形態では、nチャネル型MISFETQnのゲート絶縁膜として、酸化シリコンよりも誘電率が高いHf含有絶縁膜4aを用い、pチャネル型MISFETQpのゲート絶縁膜として、酸化シリコンよりも誘電率が高いHf含有絶縁膜4bを用いている。すなわち、酸化シリコンより誘電率(比誘電率)の高い材料膜、いわゆるHigh−k膜(高誘電率膜)であるHf含有絶縁膜4a,4bを、nチャネル型MISFETQnおよびpチャネル型MISFETQpのゲート絶縁膜に用いている。このため、nチャネル型MISFETQnおよびpチャネル型MISFETQpのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Hf含有絶縁膜4aとHf含有絶縁膜4bの物理的膜厚を増加させることができるため、ゲートリーク電流を低減することができる。
また、本実施の形態では、nチャネル型MISFETQnのHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜4aに希土類元素(より好ましくはLa)を導入し、pチャネル型MISFETQpのHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜4bにアルミニウム(Al)を導入しているので、nチャネル型MISFETQnとpチャネル型MISFETQpの両方を低しきい値化することができる。すなわち、nチャネル型MISFETQnとpチャネル型MISFETQpのしきい値(しきい値電圧)の絶対値を低くすることができる。
nチャネル型MISFETとpチャネル型MISFETの両方の低しきい値化を図る上では、nチャネル型MISFETのHf系ゲート絶縁膜が希土類元素を含有しかつpチャネル型MISFETのHf系ゲート絶縁膜がAlを含有するだけでなく、nチャネル型MISFETのHf系ゲート絶縁膜がAlを含有せず、かつpチャネル型MISFETのHf系ゲート絶縁膜が希土類元素(特にLa)を含有しないことが好ましい。このため、nチャネル型MISFETQnのゲート絶縁膜であるHf含有絶縁膜4aはAlを含有せず、かつpチャネル型MISFETQpのゲート絶縁膜であるHf含有絶縁膜4bは希土類元素(特にLa)を含有しないことが好ましい。
本実施の形態では、ステップS5でHf含有膜4を形成した後で、nMIS形成領域1AのHf含有膜4に対して希土類元素を選択的に導入してHf含有絶縁膜4aを形成し、pMIS形成領域1BのHf含有膜4に対してAl(アルミニウム)を選択的に導入してHf含有絶縁膜4bを形成するが、このためにマスク層6を用いることが、主要な特徴の一つである。
すなわち、ステップS6,S7でnMIS形成領域1AおよびpMIS形成領域1BのHf含有膜4上にAl含有膜5およびマスク層6を下から順に形成してから、ステップS8でnMIS形成領域1Aのマスク層6およびAl含有膜5を除去し(pMIS形成領域1Bのマスク層6およびAl含有膜5は残す)、ステップS9で希土類含有膜7を形成する。これにより、nMIS形成領域1Aでは、Hf含有膜4上にHf含有膜4に接して希土類含有膜7が形成された状態となり、pMIS形成領域1Bでは、Hf含有膜4上にHf含有膜4に接してAl含有膜5が形成された状態となる。この状態でステップS10の熱処理を施すことにより、nMIS形成領域1AのHf含有膜4を希土類含有膜7と反応させて希土類元素を含有するHf含有絶縁膜4aを形成し、pMIS形成領域1BのHf含有膜4をAl含有膜5と反応させてAlを含有するHf含有絶縁膜4bを形成する。pMIS形成領域1Bでは、希土類含有膜7とAl含有膜5との間にマスク層6が介在しているため、希土類含有膜7がAl含有膜5やHf含有膜4と反応するのを抑制または防止することができる。
更に、本実施の形態では、マスク層6を単層ではなく、複数層が積層された積層構造としている。すなわち、窒化金属膜(窒化金属層)6aとその上の金属膜(金属層)6bとの積層膜により、マスク層6を形成している。窒化金属膜6aは、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなり、より好ましくは窒化チタン(TiN)膜である。金属膜6bは、チタン(Ti)膜またはタンタル(Ta)膜からなり、より好ましくはチタン(Ti)膜である。
一般に、金属窒化物は、単体金属(純金属)に比べて化学的に安定であり、特にTi(チタン)またはTa(タンタル)の窒化物膜は、希土類含有膜7、Al含有膜5あるいはHf含有膜4と反応しにくい。このため、pMIS形成領域1Bにおいて、Al含有膜5と接する部分のマスク層6(すなわちマスク層6の下層部分)を、窒化チタン(TiN)または窒化タンタル(TaN)からなる窒化金属膜6aで構成することで、マスク層6がAl含有膜5やHf含有膜4とステップS10の熱処理工程で反応するのを抑制することができる。しかしながら、マスク層6上に希土類含有膜7が形成された状態でステップS10の熱処理が行われるため、この熱処理時に希土類含有膜7からマスク層6中を拡散した希土類元素LnがpMIS形成領域1BのAl含有膜5やHf含有膜4にまで到達してしまい、形成されたHf含有絶縁膜4b中に希土類元素Lnが含有されてしまう可能性がある。
本実施の形態とは異なり、マスク層6を窒化チタン(TiN)膜(または窒化タンタル(TaN)膜)の単体膜(単層)で構成した場合、反応しにくい窒化チタン膜(または窒化タンタル膜)であっても、マスク層6上に形成された希土類含有膜7中の希土類元素Lnが、マスク層6中を拡散するのを完全に防止することは困難である。マスク層6上に形成された希土類含有膜7中の希土類元素Lnがマスク層6を通過して、pMIS形成領域1BのHf含有絶縁膜4bに導入されてしまうと、pチャネル型MISFETQpのしきい値の絶対値が増大してしまう。このため、マスク層6上に形成された希土類含有膜7中の希土類元素Lnが、ステップS10の熱処理時にマスク層6中を拡散して、pMIS形成領域1Bに形成されるHf含有絶縁膜4b中に希土類元素Lnが導入されてしまうことは、できるだけ防止することが望まれる。
これに対処するために、マスク層6の厚みを厚くすることが考えられる。マスク層6を厚くすると、たとえマスク層6上に形成された希土類含有膜7中の希土類元素LnがステップS10の熱処理時にマスク層6中を拡散しても、マスク層6が厚いことで、拡散した希土類元素LnがHf含有絶縁膜4bまでほとんど到達しなくなるため、pMIS形成領域1Bに形成されるHf含有絶縁膜4b中に希土類元素Lnが導入されるのを防止できる。しかしながら、その効果を得るためにマスク層6の厚みを十分に厚くすると、マスク層6の成膜に要する時間が長くなり、スループットが低下してしまう。
そこで、本発明者が検討したところ、Al含有膜5に接するように窒化金属膜6aを設け、この窒化金属膜6aと希土類含有膜7との間に、希土類元素Lnのゲッター層を挿入すれば、希土類含有膜7からの希土類元素Lnがマスク層6を通過してHf含有絶縁膜4bに導入されてしまう現象を抑制または防止できることを見出した。
これに基づき、本実施の形態では、マスク層6を積層構造とし、第1層(最下層)を窒化チタン(TiN)または窒化タンタル(TaN)からなる窒化金属膜6aで構成し、第1層(窒化金属膜6a)上の第2層として、チタン(Ti)またはタンタル(Ta)からなる金属膜6bを形成している。
マスク層6を構成する積層構造のうち、最下層は窒化チタン(TiN)または窒化タンタル(TaN)からなる窒化金属膜6aである。窒化チタン(TiN)または窒化タンタル(TaN)は、安定であるため、マスク層6の最下層を、これらの材料からなる窒化金属膜6aで構成したことで、他の材料膜を用いた場合に比べて、マスク層6(の最下層)とAl含有膜5やHf含有膜4とが反応するのを抑制することができる。
窒化金属膜6a上に、窒化金属膜6aに接するように形成された金属膜6bは、希土類含有膜7から拡散した希土類元素Lnのゲッター層として機能することができ、この機能を得るためには、金属膜6bとしてチタン(Ti)膜またはタンタル(Ta)膜は好適である。
本実施の形態では、チタン(Ti)膜またはタンタル(Ta)膜を金属膜6bとして用いてこれを窒化金属膜6aと希土類含有膜7との間に挿入することで、希土類含有膜7から金属膜6b中に希土類元素Lnが拡散しても、金属膜6bから窒化金属膜6aへは希土類元素Lnがほとんど拡散しないようにすることができる。これは、希土類元素Lnとの反応性(反応のしやすさ)は、窒化金属膜6aよりも金属膜6bの方が高いことに起因している。すなわち、金属膜6bの形成を省略して窒化金属膜6aと希土類含有膜7とが接していた場合における希土類含有膜7と窒化金属膜6aとの反応性(反応しやすさ)に比べて、金属膜6bと希土類含有膜7とが接していた場合の希土類含有膜7と金属膜6bとの反応性(反応しやすさ)の方が高い。
本実施の形態では、希土類含有膜7中の希土類元素Lnとの反応性が、窒化金属膜6aよりも高い金属膜6bをあえて窒化金属膜6aと希土類含有膜7との間に挿入することで、希土類含有膜7中の希土類元素Lnが金属膜6b中に拡散しても、金属膜6b中に拡散した希土類元素Lnは、金属膜6bを構成する金属元素(金属膜6bがチタン膜の場合はTi、金属膜6bがタンタル膜の場合はTa)と結合する。このため、希土類含有膜7から金属膜6b中に拡散した希土類元素Lnは、金属膜6bを構成する金属元素と結合した状態で金属膜6b中に留まり、金属膜6bから窒化金属膜6aへはほとんど拡散しなくなる。すなわち、希土類元素Lnとの反応性(反応しやすさ)は窒化金属膜6aよりも金属膜6bの方が高い分、一旦金属膜6b中に取り込まれた希土類元素Lnは、金属膜6bから窒化金属膜6aへは拡散しにくくなる。このため、金属膜6bは、希土類含有膜7からの希土類元素Lnを捕獲するゲッター層として機能し、希土類含有膜7からの希土類元素Lnが窒化金属膜6aに拡散するのを抑制または防止することができる。
本実施の形態とは異なり、マスク層6を金属膜6bのみで形成した場合(窒化金属膜6aの形成を省略した場合)には、金属膜6bがAl含有膜5に接することになる。しかしながら、Al含有膜5との反応性(反応しやすさ)は、窒化金属膜6aよりも金属膜6bの方が高い。このため、窒化金属膜6aの形成を省略して金属膜6bがAl含有膜5に接している場合には、Al含有膜5に接している金属膜6bがAl含有膜5と反応する可能性があるため、Al含有膜5とHf含有膜4との反応により形成されるHf含有絶縁膜4bの的確な形成を阻害する虞がある。このため、マスク層6のうち、Al含有膜5と接する部分は、Al含有膜5との反応性ができるだけ低い材料で形成することが好ましい。
それに対して、本実施の形態では、マスク層6のうち、Al含有膜5と接する部分は、窒化金属膜6aで形成されている。窒化チタン(TiN)または窒化タンタル(TaN)からなる窒化金属膜6aは、Al含有膜5と反応しにくい材料膜であるため、Al含有膜5に接している窒化金属膜6aがAl含有膜5と反応するのを抑制でき、Al含有膜5とHf含有膜4との反応によりHf含有絶縁膜4bを、的確に形成することができる。
このように、本実施の形態では、マスク層6を積層構造とし、マスク層6の最下層(すなわちAl含有膜5に接する部分)を、反応性の低い窒化金属膜6aで形成してAl含有膜5との不要な反応をできるだけ抑制するとともに、窒化金属膜6aと希土類含有膜7との間に金属膜6bを挿入することで、希土類含有膜7の希土類元素Lnが窒化金属膜6a中にまで拡散するのを抑制または防止することができる。これにより、希土類含有膜7からの希土類元素Lnがマスク層6を通過してHf含有絶縁膜4bに導入されてしまう現象を抑制または防止することができる。
マスク層6のうち、最下層(すなわちAl含有膜5に接する部分)は、反応性が低い安定な材料で形成することが好ましいのであるが、この観点から、窒化チタン(TiN)膜または窒化タンタル(TaN)膜は特に好適であるため、窒化金属膜6aは、窒化チタン(TiN)または窒化タンタル(TaN)により形成する。窒化金属膜6aとして用いる窒化チタン(TiN)または窒化タンタル(TaN)は、種々の半導体装置の製造工程で使用される材料であるため、扱いやすいという利点もある。窒化金属膜6aと希土類含有膜7との間に挿入する金属膜6bは、希土類元素Lnを捕獲して金属膜6bから窒化金属膜6aへは希土類元素Lnが拡散しないような性質を有していることが求められるが、この観点からは、チタン(Ti)膜またはタンタル(Ta)膜は金属膜6bとして適している。
また、金属膜6bは、希土類元素Lnのゲッター効果を有するだけでなく、金属膜6bを構成する元素がHf含有絶縁膜4b中にまで拡散した場合に、できるだけ悪影響を及ぼさないような性質を有していることが望ましい。例えば、本実施の形態とは異なり、銅(Cu)膜などを金属膜6bとして用いた場合には、銅(Cu)膜を構成するCuがHf含有絶縁膜4b中にまで拡散してしまうと、MISFETの特性などに大きな悪影響を及ぼしてしまうため、銅(Cu)膜などは金属膜6bとして不適である。窒化チタン(TiN)膜、窒化タンタル(TaN)膜、チタン(Ti)膜およびタンタル(Ta)膜を構成するTi,Taは、Hf含有絶縁膜4b中に拡散したときの悪影響が少ないため、窒化チタン(TiN)膜および窒化タンタル(TaN)膜は窒化金属膜6aとして好適であり、チタン(Ti)膜およびタンタル(Ta)膜は金属膜6bとして好適である。
つまり、マスク層6を構成する金属元素を、Hf含有絶縁膜4b中に拡散したときの悪影響が少ないTiまたはTaとし、マスク層6におけるAl含有膜5に接する部分(すなわち窒化金属膜6a)を、反応性が低い窒化チタン(TiN)膜または窒化タンタル(TaN)膜で構成し、窒化金属膜6a上の金属膜6bを、反応性が高い分、希土類元素Lnのゲッター効果を得られるチタン(Ti)膜またはタンタル(Ta)膜で構成する。これにより、マスク層6がAl含有膜5やHf含有膜4とステップS10の熱処理工程で反応するのを抑制できる(窒化金属膜6aの効果)とともに、反応した場合の悪影響も抑制でき(マスク層6を構成する金属元素をTiまたはTaとした効果)、更に、希土類含有膜7からの希土類元素Lnがマスク層6を通過してHf含有絶縁膜4bに導入されてしまう現象を抑制できる(金属膜6bの効果)。このため、信頼性の高いHf含有絶縁膜4bを形成できるとともに、Hf含有絶縁膜4bに希土類元素Lnが導入されてしまうのを抑制または防止できるため、AlがHf含有絶縁膜4bに導入されたことによるpチャネル型MISFETQpの低しきい値化(しきい値電圧の絶対値の低下)の効果を的確に享受することができる。また、希土類元素LnがHf含有絶縁膜4aに導入されたことによるnチャネル型MISFETQnの低しきい値化(しきい値電圧の絶対値の低下)の効果も的確に享受することができる。従って、半導体装置の性能を向上させることができる。
また、ステップS10の熱処理の後、上記ステップS11が行われる。すなわち、ステップS11において、ステップS10の熱処理後にマスク層6上に残存している希土類含有膜7が除去され、更にマスク層6が除去される。このため、ステップS10の熱処理でマスク層6(特に金属膜6b)中に希土類元素Lnが導入されても、このマスク層6はステップS11で除去されるため、以降の熱処理時にHf含有絶縁膜4bに希土類元素Lnが導入されるのを防止できる。
また、窒化金属膜6aとして、窒化チタン(TiN)膜または窒化タンタル(TaN)膜を用いることができるが、より好ましいのは窒化チタン(TiN)膜である。窒化タンタル(TaN)膜よりも窒化チタン(TiN)膜の方がウェットエッチングで加工しやすいため、窒化金属膜6aとして窒化チタン(TiN)膜を用いることで、ステップS8でnMIS形成領域1Aのマスク層6を除去しやすくなり、また、ステップS11でpMIS形成領域1Bのマスク層6を除去しやすくなる。このため、半導体装置の製造工程の管理が容易になる。
また、金属膜6bとして、チタン(Ti)膜またはタンタル(Ta)膜を用いることができるが、より好ましいのはチタン(Ti)膜である。タンタル(Ta)膜よりもチタン(Ti)膜の方がウェットエッチングで加工しやすいため、金属膜6bとしてチタン(Ti)膜を用いることで、ステップS8でnMIS形成領域1Aのマスク層6を除去しやすくなり、また、ステップS11でpMIS形成領域1Bのマスク層6を除去しやすくなる。このため、半導体装置の製造工程の管理が容易になる。
また、窒化金属膜6aと金属膜6bとで、金属元素の種類を同じにすれば、マスク層6の成膜工程(上記ステップS7に対応)が行いやすく、また、マスク層6のエッチング工程(上記ステップS8,S11に対応)を行いやすい。この観点からは、窒化金属膜6aを窒化チタン(TiN)膜としかつ金属膜6bをチタン(Ti)膜とするか、あるいは窒化金属膜6aを窒化タンタル(TaN)膜としかつ金属膜6bをタンタル(Ta)膜とすれば、より好ましい。
従って、これらを総合的に勘案すると、本実施の形態では、窒化金属膜6aを窒化チタン(TiN)膜としかつ金属膜6bをチタン(Ti)膜とすることが最も好ましい。
また、マスク層6を構成する窒化金属膜6aの膜厚は、10nm以上で30nm以下が好ましい。その理由は、下限については、窒化金属膜6aの膜厚が薄すぎると金属膜6bがAl含有膜5と反応してしまうため、その反応が起きないようにするためには10nm程度が必要であるためである。上限についてはスループット確保の面から30nm程度が限界であると考えられるためである。また、マスク層6を構成する金属膜6bの膜厚は、2nm以上で10nm以下が好ましい。その理由は、下限については、成膜膜厚の制御性、及び、ある程度の膜厚がないと目的とする機能を発揮できないためである。上限については、金属膜6bとAl含有膜5との反応が起きないようにするためである。
また、nチャネル型MISFETを低しきい値化する(すなわちしきい値電圧の絶対値を小さくする)には、nチャネル型MISFET用のHf系ゲート絶縁膜に希土類元素(特にランタン)を選択的に導入することが非常に有効であるが、希土類元素以外でも、Mg(マグネシウム)をnチャネル型MISFET用のHf系ゲート絶縁膜に導入することでも、nチャネル型MISFETの低しきい値化を図ることができる。このため、本実施の形態において、希土類含有膜7の代わりに、Mg(マグネシウム)を含有するMg含有膜を用いることもできる。この場合に用いるMg含有膜は、Mg(マグネシウム)を主成分として含有し、例えば酸化マグネシウム(MgO)膜またはマグネシウム(Mg)膜などを用いることができる。希土類含有膜7の代わりにMg含有膜を用いた場合には、形成されたHf含有絶縁膜4aは、希土類元素の代わりにMg(マグネシウム)を含有したものとなる。希土類含有膜7を用いた場合には、本実施の形態のマスク層6の構成によりHf含有絶縁膜4bへの導入が防止されるのは希土類元素であったが、希土類含有膜7の代わりにMg含有膜を用いた場合には、本実施の形態のマスク層6の構成によりHf含有絶縁膜4bへの導入が防止されるのはMg(マグネシウム)である。希土類含有膜7の代わりにMg含有膜を用いた場合、pチャネル型MISFETも低しきい値化するためには、Hf含有絶縁膜4bへMgが導入されるのをできるだけ防止する必要があるが、本実施の形態のマスク層6を適用することで、Hf含有絶縁膜4bにMgが導入されるのを抑制または防止することができる。このため、本実施の形態は、希土類含有膜7の代わりに、Mg含有膜を用いた場合にも有効であり、これは、以下の実施の形態4〜6でも同様である。従って、本実施の形態1および以下の実施の形態4〜6において、「希土類含有膜7」を「希土類元素またはマグネシウムを含有する材料膜」に置き換えることができ、「希土類元素Ln」を「希土類元素またはMg」に置き換えることができる。
但し、nチャネル型MISFETをより的確に低しきい値化するためには、Hf含有絶縁膜4aに導入する低しきい値化用の元素は、Mg(マグネシウム)よりも希土類元素がより好ましく、希土類元素の中でもLa(ランタン)が特に好ましい。このため、Mgを含有するMg含有膜よりも、希土類元素を含有する希土類含有膜7を用いることがより好ましく、希土類含有膜7としてLa(ランタン)を含有するLa含有膜を用いることが最も好ましい。
なお、後述の実施の形態2,3では、希土類含有膜7の代わりにMg含有膜は使用しない。これは、希土類元素に比べるとMg(マグネシウム)はフッ化物を生成しにくいため、フッ素(F)を含有する窒化チタン膜(TiNF膜)や、フッ素(F)を含有する窒化タンタル膜(TaNF膜)は、希土類元素のゲッター層としては機能できるが、Mgのゲッター層としては十分には機能しないためである。
(実施の形態2)
本実施の形態2は、上記実施の形態1の変形例に対応する。図24は、窒化金属膜6aと金属膜6bの材料を示す表(説明図)であり、上記実施の形態1および本実施の形態2において、窒化金属膜6aとして使用する材料膜の種類と、金属膜6bとして使用する材料膜の種類とについて、表としてまとめてある。
本実施の形態2は、上記実施の形態1の変形例に対応する。図24は、窒化金属膜6aと金属膜6bの材料を示す表(説明図)であり、上記実施の形態1および本実施の形態2において、窒化金属膜6aとして使用する材料膜の種類と、金属膜6bとして使用する材料膜の種類とについて、表としてまとめてある。
図24からも分かるように、上記実施の形態1では、マスク層6を構成する金属膜6bとして、チタン(Ti)膜またはタンタル(Ta)膜を用いていた。それに対して、本実施の形態では、マスク層6を構成する金属膜6bとして、フッ素(F)を導入(添加)した窒化チタン膜(TiNF膜)またはフッ素(F)を導入(添加)した窒化タンタル膜(TaNF膜)を用いている。なお、フッ素(F)を導入(添加)した窒化チタン膜(TiNF膜)は、フッ素(F)を含有する窒化チタン膜と言うこともでき、また、フッ素(F)を導入(添加)した窒化タンタル膜(TaNF膜)は、フッ素(F)を含有する窒化タンタル膜と言うこともできる。ここで、本実施の形態で使用する金属膜6bは、純金属の膜ではなく、フッ素を導入(添加)した窒化チタン膜またはフッ素(F)を導入(添加)した窒化タンタル膜であるが、理解を簡単にするために、上記実施の形態1と同様に、本実施の形態でも「金属膜6b」と称することとする。
次に、本実施の形態の製造工程について具体的に説明する。本実施の形態の半導体装置の製造工程が上記実施の形態1と相違するのは、ステップS7のマスク層6形成工程(マスク層6の構成とその形成法)であり、他の工程は上記実施の形態1とほぼ同様であるので、ここでは本実施の形態におけるステップS7のマスク層6形成工程について説明する。
ステップS6のAl含有膜5の形成工程までは上記実施の形態1と同様の工程を行って上記図8の構造を得た後、ステップS7で、半導体基板1の主面上に、すなわちAl含有膜5上に、マスク層6を形成するが、本実施の形態では、次のようにステップS7のマスク層6の形成工程を行う。
まず、上記図3のステップS7aで、半導体基板1の主面上に、すなわちAl含有膜5上に、窒化金属膜6aを形成する。このステップS7aの窒化金属膜6a形成工程は、上記実施の形態1と同様にして行うことができる。それから、上記図3のステップS7bで、窒化金属膜6a上に、フッ素(F)を導入(添加)した窒化チタン膜(TiNF膜)またはフッ素(F)を導入(添加)した窒化タンタル膜(TaNF膜)からなる金属膜6bを形成する。
本実施の形態では、このステップS7bの金属膜6b形成工程において、フッ素プラズマ中で窒化チタン膜を成膜(例えばスパッタリング法で成膜)することで、金属膜6bとして、フッ素(F)を導入(添加)した窒化チタン膜(TiNF膜)を形成することができる。あるいは、ステップS7bの金属膜6b形成工程において、フッ素プラズマ中で窒化タンタル膜を成膜(例えばスパッタリング法で成膜)することで、金属膜6bとして、フッ素(F)を導入(添加)した窒化タンタル膜(TaNF膜)を形成することができる。あるいは、ステップS7bの金属膜6b形成工程において、まず窒化チタン(TiN)膜を形成してから、この窒化チタン(TiN)膜にフッ素をイオン注入することで、金属膜6bとして、フッ素(F)を導入(添加)した窒化チタン膜(TiNF膜)を形成することができる。あるいは、ステップS7bの金属膜6b形成工程において、まず窒化タンタル(TaN)膜を形成してから、この窒化タンタル(TaN)膜にフッ素をイオン注入することで、金属膜6bとして、フッ素(F)を導入(添加)した窒化タンタル膜(TaNF膜)を形成することができる。
また、他の形態として、ステップS7のマスク層6形成工程を、図25および図26に示されるように行うこともできる。図25および図26は、半導体装置の製造工程中の要部断面図であり、他の形態のステップS7のマスク層6形成工程に対応する。
ステップS7において、まず、図25に示されるように、半導体基板1の主面上に、すなわちAl含有膜5上に、窒化チタン膜または窒化タンタル膜からなる窒化金属膜6cを形成する。この窒化金属膜6cの厚み(形成膜厚)は、上記実施の形態1における窒化金属膜6aの厚み(形成膜厚)と金属膜6bの厚み(形成膜厚)との合計程度とする。それから、この窒化金属膜6cの上層部分にフッ素をイオン注入する。このイオン注入では、窒化金属膜6cの下層部分(Al含有膜5に接する部分)にはフッ素が導入されず、窒化金属膜6cの上層部分にだけフッ素が導入されるようにする。
これにより、窒化金属膜6cは、図26に示されるように、下層部分(Al含有膜5に接する部分)が窒化チタン(TiN)または窒化タンタル(TaN)で構成されて窒化金属膜6aに対応する領域となり、上層部分が、フッ素(F)が導入(添加)された窒化チタン(TiNF)またはフッ素(F)が導入(添加)された窒化タンタル(TaNF)で構成されて金属膜6bに対応する領域となる。すなわち、窒化金属膜6cの成膜時に窒化金属膜6cが窒化チタン膜であった場合、フッ素のイオン注入後には、窒化金属膜6cの下層部分を、窒化チタン膜(窒化金属膜6a)とみなし、窒化金属膜6cの上層部分を、フッ素(F)が導入(添加)された窒化チタン膜(金属膜6b)とみなすことができる。また、窒化金属膜6cの成膜時に窒化金属膜6cが窒化タンタル膜であった場合、フッ素のイオン注入後には、窒化金属膜6cの下層部分を、窒化タンタル膜(窒化金属膜6a)とみなし、窒化金属膜6cの上層部分を、フッ素(F)が導入(添加)された窒化タンタル膜(金属膜6b)とみなすことができる。図26のように、フッ素(F)を含有する窒化チタンまたはフッ素(F)を含有する窒化タンタルからなる金属膜6bをイオン注入により形成した場合には、成膜装置中でフッ素プラズマを用いる必要が無いため、成膜装置の負荷を低減することができる。
本実施の形態においても、マスク層6の形成後は、上記実施の形態1と同様の工程(上記ステップS8およびそれ以降の工程)が行われるが、ここではその繰り返しの説明は省略する。
本実施の形態では、金属膜6bとして、フッ素(F)を導入(添加)した窒化チタン膜(TiNF膜)またはフッ素(F)を導入(添加)した窒化タンタル膜(TaNF膜)を用いている。金属膜6bは、単なる窒化チタン膜または窒化タンタル膜ではなく、フッ素(F)が導入(添加)されている。希土類元素Lnはフッ素(F)と反応しやすく、フッ化物(希土類フッ化物)を生成する。上記実施の形態1でも説明したように、マスク層6上にマスク層6に接して希土類含有膜7が形成されている状態でステップS10の熱処理が行われると、希土類含有膜7からマスク層6に希土類元素Lnが拡散する可能性がある。
本実施の形態では、希土類元素Lnと反応しやすいフッ素(F)を金属膜6bが含有しているため、希土類含有膜7中の希土類元素Lnが金属膜6b中に拡散しても、金属膜6b中に拡散した希土類元素Lnは、金属膜6b中に含まれるフッ素(F)と反応(結合)する。このため、希土類含有膜7から金属膜6b中に拡散した希土類元素Lnは、金属膜6b中のフッ素(F)と反応して消費される(フッ化物となって金属膜6b中に留まる)ため、金属膜6bから窒化金属膜6aへはほとんど拡散しなくなる。すなわち、希土類元素Lnと反応しやすいフッ素(F)を金属膜6bが含有しているため、一旦金属膜6b中に取り込まれた希土類元素Lnは、金属膜6bから窒化金属膜6aへは拡散しにくくなる。このため、金属膜6bは、希土類含有膜7からの希土類元素Lnを捕獲するゲッター層として機能し、希土類含有膜7からの希土類元素Lnが窒化金属膜6aに拡散するのを抑制または防止することができる。
本実施の形態では、マスク層6を構成する金属元素を、Hf含有絶縁膜4b中に拡散したときの悪影響が少ないTi(チタン)またはTa(タンタル)とする。そして、マスク層6におけるAl含有膜5に接する部分(すなわち窒化金属膜6a)を、反応性が低いTiN膜(窒化チタン)膜またはTaN膜(窒化タンタル膜)で構成し、窒化金属膜6a上の金属膜6bを、希土類元素Lnと反応しやすいフッ素(F)を含有する窒化チタン膜(TiNF膜)またはフッ素(F)を含有する窒化タンタル膜(TaNF膜)で構成する。これにより、マスク層6がAl含有膜5やHf含有膜4とステップS10の熱処理工程で反応するのを抑制できる(窒化金属膜6aの効果)とともに、反応した場合の悪影響も抑制でき(マスク層6を構成する金属元素をTiまたはTaとした効果)、更に、希土類含有膜7からの希土類元素Lnがマスク層6を通過してHf含有絶縁膜4bに導入されてしまう現象を抑制できる(金属膜6bの効果)。このため、信頼性の高いHf含有絶縁膜4bを形成できるとともに、Hf含有絶縁膜4bに希土類元素Lnが導入されてしまうのを抑制または防止できるため、AlがHf含有絶縁膜4bに導入されたことによるpチャネル型MISFETQpの低しきい値化(しきい値電圧の絶対値の低下)の効果を的確に享受することができる。また、希土類元素LnがHf含有絶縁膜4aに導入されたことによるnチャネル型MISFETQnの低しきい値化(しきい値電圧の絶対値の低下)の効果も的確に享受することができる。従って、半導体装置の性能を向上させることができる。
また、本実施の形態においても、上記実施の形態1と同様に、窒化金属膜6aとして、窒化チタン(TiN)膜または窒化タンタル(TaN)膜を用いることができるが、より好ましいのは窒化チタン(TiN)膜である。窒化タンタル(TaN)膜よりも窒化チタン(TiN)膜の方がウェットエッチングで加工しやすいため、窒化金属膜6aとして窒化チタン(TiN)膜を用いることで、ステップS8でnMIS形成領域1Aのマスク層6を除去しやすくなり、また、ステップS11でpMIS形成領域1Bのマスク層6を除去しやすくなる。このため、半導体装置の製造工程の管理が容易になる。
また、本実施の形態では、金属膜6bとして、フッ素(F)を含有する窒化チタン膜またはフッ素(F)を含有する窒化タンタル膜を用いることができるが、より好ましいのは、フッ素(F)を含有する窒化チタン膜(TiNF膜)である。フッ素(F)を含有する窒化タンタル膜(TaNF膜)よりもフッ素(F)を含有する窒化チタン膜(TiNF膜)の方がウェットエッチングで加工しやすいため、金属膜6bとしてフッ素(F)を含有する窒化チタン膜(TiNF膜)を用いることで、ステップS8でnMIS形成領域1Aのマスク層6を除去しやすくなり、また、ステップS11でpMIS形成領域1Bのマスク層6を除去しやすくなる。このため、半導体装置の製造工程の管理が容易になる。
また、窒化金属膜6aと金属膜6bとで、金属元素の種類を同じにすれば、マスク層6の成膜工程(上記ステップS7に対応)が行いやすく、また、マスク層6のエッチング工程(上記ステップS8,S11に対応)を行いやすい。この観点からは、窒化金属膜6aを窒化チタン(TiN)膜としかつ金属膜6bをフッ素(F)を含有する窒化チタン膜(TiNF膜)とするか、あるいは窒化金属膜6aを窒化タンタル(TaN)膜としかつ金属膜6bをフッ素(F)を含有する窒化タンタル膜(TaNF)とすれば、より好ましい。
従って、これらを総合的に勘案すると、本実施の形態では、窒化金属膜6aを窒化チタン(TiN)膜としかつ金属膜6bをフッ素(F)を含有する窒化チタン膜(TiNF膜)とすることが最も好ましい。
(実施の形態3)
本実施の形態3は、上記実施の形態1,2の他の変形例に対応する。
本実施の形態3は、上記実施の形態1,2の他の変形例に対応する。
上記実施の形態1では、マスク層6を、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6aと、その上のチタン(Ti)膜またはタンタル(Ta)膜からなる金属膜6bとで構成していた。また、上記実施の形態2では、マスク層6を、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6aと、その上のフッ素(F)が導入(添加)された窒化チタン膜(TiNF膜)またはフッ素(F)が導入(添加)された窒化タンタル膜(TaNF膜)からなる金属膜6bとで構成していた。それに対して、本実施の形態では、マスク層6を、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6aと、その上のチタン(Ti)膜またはタンタル(Ta)膜からなる金属膜6b1と、その上のフッ素(F)が導入(添加)された窒化チタン膜(TiNF膜)またはフッ素(F)が導入(添加)された窒化タンタル膜(TaNF膜)からなる金属膜6b2とで構成している。すなわち、本実施の形態では、マスク層6において、上記実施の形態1,2の金属膜6bの代わりに金属膜6b1および金属膜6b2を用いている。本実施の形態のマスク層6は、下から順に、窒化金属膜6a、金属膜6b1および金属膜6b2が積層された構成を有しているが、このうち、本実施の形態の窒化金属膜6aは上記実施の形態1,2の窒化金属膜6aとで同じであり、本実施の形態の金属膜6b1は上記実施の形態1の金属膜6bと同じであり、本実施の形態の金属膜6b2は上記実施の形態2の金属膜6bと同じである。
なお、本実施の形態で使用する金属膜6b2は、純金属の膜ではなく、フッ素を導入(添加)した窒化チタン膜またはフッ素(F)を導入(添加)した窒化タンタル膜であるが、理解を簡単にするために、上記実施の形態2の金属膜6bと同様に、本実施の形態でも「金属膜6b2」と称することとする。
次に、本実施の形態の製造工程について具体的に説明する。本実施の形態の半導体装置の製造工程が上記実施の形態1と相違するのは、ステップS7のマスク層6形成工程(マスク層6の構成とその形成法)であり、他の工程は上記実施の形態1とほぼ同様であるので、ここでは本実施の形態におけるステップS7のマスク層6形成工程について説明する。図27および図28は、半導体装置の製造工程中の要部断面図であり、図27は、上記実施の形態1の上記図9と同じ工程段階(ステップS7のマスク層6形成工程を行った段階)に対応し、図28は、上記実施の形態1の上記図15と同じ工程段階(ステップS9の希土類含有膜7形成工程を行った段階)に対応する。
ステップS6のAl含有膜5の形成工程までは上記実施の形態1と同様の工程を行って上記図8の構造を得た後、ステップS7で、半導体基板1の主面上に、すなわちAl含有膜5上に、マスク層6を形成するが、本実施の形態では、次のようにステップS7のマスク層6の形成工程を行う。
まず、図27に示されるように、半導体基板1の主面上に、すなわちAl含有膜5上に、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6aを形成する。この窒化金属膜6a形成工程は、上記実施の形態1の窒化金属膜6a形成工程(上記ステップS7a)と同様にして行うことができる。それから、窒化金属膜6a上に、チタン(Ti)膜またはタンタル(Ta)膜からなる金属膜6b1を形成する。この金属膜6b1形成工程は、上記実施の形態1の金属膜6b形成工程(上記ステップS7b)と同様にして行うことができる。それから、金属膜6b1上に、フッ素が導入(添加)された窒化チタン膜(TiNF膜)またはフッ素(F)が導入(添加)された窒化タンタル膜(TaNF膜)からなる金属膜6b2を形成する。この金属膜6b2形成工程は、上記実施の形態2の金属膜6b形成工程(上記ステップS7b)と同様にして行うことができる。
本実施の形態においても、マスク層6の形成後は、上記実施の形態1,2と同様の工程(上記ステップS8およびそれ以降の工程)が行われるが、ここではその繰り返しの説明は省略する。なお、図28には、上記ステップS8,S9(希土類含有膜7形成工程まで)が行われた段階が示されている。希土類含有膜7を形成すると、図28に示されるように、nMIS形成領域1Aでは希土類含有膜7とHf含有膜4とが接触しているが、pMIS形成領域1Bでは、希土類含有膜7とAl含有膜5(およびHf含有膜4)とは、間にマスク層6が介在するため互いに接触していない状態となる。そして、pMIS形成領域1Bの希土類含有膜7は、マスク層6の上面に接するが、本実施の形態では、マスク層6の最上層は金属膜6b2であるため、pMIS形成領域1Bでは、希土類含有膜7はマスク層6の金属膜6b2接した状態となる。この状態で、上記ステップS10の熱処理が行われる。
図28からも分かるように、本実施の形態では、窒化金属膜6aと希土類含有膜7との間に、希土類元素Lnのゲッター層として、金属膜6b1,6b2を挿入している。希土類含有膜7中の希土類元素Lnが金属膜6b2中に拡散しても、金属膜6b2中に拡散した希土類元素Lnは、金属膜6b2中のフッ素(F)と反応して消費される(フッ化物となって金属膜6b2中に留まる)ため、金属膜6b2から窒化金属膜6aへの希土類元素Lnの拡散は抑制される。そして、希土類元素Lnが金属膜6b1中に拡散しても、金属膜6b1中に拡散した希土類元素Lnは、金属膜6b1を構成する金属元素(金属膜6b1がチタン膜の場合はTi、金属膜6b1がタンタル膜の場合はTa)と結合するため、金属膜6b1中に留まり、金属膜6b1から窒化金属膜6aへはほとんど拡散しなくなる。すなわち、このため、金属膜6b2,6b1は、希土類含有膜7からの希土類元素Lnを捕獲するゲッター層として機能し、希土類含有膜7からの希土類元素Lnが窒化金属膜6aに拡散するのを抑制または防止することができる。
本実施の形態では、マスク層6を構成する金属元素を、Hf含有絶縁膜4b中に拡散したときの悪影響が少ないTi(チタン)またはTa(タンタル)とする。そして、マスク層6におけるAl含有膜5に接する部分(すなわち窒化金属膜6a)を、反応性が低いTiN膜(窒化チタン)膜またはTaN膜(窒化タンタル膜)で構成し、窒化金属膜6a上の金属膜6b1,6b2を、希土類元素Lnのゲッター層として機能し得る金属膜6b1,6b2で構成する。これにより、マスク層6がAl含有膜5やHf含有膜4とステップS10の熱処理工程で反応するのを抑制できる(窒化金属膜6aの効果)とともに、反応した場合の悪影響も抑制でき(マスク層6を構成する金属元素をTiまたはTaとした効果)、更に、希土類含有膜7からの希土類元素Lnがマスク層6を通過してHf含有絶縁膜4bに導入されてしまう現象を抑制できる(金属膜6b1,6b2の効果)。このため、信頼性の高いHf含有絶縁膜4bを形成できるとともに、Hf含有絶縁膜4bに希土類元素Lnが導入されてしまうのを抑制または防止できるため、AlがHf含有絶縁膜4bに導入されたことによるpチャネル型MISFETQpの低しきい値化(しきい値電圧の絶対値の低下)の効果を的確に享受することができる。また、希土類元素LnがHf含有絶縁膜4aに導入されたことによるnチャネル型MISFETQnの低しきい値化(しきい値電圧の絶対値の低下)の効果も的確に享受することができる。従って、半導体装置の性能を向上させることができる。
また、本実施の形態では、マスク層6において、チタン(Ti)またはタンタル(Ta)からなる金属膜6b1上に、フッ素(F)を含有する窒化チタン(TiNF)またはフッ素(F)を含有する窒化タンタル(TaNF)からなる金属膜6b2が形成されていたが、他の形態として、金属膜6b1と金属膜6b2との上下を逆にすることもできる。更に他の形態として、マスク6において、金属膜6b1および金属膜6b2の代わりに、チタン(Ti)層、タンタル(Ta)層、フッ素を含有する窒化チタン(TiNF)層、またはフッ素を含有する窒化タンタル(TaNF)層から選択された2層以上とすることもできる。
また、本実施の形態3に比べて、上記実施の形態1,2は、マスク層6を構成する積層構造の層数が少ないため、マスク層6の形成に要する工程数が少なくてすみ、製造時間を短縮し、スループットを向上することができる。
(実施の形態4)
本実施の形態では、マスク層6を、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6aと、その上のチタン(Ti)膜またはタンタル(Ta)膜からなる金属膜6bと、その上の窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6dとで構成する。
本実施の形態では、マスク層6を、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6aと、その上のチタン(Ti)膜またはタンタル(Ta)膜からなる金属膜6bと、その上の窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6dとで構成する。
すなわち、本実施の形態では、マスク層6を、第1層である窒化金属膜(窒化金属層)6aと、第1層(窒化金属膜6a)上に形成された第2層である金属膜(金属層)6bと、第2層(金属膜6b)上に形成された第3層である窒化金属膜6dとの積層膜により形成する。そして、第1層(最下層)である窒化金属膜6aを窒化チタン(TiN)または窒化タンタル(TaN)で構成し、第2層(中間層)である金属膜6bをチタン(Ti)またはタンタル(Ta)で構成し、第3層(最上層)である窒化金属膜6dを窒化チタン(TiN)または窒化タンタル(TaN)で構成している。このため、本実施の形態におけるマスク層6は、窒化金属膜6a、金属膜6bおよび窒化金属膜6dが下から順に積層された積層構造を有しているが、このうち、窒化金属膜6aおよび金属膜6bは、上記実施の形態1の窒化金属膜6aおよび金属膜6bと同じである。従って、上記実施の形態1で使用したマスク層6に更に窒化金属膜6dを最上層(第3層)として追加(積層)したものが、本実施の形態のマスク層6に相当する。
次に、本実施の形態の製造工程について具体的に説明する。本実施の形態の半導体装置の製造工程が上記実施の形態1と相違するのは、ステップS7のマスク層6形成工程(マスク層6の構成とその形成法)であり、他の工程は上記実施の形態1とほぼ同様であるので、ここでは本実施の形態におけるステップS7のマスク層6形成工程について説明する。図29および図30は、半導体装置の製造工程中の要部断面図であり、図29は、上記実施の形態1の上記図9と同じ工程段階(ステップS7のマスク層6形成工程を行った段階)に対応し、図30は、上記実施の形態1の上記図15と同じ工程段階(ステップS9の希土類含有膜7形成工程を行った段階)に対応する。
ステップS6のAl含有膜5の形成工程までは上記実施の形態1と同様の工程を行って上記図8の構造を得た後、ステップS7で、半導体基板1の主面上に、すなわちAl含有膜5上に、マスク層6を形成するが、本実施の形態では、次のようにステップS7のマスク層6の形成工程を行う。
まず、図29に示されるように、半導体基板1の主面上に、すなわちAl含有膜5上に、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6aを形成する。この窒化金属膜6a形成工程は、上記実施の形態1の窒化金属膜6a形成工程(上記ステップS7a)と同様にして行うことができる。それから、窒化金属膜6a上に、チタン(Ti)膜またはタンタル(Ta)膜からなる金属膜6bを形成する。この金属膜6b形成工程は、上記実施の形態1の金属膜6b形成工程(上記ステップS7b)と同様にして行うことができる。それから、金属膜6b上に、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6dを形成する。この窒化金属膜6d形成工程は、窒化金属膜6a形成工程とほぼ同様にして行うことができる。
本実施の形態においても、マスク層6の形成後は、上記実施の形態1〜3と同様の工程(上記ステップS8およびそれ以降の工程)が行われるが、ここではその繰り返しの説明は省略する。なお、図30には、上記ステップS8,S9(希土類含有膜7形成工程まで)が行われた段階が示されている。希土類含有膜7を形成すると、図30に示されるように、nMIS形成領域1Aでは希土類含有膜7とHf含有膜4とが接触しているが、pMIS形成領域1Bでは、希土類含有膜7とAl含有膜5(およびHf含有膜4)とは、間にマスク層6が介在するため互いに接触していない状態となる。そして、pMIS形成領域1Bの希土類含有膜7は、マスク層6の上面に接するが、本実施の形態では、マスク層6の最上層は窒化金属膜6dであるため、pMIS形成領域1Bでは、希土類含有膜7はマスク層6の窒化金属膜6d接した状態となる。この状態で、上記ステップS10の熱処理が行われる。
図30からも分かるように、本実施の形態では、窒化金属膜6aと希土類含有膜7との間に、希土類元素Lnのゲッター層として機能する金属膜6bだけでなく、窒化チタン(TiN)膜または窒化タンタル(TaN)膜からなる窒化金属膜6dも挿入している。すなわち、Al含有膜5と接する部分のマスク層6(すなわちマスク層6の下層部分)を、窒化チタン膜または窒化タンタル膜からなる窒化金属膜6aで構成し、希土類含有膜7と接する部分のマスク層6(すなわちマスク層6の上層部分)を、窒化チタン膜または窒化タンタル膜からなる窒化金属膜6dで構成し、この窒化金属膜6dと窒化金属膜6aとの間に、希土類元素Lnのゲッター層として機能する金属膜6bを挿入している。
本実施の形態では、マスク層6における最上層部分(希土類含有膜7と接する部分)を、窒化チタン(TiN)または窒化タンタル(TaN)からなる窒化金属膜6dで構成することで、希土類含有膜7がマスク層6(の窒化金属膜6d)とステップS10の熱処理工程で反応するのを抑制することができる。そして、希土類含有膜7中の希土類元素Lnが窒化金属膜6d中に拡散したとしても、窒化金属膜6dから金属膜6bに拡散した希土類元素Lnは、金属膜6bを構成する金属元素(金属膜6bがチタン膜の場合はTi、金属膜6bがタンタル膜の場合はTa)と結合する。このため、希土類含有膜7から窒化金属膜6dを通って金属膜6b中に拡散した希土類元素Lnは、金属膜6bを構成する金属元素と結合した状態で金属膜6b中に留まり、金属膜6bから窒化金属膜6aへはほとんど拡散しなくなる。このため、金属膜6bは、希土類含有膜7からの希土類元素Lnを捕獲するゲッター層として機能し、希土類含有膜7からの希土類元素Lnが窒化金属膜6aに拡散するのを抑制または防止することができる。
つまり、本実施の形態では、希土類含有膜7からマスク層6への希土類元素Lnの拡散を、まず窒化金属膜6dによって抑制し、それでもマスク層6中に拡散してしまった希土類元素Lnは、ゲッター層である金属膜6bで捕獲するようにすることで、窒化金属膜6aへは希土類元素Lnが拡散しないようにし、それによって、希土類含有膜7からの希土類元素LnがHf含有絶縁膜4bに導入されてしまう現象を防止するのである。本実施の形態は、希土類含有膜7からマスク層6への希土類元素Lnの拡散を窒化金属膜6dによって抑制できる分、上記実施の形態1〜3に比べて、希土類含有膜7からの希土類元素LnがHf含有絶縁膜4bに導入されてしまう現象を防止する効果を、より大きくすることができる。
本実施の形態では、マスク層6を構成する金属元素を、Hf含有絶縁膜4b中に拡散したときの悪影響が少ないTi(チタン)またはTa(タンタル)とする。そして、マスク層6におけるAl含有膜5に接する部分(すなわち窒化金属膜6a)を、反応性が低い窒化チタン膜または窒化タンタル膜で構成し、マスク層6における希土類含有膜7に接する部分(すなわち窒化金属膜6d)を、反応性が低い窒化チタン膜または窒化タンタル膜で構成し、窒化金属膜6a,6d間の金属膜6bを、希土類元素Lnのゲッター層として機能し得る金属膜6bで構成する。これにより、マスク層6がAl含有膜5やHf含有膜4とステップS10の熱処理工程で反応するのを抑制できる(窒化金属膜6aの効果)とともに、反応した場合の悪影響も抑制でき(マスク層6を構成する金属元素をTiまたはTaとした効果)、更に、希土類含有膜7からの希土類元素Lnがマスク層6を通過してHf含有絶縁膜4bに導入されてしまう現象を抑制できる(窒化金属膜6dおよび金属膜6bの効果)。このため、信頼性の高いHf含有絶縁膜4bを形成できるとともに、Hf含有絶縁膜4bに希土類元素Lnが導入されてしまうのを抑制または防止できるため、AlがHf含有絶縁膜4bに導入されたことによるpチャネル型MISFETQpの低しきい値化(しきい値電圧の絶対値の低下)の効果を的確に享受することができる。また、希土類元素LnがHf含有絶縁膜4aに導入されたことによるnチャネル型MISFETQnの低しきい値化(しきい値電圧の絶対値の低下)の効果も的確に享受することができる。従って、半導体装置の性能を向上させることができる。
また、本実施の形態においても、上記実施の形態1〜3と同様に、窒化金属膜6aとして、窒化チタン(TiN)膜または窒化タンタル(TaN)膜を用いることができるが、より好ましいのは窒化チタン(TiN)膜である。窒化タンタル(TaN)膜よりも窒化チタン(TiN)膜の方がウェットエッチングで加工しやすいため、窒化金属膜6aとして窒化チタン(TiN)膜を用いることで、ステップS8でnMIS形成領域1Aのマスク層6を除去しやすくなり、また、ステップS11でpMIS形成領域1Bのマスク層6を除去しやすくなる。このため、半導体装置の製造工程の管理が容易になる。
また、本実施の形態において、マスク層6を構成する金属膜6bとして、上記実施の形態2の金属膜6bを適用することもできる。このため、本実施の形態では、金属膜6bとして、チタン(Ti)膜、タンタル(Ta)膜、フッ素(F)を含有する窒化チタン膜、またはフッ素(F)を含有する窒化タンタル膜を用いることができる。このうち、チタン(Ti)膜またはフッ素(F)を含有する窒化チタン膜(TiNF)を金属膜6bとして用いれば、ウェットエッチングで加工しやすいため、ステップS8でnMIS形成領域1Aのマスク層6を除去しやすくなり、また、ステップS11でpMIS形成領域1Bのマスク層6を除去しやすくなるため、半導体装置の製造工程の管理が容易になる。また、チタン(Ti)膜またはタンタル(Ta)膜を金属膜6bとして用いれば、マスク層6の形成が容易になり、また、金属膜6bにおける希土類元素Lnのゲッター層としての機能を、より向上させることができる。
また、窒化金属膜6aと金属膜6bと窒化金属膜6dとで、金属元素の種類を同じにすれば、マスク層6の成膜工程(上記ステップS7に対応)が行いやすく、また、マスク層6のエッチング工程(上記ステップS8,S11に対応)を行いやすい。この観点からは、窒化金属膜6a,6dを窒化チタン(TiN)膜としかつ金属膜6bをチタン(Ti)膜またはフッ素(F)を含有する窒化チタン膜(TiNF膜)とするか、あるいは、窒化金属膜6a,6dを窒化タンタル(TaN)膜としかつ金属膜6bをタンタル(Ta)膜またはフッ素(F)を含有する窒化タンタル膜(TaNF)とすれば、より好ましい。
従って、これらを総合的に勘案すると、本実施の形態では、窒化金属膜6aを窒化チタン(TiN)膜とし、金属膜6bをチタン(Ti)膜とし、窒化金属膜6dを窒化チタン(TiN)膜とすることが、最も好ましい。
また、マスク層6を構成する窒化金属膜6aの膜厚は、10nm以上で30nm以下が好ましい。その理由は、下限については、窒化金属膜6aの膜厚が薄すぎると金属膜6bがAl含有膜5と反応してしまうため、その反応が起きないようにするためには10nm程度が必要であるためである。上限についてはスループット確保の面から30nm程度が限界であると考えられるためである。また、マスク層6を構成する金属膜6bの膜厚は、2nm以上で10nm以下が好ましい。その理由は、下限については、成膜膜厚の制御性、及び、ある程度の膜厚がないと目的とする機能を発揮できないためである。上限については、金属膜6bとAl含有膜5との反応が起きないようにするためである。また、マスク層6を構成する窒化金属膜6dの膜厚は、10nm以上で30nm以下が好ましい。その理由は、下限については、窒化金属膜6dの膜厚が薄すぎると金属膜6bが希土類含有膜7と反応してしまうため、その反応が起きないようにするためには10nm程度が必要であるためである。上限についてはスループット確保の面から30nm程度が限界であると考えられるためである。
また、上記実施の形態3のように、本実施の形態でも、マスク6において、金属膜6bの代わりに、チタン(Ti)層、タンタル(Ta)層、フッ素を含有する窒化チタン(TiNF)層、またはフッ素を含有する窒化タンタル(TaNF)層から選択された複数層とすることもできる。但し、マスク層6の形成に要する工程数を少なくし、製造時間を短縮するためには、マスク6の金属膜6bは、チタン(Ti)層、タンタル(Ta)層、フッ素を含有する窒化チタン(TiNF)層、またはフッ素を含有する窒化タンタル(TaNF)層から選択された単一層とすることが、より好ましい。
但し、本実施の形態においては、マスク層6を構成する金属膜6bが、フッ素(F)を含有する窒化チタン膜またはフッ素(F)を含有する窒化タンタル膜を含む場合は、希土類含有膜7の代わりにMg含有膜は使用しない。これは、希土類元素に比べるとMg(マグネシウム)はフッ化物を生成しにくいため、フッ素(F)を含有する窒化チタン膜(TiNF膜)や、フッ素(F)を含有する窒化タンタル膜(TaNF膜)は、希土類元素のゲッター層としては機能できるが、Mgのゲッター層としては十分には機能しないためである。
上記実施の形態1〜4を包括的に捉えてその技術思想を表現すると、マスク層6は、Hf含有膜4に接する第1層(窒化金属膜膜6aに対応)と該第1層(窒化金属膜6aに対応)上に形成された第2層(上記実施の形態1,2,4では金属膜6bに対応し、上記実施の形態3では金属膜6b1,6b2に対応する)とを含む積層構造を有している。そして、マスク層6の前記第1層(窒化金属膜6aに対応)は、上述のように反応抑制などの観点から、窒化チタン(TiN)または窒化タンタル(TaN)からなり、マスク層6の前記第2層は、上述のように希土類元素Lnのゲッター層などの観点から、チタン(Ti)、タンタル(Ta)、フッ素を含有する窒化チタン(TiNF)、またはフッ素を含有する窒化タンタル(TaNF)からなる。マスク層6の前記第2層は、チタン(Ti)層、タンタル(Ta)層、フッ素を含有する窒化チタン(TiNF)層、またはフッ素を含有する窒化タンタル(TaNF)層から選択された単一層または複数層により構成することができ、単一層の場合が上記実施の形態1,2,4に対応(前記第2層が金属膜6bに対応)し、複数層の場合が本実施の形態3に対応(第2層が金属膜6b1と金属膜6b2とを合わせたものに対応)している。上記実施の形態1〜3では、マスク層6において前記第2層が最上層であるため、ステップS9で形成された希土類含有膜7は、nMIS形成領域1AではHf含有膜4に接し、pMIS形成領域1Bではマスク層6の前記第2層に接する。上記実施の形態4では、マスク層6は、前記第2層上に形成された第3層(窒化金属膜6dに対応)を更に有しており、マスク層6の前記第3層は(窒化金属膜6dに対応)は、上述のように反応抑制などの観点から、窒化チタン(TiN)または窒化タンタル(TaN)からなる。上記実施の形態4では、マスク層6において前記第3層(窒化金属膜6dに対応)が最上層であるため、ステップS9で形成された希土類含有膜7は、nMIS形成領域1AではHf含有膜4に接し、pMIS形成領域1Bではマスク層6の前記第3層(窒化金属膜6dに対応)に接する。
但し、希土類含有膜7の代わりにMg含有膜を使用する場合は、前記第2層に使用可能な上記材料から、フッ素を含有する窒化チタン(TiNF)およびフッ素を含有する窒化タンタル(TaNF)を除外することになる。
(実施の形態5)
図31〜図36は、本実施の形態の半導体装置の製造工程中の要部断面図である。
図31〜図36は、本実施の形態の半導体装置の製造工程中の要部断面図である。
上記実施の形態1では、pMIS形成領域1Bにマスク層6を設けて、pMIS形成領域1BでHf含有膜4と希土類含有膜7との反応を防止する場合の製造工程(図5〜図23を参照して説明した製造工程)について説明した。本実施の形態では、上記実施の形態1の変形例として、nMIS形成領域1Aにマスク層6を設けて、nMIS形成領域1AでHf含有膜4とAl含有膜5との反応を防止する。この場合の製造工程を、図31〜図36を参照して説明する。なお、上記実施の形態1において上記図8〜図17を参照して説明した製造工程との相違点を主として説明する。
上記図2のプロセスフローのステップS5のHf含有膜4形成工程までを行って上記図7の構造を得た後、上記ステップS6において、上記図8に対応する図31に示されるように、Al含有膜5の代わりに希土類含有膜7をHf含有膜4上に、Hf含有膜4に接するように形成する。この際、希土類含有膜7は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1BのHf含有膜4上に形成される。
次に、上記ステップS7において、上記図9に対応する図32に示されるように、この希土類含有膜7上にマスク層6を形成する。このマスク層6の構成と形成法は、上記実施の形態1と同様であるため、ここではその繰り返しの説明は省略するが、マスク層6は窒化金属膜6a(下層側)と金属膜6b(上層側)との積層膜により形成されている。
次に、上記ステップS8において、上記図14に対応する図33に示されるように、pMIS形成領域1Bのマスク層6および希土類含有膜7を除去しかつnMIS形成領域1Aのマスク層6および希土類含有膜7を残す。本実施の形態において、pMIS形成領域1Bのマスク層6および希土類含有膜7を除去しかつnMIS形成領域1Aのマスク層6および希土類含有膜7を残す手法は、上記実施の形態1において、上記図10〜図14を参照して説明したnMIS形成領域1Aのマスク層6およびAl含有膜5を除去しかつpMIS形成領域1Bのマスク層6およびAl含有膜5を残す手法と同様の技術で行うことができる。但し、上記フォトレジストパターンPRは、本実施の形態では、pMIS形成領域1BではなくnMIS形成領域1Aに形成される。
次に、上記ステップS9において、上記図15に対応する図34に示されるように、希土類含有膜7の代わりにAl含有膜5を形成する、すなわち、nMIS形成領域1Aのマスク層6上およびpMIS形成領域1BのHf含有膜4上にAl含有膜5を形成する。これにより、pMIS形成領域1BではAl含有膜5とHf含有膜4とが接触しているが、nMIS形成領域1Aでは、Al含有膜5と希土類含有膜7(およびHf含有膜4)とは、間にマスク層6が介在するため互いに接触していない状態となる。そして、nMIS形成領域1AのAl含有膜5は、マスク層6の上面に接するが、本実施の形態では、マスク層6の最上層は金属膜6bであるため、nMIS形成領域1Aでは、Al含有膜5はマスク層6の金属膜6bと接した状態となる。この段階では、nMIS形成領域1Aでは、p型ウエルPW上に界面層3、Hf含有膜4、希土類含有膜7、マスク層6およびAl含有膜5が下から順に積層され、pMIS形成領域1Bでは、n型ウエルNW上に界面層3、Hf含有膜4およびAl含有膜5が下から順に積層された状態となる。
次に、上記ステップS10の熱処理で、上記図16に対応する図35に示されるように、nMIS形成領域1AのHf含有膜4と希土類含有膜7とを反応(混合、ミキシング、相互拡散)して両者の反応層であるHf含有絶縁膜4aを形成し、pMIS形成領域1BのHf含有膜4とAl含有膜5とを反応(混合、ミキシング、相互拡散)して両者の反応層であるHf含有絶縁膜4bを形成する。この際、マスク層6は、nMIS形成領域1AのAl含有膜5と希土類含有膜7(およびHf含有膜4)と間に介在して、nMIS形成領域1AのAl含有膜5が希土類含有膜7やHf含有膜4と反応するのを抑制または防止するよう機能する。
その後、上記ステップS11において、上記図17に対応する図36に示されるように、マスク層6上の未反応のAl含有膜5(ステップS10の熱処理工程で反応しなかったAl含有膜5)をエッチング(好ましくはウェットエッチング)によって除去し、更にマスク層6をエッチング(好ましくはウェットエッチング)によって除去する。希土類含有膜7の未反応部分(ステップS10の熱処理で反応しなかった部分)があれば、ステップS11でマスク層6を除去する際に、一緒に除去され得る。ここまでの工程で、上記図17と同様の構造である図36の構造が得られる。
以降の工程は、上記実施の形態1と同様であるので、ここではその図示および説明は省略する。すなわち、上記ステップS12の金属膜8の形成工程およびそれ以降の工程を上記実施の形態1と同様に行う。
本実施の形態においても、マスク層6の構成を上記実施の形態1と同様としたことにより、上記実施の形態1と類似の効果を得ることができる。
但し、上記実施の形態1では、マスク層6を構成する窒化金属膜6aおよび金属膜6bのうち、金属膜6bは希土類元素Lnのゲッター層として機能したが、同様の原理により、本実施の形態では、マスク層6を構成する窒化金属膜6aおよび金属膜6bのうち、金属膜6bはAlのゲッター層として機能することができる。
つまり、本実施の形態では、マスク層6を構成する金属元素を、Hf含有絶縁膜4a中に拡散したときの悪影響が少ないTiまたはTaとする。そして、マスク層6における希土類含有膜7に接する部分(すなわち窒化金属膜6a)を、反応性が低い窒化チタン(TiN)膜または窒化タンタル(TaN)膜で構成し、窒化金属膜6a上の金属膜6bを、反応性が高い分、Alのゲッター効果を得られるチタン(Ti)膜またはタンタル(Ta)膜で構成する。これにより、マスク層6が希土類含有膜7やHf含有膜4とステップS10の熱処理工程で反応するのを抑制できる(窒化金属膜6aの効果)とともに、反応した場合の悪影響も抑制でき(マスク層6を構成する金属元素をTiまたはTaとした効果)、更に、Al含有膜5からのAlがマスク層6を通過してHf含有絶縁膜4bに導入されてしまう現象を抑制できる(金属膜6bの効果)。このため、信頼性の高いHf含有絶縁膜4aを形成できるとともに、Hf含有絶縁膜4aにAlが導入されてしまうのを抑制または防止できるため、LaがHf含有絶縁膜4aに導入されたことによるnチャネル型MISFETQnの低しきい値化(しきい値電圧の絶対値の低下)の効果を的確に享受することができる。また、AlがHf含有絶縁膜4bに導入されたことによるpチャネル型MISFETQpの低しきい値化(しきい値電圧の絶対値の低下)の効果も的確に享受することができる。従って、半導体装置の性能を向上させることができる。
なお、希土類元素Lnに比べるとAl(アルミニウム)はフッ化物を生成しにくいため、フッ素(F)を導入(添加)した窒化チタン膜(TiNF膜)や、フッ素(F)を導入(添加)した窒化タンタル膜(TaNF膜)は、希土類元素Lnのゲッター層としては機能できるが、Alのゲッター層としては十分には機能しない。このため、上記実施の形態2,3のマスク層6は、本実施の形態の製造工程には適用しない。
(実施の形態6)
図37および図38は、本実施の形態の半導体装置の製造工程中の要部断面図である。図37は、上記実施の形態5の上記図32と同じ工程段階に対応し、図38は、上記実施の形態5の上記図34と同じ工程段階に対応する。
図37および図38は、本実施の形態の半導体装置の製造工程中の要部断面図である。図37は、上記実施の形態5の上記図32と同じ工程段階に対応し、図38は、上記実施の形態5の上記図34と同じ工程段階に対応する。
上記実施の形態5は、マスク層6の構成が上記実施の形態1のマスク層6と同じであった。本実施の形態は、上記実施の形態5の製造工程において、マスク層6の構成を上記実施の形態4のマスク層6と同じにした場合に対応する。この場合の製造工程を、上記実施の形態5において上記図31〜図36を参照して説明した製造工程との相違点を主として説明する。
上記実施の形態5と同様にして上記図31の構造を得た後、上記図32に対応する図37に示されるように、希土類含有膜7上にマスク層6を形成する。このマスク層6の構成と形成法は、上記実施の形態4と同様であるため、ここではその繰り返しの説明は省略するが、マスク層6は窒化金属膜6a(下層側)と金属膜6b(中間層)と窒化金属膜6d(上層側)との積層膜により形成されている。
本実施の形態においても、マスク層6の形成後は、上記実施の形態5と同様の工程が行われるが、ここではその繰り返しの説明は省略する。なお、図38には、Al含有膜5形成工程が行われた段階(すなわち上記図34と同じ工程段階)が示されている。Al含有膜5を形成すると、図38に示されるように、pMIS形成領域1BではAl含有膜5とHf含有膜4とが接触しているが、nMIS形成領域1Aでは、Al含有膜5と希土類含有膜7(およびHf含有膜4)とは、間にマスク層6が介在するため互いに接触していない状態となる。そして、nMIS形成領域1AのAl含有膜5は、マスク層6の上面に接するが、本実施の形態では、マスク層6の最上層は窒化金属膜6dであるため、nMIS形成領域1Aでは、Al含有膜5はマスク層6の窒化金属膜6dと接した状態となる。この状態で、上記ステップS10の熱処理が行われる。
本実施の形態においても、マスク層6の構成を上記実施の形態4と同様としたことにより、上記実施の形態4と類似の効果を得ることができる。
但し、上記実施の形態4では、マスク層6を構成する窒化金属膜6a、金属膜6bおよび窒化金属膜6dのうち、金属膜6bは希土類元素Lnのゲッター層として機能したが、同様の原理により、本実施の形態では、マスク層6を構成する窒化金属膜6a、金属膜6bおよび窒化金属膜6dのうち、金属膜6bはAlのゲッター層として機能することができる。
本実施の形態では、Al含有膜5からマスク層6へのAlの拡散を、まず窒化金属膜6dによって抑制し、それでもマスク層6中に拡散してしまったAlは、ゲッター層である金属膜6bで捕獲するようにすることで、窒化金属膜6aへはAlが拡散しないようにし、それによって、Al含有膜5からのAlがHf含有絶縁膜4aに導入されてしまう現象を防止することができる。本実施の形態は、Al含有膜5からマスク層6へのAlの拡散を窒化金属膜6dによって抑制できる分、上記実施の形態5に比べて、Al含有膜5からのAlがHf含有絶縁膜4aに導入されてしまう現象を防止する効果を、より大きくすることができる。
つまり、本実施の形態では、マスク層6を構成する金属元素を、Hf含有絶縁膜4a中に拡散したときの悪影響が少ないTiまたはTaとする。そして、マスク層6における希土類含有膜7に接する部分(すなわち窒化金属膜6a)を、反応性が低い窒化チタン(TiN)膜または窒化タンタル(TaN)膜で構成し、マスク層6におけるAl含有膜5に接する部分(すなわち窒化金属膜6d)を、反応性が低い窒化チタン(TiN)膜または窒化タンタル(TaN)膜で構成し、窒化金属膜6a,6d間の金属膜6bを、Alのゲッター層として機能し得る金属膜6bで構成する。これにより、マスク層6が希土類含有膜7やHf含有膜4とステップS10の熱処理工程で反応するのを抑制できる(窒化金属膜6aの効果)とともに、反応した場合の悪影響も抑制でき(マスク層6を構成する金属元素をTiまたはTaとした効果)、更に、Al含有膜5からのAlがマスク層6を通過してHf含有絶縁膜4aに導入されてしまう現象を抑制できる(窒化金属膜6dおよび金属膜6bの効果)。このため、信頼性の高いHf含有絶縁膜4aを形成できるとともに、Hf含有絶縁膜4aにAlが導入されてしまうのを抑制または防止できるため、希土類元素LnがHf含有絶縁膜4aに導入されたことによるnチャネル型MISFETQnの低しきい値化(しきい値電圧の絶対値の低下)の効果を的確に享受することができる。また、AlがHf含有絶縁膜4bに導入されたことによるpチャネル型MISFETQpの低しきい値化(しきい値電圧の絶対値の低下)の効果も的確に享受することができる。従って、半導体装置の性能を向上させることができる。
なお、希土類元素Lnに比べるとAl(アルミニウム)はフッ化物を生成しにくいため、フッ素(F)を含有する窒化チタン膜(TiNF膜)や、フッ素(F)を含有する窒化タンタル膜(TaNF膜)は、希土類元素Lnのゲッター層としては機能できるが、Alのゲッター層としては十分には機能しない。このため、上記実施の形態2の金属膜6bは、本実施の形態の製造工程には適用しない。すなわち、本実施の形態のマスク層6は、金属膜6bとしてチタン(Ti)膜とタンタル(Ta)膜は用いることができるが、フッ素(F)を含有する窒化チタン膜(TiNF膜)とフッ素(F)を含有する窒化タンタル膜(TaNF膜)は用いない点が、上記実施の形態4のマスク層6と相違している。それ以外については、本実施の形態におけるマスク層6は、上記実施の形態4におけるマスク層6と同様である。
上記実施の形態5,6を包括的に捉えてその技術思想を表現すると、マスク層6は、Hf含有膜4に接する第1層(窒化金属膜6aに対応)と該第1層(窒化金属膜6aに対応)上に形成された第2層(金属膜6bに対応)とを含む積層構造を有している。そして、マスク層6の前記第1層(窒化金属膜6aに対応)は、上述のように反応抑制などの観点から、窒化チタンまたは窒化タンタルからなり、マスク層6の前記第2層(金属膜6bに対応)は、上述のようにAlのゲッター層などの観点から、チタン(Ti)またはタンタル(Ta)からなる。上記実施の形態5では、マスク層6において前記第2層(金属膜6bに対応)が最上層であるため、ステップS9で形成されたAl含有膜5は、pMIS形成領域1BではHf含有膜4に接し、nMIS形成領域1Aではマスク層6の前記第2層(金属膜6bに対応)に接する。上記実施の形態6では、マスク層6は、前記第2層(金属膜6bに対応)上に形成された第3層(窒化金属膜6dに対応)を更に有しており、マスク層6の前記第3層は(窒化金属膜6dに対応)は、上述のように反応抑制などの観点から、窒化チタンまたは窒化タンタルからなる。上記実施の形態6では、マスク層6において前記第3層(窒化金属膜6dに対応)が最上層であるため、ステップS9で形成されたAl含有膜5は、pMIS形成領域1BではHf含有膜4に接し、nMIS形成領域1Aではマスク層6の前記第3層(窒化金属膜6dに対応)に接する。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、半導体装置およびその製造技術に適用して有効である。
1 半導体基板
1A nMIS形成領域
1B pMIS形成領域
2 素子分離領域
3 界面層
4 Hf含有膜
4a,4b Hf含有絶縁膜
5 Al含有膜
6 マスク層
6a 窒化金属膜
6b,6b1,6b2 金属膜
6c 窒化金属膜
6d 窒化金属膜
7 希土類含有膜
8 金属膜
9 シリコン膜
11 絶縁膜
12 ストッパ絶縁膜
13 絶縁膜
14 配線溝
CT コンタクトホール
EX1 n−型半導体領域
EX2 p−型半導体領域
GE1,GE2 ゲート電極
HM 絶縁膜
M1 配線
NW n型ウエル
PG プラグ
PR フォトレジストパターン
PW p型ウエル
Qn nチャネル型MISFET
Qp pチャネル型MISFET
SD1 n+型半導体領域
SD2 p+型半導体領域
SW サイドウォール
1A nMIS形成領域
1B pMIS形成領域
2 素子分離領域
3 界面層
4 Hf含有膜
4a,4b Hf含有絶縁膜
5 Al含有膜
6 マスク層
6a 窒化金属膜
6b,6b1,6b2 金属膜
6c 窒化金属膜
6d 窒化金属膜
7 希土類含有膜
8 金属膜
9 シリコン膜
11 絶縁膜
12 ストッパ絶縁膜
13 絶縁膜
14 配線溝
CT コンタクトホール
EX1 n−型半導体領域
EX2 p−型半導体領域
GE1,GE2 ゲート電極
HM 絶縁膜
M1 配線
NW n型ウエル
PG プラグ
PR フォトレジストパターン
PW p型ウエル
Qn nチャネル型MISFET
Qp pチャネル型MISFET
SD1 n+型半導体領域
SD2 p+型半導体領域
SW サイドウォール
Claims (21)
- nチャネル型の第1MISFETを半導体基板の第1領域に有し、pチャネル型の第2MISFETを前記半導体基板の第2領域に有する半導体装置の製造方法であって、
(a)前記半導体基板を用意する工程、
(b)前記第1および第2MISFETのゲート絶縁膜用で、かつHfを含有する第1絶縁膜を、前記半導体基板の前記第1領域および前記第2領域に形成する工程、
(c)前記(b)工程後、前記第1領域および前記第2領域に形成された前記第1絶縁膜上に、Alを含有する第1材料膜を形成する工程、
(d)前記(c)工程後、前記第1材料膜上にマスク層を形成する工程、
(e)前記(d)工程後、前記第1領域の前記マスク層および前記第1材料膜を除去し、前記第2領域の前記マスク層および前記第1材料膜を残す工程、
(f)前記(e)工程後、希土類元素を含有する第2材料膜を、前記第1領域の前記第1絶縁膜上および前記第2領域の前記マスク層上に形成する工程、
(g)前記(f)工程後、熱処理を行って、前記第1領域の前記第1絶縁膜を前記第2材料膜と反応させ、前記第2領域の前記第1絶縁膜を前記第1材料膜と反応させる工程、
(h)前記(g)工程後、前記(f)工程にて反応しなかった前記第2材料膜、および前記マスク層を除去する工程、
(i)前記(h)工程後、前記第1領域の前記第1絶縁膜上および前記第2領域の前記第1絶縁膜上に、前記第1および第2MISFETのゲート電極用の金属膜を形成する工程、
(j)前記(i)工程後、前記金属膜をパターニングして、前記第1領域に前記第1MISFET用の第1メタルゲート電極を、前記第2領域に前記第2MISFET用の第2メタルゲート電極を形成する工程、
を有し、
前記(d)工程で形成された前記マスク層は、前記第1材料膜に接する第1層と、前記第1層上に形成された第2層とを含む積層構造を有し、
前記第1層は、窒化チタンまたは窒化タンタルからなり、
前記第2層は、チタン、タンタル、フッ素を含有する窒化チタン、またはフッ素を含有する窒化タンタルからなることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2層は、チタン層、タンタル層、フッ素を含有する窒化チタン層、またはフッ素を含有する窒化タンタル層から選択された単一層または複数層からなることを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記(f)工程で形成された前記第2材料膜は、前記第1領域では前記第1絶縁膜に接し、前記第2領域では前記マスク層の前記第2層に接していることを特徴とする半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、
前記第2材料膜は、ランタンを含有することを特徴とする半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記第1層は、窒化チタンからなり、
前記第2層は、チタン、またはフッ素を含有する窒化チタンからなることを特徴とする半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法において、
前記第1材料膜は、酸化ランタン膜からなることを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記(i)工程後で、前記(j)工程前に、
(i1)前記金属膜上にシリコン膜を形成する工程、
を更に有し、
前記(j)工程では、前記シリコン膜および前記金属膜をパターニングして、前記第1領域に前記第1メタルゲート電極を、前記第2領域に前記第2メタルゲート電極を形成することを特徴とする半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
前記(b)工程前に、
(a1)前記半導体基板上の前記第1領域および前記第2領域に、酸化シリコンまたは酸窒化シリコンからなる第2絶縁膜を形成する工程、
を更に有し、
前記(b)工程では、前記第1領域および前記第2領域の前記第2絶縁膜上に前記第1絶縁膜を形成することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(d)工程で形成された前記マスク層は、前記第2層上に形成された第3層を更に有し、
前記第3層は、窒化チタンまたは窒化タンタルからなることを特徴とする半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記(f)工程で形成された前記第2材料膜は、前記第1領域では前記第1絶縁膜に接し、前記第2領域では前記マスク層の前記第3層に接していることを特徴とする半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記第1材料膜は、ランタンを含有することを特徴とする半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記第1層は窒化チタンからなり、
前記第2層はチタンからなり、
前記第3層は窒化チタンからなることを特徴とする半導体装置の製造方法。 - nチャネル型の第1MISFETを半導体基板の第1領域に有し、pチャネル型の第2MISFETを前記半導体基板の第2領域に有する半導体装置の製造方法であって、
(a)前記半導体基板を用意する工程、
(b)前記第1および第2MISFETのゲート絶縁膜用で、かつHfを含有する第1絶縁膜を、前記半導体基板の前記第1領域および前記第2領域に形成する工程、
(c)前記(b)工程後、前記第1領域および前記第2領域に形成された前記第1絶縁膜上に、希土類元素またはマグネシウムを含有する第2材料膜を形成する工程、
(d)前記(c)工程後、前記第2材料膜上にマスク層を形成する工程、
(e)前記(d)工程後、前記第2領域の前記マスク層および前記第2材料膜を除去し、前記第1領域の前記マスク層および前記第2材料膜を残す工程、
(f)前記(e)工程後、Alを含有する第1材料膜を、前記第2領域の前記第1絶縁膜上および前記第1領域の前記マスク層上に形成する工程、
(g)前記(f)工程後、熱処理を行って、前記第1領域の前記第1絶縁膜を前記第2材料膜と反応させ、前記第2領域の前記第1絶縁膜を前記第1材料膜と反応させる工程、
(h)前記(g)工程後、前記(f)工程にて反応しなかった前記第1材料膜、および前記マスク層を除去する工程、
(i)前記(h)工程後、前記第1領域の前記第1絶縁膜上および前記第2領域の前記第1絶縁膜上に、前記第1および第2MISFETのゲート電極用の金属膜を形成する工程、
(j)前記(i)工程後、前記金属膜をパターニングして、前記第1領域に前記第1MISFET用の第1メタルゲート電極を、前記第2領域に前記第2MISFET用の第2メタルゲート電極を形成する工程、
を有し、
前記(d)工程で形成された前記マスク層は、前記第1材料膜に接する第1層と、前記第1層上に形成された第2層とを含む積層構造を有し、
前記第1層は、窒化チタンまたは窒化タンタルからなり、
前記第2層は、チタンまたはタンタルからなることを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法において、
前記(f)工程で形成された前記第1材料膜は、前記第1領域では前記マスク層の前記第2層に接し、前記第2領域では前記第1絶縁膜に接していることを特徴とする半導体装置の製造方法。 - 請求項14記載の半導体装置の製造方法において、
前記第2材料膜は、ランタンを含有することを特徴とする半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、
前記第1層は、窒化チタンからなり、
前記第2層は、チタンからなることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(d)工程で形成された前記マスク層は、前記第2層上に形成された第3層を更に有し、
前記第3層は、窒化チタンまたは窒化タンタルからなることを特徴とする半導体装置の製造方法。 - 請求項17記載の半導体装置の製造方法において、
前記(f)工程で形成された前記第2材料膜は、前記第1領域では前記第1絶縁膜に接し、前記第2領域では前記マスク層の前記第3層に接していることを特徴とする半導体装置の製造方法。 - 請求項18記載の半導体装置の製造方法において、
前記第1層は窒化チタンからなり、
前記第2層はチタンからなり、
前記第3層は窒化チタンからなることを特徴とする半導体装置の製造方法。 - 請求項19記載の半導体装置の製造方法において、
前記第1材料膜は、ランタンを含有することを特徴とする半導体装置の製造方法。 - nチャネル型の第1MISFETを半導体基板の第1領域に有し、pチャネル型の第2MISFETを前記半導体基板の第2領域に有する半導体装置の製造方法であって、
(a)前記半導体基板を用意する工程、
(b)前記第1および第2MISFETのゲート絶縁膜用で、かつHfを含有する第1絶縁膜を、前記半導体基板の前記第1領域および前記第2領域に形成する工程、
(c)前記(b)工程後、前記第1領域および前記第2領域に形成された前記第1絶縁膜上に、Alを含有する第1材料膜を形成する工程、
(d)前記(c)工程後、前記第1材料膜上にマスク層を形成する工程、
(e)前記(d)工程後、前記第1領域の前記マスク層および前記第1材料膜を除去し、前記第2領域の前記マスク層および前記第1材料膜を残す工程、
(f)前記(e)工程後、希土類元素またはマグネシウムを含有する第2材料膜を、前記第1領域の前記第1絶縁膜上および前記第2領域の前記マスク層上に形成する工程、
(g)前記(f)工程後、熱処理を行って、前記第1領域の前記第1絶縁膜を前記第2材料膜と反応させ、前記第2領域の前記第1絶縁膜を前記第1材料膜と反応させる工程、
(h)前記(g)工程後、前記(f)工程にて反応しなかった前記第2材料膜、および前記マスク層を除去する工程、
(i)前記(h)工程後、前記第1領域の前記第1絶縁膜上および前記第2領域の前記第1絶縁膜上に、前記第1および第2MISFETのゲート電極用の金属膜を形成する工程、
(j)前記(i)工程後、前記金属膜をパターニングして、前記第1領域に前記第1MISFET用の第1メタルゲート電極を、前記第2領域に前記第2MISFET用の第2メタルゲート電極を形成する工程、
を有し、
前記(d)工程で形成された前記マスク層は、前記第1材料膜に接する第1層と、前記第1層上に形成された第2層とを含む積層構造を有し、
前記第1層は、窒化チタンまたは窒化タンタルからなり、
前記第2層は、チタンまたはタンタルからなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121818A JP2011249603A (ja) | 2010-05-27 | 2010-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010121818A JP2011249603A (ja) | 2010-05-27 | 2010-05-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011249603A true JP2011249603A (ja) | 2011-12-08 |
Family
ID=45414488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010121818A Pending JP2011249603A (ja) | 2010-05-27 | 2010-05-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011249603A (ja) |
-
2010
- 2010-05-27 JP JP2010121818A patent/JP2011249603A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5401244B2 (ja) | 半導体装置の製造方法 | |
TWI449132B (zh) | Manufacturing method of semiconductor device | |
JP5375362B2 (ja) | 半導体装置の製造方法 | |
JP2007243009A (ja) | 半導体装置およびその製造方法 | |
JP5852459B2 (ja) | 半導体装置およびその製造方法 | |
TW201314790A (zh) | 具有金屬閘極堆疊之半導體裝置之製造方法 | |
JP2009194352A (ja) | 半導体装置の製造方法 | |
JP5368584B2 (ja) | 半導体装置およびその製造方法 | |
US20120045876A1 (en) | Method for manufacturing a semiconductor device | |
JP5557632B2 (ja) | 半導体装置およびその製造方法 | |
WO2011042955A1 (ja) | 半導体装置およびその製造方法 | |
US20100301429A1 (en) | Semiconductor device and method of manufacturing the same | |
US20100320542A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2010272596A (ja) | 半導体装置の製造方法 | |
JP2006013270A (ja) | 半導体装置およびその製造方法 | |
JP2008117842A (ja) | 半導体装置、およびその製造方法 | |
TW201405670A (zh) | 半導體積體電路的形成方法 | |
JP2013093438A (ja) | 半導体装置の製造方法 | |
JP2011014690A (ja) | 半導体装置およびその製造方法 | |
JP2013008787A (ja) | 半導体装置およびその製造方法 | |
JP2011249603A (ja) | 半導体装置の製造方法 | |
JP2012134212A (ja) | 半導体装置の製造方法 | |
JP5866319B2 (ja) | 半導体装置の製造方法 | |
JP2012109339A (ja) | 半導体装置の製造方法 |