JP2002334939A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002334939A JP2002334939A JP2001140314A JP2001140314A JP2002334939A JP 2002334939 A JP2002334939 A JP 2002334939A JP 2001140314 A JP2001140314 A JP 2001140314A JP 2001140314 A JP2001140314 A JP 2001140314A JP 2002334939 A JP2002334939 A JP 2002334939A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- nitrogen
- gate electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
その製造方法に関し、N型MOSトランジスタの能力を
劣化することなくP型ゲート電極からのボロンの熱抜け
を防止しうる半導体装置及びその製造方法を提供する。 【解決手段】 シリコン基板10の素子領域14に形成
されたゲート絶縁膜24と、ゲート絶縁膜24上に形成
され、ボロンを含むシリコン層32pを有するゲート電
極40pと、シリコン基板10の素子領域16に形成さ
れたゲート絶縁膜26と、ゲート絶縁膜26上に形成さ
れ、ドナー不純物を含むシリコン層32nを有するゲー
ト電極40nとを有し、ゲート絶縁膜24は、ゲート絶
縁膜26よりも窒素を多く含み、窒素濃度のピークが、
シリコン基板10とゲート絶縁膜24との界面に位置し
ている。
Description
極を有する半導体装置及びその製造方法に係り、特に、
N型MOSトランジスタの能力を劣化することなくP型
ゲート電極からのボロンの熱抜けを防止しうる半導体装
置及びその製造方法に関する。
化に伴い、P型MOSトランジスタのゲート電極にアク
セプタ不純物を導入したP型ゲート電極を、N型MOS
トランジスタのゲート電極にドナー不純物を導入したN
型ゲート電極を使用する、いわゆるデュアルゲート電極
が採用されつつある。P型ゲート電極では、ドーパント
としてボロン(B)が広く用いられているが、ボロンの
拡散定数が大きく、後工程の熱処理でゲート電極中のボ
ロンがゲート絶縁膜を通してチャネル領域のシリコン基
板に拡散する、いわゆる熱抜けが問題となっている。ボ
ロンの熱抜けが生じると、チャネル領域におけるシリコ
ン基板中の不純物濃度が変化して閾値電圧が変動した
り、ゲート電極中の不純物濃度が低下してゲート電極が
空乏化するなどの特性劣化をもたらすため、極力低減す
ることが望まれている。
る技術としては、ゲート絶縁膜中に窒素を導入する方法
が知られている。ゲート絶縁膜中に窒素を導入すること
により、ゲート絶縁膜中におけるボロンの拡散を抑制す
ることができ、この結果、ゲート電極から基板へのボロ
ンの熱抜けを低減することができる。
ては、NOガスなどの窒素を含むガスを用いて、ゲート
酸化を行ったりゲート絶縁膜の形成後に熱処理を行うこ
とにより、シリコン窒化酸化膜よりなるゲート絶縁膜を
形成する方法が知られている。この方法によれば、ゲー
ト絶縁膜中に窒素を制御性よく導入できるとともに、ゲ
ート絶縁膜の形成と同時に或いは同じ炉内で連続して窒
素を導入することができるため、コスト面できわめて有
利である。
の方法としては、ゲート絶縁膜の形成前或いはゲート電
極の形成後に窒素イオンを注入する方法が知られてい
る。この方法によれば、ゲート絶縁膜の所望の領域に選
択的に窒素を導入することができる。
窒素を導入することが可能であり、ゲート電極からのボ
ロンの熱抜けを抑制する効果が期待できる。
び窒素を含むガスを用いてゲート酸化を行う方法やゲー
ト絶縁膜の形成後に窒素を含むガス雰囲気中で熱処理を
行う方法は、N型MOSトランジスタの特性に悪影響を
及ぼすことがあった。すなわち、このようなプロセスで
シリコン窒化酸化膜を形成する場合、P型MOSトラン
ジスタのゲート絶縁膜に選択的に窒素を導入することは
困難であり、N型MOSトランジスタのゲート絶縁膜に
も窒素が導入される。ゲート絶縁膜中に導入された窒素
は、膜中に正の固定電荷を生じ、この電荷がN型MOS
トランジスタの閾値を下げる方向に作用する。この結
果、閾値電圧制御用のイオン注入量が増加し、ソース/
ドレイン拡散層とチャネルとの間の電界増加をもたらす
こととなる。そして、電界増加はリーク電流を増加する
こととなり、DRAMのメモリセルトランジスタにあっ
てはリテンション特性が劣化することとなる。
法によれば、P型MOSトランジスタの形成領域のゲー
ト絶縁膜に選択的に窒素を導入することができる。しか
しながら、ゲート絶縁膜の形成前に窒素をイオン注入す
る場合、ゲート絶縁膜の形成過程で窒素が外方拡散す
る。また、このようにして導入した窒素はゲート絶縁膜
中にブロードに分布する。このため、ボロンの拡散抑制
効果を高めるためには高濃度の窒素イオン注入が必要で
あり、イオン注入により基板に与えるダメージが増大
し、ひいてはリーク電流が増加してしまう。
ンをイオン注入する方法では、ゲート電極とゲート絶縁
膜との間にある程度高濃度に窒素を導入することができ
る。しかしながら、ゲート電極中に導入した窒素がボロ
ンと結合して電気的に不活性となり、ゲート電極中の実
効的なキャリア濃度が低減してゲート電極が空乏化する
ことがった。
の能力を劣化することなくP型ゲート電極からのボロン
の熱抜けを防止しうる半導体装置及びその製造方法を提
供することにある。
と第2の領域とを有するシリコン基板と、前記シリコン
基板の前記第1の領域に形成された第1のゲート絶縁膜
と、前記第1のゲート絶縁膜上に形成され、ボロンを含
むシリコン層を有する第1のゲート電極と、前記シリコ
ン基板の前記第2の領域に形成された第2のゲート絶縁
膜と、前記第2のゲート絶縁膜上に形成され、ドナー不
純物を含むシリコン層を有する第2のゲート電極とを有
し、前記第1のゲート絶縁膜は、前記第2のゲート絶縁
膜よりも窒素を多く含み、窒素濃度のピークが、前記シ
リコン基板と前記第1のゲート絶縁膜との界面に位置し
ていることを特徴とする半導体装置によって達成され
る。
領域に第1のゲート絶縁膜を形成し、前記シリコン基板
の第2の領域に第2のゲート絶縁膜を形成する工程と、
前記シリコン基板の前記第1の領域に、窒素を選択的に
イオン注入する工程と、前記第1のゲート絶縁膜上に、
ボロンを含むシリコン層を有する第1のゲート電極を形
成し、前記第2のゲート絶縁膜上に、ドナー不純物を含
むシリコン層を有する第2のゲート電極を形成する工程
とを有することを特徴とする半導体装置の製造方法によ
っても達成される。ゲート絶縁膜の形成後、ゲート電極
の形成前に、P型MOSトランジスタのゲート絶縁膜に
選択的に窒素をイオン注入することにより、N型MOS
トランジスタの特性劣化を防止しつつ、P型MOSトラ
ンジスタのゲート電極からのボロンの熱抜けを抑制する
ことができる。
て、窒素をイオン注入する工程の後に、窒化性を有する
ガス雰囲気中で熱処理することにより前記第1のゲート
絶縁膜中に窒素を導入する工程を更に有するようにして
もよい。窒素イオン注入の後に窒化性を有するガス雰囲
気中で熱処理を行うことにより、窒素イオン注入と熱処
理との相乗効果によって、ゲート絶縁膜中への窒素導入
効果を更に高めることができる。これにより、P型MO
Sトランジスタのゲート電極からのボロンの熱抜けを更
に抑制することができる。
施形態による半導体装置及びその製造方法について図1
乃至図6を用いて説明する。
を示す概略断面図、図2乃至図4は本実施形態による半
導体装置の製造方法を示す工程断面図、図5はシリコン
基板とゲート絶縁膜との界面近傍における窒素濃度分布
を示すグラフ、図6はゲート電極からのボロンの熱抜け
を表すC−V特性を示すグラフである。
構造について図1を用いて説明する。
16を画定する素子分離膜12が形成されている。素子
領域14内のシリコン基板10にはN型ウェル20内に
形成されており、素子領域16内のシリコン基板10に
はP型ウェル22が形成されている。
タが形成されている。P型MOSトランジスタは、シリ
コン基板10上にゲート絶縁膜24を介して形成された
ゲート電極40pと、ゲート電極40pの両側のシリコ
ン基板10に形成されたソース/ドレイン拡散層48p
とによって構成されている。ゲート電極40pは、P型
ポリシリコン膜32p、窒化タングステン膜34及びタ
ングステン膜36が順次積層されてなるポリメタル構造
を有している。
タが形成されている。N型MOSトランジスタは、シリ
コン基板10上にゲート絶縁膜26を介して形成された
ゲート電極40nと、ゲート電極40nの両側のシリコ
ン基板10に形成されたソース/ドレイン拡散層48n
とによって構成されている。ゲート電極40nは、N型
ポリシリコン膜32n、窒化タングステン膜34及びタ
ングステン膜36が順次積層されてなるポリメタル構造
を有している。
ン窒化膜38が形成されている。ゲート電極40p,4
0n及びシリコン窒化膜38の側壁には、サイドウォー
ル絶縁膜44が形成されている。
導体装置が構成されている。
ゲート絶縁膜24,26に導入された窒素が、シリコン
基板10とゲート絶縁膜24,26との界面にピーク濃
度を有しており、且つ、P型MOSトランジスタのゲー
ト絶縁膜24中の窒素濃度がN型MOSトランジスタの
ゲート絶縁膜26中の窒素濃度よりも高いことに特徴が
ある。例えば、典型的な半導体装置では、ゲート絶縁膜
24中の窒素プロファイルは後に説明する図5中の◇印
のプロットに相当し、ゲート絶縁膜26中の窒素プロフ
ァイルは図5中の○印のプロットに相当する。
により、P型ポリシリコン膜32pからのボロンの熱抜
けを効果的に防止することができるとともに、N型MO
Sトランジスタの特性劣化を防止することができる。
て図2乃至図4を用いて説明する。なお、本実施形態に
よる半導体装置の製造方法は、主として、ゲート絶縁膜
24,26の形成後、ゲート電極40p,40nの形成
前に、ゲート絶縁膜24に窒素を選択的に導入すること
に特徴がある。
シリコン基板10に埋め込まれた素子分離膜12を形成
し、素子領域14,16を画定する(図2(a))。な
お、本実施形態では、素子領域14をP型MOSトラン
ジスタを形成するための領域とし、素子領域16をN型
MOSトランジスタを形成するための領域とする。
の表面を熱酸化し、素子領域14,16上に、例えば膜
厚約6nmのシリコン酸化膜よりなる犠牲酸化膜18を
形成する。
ジスト膜(図示せず)をマスクとしてN型ドーパントを
イオン注入し、素子領域14にN型ウェル20を形成す
る。また、素子領域16を露出するフォトレジスト膜
(図示せず)をマスクとしてP型ドーパントをイオン注
入し、素子領域16にP型ウェル22を形成する(図2
(b))。
エッチングにより、犠牲酸化膜18を除去する。
ン酸化膜よりなるゲート絶縁膜24,26をそれぞれ形
成する(図2(c))。例えば750℃のウェット雰囲
気中でシリコン基板10を熱酸化することにより、例え
ば膜厚3.5nmのシリコン酸化膜よりなるゲート絶縁
膜を形成する。なお、ゲート絶縁膜24,26を形成す
る際の温度や酸化方法は、上記の条件に限定されるもの
ではない。
子領域16を覆うフォトレジスト膜28を形成する。
して窒素イオン注入を行い、素子領域14に選択的に窒
素を導入する(図3(a))。例えば、N2 +イオンを、
加速エネルギー3.2keV、ドーズ量5×1014cm
-2としてイオン注入する。注入するイオン種としては、
N2 +イオンの代わりにN+イオンを用いてもよい。
後工程の熱処理が加わった際にシリコン基板10とゲー
ト絶縁膜24との界面に窒素濃度のピークが位置するよ
うに、以下の範囲において適宜設定する。すなわち、最
小の加速エネルギーは、窒素イオンの投影飛程Rpがシ
リコン基板10とゲート絶縁膜24との界面近傍に位置
するときの加速エネルギーによって規定される。一方、
最大の加速エネルギーは、シリコン基板10内部に導入
された窒素が後の熱処理によってシリコン基板10とゲ
ート絶縁膜24との界面まで熱拡散可能な距離に位置す
る加速エネルギーによって規定される。
極からのボロンの熱抜けを効果的に防止しうるドーズ量
に適宜設定する。但し、窒素イオンのドーズ量を多くし
すぎると、ゲート絶縁膜24に与える注入ダメージが増
大してゲート絶縁膜24の信頼性を損ねる虞があるた
め、ゲート絶縁膜24の信頼性をも考慮してドーズ量を
設定することが望ましい。
後、例えばNOを含む雰囲気など、窒化性を有するガス
雰囲気中で850℃の熱処理を行い、シリコン基板10
とゲート絶縁膜24との界面により高濃度に窒素を導入
する。この際、素子領域16も露出しているため、シリ
コン基板10とゲート絶縁膜26との界面にも窒素は導
入される。
場合には、窒化性を有するガス雰囲気中で行う熱処理は
必ずしも必要はない。但し、イオン注入とこの熱処理と
を併用することにより窒素イオンの注入量を低く設定で
きるので、ゲート絶縁膜24のイオン注入ダメージを低
減することができる。また、この熱処理によってゲート
絶縁膜24のイオン注入ダメージを回復してゲート絶縁
膜24の信頼性を向上する効果も期待できる。また、後
述するが、イオン注入後にこの熱処理を行うことによ
り、イオン注入前に同様の熱処理を行う場合と比較し
て、より高濃度に窒素を導入することができる。
熱処理では、ゲート絶縁膜24のみならずゲート絶縁膜
26にも窒素が導入されるため、N型MOSトランジス
タの特性劣化を考慮したうえで、熱処理条件を適宜制御
することが望ましい。
例えば膜厚100nmのアモルファスシリコン膜30を
堆積する(図3(b))。
注入を用い、素子領域14上のアモルファスシリコン膜
30にアクセプタ不純物であるボロンイオンをイオン注
入し、素子領域16上のアモルファスシリコン30にド
ナーイオンである燐イオンをイオン注入する。ボロンイ
オンは、例えば加速エネルギーを5keV、ドーズ量を
2×1015cm-2として注入し、燐イオンは、例えば加
速エネルギーを10keV、ドーズ量を4×1015cm
-2として注入する。
0分間の熱処理を行い、アモルファスシリコン膜30を
結晶化するとともに注入したボロン及び燐を電気的に活
性化させる。こうして、素子領域14上のアモルファス
シリコン膜30をP型ポリシリコン膜32pに、素子領
域16上のアモルファスシリコン膜30をN型ポリシリ
コン膜32nとする(図3(c))。
スパッタ法により、例えば膜厚5nmの窒化タングステ
ン(WN)膜34を形成する。
えばスパッタ法により、例えば膜厚40nmのタングス
テン(W)膜36を形成する。
CVD法により、膜厚200nmのシリコン窒化膜38
を形成する(図4(a))。
エッチングを用い、シリコン窒化膜38、タングステン
膜36、窒化タングステン膜34及びポリシリコン膜3
2をパターニングし、上面がシリコン窒化膜38により
覆われ、ポリシリコン膜32、窒化タングステン膜34
及びタングステン膜36の積層膜よりなるポリメタル構
造のゲート電極40p,40nを形成する。なお、ゲー
ト電極40pはP型MOSトランジスタのゲート電極を
表し、ゲート電極40nはN型MOSトランジスタのゲ
ート電極を表す。
ジスト膜(図示せず)を形成した後、このフォトレジス
ト膜及びゲート電極40pをマスクとして素子領域14
にアクセプタイオンをイオン注入し、ゲート電極40p
の両側のシリコン基板10に、エクステンション領域或
いはLDD領域となるP形の不純物拡散領域42pを形
成する。例えば、BF2(弗化ボロン)イオンを、加速
エネルギー10keV、ドーズ量5×1014cm-2とし
てイオン注入し、不純物拡散領域42pを形成する。
ジスト膜(図示せず)を形成した後、このフォトレジス
ト膜及びゲート電極40nをマスクとして素子領域16
にドナーイオンをイオン注入し、ゲート電極40nの両
側のシリコン基板10に、エクステンション領域或いは
LDD領域となるN形の不純物拡散領域42nを形成す
る。例えば、砒素(As)イオンを、加速エネルギー1
0keV、ドーズ量5×1014cm-2としてイオン注入
し、不純物拡散領域42nを形成する(図4(b))。
厚60nmのシリコン窒化膜を堆積してエッチバック
し、ゲート電極40p、40n及びシリコン窒化膜38
の側壁に、シリコン窒化膜よりなるサイドウォール絶縁
膜44を形成する。
ジスト膜(図示せず)を形成した後、このフォトレジス
ト膜、ゲート電極40p及びサイドウォール絶縁膜44
をマスクとして素子領域14にアクセプタイオンをイオ
ン注入し、ゲート電極40pの両側のシリコン基板10
に、P形の不純物拡散領域46pを形成する。例えば、
BF2イオンを、加速エネルギー40keV、ドーズ量
3×1015cm-2としてイオン注入し、不純物拡散領域
46pを形成する。
ジスト膜(図示せず)を形成した後、このフォトレジス
ト膜、ゲート電極40n及びサイドウォール絶縁膜44
をマスクとして素子領域16にアクセプタイオンをイオ
ン注入し、ゲート電極40nの両側のシリコン基板10
に、N形の不純物拡散領域46nを形成する。例えば、
砒素イオンを、加速エネルギー50keV、ドーズ量3
×1015cm-2としてイオン注入し、不純物拡散領域4
6nを形成する。
0秒間の熱処理を行い、注入した不純物を活性化し、不
純物拡散領域42p、46pよりなるP型MOSトラン
ジスタのソース/ドレイン拡散層48pと、不純物拡散
領域42n、46nよりなるN型MOSトランジスタの
ソース/ドレイン拡散層48nとを形成する。
るP型MOSトランジスタと、N型のゲート電極40n
を有するN型MOSトランジスタとを形成する(図4
(c))。
の効果の相違とボロンの突き抜け抑制の効果との関係に
ついて説明する。
窒素を導入した試料におけるゲート絶縁膜/シリコン基
板界面近傍での窒素濃度を二次イオン質量分析法により
測定した結果を示すグラフである。図中、○印はゲート
絶縁膜の形成後にNO雰囲気中で850℃の熱処理を行
った試料、□印はゲート絶縁膜の形成後に5×1014c
m-2の窒素イオン注入を行った試料、△印はゲート絶縁
膜の形成後にNO雰囲気中で850℃の熱処理を行い、
その後に5×1014cm-2の窒素イオン注入を行った試
料、▽印はゲート絶縁膜の形成後に5×1014cm-2の
窒素イオン注入を行い、その後にNO雰囲気中で800
℃の熱処理を行った試料、◇印はゲート絶縁膜の形成後
に5×1014cm-2の窒素イオン注入を行い、その後に
NO雰囲気中で850℃の熱処理を行った試料、●印は
4×1014cm-2の窒素イオン注入を行った後にゲート
絶縁膜を形成した試料である。
成後に5×1014cm-2の窒素イオン注入を行った試料
(□印のプロット)は、ゲート絶縁膜の形成後にNO雰
囲気中で850℃の熱処理を行った試料(○印のプロッ
ト)とほぼ等しいプロファイルを有しており、イオン注
入によってもNO雰囲気中における熱処理と同様の窒素
導入効果を得ることができる。なお、ゲート絶縁膜の形
成前に同条件で窒素イオン注入を行った試料(●印のプ
ロット)では、ゲート絶縁膜中に窒素が取り込まれると
ともにゲート絶縁膜の形成過程で窒素が外方拡散するた
め、窒素のピーク位置はゲート絶縁膜中となり、その濃
度もかなり低くなっている。また、図示しないが、ゲー
ト電極形成後に窒素イオン注入を行った場合にあって
は、窒素のピークはゲート電極中に位置する。
の窒素イオン注入を行い、その後にNO雰囲気中で85
0℃の熱処理を行った試料(◇印のプロット)では、そ
れぞれを単独で行った試料(□印及び○印のプロット)
よりも窒素濃度が高くなっており、両者の相乗効果を得
ることができる。
中で850℃の熱処理を行い、その後に5×1014cm
-2の窒素イオン注入を行った試料(△印のプロット)
と、ゲート絶縁膜の形成後に5×1014cm-2の窒素イ
オン注入を行い、その後にNO雰囲気中で800℃の熱
処理を行った試料(▽印のプロット)とを比較すると、
後者の方が熱処理温度が低いにもかかわらず、より多く
の窒素が導入されている。後者の方が窒素濃度が高くな
るのは、後者ではイオン注入ダメージがゲート絶縁膜中
に入った状態で熱処理が行われるため窒素が膜中を拡散
しやすいためと考えられる。
cm-2の窒素イオン注入を行い、その後にNO雰囲気中
で850℃の熱処理を行った試料(◇印のプロット)
と、ゲート絶縁膜の形成後に5×1014cm-2の窒素イ
オン注入を行い、その後にNO雰囲気中で800℃の熱
処理を行った試料(◇印のプロット)とを比較すると、
前者の方が若干窒素濃度が高くなるが、その差はわずか
である。
イオン注入を行う方法は、NO雰囲気中で熱処理を行っ
て窒素を導入する方法と同等の効果を得ることができ
る。なお、窒素イオン注入ではP型MOSトランジスタ
のゲート絶縁膜に選択的に窒素を導入することができる
ので、N型MOSトランジスタの特性劣化をもたらさな
いという点でNO雰囲気中で熱処理を行うことにより窒
素を導入する方法よりも優れている。
注入及びNO雰囲気中での熱処理を行うことにより、両
者の相乗的な効果を得ることができ、より多くの窒素を
導入することができる。殊に、窒素イオン注入の後にN
O雰囲気中での熱処理を行う場合にあっては、NO雰囲
気中での熱処理後に窒素イオン注入を行う場合と比較し
て、より多くの窒素を導入することができる。
理を行った場合、膜中への窒素の導入効果の熱処理温度
依存性は小さい。したがって、NO雰囲気中での熱処理
前に窒素イオン注入を行うことは、同一濃度の窒素を導
入するにあたり、NO雰囲気中での熱処理を単独で行う
場合と比較して、プロセス温度を低温化することができ
る。
窒素を導入した試料におけるC−V測定結果を示すグラ
フである。これらC−V測定は、P型シリコン基板上に
ゲート絶縁膜を介してボロンドープのP型ポリシリコン
ゲートを形成したMOSダイオードを用いて測定した。
□印はゲート絶縁膜の形成後に2×1014cm-2の窒素
イオン注入を行った試料、△印はゲート絶縁膜の形成後
に5×1014cm-2の窒素イオン注入を行った試料、▽
印はゲート絶縁膜の形成後にNO雰囲気中で850℃の
熱処理を行い、その後に5×1014cm-2の窒素イオン
注入を行った試料、◇印はゲート絶縁膜の形成後に5×
1014cm-2の窒素イオン注入を行い、その後にNO雰
囲気中で850℃の熱処理を行った試料である。
窒化熱処理によって窒素を導入していない試料(○印の
プロット)では、フラットバンド電圧が大きくプラス方
向にシフトしている。このことから、ゲート電極中のボ
ロンがゲート絶縁膜を介して基板中に高濃度に拡散して
いることが判る。
行った試料(□印及び△印のプロット)では、窒素を導
入していない試料(○印のプロット)と比較して、フラ
ットバンド電圧はマイナス方向にシフトしている。この
ことから、窒素を導入することにより、ゲート電極から
基板へのボロンの熱抜けを抑制できることが判る。ま
た、窒素のドーズ量が多いほどにフラットバンド電圧の
シフト量が大きく、より多くの窒素を導入することでボ
ロンの熱抜けの抑制効果が増大することが判る。
入及びNO雰囲気中での熱処理を行った試料(▽印及び
◇印のプロット)では、窒素イオン注入のみによって窒
素を導入した試料(□印及び△印のプロット)と比較し
て、フラットバンド電圧は更にマイナス方向にシフトし
ている。このことから、窒素イオン注入及びNO雰囲気
中での熱処理を行うことにより、両者の相乗的な効果に
より、ゲート電極から基板へのボロンの熱抜けを更に効
果的に抑制できることが判る。殊に、窒素イオン注入の
後にNO雰囲気中での熱処理を行う場合にあっては、N
O雰囲気中での熱処理後に窒素イオン注入を行う場合と
比較して、ボロンの熱抜けを防止する効果が高いことが
判る。
イオン注入を行う方法は、NO雰囲気中で熱処理を行っ
て窒素を導入する方法と同様に、ゲート電極からのボロ
ンの熱抜けを防止する効果を得ることができる。
注入及びNO雰囲気中での熱処理を行うことにより、両
者の相乗的な効果を得ることができ、ボロンの熱抜けを
より効果的に抑制することができる。殊に、窒素イオン
注入の後にNO雰囲気中での熱処理を行う場合にあって
は、NO雰囲気中での熱処理後に窒素イオン注入を行う
場合と比較して、よりボロンの熱抜けを防止する効果を
高くすることができる。
を防止する効果が高い試料は、図6に示すグラフにおい
てゲート絶縁膜/シリコン基板界面における窒素濃度が
高い試料に対応している。すなわち、両結果から、界面
窒素濃度が高いほどにボロンの熱抜けを防止する効果が
高いことが裏付けられる。
OSトランジスタのゲート絶縁膜に、N型MOSトラン
ジスタのゲート絶縁膜よりも多くの窒素を選択的に導入
するので、P型ゲート電極からのボロンの熱抜けを抑制
するとともに、N型MOSトランジスタの特性劣化を防
止することができる。
を行った後に窒化性ガス雰囲気中での熱処理を行うこと
により両者の相乗効果を利用しつつ窒素を導入している
が、窒素イオン注入のみによって窒素を導入するように
してもよい。この場合、N型MOSトランジスタのゲー
ト絶縁膜26には窒素は導入されないので、N型MOS
トランジスタの特性劣化を懸念する必要は一切ない。
囲気中での熱処理を行う代わりに、ゲート絶縁膜24の
形成後、窒素イオン注入の前に、窒化性ガス雰囲気中で
の熱処理を行うようにしてもよい。この場合、図5に示
すように、窒素イオン注入の後に窒化性ガス雰囲気中で
の熱処理を行う場合よりは窒素導入の効果は劣るが、窒
素イオン注入による効果と窒化性ガス雰囲気中での熱処
理による効果との相乗的な効果を得ることができる。
った後に窒素イオン注入を行う場合にあっては、ゲート
電極の形成前に、窒素ガスや希ガスなどの不活性ガス雰
囲気中で800〜1000℃程度の熱処理を行うことが
望ましい。この熱処理により窒素イオン注入によるゲー
ト絶縁膜へのダメージを回復することができ、ゲート絶
縁膜の信頼性を向上することができる。
よる半導体装置の製造方法について図7を用いて説明す
る。なお、図1乃至図6に示す第1実施形態による半導
体装置及びその製造方法と同様の構成要素には同一の符
号を付し説明を省略し或いは簡略にする。
方法を示す工程断面図である。
よって形成される半導体装置の構造は、図1に示す第1
実施形態による半導体装置と同様である。
方法について図7を用いて説明する。
示す第1実施形態による半導体装置の製造方法と同様に
して、素子分離膜12によって画定されたシリコン基板
10の素子領域14,16に、ゲート絶縁膜24,26
をそれぞれ形成する(図7(a))。
例えば膜厚100nmのシリコン窒化膜を堆積する。こ
うして、シリコン窒化膜よりなるハードマスク50を形
成する。
ードマスク50上に、素子領域14を露出するフォトレ
ジスト膜52を形成する。
してハードマスク50をパターニングし、ゲート絶縁膜
24を表面に露出する。例えば、リン酸を用いたウェッ
トエッチングにより、ハードマスク50をパターニング
することができる。
マスク50をマスクとして窒素イオン注入を行い、素子
領域14に選択的に窒素を導入する(図7(b))。例
えば、N2 +イオンを、加速エネルギー3.2keV、ド
ーズ量5×1014cm-2としてイオン注入する。なお、
窒素イオンの注入条件は、第1実施形態と同様である。
後、例えばNOを含むガス雰囲気中など、窒化性ガス雰
囲気中で850℃の熱処理を行い、シリコン基板10と
ゲート絶縁膜24との界面により高濃度に窒素を導入す
る(図7(c))。この際、素子領域16はハードマス
ク50によって覆われているため、ゲート絶縁膜26中
に窒素が導入されることはない。したがって、窒化性ガ
ス雰囲気中におけるこの熱処理によって、N型MOSト
ランジスタの特性が劣化することはない。
ッチングにより、ハードマスク50を除去する。
に示す第1実施形態による半導体装置の製造方法と同様
にして、ゲート電極40、ソース/ドレイン拡散層48
等を形成する。
OSトランジスタのゲート絶縁膜に選択的に窒素を導入
するので、P型ゲート電極からのボロンの熱抜けを抑制
するとともに、N型MOSトランジスタの特性劣化を防
止することができる。
及び窒化性ガス雰囲気中での熱処理によって窒素を導入
しているが、NOガス雰囲気中での熱処理のみによって
窒素を導入してもよい。
限らず種々の変形が可能である。
に窒素を導入する際に用いる窒化性を有するガスとし
て、NOガスを例にして説明したが、窒化性を有する他
のガスを用いてもよい。例えば、NOガスの代わりに、
N2OやNH3などを含むガスを用いることができる。
のゲート電極を有するMOSトランジスタに本発明を適
用した場合を示したが、ゲート電極の構造はポリメタル
構造に限られるものではない。例えば、ポリシリコン膜
の単層構造からなるゲート電極や、ポリシリコン膜とシ
リサイド膜とが積層されてなるポリサイド構造のゲート
電極においても、本発明を適用することができる。
はエクステンションソース/ドレイン構造のソース/ド
レイン拡散層を有するMOSトランジスタに本発明を適
用した場合を示したが、ソース/ドレイン拡散層はこれ
らの構造に限られるものではない。
れている自己整合コンタクト技術を考慮して、ゲート電
極40p,40nを、シリコン窒化膜38及びサイドウ
ォール絶縁膜44により覆っているが、これらは必ずし
も必要ではない。また、ゲート電極上を覆う絶縁膜やサ
イドウォール絶縁膜は、上記実施形態に記載の構造に限
定されるものではない。
縁膜の形成後、ゲート電極の形成前に、P型MOSトラ
ンジスタのゲート絶縁膜に選択的に窒素をイオン注入す
るので、N型MOSトランジスタの特性劣化を防止しつ
つ、P型MOSトランジスタのゲート電極からのボロン
の熱抜けを抑制することができる。
するガス雰囲気中で熱処理を行うので、窒素イオン注入
と熱処理との相乗効果により、ゲート絶縁膜中への窒素
導入効果を更に高めることができる。これにより、P型
MOSトランジスタのゲート電極からのボロンの熱抜け
を更に抑制することができる。
を示す概略断面図である。
方法を示す工程断面図(その1)である。
方法を示す工程断面図(その2)である。
方法を示す工程断面図(その3)である。
ける窒素濃度分布を示すグラフである。
特性を示すグラフである。
方法を示す工程断面図である。
Claims (5)
- 【請求項1】 第1の領域と第2の領域とを有するシリ
コン基板と、 前記シリコン基板の前記第1の領域に形成された第1の
ゲート絶縁膜と、 前記第1のゲート絶縁膜上に形成され、ボロンを含むシ
リコン層を有する第1のゲート電極と、 前記シリコン基板の前記第2の領域に形成された第2の
ゲート絶縁膜と、 前記第2のゲート絶縁膜上に形成され、ドナー不純物を
含むシリコン層を有する第2のゲート電極とを有し、 前記第1のゲート絶縁膜は、前記第2のゲート絶縁膜よ
りも窒素を多く含み、窒素濃度のピークが、前記シリコ
ン基板と前記第1のゲート絶縁膜との界面に位置してい
ることを特徴とする半導体装置。 - 【請求項2】 シリコン基板の第1の領域に第1のゲー
ト絶縁膜を形成し、前記シリコン基板の第2の領域に第
2のゲート絶縁膜を形成する工程と、 前記シリコン基板の前記第1の領域に、窒素を選択的に
イオン注入する工程と、 前記第1のゲート絶縁膜上に、ボロンを含むシリコン層
を有する第1のゲート電極を形成し、前記第2のゲート
絶縁膜上に、ドナー不純物を含むシリコン層を有する第
2のゲート電極を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項3】 請求項2記載の半導体装置の製造方法に
おいて、 窒素をイオン注入する工程の後に、窒化性を有するガス
雰囲気中で熱処理することにより前記第1のゲート絶縁
膜中に窒素を導入する工程を更に有することを特徴とす
る半導体装置の製造方法。 - 【請求項4】 請求項2記載の半導体装置の製造方法に
おいて、 前記第1のゲート絶縁膜及び前記第2のゲート絶縁膜を
形成する工程の後、窒素をイオン注入する工程の前に、
窒化性を有するガス雰囲気中で熱処理することにより前
記第1のゲート絶縁膜中に窒素を導入する工程を更に有
することを特徴とする半導体装置の製造方法。 - 【請求項5】 請求項4記載の半導体装置の製造方法に
おいて、 前記窒素をイオン注入する工程の後に、不活性ガス雰囲
気中で熱処理を行う工程を更に有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001140314A JP2002334939A (ja) | 2001-05-10 | 2001-05-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001140314A JP2002334939A (ja) | 2001-05-10 | 2001-05-10 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002334939A true JP2002334939A (ja) | 2002-11-22 |
Family
ID=18986940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001140314A Pending JP2002334939A (ja) | 2001-05-10 | 2001-05-10 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002334939A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006118787A1 (en) * | 2005-04-29 | 2006-11-09 | Advanced Micro Devices, Inc. | A semiconductor device having a gate dielectric of different blocking characteristics |
JP2007531982A (ja) * | 2003-09-09 | 2007-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 同じ半導体チップ内のpmosおよびnmosトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス |
JP2008539592A (ja) * | 2005-04-29 | 2008-11-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04157766A (ja) * | 1990-10-20 | 1992-05-29 | Sony Corp | シリコンゲートpチャンネルMOS半導体装置の製造方法 |
JPH06151829A (ja) * | 1992-11-02 | 1994-05-31 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JP2001068666A (ja) * | 1999-08-24 | 2001-03-16 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
-
2001
- 2001-05-10 JP JP2001140314A patent/JP2002334939A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04157766A (ja) * | 1990-10-20 | 1992-05-29 | Sony Corp | シリコンゲートpチャンネルMOS半導体装置の製造方法 |
JPH06151829A (ja) * | 1992-11-02 | 1994-05-31 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JP2001068666A (ja) * | 1999-08-24 | 2001-03-16 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007531982A (ja) * | 2003-09-09 | 2007-11-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 同じ半導体チップ内のpmosおよびnmosトランジスタの薄いゲート誘電体を個々に最適化する方法、およびそれによって製造されたデバイス |
WO2006118787A1 (en) * | 2005-04-29 | 2006-11-09 | Advanced Micro Devices, Inc. | A semiconductor device having a gate dielectric of different blocking characteristics |
GB2440467A (en) * | 2005-04-29 | 2008-01-30 | Advanced Micro Devices Inc | A semiconductor device having a gate dielectric of different blocking characteristics |
JP2008539592A (ja) * | 2005-04-29 | 2008-11-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス |
GB2440467B (en) * | 2005-04-29 | 2009-11-25 | Advanced Micro Devices Inc | A semiconductor device having a gate dielectric of different blocking characteristics |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100400323B1 (ko) | 반도체 소자의 시모스(cmos) 및 그의 제조 방법 | |
US7098099B1 (en) | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof | |
JP2735486B2 (ja) | Mosfetの製造方法 | |
KR19980018751A (ko) | 반도체 장치 및 그 제조 방법 (semiconductor device and method of manufacturing the same) | |
US6972222B2 (en) | Temporary self-aligned stop layer is applied on silicon sidewall | |
JP2005033098A (ja) | 半導体装置及びその製造方法 | |
JP4093855B2 (ja) | 半導体素子の製造方法 | |
KR20080046992A (ko) | 반도체 소자 및 그 제조 방법 | |
JP4582837B2 (ja) | 半導体装置の製造方法 | |
US7015107B2 (en) | Method of manufacturing semiconductor device | |
CN116504718B (zh) | 一种半导体结构的制作方法 | |
JP3874716B2 (ja) | 半導体装置の製造方法 | |
JP4005055B2 (ja) | 半導体装置およびその製造方法 | |
JPH05267331A (ja) | Mos型半導体装置の製造方法 | |
KR100588658B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
JP2002334939A (ja) | 半導体装置及びその製造方法 | |
US7550357B2 (en) | Semiconductor device and fabricating method thereof | |
KR100304503B1 (ko) | 반도체장치의 제조방법 | |
KR100906500B1 (ko) | 반도체소자의 게이트 제조방법 | |
JP2004228351A (ja) | 半導体装置及びその製造方法 | |
JP2003258251A (ja) | 半導体装置およびその製造方法 | |
KR20060098646A (ko) | 스페이서를 갖는 모스 트랜지스터의 제조방법 | |
JP2008085306A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3532494B2 (ja) | 半導体装置の製造方法 | |
KR100613279B1 (ko) | 모스 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101026 |