JP2007273769A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007273769A
JP2007273769A JP2006098247A JP2006098247A JP2007273769A JP 2007273769 A JP2007273769 A JP 2007273769A JP 2006098247 A JP2006098247 A JP 2006098247A JP 2006098247 A JP2006098247 A JP 2006098247A JP 2007273769 A JP2007273769 A JP 2007273769A
Authority
JP
Japan
Prior art keywords
active region
insulating film
semiconductor device
manufacturing
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006098247A
Other languages
English (en)
Inventor
Hideyuki Arai
秀幸 新井
Takashi Nakabayashi
隆 中林
Yasutoshi Okuno
泰利 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006098247A priority Critical patent/JP2007273769A/ja
Priority to US11/702,593 priority patent/US7517760B2/en
Publication of JP2007273769A publication Critical patent/JP2007273769A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】膜厚が異なる３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造方法においてトランジスタ特性異常を防止する。
【解決手段】第１のゲート絶縁膜となるシリコン酸化膜１０８を形成する際に、低リークＭＯＳＦＥＴ活性領域を保護絶縁膜１０５によって覆う。その後、低リークＭＯＳＦＥＴ活性領域上の保護絶縁膜１０５を除去して、低リークＭＯＳＦＥＴ活性領域上に第２のゲート絶縁膜を形成する。
【選択図】図１１

Description

本発明は、互いに膜厚が異なる３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造方法に関する。
従来、ＭＯＳ（metal-oxide semiconductor ）型半導体装置の製造においては、互いに膜厚が異なる２種類のゲート絶縁膜を同一チップ内に形成するプロセスが用いられている。例えばデザインルールが６５ｎｍ世代の半導体装置においては、１．２Ｖで動作する内部回路には厚さ２．２ｎｍ程度の薄膜ゲート絶縁膜を有する高速ＭＯＳＦＥＴ（ＦＥＴ：field-effect transistor ）を設け、３．３Ｖで動作する入出力回路には厚さ７．５ｎｍ程度の厚膜ゲート絶縁膜を有する入出力用ＭＯＳＦＥＴを設ける。
現在、高速ＭＯＳＦＥＴ及び入出力用ＭＯＳＦＥＴに加え、ＤＲＡＭ（dynamic random-access memory）のメモリセルトランジスタとしての機能を重視した低リークＭＯＳＦＥＴを同一チップ内に有する半導体装置が検討されている。ここで、低リークＭＯＳＦＥＴのゲート絶縁膜の厚さは高速ＭＯＳＦＥＴのゲート絶縁膜よりも厚く、入出力用ＭＯＳＦＥＴのゲート絶縁膜よりも薄い。従って、１つのチップにおいて互いに膜厚が異なる３種類のゲート絶縁膜が共存する半導体装置の製造方法が必要とされている。このような３種類のゲート絶縁膜を同一基板上に形成するために、３回の熱酸化工程を有する半導体装置の製造方法が提案されている（特許文献１参照）。
図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｃ）及び図１３（ａ）〜（ｃ）は、従来の半導体装置の製造方法、具体的には３種類のゲート絶縁膜を有する従来のＭＯＳ型半導体装置の製造方法の各工程を示す断面図である。
まず、図１１（ａ）に示すように、シリコン基板２０に、入出力ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域を分離するトレンチ分離領域１９を形成した後、これらの活性領域を有するシリコン基板２０に対して酸化雰囲気中で熱処理（保護酸化）を行う。この熱処理の結果、図１１（ｂ）に示すように、入出力ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれの上に厚さ約１０ｎｍ程度の保護酸化膜２１が形成される。その後、各活性領域に対してウェル形成用のイオン注入を行った後、図１１（ｃ）に示すように、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれを覆うレジストパターン５０をマスクとして、低リークＭＯＳＦＥＴ活性領域に対して、チャネル形成用のイオン注入を行い、その後、レジストパターン５０を除去する。図１１（ｃ）は、低リークＭＯＳＦＥＴ活性領域に、チャネルとなる領域（以下、チャネル領域と称する）５１が形成されている様子を示している。同様に、所定の領域を覆うレジストパターン（図示省略）を用いて、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれに対して、チャネル形成用のイオン注入を行った後、前記レジストパターンを除去し、その後、図１１（ｄ）に示すように、フッ酸を含む溶液を用いたウェットエッチング（第１ウェットエッチ）により、各活性領域上の保護酸化膜２１を除去する。図１１（ｄ）は、低リークＭＯＳＦＥＴ活性領域のチャネル領域５１に加えて、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれにチャネル領域５２及び５３が形成されている様子を示している。
次に、入出力ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域を有するシリコン基板２０に対して酸化雰囲気中で熱処理（第１ゲート酸化）を行う。この熱処理の結果、図１２（ａ）に示すように、入出力ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれの上に、厚さ約６．５ｎｍ程度の第１のゲート酸化膜２２が形成される。
次に、図１２（ｂ）に示すように、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれを覆うレジストパターン２３を形成した後、当該レジストパターン２３をマスクとして、フッ酸を含む溶液を用いたウェットエッチング（第２ウェットエッチ）により、低リークＭＯＳＦＥＴ活性領域上の第１のゲート酸化膜２２を除去する。これにより、低リークＭＯＳＦＥＴ活性領域のシリコン基板２０の表面が露出する。
次に、図１２（ｃ）に示すように、レジストパターン２３を除去した後、シリコン基板２０に対して酸化雰囲気中で熱処理（第２ゲート酸化）を行う。この熱処理の結果、低リークＭＯＳＦＥＴ活性領域上に厚さ約５．５ｎｍ程度の第２のゲート酸化膜２４が形成される。また、このとき、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれの上の第１のゲート酸化膜２２は約７．５ｎｍまで膜厚が厚くなる。
次に、図１３（ａ）に示すように、入出力ＭＯＳＦＥＴ活性領域及び低リークＭＯＳＦＥＴ活性領域のそれぞれを覆うレジストパターン２５を形成した後、フッ酸を含む溶液を用いたウェットエッチング（第３ウェットエッチ）により、高速ＭＯＳＦＥＴ活性領域上の第１のゲート酸化膜２２を除去する。これにより、高速ＭＯＳＦＥＴ活性領域のシリコン基板２０の表面が露出する。
次に、図１３（ｂ）に示すように、レジストパターン２５を除去した後、シリコン基板２０に対して酸化雰囲気中で熱処理（第３ゲート酸化）を行う。この熱処理の結果、高速ＭＯＳＦＥＴ活性領域上に厚さ約２ｎｍ程度の第３のゲート酸化膜２６が形成される。このとき、入出力ＭＯＳＦＥＴ活性領域上の第１のゲート酸化膜２２の膜厚及び低リークＭＯＳＦＥＴ活性領域上の第２のゲート酸化膜２４の膜厚はほとんど変動しない。
その後、周知の技術を用いて、ゲート電極、ソース・ドレイン電極、層間絶縁膜及び金属配線等を形成し、それによって、互いに膜厚が異なる３種類のゲート絶縁膜を有するＭＯＳＦＥＴを備えた半導体装置の製造を完了する。具体的には、例えば図１３（ｃ）に示すように、高速ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれの上にゲート電極５４、５７及び６０を形成した後、各活性領域における各ゲート電極５４、５７及び６０の両側にソース・ドレイン領域５５、５８及び６１を形成すると共に各ゲート電極５４、５７及び６０の側面に絶縁性サイドウォール５６、５９及び６２を形成する。
特開２００２−３４３８７９号公報 特開２００３−２０３９８８号公報
しかしながら、上記従来技術によると、低リークＭＯＳＦＥＴにおいてトランジスタ特性異常が生じるという問題がある。
前記に鑑み、本発明は、互いに膜厚が異なる３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造方法においてトランジスタ特性異常を防止できるようにすることを目的とする。
前記の目的を達成するために、本願発明者らは、３種類のゲート絶縁膜を有する従来のＭＯＳ型半導体装置の製造方法において低リークＭＯＳＦＥＴのトランジスタ特性異常が生じる原因を検討した結果、次のような知見を得た。
すなわち、従来のＭＯＳ型半導体装置の製造方法においては、前述のように、低リークＭＯＳＦＥＴ活性領域に対してチャネル形成用のイオン注入を行った後、低リークＭＯＳＦＥＴ活性領域上に一旦第１のゲート酸化膜を形成し、その後、当該第１のゲート酸化膜を除去し、それにより露出した低リークＭＯＳＦＥＴ活性領域のシリコン基板表面上に第２のゲート酸化膜を形成する。
ところが、Ｎ型ＭＯＳＦＥＴのチャネル領域に不純物として注入されるボロンはシリコン酸化膜中に偏析する傾向があるため、低リークＭＯＳＦＥＴ活性領域にチャネル領域を形成した後に低リークＭＯＳＦＥＴ活性領域上に第１のゲート酸化膜を形成すると、低リークＭＯＳＦＥＴ活性領域のシリコン基板表面近傍のボロンは第１のゲート酸化膜中に偏析してしまう。その結果、低リークＭＯＳＦＥＴ活性領域上の第１のゲート酸化膜を除去した後における低リークＭＯＳＦＥＴ活性領域のボロンプロファイルは、第１のゲート酸化膜の形成前と比べてシリコン基板表面近傍のボロン濃度が相対的に薄いプロファイルとなる。
また、このような基板表面のボロン濃度が薄いプロファイルを持つトランジスタのしきい値電圧を所望値に設定するためは、チャネル形成用のイオン注入時にドーズ量をより高く設定する必要がある一方、当該高ドーズ量に起因してｐｎ接合近傍のボロン濃度が高くなって接合リークの増大等の問題が起こりやすくなる。
本発明は、以上の知見に基づきなされたものであって、具体的には、本発明に係る第１の半導体装置の製造方法は、半導体基板に設けられ且つ素子分離領域により互いに分離された第１の活性領域、第２の活性領域及び第３の活性領域と、前記第１の活性領域上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第２の活性領域上に前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第３の活性領域上に前記第２のゲート絶縁膜よりも薄い第３のゲート絶縁膜を介して形成された第３のゲート電極とを備えた半導体装置の製造方法であって、前記第１の活性領域、前記第２の活性領域及び前記第３の活性領域のそれぞれの上に保護絶縁膜を形成する工程（ａ）と、前記第１の活性領域及び前記第３の活性領域のそれぞれの上に形成されている前記保護絶縁膜を除去する工程（ｂ）と、前記工程（ｂ）よりも後に、前記第１の活性領域及び前記第３の活性領域のそれぞれの上に前記第１のゲート絶縁膜となる絶縁膜を形成する工程（ｃ）と、前記工程（ｃ）よりも後に、前記第２の活性領域上に形成されている前記保護絶縁膜を除去する工程（ｄ）と、前記工程（ｄ）よりも後に、前記第２の活性領域上に前記第２のゲート絶縁膜となる絶縁膜を形成する工程（ｅ）と、前記工程（ｅ）よりも後に、前記第３の活性領域上に形成されている前記第１のゲート絶縁膜となる絶縁膜を除去する工程（ｆ）と、前記工程（ｆ）よりも後に、前記第３の活性領域上に前記第３のゲート絶縁膜となる絶縁膜を形成する工程（ｇ）とを備えている。
また、本発明に係る第２の半導体装置の製造方法は、半導体基板に設けられ且つ素子分離領域により互いに分離された第１の活性領域、第２の活性領域及び第３の活性領域と、前記第１の活性領域上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第２の活性領域上に前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第３の活性領域上に前記第２のゲート絶縁膜よりも薄い第３のゲート絶縁膜を介して形成された第３のゲート電極とを備えた半導体装置の製造方法であって、前記第１の活性領域、前記第２の活性領域及び前記第３の活性領域のそれぞれの上に保護絶縁膜を形成する工程（ａ）と、前記第１の活性領域の上に形成されている前記保護絶縁膜を除去する工程（ｂ）と、前記工程（ｂ）よりも後に、前記第１の活性領域の上に前記第１のゲート絶縁膜となる絶縁膜を形成する工程（ｃ）と、前記工程（ｃ）よりも後に、前記第２の活性領域及び前記第３の活性領域のそれぞれの上に形成されている前記保護絶縁膜を除去する工程（ｄ）と、前記工程（ｄ）よりも後に、前記第２の活性領域及び前記第３の活性領域のそれぞれの上に前記第２のゲート絶縁膜となる絶縁膜を形成する工程（ｅ）と、前記工程（ｅ）よりも後に、前記第３の活性領域上に形成されている前記第２のゲート絶縁膜となる絶縁膜を除去する工程（ｆ）と、前記工程（ｆ）よりも後に、前記第３の活性領域上に前記第３のゲート絶縁膜となる絶縁膜を形成する工程（ｇ）とを備えている。
尚、第１又は第２の半導体装置の製造方法において、所定の活性領域上の保護絶縁膜を除去する工程は、当該所定の活性領域以外の他の領域をレジストパターンによって覆い、当該レジストパターンをマスクとして所定の活性領域上の保護絶縁膜をウェットエッチングにより除去する工程を含むことが好ましい。
本発明によると、従来技術と比べて、以下のような効果が得られる。すなわち、第１のゲート絶縁膜となる絶縁膜、例えばシリコン酸化膜を熱酸化により形成する際には、第２の活性領域が保護絶縁膜によって覆われているため、当該熱酸化に起因する第２の活性領域の酸化を抑制することができる。このため、第２の活性領域の基板表面付近に注入されている不純物の酸化膜への偏析を低減できるので、第２の活性領域を保護絶縁膜によって覆うことなく第２の活性領域上にも第１のゲート絶縁膜となる絶縁膜を形成した場合と比べて、第２の活性領域の基板表面付近の不純物濃度を相対的に高くすることができる。その結果、第２の活性領域に対するチャネル形成用のイオン注入のドーズ量を低減することができるので、ｐｎ接合のリーク特性異常等のトランジスタ特性異常を防止することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法、具体的には、互いに膜厚の異なる３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造方法について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）、図３（ａ）〜（ｃ）及び図４（ａ）、（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図１（ａ）に示すように、半導体基板、例えばシリコン基板１００上に厚さ約１５ｎｍ程度のパッド酸化膜１０１及び厚さ１２０ｎｍ程度のシリコン窒化膜１０２を順次形成する。次に、図１（ｂ）に示すように、素子分離形成領域が開口したレジストパターン１０３をマスクとして、シリコン窒化膜１０２、パッド酸化膜１０１及びシリコン基板１００に対してドライエッチングを行い、入出力ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれを分離する素子分離溝（トレンチ）をシリコン基板１００に形成する。
次に、図１（ｃ）に示すように、例えばＣＶＤ（chemical vapor deposition ）法により絶縁膜、例えばシリコン酸化膜１０４を前記素子分離溝が埋まるように堆積する。次に、図１（ｄ）に示すように、例えばＣＭＰ（chemical mechanical polishing ）法等を用いてシリコン窒化膜１０２よりも上側に形成されているシリコン酸化膜１０４を除去した後、例えばウェットエッチング等を用いてシリコン窒化膜１０２、パッド酸化膜１０１及び前記素子分離溝の外側に残存するシリコン酸化膜１０４（前記素子分離溝の直上部分を除く）を除去する。これにより、入出力ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれを分離するトレンチ分離領域１２０の形成が完了する。
次に、図２（ａ）に示すように、シリコン基板１００に対して酸化雰囲気中で熱処理（保護酸化）を行い、それによって、各活性領域のシリコン基板１００上に例えばシリコン酸化膜からなる厚さ１１ｎｍ程度の保護絶縁膜１０５を形成する。その後、ウェル形成用のイオン注入を行って、各活性領域にＮウェル領域又はＰウェル領域を形成する。具体的には、本実施形態では、高速ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれに、例えばＰ型不純物であるボロンを、注入エネルギー２００ｋｅＶ、注入ドーズ量１×１０13ｉｏｎｓ／ｃｍ2 の条件でイオン注入してＰウェル領域（図示省略）を形成する。
次に、高速ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のいずれかの上又はそのうちの２つの活性領域の上が開口したレジストパターンをマスクとして、各活性領域に対して、チャネル形成用のイオン注入を行い、その後、前記レジストパターンを除去する。これらのレジストマスク形成、イオン注入及びレジストマスク除去はＭＯＳＦＥＴの種類に応じて必要な回数だけ繰り返し行われる。また、これらのイオン注入を経た保護絶縁膜１０５の膜厚は、レジストマスク除去のためのウェットエッチング等に起因して例えば１０ｎｍ程度まで薄くなる。
具体的には、本実施形態においては、例えば図２（ｂ）に示すように、低リークＭＯＳＦＥＴ活性領域上が開口したレジストパターン１０６をマスクとして、低リークＭＯＳＦＥＴ活性領域に対して、チャネル形成用のイオン注入を行い、その後、レジストパターン１０６を除去する。ここで、低リークＭＯＳＦＥＴ活性領域へのチャネル形成用のイオン注入は、例えばＰ型不純物としてボロンを用いて、注入エネルギー１０ｋｅＶ、注入ドーズ量２×１０13ｉｏｎｓ／ｃｍ2 の条件で行う。尚、図２（ｂ）は、低リークＭＯＳＦＥＴ活性領域に、チャネルとなる領域（以下、チャネル領域と称する）１２１が形成されている様子を示している。
次に、低リークＭＯＳＦＥＴ活性領域へのイオン注入と同様に、所定の領域を覆うレジストパターン（図示省略）を用いて、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれに対して、チャネル形成用のイオン注入を行った後、前記レジストパターンを除去する。ここで、入出力ＭＯＳＦＥＴ活性領域へのチャネル形成用のイオン注入は、例えばＰ型不純物としてボロンを用いて、注入エネルギー１０ｋｅＶ、注入ドーズ量５×１０12ｉｏｎｓ／ｃｍ2 の条件で行う。また、高速ＭＯＳＦＥＴ活性領域へのチャネル形成用のイオン注入は、例えばＰ型不純物としてボロンを用いて、注入エネルギー１０ｋｅＶ、注入ドーズ量１．５×１０13ｉｏｎｓ／ｃｍ2 の条件で行う。その後、図２（ｃ）に示すように、低リークＭＯＳＦＥＴ活性領域を覆うレジストパターン１０７をマスクとして、例えばフッ酸を含む溶液を用いたウェットエッチング（第１ウェットエッチ）により、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれの上に形成されている保護絶縁膜１０５を除去する。尚、図２（ｃ）は、低リークＭＯＳＦＥＴ活性領域のチャネル領域１２１に加えて、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれにチャネル領域１２２及び１２３が形成されている様子を示している。
次に、レジストパターン１０７を除去した後、図２（ｄ）に示すように、シリコン基板１００に対して酸化雰囲気中で熱処理（第１ゲート酸化）を行う。このとき、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれにおいてはシリコン基板１００の表面が露出しているため、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれ上には第１のゲート絶縁膜となる例えば厚さ６．５ｎｍ程度のシリコン酸化膜１０８が形成される。一方、低リークＭＯＳＦＥＴ活性領域においてはシリコン基板１００の表面が保護絶縁膜１０５によって覆われているため、シリコン基板１００の酸化は大幅に抑制されるので、低リークＭＯＳＦＥＴ活性領域の上に形成されている保護絶縁膜１０５の膜厚は０．８ｎｍ程度しか増大しない。
次に、図３（ａ）に示すように、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれを覆うレジストパターン１０９をマスクとして、例えばフッ酸を含む溶液を用いたウェットエッチング（第２ウェットエッチ）により、低リークＭＯＳＦＥＴ活性領域上の保護絶縁膜１０５を除去する。次に、レジストパターン１０９を除去した後、図３（ｂ）に示すように、シリコン基板１００に対して酸化雰囲気中で熱処理（第２ゲート酸化）を行い、それによって、シリコン基板１００の表面が露出する低リークＭＯＳＦＥＴ活性領域上に第２のゲート絶縁膜となる例えば厚さ約５．５ｎｍ程度のシリコン酸化膜１１０を形成する。このとき、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれの上に形成されているシリコン酸化膜（第１のゲート絶縁膜）１０８の膜厚は約７．５ｎｍ程度まで増大する。
次に、図３（ｃ）に示すように、低リークＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれを覆うレジストパターン１１１をマスクとして、例えばフッ酸を含む溶液を用いたウェットエッチング（第３ウェットエッチ）により、高速ＭＯＳＦＥＴ活性領域上のシリコン酸化膜１０８を除去する。次に、レジストパターン１１１を除去した後、図４（ａ）に示すように、シリコン基板１００に対して酸化雰囲気中で熱処理（第３ゲート酸化）を行い、それによって、シリコン基板１００の表面が露出する高速ＭＯＳＦＥＴ活性領域上に第３のゲート絶縁膜となる例えば厚さ約２．２ｎｍ程度のシリコン酸化膜１１２を形成する。このとき、低リークＭＯＳＦＥＴ活性領域上に形成されているシリコン酸化膜（第２のゲート絶縁膜）１１０の膜厚、及び入出力ＭＯＳＦＥＴ活性領域上に形成されているシリコン酸化膜（第１のゲート絶縁膜）１０８の膜厚はそれぞれほとんど変化せず、約５．５ｎｍ及び約７．５ｎｍのままである。
その後、周知の技術を用いて、ゲート電極、ソース・ドレイン電極、層間絶縁膜及び金属配線等を形成し、それによって、互いに膜厚が異なる３種類のゲート絶縁膜を有するＭＯＳＦＥＴを備えた半導体装置の製造を完了する。具体的には、例えば図４（ｂ）に示すように、高速ＭＯＳＦＥＴ活性領域の上にシリコン酸化膜（第３のゲート絶縁膜）１１２を介してゲート電極１２４を形成し、低リークＭＯＳＦＥＴ活性領域の上にシリコン酸化膜（第２のゲート絶縁膜）１１０を介してゲート電極１２７を形成し、入出力ＭＯＳＦＥＴ活性領域の上にシリコン酸化膜（第１のゲート絶縁膜）１０８を介してゲート電極１３０を形成する。続いて、各活性領域における各ゲート電極１２４、１２７及び１３０の両側にソース・ドレイン領域１２５、１２８及び１３１を形成すると共に各ゲート電極１２４、１２７及び１３０の側面に絶縁性サイドウォール１２６、１２９及び１３２を形成する。
図５は、第１の実施形態に係る半導体装置の製造方法の各工程における各活性領域のシリコン基板酸化量を、図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｃ）及び図１３（ａ）〜（ｃ）に示す従来例と比較して示している。尚、図５に示す数値の単位はｎｍであり、図５に示す「除去」は「その時点までに形成されている酸化膜を除去すること」を意味する。図５に示すように、本実施形態による高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれの酸化量は従来例とほぼ同等であるが、本実施形態による低リークＭＯＳＦＥＴ活性領域の酸化量（１７．３ｎｍ）は、従来例による低リークＭＯＳＦＥＴ活性領域の酸化量（２３ｎｍ）よりも小さくなっている。
以上のように、第１の実施形態によると、従来例と比べて、以下のような効果が得られる。すなわち、第１のゲート絶縁膜となるシリコン酸化膜１０８を熱酸化により形成する際には、低リークＭＯＳＦＥＴ活性領域が保護絶縁膜１０５によって覆われているため（図２（ｄ）参照）、当該熱酸化に起因する低リークＭＯＳＦＥＴ活性領域の酸化を抑制することができる。このため、低リークＭＯＳＦＥＴ活性領域の基板表面付近に注入されている不純物（特に図２（ｂ）に示すチャネル形成用のイオン注入によって注入されている不純物）の酸化膜への偏析を低減できるので、低リークＭＯＳＦＥＴ活性領域を保護絶縁膜１０５によって覆うことなくシリコン酸化膜１０８を形成した場合（つまり従来例）と比べて、低リークＭＯＳＦＥＴ活性領域の基板表面付近の不純物濃度を相対的に高くすることができる。その結果、低リークＭＯＳＦＥＴ活性領域に対するチャネル形成用のイオン注入のドーズ量を低減することができるので、ｐｎ接合のリーク特性異常等のトランジスタ特性異常を防止することができる。
また、多機能チップにおいて本実施形態のように低リークＭＯＳＦＥＴを付加する際には、それによって高速ＭＯＳＦＥＴの特性及び入出力ＭＯＳＦＥＴの特性が変動しないことが要求される。それに対して、第１の実施形態における高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれの酸化量（図５参照）は、互いに膜厚が異なる２種類のゲート絶縁膜を高速ＭＯＳＦＥＴ及び入出力ＭＯＳＦＥＴのそれぞれのゲート絶縁膜として有する従来のＭＯＳ型半導体装置を製造する場合とほぼ同等であり、上記要求を満たしている。
尚、第１の実施形態において、トレンチ分離領域１２０の形成に用いたパッド酸化膜１０１を除去したが（図１（ｄ）参照）、これに代えて、パッド酸化膜１０１を除去することなく本実施形態の保護絶縁膜１０５に代えて用いてもよい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、具体的には、互いに膜厚の異なる３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造方法について、図面を参照しながら説明する。
第２の実施形態が第１の実施形態と異なっている点は、第１の実施形態の図２（ｂ）及び（ｃ）に示す工程に代えて、図６（ａ）〜（ｃ）に示す工程を行うことである。
すなわち、まず、第１の実施形態の図１（ａ）〜（ｄ）及び図２（ａ）に示す工程と同様に、入出力ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれの上に保護絶縁膜１０５を形成した後、各活性領域にＰウェル領域（図示省略）を形成する。
次に、図６（ａ）に示すように、低リークＭＯＳＦＥＴ活性領域上が開口したレジストパターン１０６をマスクとして、低リークＭＯＳＦＥＴ活性領域に対して、チャネル形成用のイオン注入を行い、その後、レジストパターン１０６を除去する。ここで、イオン注入の条件は第１の実施形態と同様である。また、図６（ａ）は、低リークＭＯＳＦＥＴ活性領域に、チャネル領域１２１が形成されている様子を示している。続いて、図６（ｂ）に示すように、イオン注入に用いたレジストパターン１０６をそのままマスクとして、低リークＭＯＳＦＥＴ活性領域上の保護絶縁膜１０５の少なくとも表面部を例えばプラズマ窒化を用いて窒化し、それによりシリコン酸窒化膜１１３を形成する。
次に、低リークＭＯＳＦＥＴ活性領域へのイオン注入と同様に、所定の領域を覆うレジストパターン（図示省略）を用いて、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれに対して、チャネル形成用のイオン注入を行った後、前記レジストパターンを除去する。ここで、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれへのイオン注入の条件は、第１の実施形態と同様である。
次に、図６（ｃ）に示すように、例えばフッ酸を含む溶液を用いたウェットエッチング（第１ウェットエッチ）により、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれの上に形成されている保護絶縁膜１０５を除去する。このとき、シリコン酸窒化膜１１３のエッチングレートは保護絶縁膜（窒化されていないシリコン酸化膜）１０５と比べて遅いため、当該シリコン酸窒化膜１１３がマスクとなって低リークＭＯＳＦＥＴ活性領域上の保護酸化膜１０５はエッチングされないか又はそのエッチング量が低減される。
その後、第１の実施形態の図２（ｄ）に示す工程（第１のゲート絶縁膜となるシリコン酸化膜１０８の形成工程）及びそれ以降の工程を順次実施する。
第２の実施形態によると、第１の実施形態とほぼ同等の効果を期待できると共に、第１の実施形態と比べて、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれの上に形成されている保護絶縁膜１０５を除去するためのレジストパターニング工程（第１の実施形態の図２（ｃ）参照）を省略できるので、プロセスを簡単化することができる。
尚、第２の実施形態において、レジストパターン１０６をマスクとして低リークＭＯＳＦＥＴ活性領域に対するイオン注入（図６（ａ）に示す工程）を行った後、レジストパターン１０６をマスクとして低リークＭＯＳＦＥＴ活性領域上の保護絶縁膜１０５の窒化（図６（ｂ）に示す工程）を行った。しかし、これに代えて、低リークＭＯＳＦＥＴ活性領域上が開口したレジストパターンをマスクとして低リークＭＯＳＦＥＴ活性領域上の保護絶縁膜１０５の窒化を行った後、当該レジストパターンをマスクとして低リークＭＯＳＦＥＴ活性領域に対するイオン注入を行ってもよい。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法、具体的には、互いに膜厚の異なる３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造方法について、図面を参照しながら説明する。
第３の実施形態が第１の実施形態と異なっている点は、第１の実施形態の図２（ｂ）に示す工程（低リークＭＯＳＦＥＴ活性領域に対するイオン注入工程）を、図２（ｄ）に示す工程（第１のゲート絶縁膜となるシリコン酸化膜１０８の形成工程）よりも後に行うことである。尚、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれに対するイオン注入工程は、第１の実施形態と同じタイミングで行うものとする。
図７（ａ）〜（ｃ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
第３の実施形態においては、まず、第１の実施形態の図１（ａ）〜（ｄ）及び図２（ａ）、（ｃ）に示す工程と同様に、入出力ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれの上に保護絶縁膜１０５を形成した後、各活性領域にＰウェル領域（図示省略）を形成する。その後、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれにチャネル領域１２２及び１２３を形成した後、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれの上に形成されている保護絶縁膜１０５を除去する。すなわち、本実施形態では、第１の実施形態の図２（ｂ）に示す低リークＭＯＳＦＥＴ活性領域のチャネル領域１２１の形成工程は実施しない。
次に、保護絶縁膜１０５の選択的除去に用いたレジストパターン１０７を除去した後、第１の実施形態の図２（ｄ）に示す工程と同様に、図７（ａ）に示すように、低リークＭＯＳＦＥＴ活性領域を保護絶縁膜１０５によって覆った状態で、シリコン基板１００に対して酸化雰囲気中で熱処理（第１ゲート酸化）を行い、それによって、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれ上に第１のゲート絶縁膜となるシリコン酸化膜１０８を形成する。このとき、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれにはチャネル領域１２２及び１２３が形成されている一方、低リークＭＯＳＦＥＴ活性領域にはチャネル領域は未だ形成されていない。
次に、図７（ｂ）に示すように、高速ＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれを覆うレジストパターン１０９をマスクとして、低リークＭＯＳＦＥＴ活性領域に対してチャネル形成用のイオン注入を行う。これにより、低リークＭＯＳＦＥＴ活性領域にチャネル領域１２１が形成される。このとき、低リークＭＯＳＦＥＴ活性領域の表面は保護絶縁膜１０５によって覆われているため、シリコン基板１００に対する注入ダメージ及び汚染の影響は小さい。また、低リークＭＯＳＦＥＴ活性領域へのチャネル形成用のイオン注入は、例えばＰ型不純物としてボロンを用いて、注入エネルギー１０ｋｅＶ、注入ドーズ量１．８×１０13ｉｏｎｓ／ｃｍ2 の条件で行う。
次に、第１の実施形態の図３（ａ）に示す工程と同様に、図７（ｃ）に示すように、低リークＭＯＳＦＥＴ活性領域に対するイオン注入に用いたレジストパターン１０９をそのままマスクとして、例えばフッ酸を含む溶液を用いたウェットエッチング（第２ウェットエッチ）により、低リークＭＯＳＦＥＴ活性領域上の保護絶縁膜１０５を除去する。
その後、第１の実施形態の図３（ｂ）に示す工程（第２のゲート絶縁膜となるシリコン酸化膜１１０の形成工程）及びそれ以降の工程を順次実施する。
第３の実施形態によると、第１の実施形態とほぼ同等の効果に加えて、次のような効果が得られる。すなわち、第１のゲート絶縁膜となるシリコン酸化膜１０８の形成工程（図７（ａ）に示す工程）よりも後に、低リークＭＯＳＦＥＴ活性領域に対するチャネル形成用のイオン注入工程（図７（ｂ）に示す工程）を行う。このため、低リークＭＯＳＦＥＴ活性領域の基板表面付近において、シリコン酸化膜１０８の形成に起因する（正確にはそれに伴う低リークＭＯＳＦＥＴ活性領域のシリコン基板酸化に起因する）不純物の酸化膜への偏析が生じない。すなわち、第１の実施形態と比べて、低リークＭＯＳＦＥＴ活性領域の基板表面付近に注入されている不純物の酸化膜への偏析をより一層低減できるので、ｐｎ接合のリーク特性異常等のトランジスタ特性異常をより確実に防止することができる。
また、第３の実施形態によると、低リークＭＯＳＦＥＴ活性領域に対するイオン注入工程で用いるレジストパターン１０９を、低リークＭＯＳＦＥＴ活性領域上の保護絶縁膜１０５の除去工程でも用いるため、第１の実施形態と比べて、プロセスをより簡単化することができる。
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置の製造方法、具体的には、互いに膜厚の異なる３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造方法について、図面を参照しながら説明する。
図８（ａ）〜（ｃ）及び図９（ａ）〜（ｃ）は第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
第４の実施形態が第１の実施形態と異なっている点は、第１の実施形態の図２（ｂ）に示す工程以降の製造方法である。
すなわち、まず、第１の実施形態の図１（ａ）〜（ｄ）及び図２（ａ）に示す工程と同様に、入出力ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれの上に保護絶縁膜１０５を形成した後、各活性領域にＰウェル領域（図示省略）を形成する。
次に、第１の実施形態の図２（ｂ）に示す工程と同様に、図８（ａ）に示すように、低リークＭＯＳＦＥＴ活性領域上が開口したレジストパターン１０６をマスクとして、低リークＭＯＳＦＥＴ活性領域に対して、チャネル形成用のイオン注入を行い、その後、レジストパターン１０６を除去する。ここで、イオン注入の条件は第１の実施形態と同様である。また、図８（ａ）は、低リークＭＯＳＦＥＴ活性領域に、チャネル領域１２１が形成されている様子を示している。
次に、低リークＭＯＳＦＥＴ活性領域へのイオン注入と同様に、所定の領域を覆うレジストパターン（図示省略）を用いて、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれに対して、チャネル形成用のイオン注入を行った後、前記レジストパターンを除去する。ここで、入出力ＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれへのイオン注入の条件は、第１の実施形態と同様である。その後、図８（ｂ）に示すように、入出力ＭＯＳＦＥＴ活性領域が開口したレジストパターン１０７をマスクとして、例えばフッ酸を含む溶液を用いたウェットエッチング（第１ウェットエッチ）により、入出力ＭＯＳＦＥＴ活性領域上に形成されている保護絶縁膜１０５を除去する。
次に、レジストパターン１０７を除去した後、図８（ｃ）に示すように、シリコン基板１００に対して酸化雰囲気中で熱処理（第１ゲート酸化）を行う。このとき、入出力ＭＯＳＦＥＴ活性領域においてはシリコン基板１００の表面が露出しているため、入出力ＭＯＳＦＥＴ活性領域の上には第１のゲート絶縁膜となる例えば厚さ６．５ｎｍ程度のシリコン酸化膜１０８が形成される。一方、高速ＭＯＳＦＥＴ活性領域及び低リークＭＯＳＦＥＴ活性領域においてはシリコン基板１００の表面が保護絶縁膜１０５によって覆われているため、シリコン基板１００の酸化は大幅に抑制されるので、高速ＭＯＳＦＥＴ活性領域及び低リークＭＯＳＦＥＴ活性領域のそれぞれの上に形成されている保護絶縁膜１０５の膜厚は０．８ｎｍ程度しか増大しない。
次に、図９（ａ）に示すように、入出力ＭＯＳＦＥＴ活性領域を覆うレジストパターン１０９をマスクとして、例えばフッ酸を含む溶液を用いたウェットエッチング（第２ウェットエッチ）により、高速ＭＯＳＦＥＴ活性領域及び低リークＭＯＳＦＥＴ活性領域のそれぞれの上に形成されている保護絶縁膜１０５を除去する。次に、レジストパターン１０９を除去した後、図９（ｂ）に示すように、シリコン基板１００に対して酸化雰囲気中で熱処理（第２ゲート酸化）を行い、それによって、シリコン基板１００の表面が露出している高速ＭＯＳＦＥＴ活性領域及び低リークＭＯＳＦＥＴ活性領域のそれぞれの上に第２のゲート絶縁膜となる例えば厚さ約５．５ｎｍ程度のシリコン酸化膜１１０を形成する。このとき、入出力ＭＯＳＦＥＴ活性領域の上に形成されているシリコン酸化膜（第１のゲート絶縁膜）１０８の膜厚は約７．５ｎｍ程度まで増大する。
次に、図９（ｃ）に示すように、低リークＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれを覆うレジストパターン１１１をマスクとして、例えばフッ酸を含む溶液を用いたウェットエッチング（第３ウェットエッチ）により、高速ＭＯＳＦＥＴ活性領域上のシリコン酸化膜１１０を除去する。
その後、第１の実施形態の図４（ａ）に示す工程（第３のゲート絶縁膜となるシリコン酸化膜１１２の形成工程）及びそれ以降の工程を順次実施する。
図１０は、第４の実施形態に係る半導体装置の製造方法の各工程における各活性領域のシリコン基板酸化量を、第１の実施形態と比較して示している。尚、図１０に示す数値の単位はｎｍであり、図１０に示す「除去」は「その時点までに形成されている酸化膜を除去すること」を意味する。図１０に示すように、本実施形態による低リークＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域のそれぞれの酸化量は第１の実施形態とほぼ同等であるが、本実施形態による高速ＭＯＳＦＥＴ活性領域の酸化量（１９．５ｎｍ）は、第１の実施形態による高速ＭＯＳＦＥＴ活性領域の酸化量（２０．７ｎｍ）よりも小さくなっている。
以上のように、第４の実施形態によると、従来例と比べて、以下のような効果が得られる。すなわち、第１のゲート絶縁膜となるシリコン酸化膜１０８を熱酸化により形成する際には、低リークＭＯＳＦＥＴ活性領域が保護絶縁膜１０５によって覆われているため（図８（ｃ）参照）、当該熱酸化に起因して低リークＭＯＳＦＥＴ活性領域が酸化される量を低減できる。このため、低リークＭＯＳＦＥＴ活性領域の基板表面付近に注入されている不純物（特に図８（ａ）に示すチャネル形成用のイオン注入によって注入されている不純物）の酸化膜への偏析を低減できるので、低リークＭＯＳＦＥＴ活性領域を保護絶縁膜１０５によって覆うことなくシリコン酸化膜１０８を形成した場合（つまり従来例）と比べて、低リークＭＯＳＦＥＴ活性領域の基板表面付近の不純物濃度を相対的に高くすることができる。その結果、低リークＭＯＳＦＥＴ活性領域に対するチャネル形成用のイオン注入のドーズ量を低減することができるので、ｐｎ接合のリーク特性異常等のトランジスタ特性異常を防止することができる。
また、第４の実施形態によると、高速ＭＯＳＦＥＴ活性領域の酸化量を第１の実施形態と比べてより一層低減できるので、リーク特性等のトランジスタ特性をさらに効果的に改善することができる。
また、多機能チップにおいて本実施形態のように低リークＭＯＳＦＥＴを付加する際には、それによって高速ＭＯＳＦＥＴの特性及び入出力ＭＯＳＦＥＴの特性が変動しないことが要求される。それに対して、第４の実施形態における入出力ＭＯＳＦＥＴ活性領域の酸化量（図１０参照）は、互いに膜厚が異なる２種類のゲート絶縁膜を高速ＭＯＳＦＥＴ及び入出力ＭＯＳＦＥＴのそれぞれのゲート絶縁膜として有する従来のＭＯＳ型半導体装置を製造する場合とほぼ同等であり、上記要求を満たしている。また、第４の実施形態における高速ＭＯＳＦＥ活性領域の酸化量（図１０参照）と、従来のＭＯＳ型半導体装置（互いに膜厚が異なる２種類のゲート絶縁膜を有する）を製造する場合における高速ＭＯＳＦＥＴ活性領域の酸化量との差は１．２ｎｍ程度と非常に小さく、ナローチャネル特性等のトランジスタ特性はほとんど変動しない。
尚、第４の実施形態において、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれに対するイオン注入工程（図８（ａ）等参照）の後に、当該各イオン注入に用いたレジストパターンをそのままマスクとして、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれの上に形成されている保護絶縁膜１０５の少なくとも表面部を例えばプラズマ窒化を用いて窒化し、その後、当該窒化領域をマスクとして、例えばフッ酸を含む溶液を用いたウェットエッチング（第１ウェットエッチ）により、入出力ＭＯＳＦＥＴ活性領域の上に形成されている保護絶縁膜１０５を除去してもよい。ここで、低リークＭＯＳＦＥＴ活性領域及び高速ＭＯＳＦＥＴ活性領域のそれぞれにおける上記イオン注入工程と上記窒化工程とを順番を入れ替えて実施してもよい（但し、両工程で同じレジストパターンを用いるものとする）。このようにすると、入出力ＭＯＳＦＥＴ活性領域の上に形成されている保護絶縁膜１０５を除去するためのレジストパターニング工程（図８（ｂ）参照）を省略できるので、プロセスを簡単化することができる。
また、第１〜第４の実施形態において、互いに膜厚の異なる３種類のゲート絶縁膜を有するＭＯＳ型半導体装置として、高速ＭＯＳＦＥＴ活性領域、低リークＭＯＳＦＥＴ活性領域及び入出力ＭＯＳＦＥＴ活性領域を備えたＭＯＳ型半導体装置を例示したが、本発明がそれに限定されないことは言うまでもない。
以上に説明したように、本発明は、互いに膜厚が異なる３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造方法に関し、特に、低リークＭＯＳＦＥＴを含む半導体装置の製造方法に適用した場合にはトランジスタ特性異常を防止できるという効果が得られ、非常に有用である。
図１（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図３（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図４（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図５は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程における各活性領域のシリコン基板酸化量を従来例と比較して示した図である。 図６（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図７（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図８（ａ）〜（ｃ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図９（ａ）〜（ｃ）は本発明の第４の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１０は、本発明の第４の実施形態に係る半導体装置の製造方法の各工程における各活性領域のシリコン基板酸化量を本発明の第１の実施形態と比較して示した図である。 図１１（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。 図１２（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。 図１３（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
符号の説明
１００ シリコン基板
１０１ パッド酸化膜
１０２ シリコン窒化膜
１０３ レジストパターン
１０４ シリコン酸化膜
１０５ 保護絶縁膜
１０６ レジストパターン
１０７ レジストパターン
１０８ シリコン酸化膜（第１のゲート絶縁膜）
１０９ レジストパターン
１１０ シリコン酸化膜（第２のゲート絶縁膜）
１１１ レジストパターン
１１２ シリコン酸化膜（第３のゲート絶縁膜）
１１３ シリコン酸窒化膜
１２０ トレンチ分離領域
１２１ 低リークＭＯＳＦＥＴのチャネル領域
１２２ 高速ＭＯＳＦＥＴのチャネル領域
１２３ 入出力ＭＯＳＦＥＴのチャネル領域
１２４ 高速ＭＯＳＦＥＴのゲート電極
１２５ 高速ＭＯＳＦＥＴのソース・ドレイン領域
１２６ 高速ＭＯＳＦＥＴの絶縁性サイドウォール
１２７ 低リークＭＯＳＦＥＴのゲート電極
１２８ 低リークＭＯＳＦＥＴのソース・ドレイン領域
１２９ 低リークＭＯＳＦＥＴの絶縁性サイドウォール
１３０ 入出力ＭＯＳＦＥＴのゲート電極
１３１ 入出力ＭＯＳＦＥＴのソース・ドレイン領域
１３２ 入出力ＭＯＳＦＥＴの絶縁性サイドウォール

Claims (13)

  1. 半導体基板に設けられ且つ素子分離領域により互いに分離された第１の活性領域、第２の活性領域及び第３の活性領域と、前記第１の活性領域上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第２の活性領域上に前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第３の活性領域上に前記第２のゲート絶縁膜よりも薄い第３のゲート絶縁膜を介して形成された第３のゲート電極とを備えた半導体装置の製造方法であって、
    前記第１の活性領域、前記第２の活性領域及び前記第３の活性領域のそれぞれの上に保護絶縁膜を形成する工程（ａ）と、
    前記第１の活性領域及び前記第３の活性領域のそれぞれの上に形成されている前記保護絶縁膜を除去する工程（ｂ）と、
    前記工程（ｂ）よりも後に、前記第１の活性領域及び前記第３の活性領域のそれぞれの上に前記第１のゲート絶縁膜となる絶縁膜を形成する工程（ｃ）と、
    前記工程（ｃ）よりも後に、前記第２の活性領域上に形成されている前記保護絶縁膜を除去する工程（ｄ）と、
    前記工程（ｄ）よりも後に、前記第２の活性領域上に前記第２のゲート絶縁膜となる絶縁膜を形成する工程（ｅ）と、
    前記工程（ｅ）よりも後に、前記第３の活性領域上に形成されている前記第１のゲート絶縁膜となる絶縁膜を除去する工程（ｆ）と、
    前記工程（ｆ）よりも後に、前記第３の活性領域上に前記第３のゲート絶縁膜となる絶縁膜を形成する工程（ｇ）とを備えていることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記素子分離領域はトレンチ分離領域であることを特徴する半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記第２の活性領域を覆うレジストパターンをマスクとして、前記第１の活性領域及び前記第３の活性領域のそれぞれの上に形成されている前記保護絶縁膜をウェットエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
  4. 請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｄ）は、前記第１の活性領域及び前記第３の活性領域のそれぞれを覆うレジストパターンをマスクとして、前記第２の活性領域上に形成されている前記保護絶縁膜をウェットエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
  5. 請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｆ）は、前記第１の活性領域及び前記第２の活性領域のそれぞれを覆うレジストパターンをマスクとして、前記第３の活性領域上に形成されている前記第１のゲート絶縁膜となる絶縁膜をウェットエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
  6. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ａ）と前記工程（ｂ）との間に、前記第２の活性領域に対して、チャネル形成用のイオン注入を行う工程（ｈ）をさらに備えていることを特徴とする半導体装置の製造方法。
  7. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｃ）と前記工程（ｄ）との間に、前記第２の活性領域に対して、チャネル形成用のイオン注入を行う工程（ｈ）をさらに備えていることを特徴とする半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記工程（ｈ）は、前記第１の活性領域及び前記第３の活性領域のそれぞれを覆うレジストパターンをマスクとして、前記第２の活性領域に対して、チャネル形成用のイオン注入を行う工程を含み、
    前記工程（ｄ）は、前記工程（ｈ）で用いたレジストパターンをマスクとして、前記第２の活性領域上に形成されている前記保護絶縁膜をウェットエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
  9. 請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ａ）と前記工程（ｂ）との間に、前記第２の活性領域上に形成されている前記保護絶縁膜の少なくとも表面部を窒化する工程（ｉ）をさらに備えていることを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記工程（ｉ）で窒化された部分をマスクとして、前記第１の活性領域及び前記第３の活性領域のそれぞれの上に形成されている前記保護絶縁膜をウェットエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項９又は１０に記載の半導体装置の製造方法において、
    前記工程（ａ）と前記工程（ｉ）との間に、前記第１の活性領域及び前記第３の活性領域のそれぞれを覆うレジストパターンをマスクとして、前記第２の活性領域に対して、チャネル形成用のイオン注入を行う工程（ｈ）をさらに備え、
    前記工程（ｉ）は、前記工程（ｈ）で用いたレジストパターンをマスクとして、前記第２の活性領域上に形成されている前記保護絶縁膜の少なくとも表面部を窒化する工程を含むことを特徴とする半導体装置の製造方法。
  12. 請求項９又は１０に記載の半導体装置の製造方法において、
    前記工程（ｉ）は、前記第１の活性領域及び前記第３の活性領域のそれぞれを覆うレジストパターンをマスクとして、前記第２の活性領域上に形成されている前記保護絶縁膜の少なくとも表面部を窒化する工程を含み、
    前記工程（ｉ）と前記工程（ｂ）との間に、前記工程（ｉ）で用いたレジストパターンをマスクとして、前記第２の活性領域に対して、チャネル形成用のイオン注入を行う工程（ｈ）をさらに備えていることを特徴とする半導体装置の製造方法。
  13. 半導体基板に設けられ且つ素子分離領域により互いに分離された第１の活性領域、第２の活性領域及び第３の活性領域と、前記第１の活性領域上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第２の活性領域上に前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第３の活性領域上に前記第２のゲート絶縁膜よりも薄い第３のゲート絶縁膜を介して形成された第３のゲート電極とを備えた半導体装置の製造方法であって、
    前記第１の活性領域、前記第２の活性領域及び前記第３の活性領域のそれぞれの上に保護絶縁膜を形成する工程（ａ）と、
    前記第１の活性領域の上に形成されている前記保護絶縁膜を除去する工程（ｂ）と、
    前記工程（ｂ）よりも後に、前記第１の活性領域の上に前記第１のゲート絶縁膜となる絶縁膜を形成する工程（ｃ）と、
    前記工程（ｃ）よりも後に、前記第２の活性領域及び前記第３の活性領域のそれぞれの上に形成されている前記保護絶縁膜を除去する工程（ｄ）と、
    前記工程（ｄ）よりも後に、前記第２の活性領域及び前記第３の活性領域のそれぞれの上に前記第２のゲート絶縁膜となる絶縁膜を形成する工程（ｅ）と、
    前記工程（ｅ）よりも後に、前記第３の活性領域上に形成されている前記第２のゲート絶縁膜となる絶縁膜を除去する工程（ｆ）と、
    前記工程（ｆ）よりも後に、前記第３の活性領域上に前記第３のゲート絶縁膜となる絶縁膜を形成する工程（ｇ）とを備えていることを特徴とする半導体装置の製造方法。
JP2006098247A 2006-03-31 2006-03-31 半導体装置の製造方法 Pending JP2007273769A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006098247A JP2007273769A (ja) 2006-03-31 2006-03-31 半導体装置の製造方法
US11/702,593 US7517760B2 (en) 2006-03-31 2007-02-06 Semiconductor device manufacturing method including three gate insulating films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006098247A JP2007273769A (ja) 2006-03-31 2006-03-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007273769A true JP2007273769A (ja) 2007-10-18

Family

ID=38676249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006098247A Pending JP2007273769A (ja) 2006-03-31 2006-03-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7517760B2 (ja)
JP (1) JP2007273769A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150332A1 (ja) * 2009-06-24 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2574002B (en) * 2018-05-21 2020-12-09 X Fab Sarawak Sdn Bhd Improved semiconductor device and method of fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271659A (ja) * 1989-04-13 1990-11-06 Fujitsu Ltd 半導体装置の製造方法
JPH03116968A (ja) * 1989-09-29 1991-05-17 Sharp Corp 半導体装置の製造方法
JP2004311739A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4212178B2 (ja) * 1999-03-12 2009-01-21 株式会社東芝 半導体集積回路の製造方法
JP3439412B2 (ja) * 1999-09-17 2003-08-25 Ｎｅｃエレクトロニクス株式会社 集積回路装置、電子回路機器、回路製造方法
JP2001237324A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体装置の製造方法
JP2002064157A (ja) * 2000-06-09 2002-02-28 Toshiba Corp 半導体メモリ集積回路及びその製造方法
JP2002343879A (ja) * 2001-05-15 2002-11-29 Nec Corp 半導体装置及びその製造方法
US6465323B1 (en) * 2001-07-03 2002-10-15 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor integrated circuit microelectronic fabrication having multiple gate dielectric layers with multiple thicknesses
US6764959B2 (en) * 2001-08-02 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compensation method for forming semiconductor integrated circuit microelectronic fabrication
JP3891917B2 (ja) 2001-11-05 2007-03-14 松下電器産業株式会社 半導体装置の製造方法
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide
US6890822B2 (en) * 2003-02-13 2005-05-10 Silterra Malaysia Sdn. Bhd. Semiconductor device having multiple gate oxide layers and method of manufacturing thereof
US7402480B2 (en) * 2004-07-01 2008-07-22 Linear Technology Corporation Method of fabricating a semiconductor device with multiple gate oxide thicknesses
US7214590B2 (en) * 2005-04-05 2007-05-08 Freescale Semiconductor, Inc. Method of forming an electronic device
US7364969B2 (en) * 2005-07-01 2008-04-29 Freescale Semiconductor, Inc. Semiconductor fabrication process for integrating formation of embedded nonvolatile storage device with formation of multiple transistor device types
KR100678473B1 (ko) * 2005-11-28 2007-02-02 삼성전자주식회사 다중 게이트 절연막을 갖는 반도체 소자의 제조방법
US7670913B2 (en) * 2006-03-20 2010-03-02 Texas Instruments Incorporated Method for forming ultra-thin low leakage multiple gate devices using a masking layer over the semiconductor substrate
US20080057645A1 (en) * 2006-09-05 2008-03-06 Ememory Technology Inc. Fabricating method of mosfet with thick gate dielectric layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271659A (ja) * 1989-04-13 1990-11-06 Fujitsu Ltd 半導体装置の製造方法
JPH03116968A (ja) * 1989-09-29 1991-05-17 Sharp Corp 半導体装置の製造方法
JP2004311739A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150332A1 (ja) * 2009-06-24 2010-12-29 パナソニック株式会社 半導体装置及びその製造方法
JP2011009313A (ja) * 2009-06-24 2011-01-13 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7517760B2 (en) 2009-04-14
US20070275529A1 (en) 2007-11-29

Similar Documents

Publication Publication Date Title
TWI429025B (zh) 製造半導體元件的方法與半導體元件
US20070082440A1 (en) Semiconductor device and manufacturing method thereof
US20140124872A1 (en) Semiconductor devices employing high-k dielectric layers as a gate insulating layer
US7804146B2 (en) Semiconductor device and method for fabricating the same
JP2008193060A (ja) 半導体装置および半導体装置の製造方法
US9449883B2 (en) Semiconductor device and method for manufacturing the same
US7160771B2 (en) Forming gate oxides having multiple thicknesses
JP2010157570A (ja) 半導体装置の製造方法
JP5627165B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007036116A (ja) 半導体装置の製造方法
JP2010177265A (ja) 半導体装置の製造方法
JP4257055B2 (ja) 半導体集積回路装置の製造方法
JP3544535B2 (ja) 半導体装置及びその製造方法
US8471341B2 (en) Semiconductor device and method for fabricating the same
JP2009200396A (ja) 半導体装置の製造方法
KR101054320B1 (ko) 반도체 장치의 제조 방법
US20030054597A1 (en) Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate
WO2004017418A1 (ja) 半導体集積回路装置およびその製造方法
JP2010021200A (ja) 半導体装置の製造方法
US20110266625A1 (en) Maintaining Integrity of a High-K Gate Stack After Embedding a Stressor Material by Using a Liner
JP4929867B2 (ja) 半導体装置の製造方法
CN111211055A (zh) 半导体结构及其形成方法
JP2008021935A (ja) 電子デバイス及びその製造方法
JP2007273769A (ja) 半導体装置の製造方法
JP4791101B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424