JP4212178B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法 Download PDF

Info

Publication number
JP4212178B2
JP4212178B2 JP06736999A JP6736999A JP4212178B2 JP 4212178 B2 JP4212178 B2 JP 4212178B2 JP 06736999 A JP06736999 A JP 06736999A JP 6736999 A JP6736999 A JP 6736999A JP 4212178 B2 JP4212178 B2 JP 4212178B2
Authority
JP
Japan
Prior art keywords
insulating film
region
film
silicon oxide
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06736999A
Other languages
English (en)
Other versions
JP2000269448A (ja
Inventor
政孝 竹渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06736999A priority Critical patent/JP4212178B2/ja
Priority to KR10-2000-0012009A priority patent/KR100372529B1/ko
Priority to US09/522,592 priority patent/US6417051B1/en
Priority to TW089104438A priority patent/TW452855B/zh
Publication of JP2000269448A publication Critical patent/JP2000269448A/ja
Priority to US10/153,617 priority patent/US6624468B2/en
Application granted granted Critical
Publication of JP4212178B2 publication Critical patent/JP4212178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型電界効果トランジスタを備えた半導体集積回路の製造方法に関する。特に本発明は、それぞれ種類の異なるゲート絶縁膜で構築される複数の絶縁ゲート型電界効果トランジスタを同一基板上に搭載した半導体集積回路の製造方法に関する。さらに詳細には、本発明は、少なくとも不揮発性記憶回路及び論理回路を同一基板上に搭載した半導体集積回路の製造方法に関する。
【０００２】
【従来の技術】
記憶情報の書き換えが自由に行えしかも高集積化を実現することができる不揮発性記憶回路と論理回路とを同一基板上に集積化した半導体集積回路の開発が進められている。
【０００３】
不揮発性記憶回路を構築する不揮発性記憶素子は、２層ゲート電極構造の場合、電荷蓄積ゲート電極（フローティングゲート電極）及び制御ゲート電極（コントロールゲート電極）を有する絶縁ゲート型電界効果トランジスタ（MOSFET:Metal Oxide Semiconductor Field Effect Transistor）で構成される。電荷蓄積ゲート電極はチャネル形成領域（半導体基板又はウエル領域）上に形成されたトンネル絶縁膜上に配設される。制御ゲート電極は電荷蓄積ゲート電極上に形成された中間ゲート絶縁膜上に配設される。
【０００４】
トンネル絶縁膜には熱酸化法で形成された純粋なシリコン酸化膜（SiO２）が一般的に使用される。最近のトンネル絶縁膜には、熱窒化法で形成され、シリコン酸化膜に窒素原子が導入されたオキシナイトライド膜が使用される傾向にある。この種のトンネル絶縁膜においては、FN（Fowler-Nordheim）ストレスによって生成されるホールトラップの原因となるシリコン酸化膜の未結合手を予め窒素原子で埋めてしまい、例えば定電流の流し込みにおける電流変動量を純粋なシリコン酸化膜（トンネル絶縁膜）に比べて減少させることができる。すなわち、不揮発性記憶素子においては、トンネル絶縁膜にオキシナイトライド膜を使用することで、情報書込み後や情報消去後の電荷保持特性を向上させることができる特徴が得られる。
【０００５】
一方、論理回路は低消費電力化に好適な相補型MOSFETで構築される。相補型MOSFETのnチャネルMOSFET、pチャネルMOSFETはいずれもチャネル形成領域上にゲート絶縁膜を介在させてゲート電極を配設する。ゲート絶縁膜には熱酸化法で形成された純粋なシリコン酸化膜が使用される。
【０００６】
最近の相補型MOSFETにおいては、微細化に伴いゲート絶縁膜が薄膜化される傾向にあり、さらに微細化に伴い発生する短チャネル効果を抑制するためにデュアルゲート（dual gate）電極構造が採用される傾向にある。デュアルゲート電極構造とは、nチャネルMOSFETのゲート電極の導電型をn型に設定し、pチャネルMOSFETのゲート電極の導電型をp型に設定したゲート電極構造である。ゲート電極のn型の設定には例えばAs（砒素）が使用され、p型の設定にはB（硼素）が使用される。AsはnチャネルMOSFETのソース領域及びドレイン領域を形成するn型不純物であり、ソース領域及びドレイン領域の形成工程と同時にゲート電極にAsを導入することができるので、製造工程数を増加させることなくn型のゲート電極を形成することができる。同様に、BはpチャネルMOSFETのソース領域及びドレイン領域を形成するp型不純物であり、ソース領域及びドレイン領域の形成工程と同時にゲート電極にBを導入することができるので、製造工程数を増加させることなくp型のゲート電極を形成することができる。
【０００７】
ところが、この種のデュアルゲート電極構造においては、拡散速度の速いBがゲート絶縁膜中を突き抜けてチャネル形成領域に拡散され、閾値電圧を変動させてしまう、B突き抜けが生じやすい。特に、ゲート絶縁膜の薄膜化はB突き抜けを助長してしまう。このような技術的な課題を解決するために、少なくとも表面層にBの拡散を防止する緻密なオキシナイトライド層を形成したゲート絶縁膜の使用が検討されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、前述の不揮発性記憶回路及び論理回路を搭載した半導体集積回路においては、以下の点について配慮がなされていない。
【０００９】
（１）不揮発性記憶回路においては、未結合手の減少割合を大きくし電荷保持特性を向上させるために、不揮発性記憶素子のトンネル絶縁膜には膜厚方向全域に均一でかつ高い原子密度で窒素原子を導入することが好ましい。一方、不揮発性記憶素子においては電荷蓄積ゲート電極及び制御ゲート電極の２層のゲート電極層が、論理回路の相補型MOSFETにおいては１層のゲート電極層がそれぞれ必要で、単純に合計３層のゲート電極層を形成した場合には製造工程数が増大し、製造上の歩留まりを低下させてしまう。そこで、不揮発性記憶素子の電荷蓄積ゲート電極を予め形成し、この後に不揮発性記憶素子の制御ゲート電極と相補型MOSFETのゲート電極とを同一製造工程で形成し、合計２層のゲート電極層を形成する製造プロセスが採用されている。
【００１０】
しかしながら、このような半導体集積回路の製造プロセスにおいては、窒素原子密度の高いトンネル絶縁膜を不揮発性記憶素子、相補型MOSFETのそれぞれの形成領域に形成した後に、相補型MOSFETの形成領域のトンネル絶縁膜を取り除くことが行われるが、トンネル絶縁膜とその下地半導体基板又はウエル領域との間の界面にトンネル絶縁膜中の窒素原子と下地のシリコン原子との化合によるシリコン窒化膜が生成され、このシリコン窒化膜を確実に剥離することができない。このため、相補型MOSFETにおいて、膜質の良質なゲート絶縁膜を形成することができなかった。
【００１１】
（２）相補型MOSFETの形成領域においてトンネル絶縁膜を確実に剥離するためにはトンネル絶縁膜の窒素原子密度を低く設定すればよいが、逆に不揮発性記憶素子のトンネル絶縁膜としては未結合手が増加してしまうので、不揮発性記憶素子の電荷保持特性が低下してしまう。
【００１２】
（３）合計２層のゲート電極層を形成する製造プロセスとしては、不揮発性記憶素子の電荷蓄積ゲート電極と相補型MOSFETのゲート電極とを同一製造工程で形成し、この後に不揮発性記憶素子の制御ゲート電極を形成する別の製造プロセスが考えられる。しかしながら、相補型MOSFETにおいてはゲート電極の形成前にチャネル形成領域に閾値電圧調節用不純物が導入されており、この不純物の導入後に例えば不揮発性記憶素子の中間ゲート絶縁膜の形成工程などの高温アニール工程が組み込まれるので、不純物に必要以上の引き延ばし拡散が加わる。さらに、前述のようにデュアルゲート電極構造においてはpチャネルMOSFETのゲート電極中に導入されたBの拡散がより一層助長され、B突き抜けがより顕著になってしまう。このため、相補型MOSFET、特にpチャネルMOSFETの閾値電圧の制御が非常に難しくなってしまうという問題があった。
【００１３】
本発明は上記課題を解決するためになされたものである。従って、本発明の目的は、不揮発性記憶素子で構築される不揮発性記憶回路と、相補型絶縁ゲート型電界効果トランジスタ（MISFET:Metal Insulator Semiconductor Field Effect Transistor）で構築される論理回路とを同一半導体基板に搭載した半導体集積回路において、不揮発性記憶素子のトンネル絶縁膜の窒素原子密度を相補型 MISFET のゲート絶縁膜の窒素原子密度より高くし、これにより、不揮発性記憶回路を構築する不揮発性記憶素子の情報保持特性（電荷保持特性）を向上させると同時に、相補型 MISFET の p チャネル MISFET の閾値電圧の安定化と駆動力の向上を可能とする半導体集積回路の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、この発明の第１の特徴は、半導体基板上の第１領域に設けられたトンネル絶縁膜と、このトンネル絶縁膜を介して電荷が注入される電荷蓄積ゲート電極と、この電荷蓄積ゲート電極への電荷の注入を制御する制御ゲート電極を有する第１絶縁ゲート型電界効果トランジスタを不揮発性記憶素子とし、第１領域とは異なる第２領域に設けられた第２絶縁ゲート型電界効果トランジスタを論理回路用素子とする半導体集積回路の製造方法であって、（１）半導体上の第１領域、この第１領域とは異なる第２領域のそれぞれにバッファシリコン酸化膜を形成する工程と、（２）第１領域のバッファシリコン酸化膜を選択的に除去し、この第１領域において半導体上にバッファシリコン酸化膜の膜厚よりも薄い膜厚の第１シリコン酸化膜を形成し、且つ第２領域のバッファシリコン酸化膜の膜厚を増大させる工程と、（３）窒化処理により、第１シリコン酸化膜の全体をオキシナイトライド膜に変化させ、且つ、バッファシリコン酸化膜の表面側のみをオキシナイトライド膜に変化させ、窒素原子密度のピーク値が 5% 以上のオキシナイトライド膜からなる第１ゲート絶縁膜を形成する工程と、（４）第２領域のバッファシリコン酸化膜を選択的に除去し、半導体基板の表面を露出し、第２領域の半導体基板上に第２シリコン酸化膜を形成する工程と、（５）第２シリコン酸化膜に第１ゲート絶縁膜の窒素原子密度に比べて低い密度で窒素原子を導入し、窒素原子密度のピーク値が 5% 未満のオキシナイトライド膜からなる第２ゲート絶縁膜を形成する工程と、（６）第２ゲート絶縁膜上に p 型不純物が導入されたゲート電極を形成する工程と、を含み、第１ゲート絶縁膜を第１絶縁ゲート型電界効果トランジスタのトンネル絶縁膜とし、第２ゲート絶縁膜を第２絶縁ゲート型電界効果トランジスタのゲート絶縁膜とし、第２絶縁ゲート型電界効果トランジスタを、 p チャネル導電型絶縁ゲート型電界効果トランジスタとすることを特徴とする半導体集積回路の製造方法であることである。
【００１５】
この発明の第２の特徴は、半導体基板上の第１領域に設けられたトンネル絶縁膜と、このトンネル絶縁膜を介して電荷が注入される電荷蓄積ゲート電極と、この電荷蓄積ゲート電極への電荷の注入を制御する制御ゲート電極を有する第１絶縁ゲート型電界効果トランジスタを不揮発性記憶素子とし、第１領域とは異なる第２領域に設けられた第２絶縁ゲート型電界効果トランジスタを論理回路用素子とする半導体集積回路の製造方法であって、（１）第１領域及び第２領域のそれぞれにバッファシリコン酸化膜を形成する工程と、（２）第１領域のバッファシリコン酸化膜を選択的に除去し、第１領域において半導体基板上にバッファシリコン酸化膜の膜厚よりも薄い膜厚の第１シリコン酸化膜を形成し、且つ第２領域のバッファシリコン酸化膜の膜厚を増大させる工程と、（３）窒化処理により、第１シリコン酸化膜の全体をオキシナイトライド膜に変化させ、且つ、バッファシリコン酸化膜の表面側のみをオキシナイトライド膜に変化させ、窒素原子密度のピーク値が 5% 以上のオキシナイトライド膜からなる第１ゲート絶縁膜を形成する工程と、（４）第１ゲート絶縁膜上及びバッファシリコン酸化膜上に電荷蓄積ゲート電極を形成し、更に、電荷蓄積ゲート電極上に中間ゲート絶縁膜を形成する工程と、（５）第２領域のバッファシリコン酸化膜を、電荷蓄積ゲート電極及び中間ゲート絶縁膜と共に選択的に除去し、半導体基板の表面を露出し、第２領域の半導体基板上に第２シリコン酸化膜を形成する工程と、（６）第２シリコン酸化膜に第１ゲート絶縁膜の窒素原子密度に比べて低い密度で窒素原子を導入し、窒素原子密度のピーク値が 5% 未満のオキシナイトライド膜からなる第２ゲート絶縁膜を形成する工程と、（７）中間ゲート絶縁膜上にp 型不純物が導入された制御ゲート電極を形成し、第２ゲート絶縁膜上に制御ゲート電極と同一製造工程でp 型不純物が導入されたゲート電極をする工程と、を含み、第１ゲート絶縁膜を第１絶縁ゲート型電界効果トランジスタのトンネル絶縁膜とし、第２ゲート絶縁膜を第２絶縁ゲート型電界効果トランジスタのゲート絶縁膜とし、第２絶縁ゲート型電界効果トランジスタを、 p チャネル導電型絶縁ゲート型電界効果トランジスタとすることを特徴とする半導体集積回路の製造方法であることである。
【００１６】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の実施の形態について説明する。本発明の第１の実施の形態は、１層ゲート電極構造の不揮発性記憶素子で構築される不揮発性記憶回路と、相補型MISFETで構築される論理回路とを同一半導体基板に搭載した半導体集積回路を説明するものである。図１は本発明の第１の実施の形態に係る半導体集積回路の断面図である。図１に示すように、半導体集積回路は単結晶シリコンからなるp型半導体基板１を主体に構成され、図１中左側のメモリセルアレイ領域には不揮発性記憶回路を構築する不揮発性記憶素子Ｑｍが配設され、図１中右側の周辺領域１には論理回路を構築する相補型MISFETのnチャネルMISFETＱｎが配設され、周辺領域２には相補型MISFETのpチャネルMISFETＱｐが配設される。
【００１７】
第１の実施の形態に係る不揮発性記憶回路は電気的消去型の不揮発性記憶回路（EEPROM）であり、この不揮発性記憶回路の不揮発性記憶素子Ｑｍは２重ウエル構造内に配設される。２重ウエル構造は、半導体基板１の主面部に配設されたn型ウエル領域２と、このn型ウエル領域２の主面部に配設されたp型ウエル領域３１とで構成される。不揮発性記憶素子Ｑｍはp型ウエル領域３１の主面部において素子間分離絶縁膜（フィールド絶縁膜）４で周囲を囲まれた領域内に配設される。素子間分離絶縁膜は第１の実施の形態において基板表面を選択的に酸化して形成したシリコン酸化膜で形成される。
【００１８】
不揮発性記憶素子Ｑｍは、p型ウエル領域３１で形成されるチャネル形成領域、ゲート絶縁膜６０、電荷蓄積ゲート電極７１、トンネル絶縁膜６１、情報となる電荷のトンネル注入領域及び引き抜き領域として使用されるn型半導体領域５１、中間ゲート絶縁膜６２、n型半導体領域で形成された制御ゲート電極５２、ソース領域又はドレイン領域として使用される一対のn型半導体領域８１（図１中には一方のn型半導体領域８１のみを示す。）を備えて構成される。すなわち、不揮発性記憶素子Ｑｍは電荷蓄積ゲート電極７１と制御ゲート電極５２とを有するnチャネルMISFETで構成される。制御ゲート電極５２はp型ウエル領域３１の主面部に配設されたn型半導体領域で形成される。n型半導体領域５１上にはトンネル絶縁膜６１が形成され、制御ゲート電極５２上には中間ゲート絶縁膜６２が形成される。電荷蓄積ゲート電極７１はゲート絶縁膜６０上、トンネル絶縁膜６１上及び中間ゲート絶縁膜６２上に配設される。すなわち、この不揮発性記憶素子Ｑｍは基板上に１層のゲート電極層（電荷蓄積ゲート電極７１）を形成する１層ゲート電極構造で構成される。第１の実施の形態において電荷蓄積ゲート電極７１はn型不純物としてAsが導入された多結晶シリコン膜で形成される。
【００１９】
不揮発性記憶素子Ｑｍのn型半導体領域８１にはデータ線又はソース線として使用される配線１１が電気的に接続される。配線１１は、不揮発性記憶素子Ｑｍ上を被覆する層間絶縁膜９上に配設され、この層間絶縁膜９に形成された接続孔を通してn型半導体領域８１に接続される。
【００２０】
周辺領域１には半導体基板１の主面部においてp型ウエル領域３２が配設され、このp型ウエル領域３２の主面に論理回路を構築するnチャネルMISFETＱｎが配設される。nチャネルMISFETＱｎは、素子間分離絶縁膜４で周囲を囲まれた領域内において、p型ウエル領域３２で形成されるチャネル形成領域、ゲート絶縁膜６４、ゲート電極７４、ソース領域及びドレイン領域として使用される一対のn型半導体領域８４を備えて構成される。詳細な構造を図示していないが、第１の実施の形態に係るnチャネルMISFETＱｎはn型半導体領域８４のチャネル形成領域側が低い不純物密度で形成されたLDD（Lightly Doped Drain）構造で構成される。ゲート電極７４は多結晶シリコン膜で形成され、このゲート電極７４にはデュアルゲート電極構造を実現するためにn型不純物として例えばAsが導入される。nチャネルMISFETＱｎのn型半導体領域８４には配線１４が電気的に接続される。配線１４は、配線１１と同一配線層に形成されており、層間絶縁膜９上に配設され、この層間絶縁膜９に形成された接続孔を通してn型半導体領域８４に接続される。
【００２１】
周辺領域２には半導体基板１の主面部においてn型ウエル領域３３が配設され、このn型ウエル領域３３の主面に論理回路を構築するpチャネルMISFETＱｐが配設される。pチャネルMISFETＱｐは、素子間分離絶縁膜４で周囲を囲まれた領域内において、n型ウエル領域３３で形成されるチャネル形成領域、ゲート絶縁膜６３、ゲート電極７３、ソース領域及びドレイン領域として使用される一対のp型半導体領域８３を備えて構成される。nチャネルMISFETＱｎと同様に、pチャネルMISFETＱｐはp型半導体領域８３のチャネル形成領域側が低い不純物密度で形成されたLDD構造で構成される。ゲート電極７３はnチャネルMISFETＱｎのゲート電極７４と同一ゲート電極層でかつ同一ゲート電極材料で形成される。ゲート電極７３にはデュアルゲート電極構造を実現するためにp型不純物として例えばBが導入される。
【００２２】
pチャネルMISFETＱｐのp型半導体領域８３には配線１３が電気的に接続される。配線１３は、配線１１と同一配線層に形成されており、層間絶縁膜９上に配設され、この層間絶縁膜９に形成された接続孔を通してp型半導体領域８３に接続される。
【００２３】
図２（Ａ）は不揮発性記憶素子Ｑｍのトンネル絶縁膜６１の窒素原子密度を示す図、図２（Ｂ）はnチャネルMISFETＱｎのゲート絶縁膜６４、pチャネルMISFETＱｐのゲート絶縁膜６３のそれぞれの窒素原子密度を示す図である。図２（Ａ）において、横軸はトンネル絶縁膜６１の膜厚を示し、縦軸はトンネル絶縁膜６１中に導入された窒素原子の原子パーセントを示す。不揮発性記憶素子Ｑｍのトンネル絶縁膜６１はシリコン酸化膜（SiO２膜）に窒素原子が導入されたオキシナイトライド（SiNO）膜で形成され、同図２（Ａ）に示すようにトンネル絶縁膜６１には膜上面から膜下面に向かって膜厚方向に高い密度でほぼ均一に窒素原子が導入される。第１の実施の形態においてトンネル絶縁膜６１の窒素原子密度のピーク値は5%以上に設定されており、このような高い窒素原子密度を有するトンネル絶縁膜６１においてはホールトラップの原因となるシリコン酸化膜の未結合手を大幅に減少させることができる。
【００２４】
一方、図２（Ｂ）において、横軸はnチャネルMISFETＱｎのゲート絶縁膜６４又はpチャネルMISFETＱｐのゲート絶縁膜６３の膜厚を示し、縦軸はゲート絶縁膜６４又は６３中に導入された窒素原子の原子パーセントを示す。ゲート絶縁膜６４、６３はいずれもシリコン酸化膜の少なくとも表面部分に窒素原子が導入されたオキシナイトライド膜で形成される。第１の実施の形態においてゲート絶縁膜６４、６３のそれぞれの窒素原子密度のピークは表面部分及び中央部分に設定され、窒素原子密度のピーク値は5%未満に設定される。このゲート絶縁膜６４、６３のそれぞれの窒素原子密度のピーク値はトンネル絶縁膜６１の窒素原子密度のピーク値よりも低く設定される。窒素原子密度の平均値についても同様であり、ゲート絶縁膜６４、６３のそれぞれの窒素原子密度の平均値はトンネル絶縁膜６１の窒素原子密度の平均値よりも低く設定される。この少なくとも膜上面部に高い窒素原子密度を有する、特にpチャネルMISFETＱｐのゲート絶縁膜６３においては、ゲート電極７３に導入されたp型不純物であるBのチャネル形成領域側への突き抜けを防止することができる。
【００２５】
図３はpチャネルMISFETＱｐにおいてゲート絶縁膜６３の窒素原子密度のピーク値とフラットバンドシフト量、駆動力のそれぞれとの関係を示す図である。図３に示すように、窒素原子密度のピーク値が約2%前後において、フラットバンドシフト量が少なく、かつ駆動力が高い最適窒素密度領域が存在する。窒素原子密度のピーク値が5%を越えてしまうと駆動力の低下が約10%に達し、pチャネルMISFETＱｐにおいては微細化による高速化を実現することができない。
【００２６】
次に、前述の半導体集積回路において、不揮発性記憶素子Ｑｍのトンネル絶縁膜６１及び電荷蓄積ゲート電極７１と、pチャネルMISFETＱｐのゲート絶縁膜６３及びゲート電極７３との形成方法を説明する。図４（Ａ）乃至図４（Ｅ）、図５（Ｆ）乃至図５（Ｊ）は形成方法を説明するための各製造工程毎に示す半導体集積回路の工程断面図である。
【００２７】
（１）まず、図４（Ａ）に示すように、p型半導体基板１を準備する。図示しないが、前述の図１に示すようにメモリセルアレイ領域においてp型半導体基板１の主面部にはp型ウエル領域３１が形成され、周辺領域２においてp型半導体基板１の主面部にはn型ウエル領域３３が形成されている。
【００２８】
（２）p型半導体基板１の主面をクリーニングした後、図４（Ｂ）に示すようにp型半導体基板１の主面全域にバッファシリコン酸化膜６０を形成する。バッファシリコン酸化膜６０は、熱酸化法又はCVD法により成膜し、例えば35nmの膜厚で形成される。
【００２９】
（３）周辺領域２においてバッファシリコン酸化膜６０上にエッチングマスク１０１を形成する。エッチングマスク１０１には例えばフォトリソグラフィ技術で形成されたフォトレジスト膜が実用的に使用できる。エッチングマスク１０１を使用し、メモリセルアレイ領域においてバッファシリコン酸化膜６０をエッチングにより選択的に除去し、図４（Ｃ）に示すように半導体基板１の表面を露出させる。この後、エッチングマスク１０１を除去する。
【００３０】
（４）図４（Ｄ）に示すように、メモリセルアレイ領域において半導体基板１の表面上にトンネル絶縁膜６１を形成するためのシリコン酸化膜６１Ａを形成する。シリコン酸化膜６１Ａは好ましくは750℃の温度において水素燃焼酸化法により形成し、シリコン酸化膜６１Ａは例えば6.5nmの膜厚で形成される。このシリコン酸化膜６１Ａの形成に伴い、周辺領域２においてバッファシリコン酸化膜６０が酸化され、約40nmの膜厚に成長したバッファシリコン酸化膜６５が形成される。
【００３１】
（５）基板全面にNH３雰囲気中、850〜950℃の温度で20〜40分間の窒化処理を行い、シリコン酸化膜６１Ａ中に窒素原子を導入し、図４（Ｅ）に示すようにオキシナイトライド膜からなるトンネル絶縁膜６１を形成する。このトンネル絶縁膜６１には高い原子密度で窒素原子が導入される。トンネル絶縁膜６１の形成に伴い、周辺領域２においてバッファシリコン酸化膜６５にも窒素原子が導入され、バッファオキシナイトライド膜６５Ｎが形成される。このバッファオキシナイトライド膜６５Ｎはトンネル絶縁膜６１の膜厚に比べて6〜7倍程度の厚い膜厚を有するので、表面層部分がオキシナイトライド化される。
【００３２】
引き続き、NH３の使用でトンネル絶縁膜６１中に混入された水素原子を除去するために、50%のN２で希釈したドライO２雰囲気中、900〜1000℃の温度で約50〜60分間の再酸化処理を行う。また、再酸化処理は、O２雰囲気中、1000〜1100℃の温度で約50〜70秒間のランプアニールで行ってもよい。
【００３３】
（６）図５（Ｆ）に示すように、メモリセルアレイ領域のトンネル絶縁膜６１上及び周辺領域２のバッファオキシナイトライド膜６５Ｎ上を含む基板全面にゲート電極層７０を形成する。ゲート電極層７０は例えばCVD法で成膜した多結晶シリコン膜で形成され、この多結晶シリコン膜には成膜中又は成膜後に抵抗値を調節するn型不純物例えばAsが導入される。
【００３４】
（７）メモリセルアレイ領域においてゲート電極層７０上にエッチングマスク１０２を形成する。エッチングマスク１０２には例えばフォトリソグラフィ技術で形成されたフォトレジスト膜が実用的に使用できる。エッチングマスク１０２を使用し、周辺領域２においてゲート電極層７０、バッファオキシナイトライド膜６５Ｎのそれぞれをエッチングにより順次選択的に除去して半導体基板１の表面を露出させるとともに、図５（Ｇ）に示すようにメモリセルアレイ領域においてパターンニングされたゲート電極層７０から電荷蓄積ゲート電極７１を形成する。パターンニングにはRIEが実用的に使用できる。この後、エッチングマスク１０２を除去する。
【００３５】
周辺領域２に形成されていたバッファオキシナイトライド膜６５Ｎはその膜厚が厚く、しかも表面層部分だけがオキシナイトライド化されているので、バッファオキシナイトライド膜６５Ｎと半導体基板１との界面にはシリコン窒化膜が生成されず、従ってバッファオキシナイトライド膜６５Ｎは半導体基板１の表面から容易に剥離することができる。
【００３６】
（８）図５（Ｈ）に示すように、周辺領域２において半導体基板１の表面上にシリコン酸化膜６３Ａを形成する。シリコン酸化膜６３Ａは好ましくは750℃の温度において約2分間の、数%好ましくは2〜4%のCl２で希釈した水素燃焼酸化法により形成し、シリコン酸化膜６３Ａは例えば2.5nmの膜厚で形成される。
【００３７】
（９）基板全面にN２O雰囲気中、900〜1000℃の温度で5〜15分間の窒化処理を行い、シリコン酸化膜６３Ａ中に窒素原子を導入し、オキシナイトライド膜を形成する。N２O雰囲気を使用した窒化処理はNH３を使用した窒化処理に比べて窒素原子密度を低く調節することができる。引き続き、HCl及びN２で希釈した水素燃焼酸化法によりオキシナイトライド膜に15〜25分間の再酸化処理を行い、図５（Ｉ）に示すように表面部分及び中央部分に窒素原子密度のピークを有するオキシナイトライド膜からなるゲート絶縁膜６３を形成する。
【００３８】
（１０）図５（Ｊ）に示すように、周辺領域２においてゲート絶縁膜６３上にゲート電極７３を形成する。ゲート電極７３は例えばCVD法で成膜された多結晶シリコン膜で形成され、多結晶シリコン膜には成膜中又は成膜後、好ましくはソース領域及びドレイン領域として使用されるp型半導体領域８３（図１参照）の形成工程と同一形成工程でp型不純物例えばBが導入される。
【００３９】
このような半導体集積回路の製造方法においては、半導体基板１上のメモリセルアレイ領域に窒素原子密度の高いトンネル絶縁膜６１を形成する際に周辺領域２（形成方法で説明していないが、周辺領域１も同様である。）は厚い膜厚のバッファシリコン酸化膜６０（窒化工程直前ではバッファシリコン酸化膜６５）で被覆され、周辺領域２において半導体基板１とバッファシリコン酸化膜６５との間の界面付近に到達する窒素原子量を減少させることができるので、双方の界面にシリコン窒化膜が形成されることを防止することができる。従って、窒素原子密度の高いトンネル絶縁膜６１を形成した後に、周辺領域２のバッファシリコン酸化膜６５（窒化工程後にはバッファオキシナイトライド膜６５Ｎ）を確実に剥離することができる（周辺領域２にシリコン窒化膜が残らない）ので、周辺領域２にはpチャネルMISFETＱｐの良質なゲート絶縁膜６３を形成することができる。
【００４０】
さらに、このような半導体集積回路の製造方法においては、窒素原子密度の高いオキシナイトライド膜をトンネル絶縁膜６１として使用することで、ホールトラップの原因となるトンネル絶縁膜６１中の未結合手を減少させることができるので、情報保持特性を向上させることができる不揮発性記憶素子Ｑｍを形成することができる。さらに、このような半導体集積回路の製造方法においては、情報書込み特性及び情報消去特性を向上させることができる不揮発性記憶素子Ｑｍを形成することができる。
【００４１】
さらに、このような半導体集積回路の製造方法においては、周辺領域２においてpチャネルMISFETＱｐのゲート絶縁膜６３中に窒素原子が含まれることで、ゲート絶縁膜６３の膜質の緻密化を実現することができ、ゲート電極７３中に導入されたp型不純物（例えばB）のゲート絶縁膜６３の突き抜け（不純物洩れ）を防止することができるので、安定な閾値電圧を得ることができるpチャネルMISFETＱｐを形成することができる。
【００４２】
さらに、このような半導体集積回路の製造方法においては、pチャネルMISFETＱｐのゲート絶縁膜６３の窒素原子密度のピーク値が5%未満に設定されることで、pチャネルMISFETＱｐの駆動力の劣化を実用上支障を生じない程度で防止することができるので、動作速度の高速化を実現することができるpチャネルMISFETＱｐを形成することができる。具体的には、pチャネルMISFETＱｐは10%未満の駆動力の劣化で抑えることができる。
【００４３】
さらに、このような半導体集積回路の製造方法においては、NH３雰囲気中でのアニールによりトンネル絶縁膜６１の窒素原子密度を高くすることができるので、より一層ホールトラップの原因となるトンネル絶縁膜６１中の未結合手を減少させ、情報保持特性を向上させることができる不揮発性記憶素子Ｑｍを形成することができる。
【００４４】
（第２の実施の形態）
本発明の第２の実施の形態は、２層ゲート電極構造の不揮発性記憶素子で構築される不揮発性記憶回路と、相補型MISFETで構築される論理回路とを同一半導体基板に搭載した半導体集積回路を説明するものである。図６は本発明の第２の実施の形態に係る半導体集積回路の断面図である。
【００４５】
図６に示すように、第２の実施の形態に係る半導体集積回路の不揮発性記憶回路を構築する不揮発性記憶素子Ｑｍは、p型ウエル領域３１で形成されるチャネル形成領域、チャネル形成領域上のトンネル絶縁膜６１、トンネル絶縁膜６１上の電荷蓄積ゲート電極７１、電荷蓄積ゲート電極７１上の中間ゲート絶縁膜６６、中間ゲート絶縁膜６６上の制御ゲート電極７５、ソース領域又はドレイン領域として使用される一対のn型半導体領域８１を備えて構成される。すなわち、不揮発性記憶素子Ｑｍはトンネル絶縁膜６１上に形成された電荷蓄積ゲート電極７１と電荷蓄積ゲート電極７１上に中間ゲート絶縁膜６６を介在させて形成された制御ゲート電極７５とを有する２層ゲート電極構造のnチャネルMISFETで構成される。
【００４６】
第２の実施の形態において電荷蓄積ゲート電極７１はn型不純物としてAsが導入された多結晶シリコン膜で形成される。制御ゲート電極７５は電荷蓄積ゲート電極７１と同様にn型不純物としてAsが導入された多結晶シリコン膜で形成される。
【００４７】
不揮発性記憶素子Ｑｍのn型半導体領域８１にはデータ線又はソース線として使用される配線１１が電気的に接続される。配線１１は、不揮発性記憶素子Ｑｍ上を被覆する層間絶縁膜９上に配設され、この層間絶縁膜９に形成された接続孔を通してn型半導体領域８１に接続される。
【００４８】
周辺領域１のnチャネルMISFETＱｎ、周辺領域２のpチャネルMISFETＱｐはそれぞれ第１の実施の形態に係る半導体集積回路の周辺領域１のnチャネルMISFETＱｎ、周辺領域２のpチャネルMISFETＱｐのそれぞれと実質的に同一構造で構成される。すなわち、周辺回路１のnチャネルMISFETＱｎは、p型ウエル領域３２で形成されるチャネル形成領域、ゲート絶縁膜６４、ゲート電極７４、ソース領域及びドレイン領域として使用される一対のn型半導体領域８４を備えて構成される。ゲート電極７４は不揮発性記憶素子Ｑｍの制御ゲート電極７５と同一ゲート電極層で形成され、かつ同一ゲート電極材料で形成される。ゲート電極７４は多結晶シリコン膜で形成され、このゲート電極７４にはデュアルゲート電極構造を実現するためにn型不純物として例えばAsが導入される。
【００４９】
周辺領域２のpチャネルMISFETＱｐは、n型ウエル領域３３で形成されるチャネル形成領域、ゲート絶縁膜６３、ゲート電極７３、ソース領域及びドレイン領域として使用される一対のp型半導体領域８３を備えて構成される。ゲート電極７３は不揮発性記憶素子Ｑｍの制御ゲート電極７５と同一ゲート電極層で形成され、かつ同一ゲート電極材料で形成される。すなわち、ゲート電極７３は多結晶シリコン膜で形成され、ゲート電極７３にはデュアルゲート電極構造を実現するためにp型不純物として例えばBが導入される。
【００５０】
次に、前述の半導体集積回路において、不揮発性記憶素子Ｑｍのトンネル絶縁膜６１、電荷蓄積ゲート電極７１、中間ゲート絶縁膜６６及び制御ゲート電極７５と、pチャネルMISFETＱｐのゲート絶縁膜６３及びゲート電極７３との形成方法を説明する。図７（Ａ）乃至図７（Ｄ）、図８は形成方法を説明するための各製造工程毎に示す半導体集積回路の工程断面図である。
【００５１】
（１）前述の第１の実施の形態に係る半導体集積回路の製造方法の図５（Ｆ）に示すメモリセルアレイ領域のトンネル絶縁膜６１上及び周辺領域２のバッファオキシナイトライド膜６５Ｎ上に第１層目のゲート電極層７０を形成した後に、図７（Ａ）に示すように基板全面においてゲート電極層７０上に中間ゲート絶縁膜６６を形成する。中間ゲート絶縁膜６６は、熱酸化法又はCVD法で成膜された例えば5nmの膜厚を有するシリコン酸化膜６６Ａ、CVD法又は熱窒化法で成膜された例えば6nmの膜厚を有するシリコン窒化膜６６Ｂ、熱酸化法又はCVD法で成膜された例えば5nmの膜厚を有するシリコン酸化膜６６Ｃのそれぞれを連続的に成膜し、最後に800〜850℃の温度で、数%のCl２で希釈した水素燃焼酸化法により再酸化処理を行うことにより形成される。この中間ゲート絶縁膜６６は約20nmの膜厚のシリコン酸化膜に相当する。
【００５２】
（２）メモリセルアレイ領域において中間ゲート絶縁膜６６上にエッチングマスク１０３を形成する（図７（Ｂ）参照）。エッチングマスク１０３には例えばフォトリソグラフィ技術で形成されたフォトレジスト膜が実用的に使用できる。エッチングマスク１０３を使用し、周辺領域２において中間ゲート絶縁膜６６、ゲート電極層７０、バッファオキシナイトライド膜６５Ｎのそれぞれをエッチングにより順次選択的に除去して半導体基板１の表面を露出させるとともに、図７（Ｂ）に示すようにメモリセルアレイ領域においてパターンニングされたゲート電極層７０から電荷蓄積ゲート電極７１を形成する。パターンニングにはRIEが実用的に使用できる。この後、エッチングマスク１０３を除去する。
【００５３】
第１の実施の形態に係る半導体集積回路の製造方法と同様に、周辺領域２に形成されていたバッファオキシナイトライド膜６５Ｎはその膜厚が厚く、しかも表面層部分だけがオキシナイトライド化されているので、バッファオキシナイトライド膜６５Ｎと半導体基板１との界面にはシリコン窒化膜が生成されず、従ってバッファオキシナイトライド膜６５Ｎは半導体基板１の表面から容易に剥離することができる。
【００５４】
（３）図示しないが、周辺領域２においてゲート絶縁膜の形成に先立ち半導体基板１の主面部に閾値電圧調節用不純物を導入する。閾値電圧調節用不純物は、例えばバッファシリコン酸化膜を形成し、このバッファシリコン酸化膜を通して半導体基板１の表面層にイオン注入法で導入される。pチャネルMISFETＱｐにおいて閾値電圧調節用不純物には例えば n型不純物であるAsが使用され、nチャネルMISFETＱｎにおいて閾値電圧調節用不純物には例えばp型不純物であるBが使用される。
【００５５】
そして、閾値電圧調節用不純物の導入に使用したシリコン酸化膜を除去した後、図７（Ｃ）に示すように、周辺領域２において半導体基板１の表面上にシリコン酸化膜６３Ａを形成する。シリコン酸化膜６３Ａは好ましくは750℃の温度において約2分間の、数%好ましくは2〜4%のCl２で希釈した水素燃焼酸化法により形成し、シリコン酸化膜６３Ａは例えば2.5nmの膜厚で形成される。
【００５６】
（４）基板全面にN２O雰囲気中、900〜1000℃の温度で5〜15分間の窒化処理を行い、シリコン酸化膜６３Ａ中に窒素原子を導入し、オキシナイトライド膜を形成する。N２O雰囲気を使用した窒化処理はNH３を使用した窒化処理に比べて窒素原子密度を低く調節することができる。引き続き、HCl及びN２で希釈した水素燃焼酸化法によりオキシナイトライド膜に15〜25分間の再酸化処理を行い、図７（Ｄ）に示すように表面部分及び中央部分に窒素原子密度のピークを有するオキシナイトライド膜からなるゲート絶縁膜６３を形成する。
【００５７】
（５）図８に示すように、メモリセルアレイ領域において中間ゲート絶縁膜６６上に制御ゲート電極７５を形成するとともに、周辺領域２においてゲート絶縁膜６３上にゲート電極７３を形成する。制御ゲート電極７５、ゲート電極７３は、いずれも同一形成工程で形成され、例えばCVD法で成膜された多結晶シリコン膜で形成される。この多結晶シリコン膜には成膜中又は成膜後に抵抗値を調節する不純物が導入される。好ましくは、不揮発性記憶素子Ｑｍにおいて制御ゲート電極７５にはソース領域及びドレイン領域として使用されるn型半導体領域８１（図６参照）と同一形成工程でn型不純物例えばAsが導入され、周辺領域２においてゲート電極７３にはソース領域及びドレイン領域として使用されるp型半導体領域８３（同図６参照）の形成工程と同一形成工程でp型不純物例えばBが導入される。
【００５８】
このような半導体集積回路の製造方法においては、第１の実施の形態に係る半導体集積回路の製造方法で得られる効果に加えて、不揮発性記憶素子Ｑｍのトンネル絶縁膜６１をpチャネルMISFETＱｐのゲート絶縁膜６３（図６に示すnチャネルMISFETＱｎのゲート絶縁膜６４も同様である。）よりも先に形成することにより、不揮発性記憶素子Ｑｍの制御ゲート電極７５、pチャネルMISFETＱｐのゲート電極７３（及びnチャネルMISFETＱｎのゲート電極７４）のそれぞれを同一製造工程で形成することができるので、ゲート電極層の形成工程数を削減し、全体の製造工程数を低減させることができる。
【００５９】
さらに、この半導体集積回路の製造方法においては、不揮発性記憶素子Ｑｍのトンネル絶縁膜６１及び中間ゲート絶縁膜６６を形成した後に、pチャネルMISFETＱｐのゲート絶縁膜６３（図６に示すnチャネルMISFETＱｎのゲート絶縁膜６４も同様である。）を形成したので、pチャネルMISFETＱｐ（及びnチャネルMISFETＱｎ）のアニール量を減少させることができる。すなわち、pチャネルMISFETＱｐのチャネル形成領域に閾値電圧調節用不純物が導入された以後のアニール量を減少させることができる（閾値電圧調節用不純物の導入後に、少なくともトンネル絶縁膜６１を形成するアニール工程及び中間ゲート絶縁膜６６を形成するアニール工程が行われない）。従って、閾値電圧調節用不純物の不必要な引き延ばし拡散を減少させることができるので、安定した閾値電圧を有するpチャネルMISFETＱｐ（及びnチャネルMISFETＱｎ）を形成することができる（pチャネルMISFETＱｐ、nチャネルMISFETＱｎのぞれぞれの閾値電圧の制御を容易にすることができる）。
【００６０】
（第３の実施の形態）
本発明の第３の実施の形態は、第１の実施の形態に係る半導体集積回路と同様に１層ゲート電極構造の不揮発性記憶素子で構築される不揮発性記憶回路と相補型MISFETで構築される論理回路とを同一半導体基板に搭載し、さらに高耐圧MISFETを搭載した半導体集積回路を説明するものである。図９は本発明の第３の実施の形態に係る半導体集積回路の断面図である。
【００６１】
図９に示すように、半導体集積回路は、前述の第１の実施の形態に係る半導体集積回路にさらに周辺領域３を備え、この周辺領域３に高耐圧のnチャネルMISFETＱｈが配設される。周辺領域３は、メモリセルアレイ領域と同様に、p型半導体基板１の主面部に形成されたn型ウエル領域２と、このn型ウエル領域２の主面部に形成されたp型ウエル領域３４とを有する２重ウエル構造で形成され、p型ウエル領域３４の主面にnチャネルMISFETＱｈが配設される。
【００６２】
すなわち、高耐圧のnチャネルMISFETＱｈは、素子間分離絶縁膜４で周囲を囲まれた領域内において、p型ウエル領域３４で形成されたチャネル形成領域、チャネル形成領域上のゲート絶縁膜６７、ゲート絶縁膜６７上のゲート電極７７、ソース領域及びドレイン領域として使用される一対のn型半導体領域８７を備えて構成される。このnチャネルMISFETＱｈは、不揮発性記憶素子Ｑｍの情報書込み動作又は情報消去動作に際して高電圧の書込み電圧又は消去電圧を供給するためのドライバトランジスタとして使用される。
【００６３】
nチャネルMISFETＱｈのn型半導体領域８７には配線１７が電気的に接続される。配線１７は、層間絶縁膜９上に配設され、層間絶縁膜９に形成された接続孔を通してn型半導体領域８７に接続される。
【００６４】
次に、前述の半導体集積回路において、不揮発性記憶素子Ｑｍのトンネル絶縁膜６１及び電荷蓄積ゲート電極７１と、pチャネルMISFETＱｐのゲート絶縁膜６３及びゲート電極７３と、高耐圧のnチャネルMISFETＱｈのゲート絶縁膜６７及びゲート電極７７との形成方法を説明する。図１０（Ａ）乃至図１０（Ｅ）、図１１（Ｆ）乃至図１１（Ｇ）は形成方法を説明するための各製造工程毎に示す半導体集積回路の工程断面図である。
【００６５】
（１）まず、図１０（Ａ）に示すように、p型半導体基板１を準備する。図示はしないが、前述の図９に示すようにメモリセルアレイ領域においてp型半導体基板１の主面部にはp型ウエル領域３１が形成され、周辺領域２においてp型半導体基板１の主面部にはn型ウエル領域３３が形成され、周辺領域３においてp型半導体基板１の主面部にはp型ウエル領域３４が形成されている。
【００６６】
（２）p型半導体基板１の主面をクリーニングした後、図１０（Ｂ）に示すようにp型半導体基板１の主面全域にバッファシリコン酸化膜６０を形成する。バッファシリコン酸化膜６０は、熱酸化法又はCVD法により成膜し、例えば30nmの膜厚で形成する。
【００６７】
（３）メモリセルアレイ領域及び周辺領域３においてバッファシリコン酸化膜６０上にエッチングマスク１０４を形成する。エッチングマスク１０４には例えばフォトリソグラフィ技術で形成されたフォトレジスト膜が実用的に使用できる。エッチングマスク１０４を使用し、周辺領域２においてバッファシリコン酸化膜６０をエッチングにより選択的に除去し、図１０（Ｃ）に示すように半導体基板１の表面を露出させる。この後、エッチングマスク１０４を除去する。
【００６８】
（４）図１０（Ｄ）に示すように、周辺領域２において半導体基板１の表面上にゲート絶縁膜６３を形成するためのシリコン酸化膜６３Ａを形成する。シリコン酸化膜６３Ａは好ましくは750℃の温度において水素燃焼酸化法により形成し、シリコン酸化膜６３Ａは例えば10nmの膜厚で形成される。このシリコン酸化膜６３Ａの形成に伴い、メモリセルアレイ領域、周辺領域３のそれぞれにおいてバッファシリコン酸化膜６０が酸化され、若干膜厚が成長したバッファシリコン酸化膜６７Ａが形成される。
【００６９】
（５）周辺領域２、周辺領域３のそれぞれにおいてバッファシリコン酸化膜６７Ａ上にエッチングマスク１０５を形成する（図１０（Ｅ）参照）。エッチングマスク１０５には例えばフォトリソグラフィ技術で形成されたフォトレジスト膜が実用的に使用できる。エッチングマスク１０５を使用し、メモリセルアレイ領域においてバッファシリコン酸化膜６７Ａをエッチングにより選択的に除去し、半導体基板１の表面を露出させる。この後、エッチングマスク１０５を除去する。
【００７０】
（６）図１０（Ｅ）に示すように、メモリセルアレイ領域において半導体基板１の表面上にトンネル絶縁膜を形成するためのシリコン酸化膜６１Ａを形成する。シリコン酸化膜６１Ａは好ましくは750℃の温度において水素燃焼酸化法により形成し、シリコン酸化膜６１Ａは例えば6.5nmの膜厚で形成される。このシリコン酸化膜６１Ａの形成に伴い、周辺領域２においてシリコン酸化膜６３Ａの膜厚が若干増加されシリコン酸化膜６３Ｂが形成されるとともに、周辺領域３においてバッファシリコン酸化膜６７Ａの膜厚が若干増加され、約40nmの膜厚に成長したバッファシリコン酸化膜６７Ｂが形成される。
【００７１】
（７）基板全面にNH３雰囲気中、850〜950℃の温度で20〜40分間の窒化処理を行い、メモリセルアレイ領域のシリコン酸化膜６１Ａ中に窒素原子を導入し、図１１（Ｆ）に示すようにオキシナイトライド膜からなるトンネル絶縁膜６１を形成する。このトンネル絶縁膜６１には高い原子密度で膜厚方向に均一な原子密度で窒素原子が導入される。このトンネル絶縁膜６１の形成に伴い、周辺領域２のシリコン酸化膜６３Ｂの少なくとも表面層部分がオキシナイトライド化されたゲート絶縁膜６３が形成され、同様に周辺領域３のバッファシリコン酸化膜６７Ｂの少なくとも表面層部分がオキシナイトライド化されたゲート絶縁膜６７が形成される。
【００７２】
引き続き、NH３の使用でトンネル絶縁膜６１中、ゲート絶縁膜６３中、ゲート絶縁膜６７中のそれぞれに混入された水素原子を除去するために、50%のN２で希釈したドライO２雰囲気中、900〜1000℃の温度で約50〜60分間の再酸化処理を行う。また、再酸化処理は、O２雰囲気中、1000〜1100℃の温度で約50〜70秒間のランプアニールで行ってもよい。
【００７３】
すなわち、第３の実施の形態に係る半導体集積回路の製造方法においては、不揮発性記憶素子Ｑｍのトンネル絶縁膜６１を形成するための窒化処理と、pチャネルMISFETＱｐの少なくとも表面層部分がオキシナイトライド化されたゲート絶縁膜６３を形成するための窒化処理とが同一形成工程で行われる。さらに、トンネル絶縁膜６１、ゲート絶縁膜６３のそれぞれを形成するために予め形成されたバッファシリコン酸化膜６０（窒化処理直前にはバッファシリコン酸化膜６７Ｂ）を利用して高耐圧のnチャネルMISFETＱｈ（図示並びに説明はしないが、高耐圧のpチャネルMISFETも同様である。）のゲート絶縁膜６７が形成される。
【００７４】
なお、窒化処理は、N２O雰囲気中、900〜1000℃の温度で5〜15分間の窒化処理であってもよい。
【００７５】
（８）図１１（Ｇ）に示すように、メモリセルアレイ領域のトンネル絶縁膜６１上に電荷蓄積ゲート電極７１、周辺領域２のゲート絶縁膜６２上にゲート電極７３、周辺領域３のゲート絶縁膜６７上にゲート電極７７のそれぞれを形成する。電荷蓄積ゲート電極７１、ゲート電極７３、ゲート電極７７のそれぞれは例えばCVD法で成膜した同一ゲート電極層である多結晶シリコン膜で形成される。
【００７６】
このような半導体集積回路の製造方法においては、半導体基板１上のメモリセルアレイ領域のシリコン酸化膜６１Ａに窒素原子を導入する前に半導体基板１上の周辺領域２にシリコン酸化膜６３Ｂを形成し、シリコン酸化膜６１Ａに窒化処理を行いトンネル絶縁膜６１を形成するとともに、シリコン酸化膜６３Ｂにも窒化処理を行いゲート絶縁膜６３を形成し、シリコン酸化膜６３Ｂをそのままゲート絶縁膜６３の形成に使用したので、窒素原子を導入してトンネル絶縁膜６１を形成した後に周辺領域２においてオキシナイトライド膜を剥離する必要がなくなる。
【００７７】
さらに、このような半導体集積回路の製造方法においては、半導体基板１上のメモリセルアレイ領域にトンネル絶縁膜６１を形成し、周辺領域２にゲート絶縁膜６３を形成するためのバッファシリコン酸化膜６０を周辺領域３において高耐圧のnチャネルMISFETＱｈのゲート絶縁膜６７に使用したので、ゲート絶縁膜の形成工程数を削減し、全体の製造工程数を低減させることができる。
【００７８】
（第４の実施の形態）
本発明の第４の実施の形態は、第２の実施の形態に係る半導体集積回路の２層ゲート電極構造の不揮発性記憶素子で構築される不揮発性記憶回路と相補型MISFETで構築される論理回路とを同一半導体基板に搭載し、さらに第３の実施の形態に係る高耐圧MISFETを搭載した半導体集積回路を説明するものである。図１２は本発明の第４の実施の形態に係る半導体集積回路の断面図である。
【００７９】
図１２に示すように、半導体集積回路において、メモリセルアレイ領域にはトンネル絶縁膜６１上の電荷蓄積ゲート電極７１とこの電荷蓄積ゲート電極７１上に中間ゲート電極６６を介在させて形成された制御ゲート電極７５とを有する２層ゲート電極構造の不揮発性記憶素子Ｑｍが配設され、周辺領域３には高耐圧のnチャネルMISFETＱｈが配設される。
【００８０】
第４の実施の形態に係る半導体集積回路の製造方法は、基本的には第２の実施の形態に係る半導体集積回路の製造方法と同様で、メモリセルアレイ領域においてトンネル絶縁膜６１、電荷蓄積ゲート電極７１、中間ゲート絶縁膜６６のそれぞれを形成した後に、周辺領域１にゲート絶縁膜６４及び周辺領域２にゲート絶縁膜６３を形成し、周辺領域３に高耐圧のnチャネルMISFETＱｈのゲート絶縁膜６７を形成する。
【００８１】
このような半導体集積回路の製造方法においては、第２の実施の形態に係る半導体集積回路の製造方法で得られる効果と同様の効果を得ることができる。
【００８２】
（第５の実施の形態）
本発明の第５の実施の形態は、第４の実施の形態に係る半導体集積回路の動作速度の高速化を向上させるためのものである。図１３は本発明の第５の実施の形態に係る半導体集積回路の断面図である。
【００８３】
図１３に示すように、第５の実施の形態に係る半導体集積回路においては、メモリセルアレイ領域の不揮発性記憶素子Ｑｍ、周辺領域１のnチャネルMISFETＱｎ、周辺領域２のpチャネルMISFETＱｐ、周辺領域３の高耐圧のnチャネルMISFETＱｈのそれぞれにサリサイド構造が採用される。すなわち、不揮発性記憶素子Ｑｍの制御ゲート電極７５上にはシリサイド電極７５Ｓ、n型半導体領域８１上にはシリサイド電極８１Ｓのそれぞれが形成される。同様に、nチャネルMISFETＱｎのゲート電極７４にはシリサイド電極７４Ｓ、n型半導体領域８４上にはシリサイド電極８４Ｓ、pチャネルMISFETＱｐのゲート電極７３上にはシリサイド電極７３Ｓ、p型半導体領域８３上にはシリサイド電極８３Ｓがそれぞれ形成される。高耐圧のnチャネルMISFETＱｈのゲート電極７７上にはシリサイド電極７７Ｓ、n型半導体領域８７上にはシリサイド電極８７Ｓがそれぞれ形成される。これらのシリサイド電極７５Ｓ等には、例えばCoSi２、TiSi２、WSi２等、抵抗値を低減させることができる高融点金属とシリコンとの化合物が実用的に使用できる。また、シリサイド電極に代えて高融点金属電極を使用することができる。
【００８４】
（第６の実施の形態）
本発明の第６の実施の形態は、第５の実施の形態に係る半導体集積回路の集積度を向上させるためのものである。図１４は本発明の第６の実施の形態に係る半導体集積回路の断面図である。
【００８５】
図６に示すように、第６の実施の形態に係る半導体集積回路においては、各素子間の絶縁分離がSTI（Shallow Trench Isolation）構造の素子分離領域４０で行われる。この素子分離領域４０は半導体基板１の深さ方向に素子間の離間距離を稼ぐためのトレンチとこのトレンチ内部に埋設された絶縁体とで構築される。
【００８６】
【発明の効果】
本発明によれば、不揮発性記憶素子で構築される不揮発性記憶回路と、相補型 MISFET で構築される論理回路とを同一半導体基板に搭載した半導体集積回路において、不揮発性記憶素子のトンネル絶縁膜の窒素原子密度を相補型 MISFET のゲート絶縁膜の窒素原子密度より高くし、これにより、不揮発性記憶回路を構築する不揮発性記憶素子の情報保持特性（電荷保持特性）を向上させると同時に、相補型 MISFET の p チャネル MISFET の閾値電圧の安定化と駆動力の向上を可能とする半導体集積回路の製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係る半導体集積回路の断面図である。
【図２】 （Ａ）は本発明の第１の実施の形態に係る不揮発性記憶素子のトンネル絶縁膜の窒素原子密度を示す図、（Ｂ）はMISFETのゲート絶縁膜の窒素原子密度を示す図である。
【図３】 本発明の第１の実施の形態に係るMISFETのゲート絶縁膜の窒素原子密度のピーク値とフラットバンドシフト量、駆動力のそれぞれとの関係を示す図である。
【図４】 （Ａ）乃至（Ｅ）は本発明の第１の実施の形態に係る製造方法を説明するための半導体集積回路の工程断面図である。
【図５】 （Ｆ）乃至（Ｊ）は本発明の第１の実施の形態に係る製造方法を説明するための半導体集積回路の工程断面図である。
【図６】 本発明の第２の実施の形態に係る半導体集積回路の断面図である。
【図７】 （Ａ）乃至（Ｄ）は本発明の第２の実施の形態に係る製造方法を説明するための半導体集積回路の工程断面図である。
【図８】 本発明の第２の実施の形態に係る製造方法を説明するための半導体集積回路の工程断面図である。
【図９】 本発明の第３の実施の形態に係る半導体集積回路の断面図である。
【図１０】 （Ａ）乃至（Ｅ）は本発明の第３の実施の形態に係る製造方法を説明するための半導体集積回路の工程断面図である。
【図１１】 （Ｆ）及び（Ｇ）は本発明の第３の実施の形態に係る製造方法を説明するための半導体集積回路の工程断面図である。
【図１２】 本発明の第４の実施の形態に係る半導体集積回路の断面図である。
【図１３】 本発明の第５の実施の形態に係る半導体集積回路の断面図である。
【図１４】 本発明の第６の実施の形態に係る半導体集積回路の断面図である。
【符号の説明】
１ 半導体基板
２，３１，３２，３３ ウエル領域
４ 素子間分離絶縁膜
５１，８１，８３，８４ 半導体領域
５２，７５ 制御ゲート電極
６１ トンネル絶縁膜
６２，６６ 中間ゲート絶縁膜
６０，６３，６４ ゲート絶縁膜
７１ 電荷蓄積ゲート電極
７３，７４ ゲート電極
９ 層間絶縁膜
１１，１３，１４ 配線
７３Ｓ，７４Ｓ，７５Ｓ，７７Ｓ シリサイド電極
８１Ｓ，８３Ｓ，８４Ｓ，８７Ｓ シリサイド電極
４０ 素子間分離領域

Claims (4)

  1. 半導体基板上の第１領域に設けられたトンネル絶縁膜と、該トンネル絶縁膜を介して電荷が注入される電荷蓄積ゲート電極と、該電荷蓄積ゲート電極への電荷の注入を制御する制御ゲート電極を有する第１絶縁ゲート型電界効果トランジスタを不揮発性記憶素子とし、前記第１領域とは異なる第２領域に設けられた第２絶縁ゲート型電界効果トランジスタを論理回路用素子とする半導体集積回路の製造方法であって、
    前記第１領域及び前記第２領域のそれぞれにバッファシリコン酸化膜を形成する工程と、
    前記第１領域のバッファシリコン酸化膜を選択的に除去し、前記第１領域において前記半導体基板上に前記バッファシリコン酸化膜の膜厚よりも薄い膜厚の第１シリコン酸化膜を形成し、且つ前記第２領域のバッファシリコン酸化膜の膜厚を増大させる工程と、
    窒化処理により、前記第１シリコン酸化膜の全体をオキシナイトライド膜に変化させ、且つ、前記バッファシリコン酸化膜の表面側のみをオキシナイトライド膜に変化させ、窒素原子密度のピーク値が 5% 以上のオキシナイトライド膜からなる第１ゲート絶縁膜を形成する工程と、
    前記第２領域のバッファシリコン酸化膜を選択的に除去し、前記半導体基板の表面を露出し、前記第２領域の前記半導体基板上に第２シリコン酸化膜を形成する工程と、
    前記第２シリコン酸化膜に前記第１ゲート絶縁膜の窒素原子密度に比べて低い密度で窒素原子を導入し、窒素原子密度のピーク値が 5% 未満のオキシナイトライド膜からなる第２ゲート絶縁膜を形成する工程と、
    前記第２ゲート絶縁膜上に p 型不純物が導入されたゲート電極を形成する工程と、
    を含み、前記第１ゲート絶縁膜を前記第１絶縁ゲート型電界効果トランジスタのトンネル絶縁膜とし、前記第２ゲート絶縁膜を前記第２絶縁ゲート型電界効果トランジスタのゲート絶縁膜とし、前記第２絶縁ゲート型電界効果トランジスタを、 p チャネル導電型絶縁ゲート型電界効果トランジスタとすることを特徴とする半導体集積回路の製造方法。
  2. 半導体基板上の第１領域に設けられたトンネル絶縁膜と、該トンネル絶縁膜を介して電荷が注入される電荷蓄積ゲート電極と、該電荷蓄積ゲート電極への電荷の注入を制御する制御ゲート電極を有する第１絶縁ゲート型電界効果トランジスタを不揮発性記憶素子とし、前記第１領域とは異なる第２領域に設けられた第２絶縁ゲート型電界効果トランジスタを論理回路用素子とする半導体集積回路の製造方法であって、
    前記第１領域及び前記第２領域のそれぞれにバッファシリコン酸化膜を形成する工程と、
    前記第１領域のバッファシリコン酸化膜を選択的に除去し、前記第１領域において前記半導体基板上に前記バッファシリコン酸化膜の膜厚よりも薄い膜厚の第１シリコン酸化膜を形成し、且つ前記第２領域のバッファシリコン酸化膜の膜厚を増大させる工程と、
    窒化処理により、前記第１シリコン酸化膜の全体をオキシナイトライド膜に変化させ、且つ、前記バッファシリコン酸化膜の表面側のみをオキシナイトライド膜に変化させ、窒素原子密度のピーク値が 5% 以上のオキシナイトライド膜からなる第１ゲート絶縁膜を形成する工程と、
    前記第１ゲート絶縁膜上及び前記バッファシリコン酸化膜上に電荷蓄積ゲート電極を形成し、更に、前記電荷蓄積ゲート電極上に中間ゲート絶縁膜を形成する工程と、
    前記第２領域のバッファシリコン酸化膜を、前記電荷蓄積ゲート電極及び前記中間ゲート絶縁膜と共に選択的に除去し、前記半導体基板の表面を露出し、前記第２領域の前記半導体基板上に第２シリコン酸化膜を形成する工程と、
    前記第２シリコン酸化膜に前記第１ゲート絶縁膜の窒素原子密度に比べて低い密度で窒素原子を導入し、窒素原子密度のピーク値が 5% 未満のオキシナイトライド膜からなる第２ゲート絶縁膜を形成する工程と、
    前記中間ゲート絶縁膜上にp 型不純物が導入された制御ゲート電極を形成し、前記第２ゲート絶縁膜上に前記制御ゲート電極と同一製造工程で前記 p 型不純物が導入されたゲート電極を形成する工程と、
    を含み、前記第１ゲート絶縁膜を前記第１絶縁ゲート型電界効果トランジスタのトンネル絶縁膜とし、前記第２ゲート絶縁膜を前記第２絶縁ゲート型電界効果トランジスタのゲート絶縁膜とし、前記第２絶縁ゲート型電界効果トランジスタを、 p チャネル導電型絶縁ゲート型電界効果トランジスタとすることを特徴とする半導体集積回路の製造方法。
  3. 前記第１ゲート絶縁膜を形成する工程は、前記第１シリコン酸化膜をNH３雰囲気中でアニールする工程であり、前記第２ゲート絶縁膜を形成する工程は、前記第２シリコン酸化膜をN２O雰囲気中でアニールする工程であることを特徴とする請求項１又は２に記載の半導体集積回路の製造方法。
  4. 前記N２O雰囲気中でのアニールする工程の後、更に再酸化処理を行い、前記第２シリコン酸化膜の表面部分及び膜厚方向の中央部分に窒素原子密度のピークを形成することを特徴とする請求項３に記載の半導体集積回路の製造方法。
JP06736999A 1999-03-12 1999-03-12 半導体集積回路の製造方法 Expired - Fee Related JP4212178B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP06736999A JP4212178B2 (ja) 1999-03-12 1999-03-12 半導体集積回路の製造方法
KR10-2000-0012009A KR100372529B1 (ko) 1999-03-12 2000-03-10 반도체장치 및 그 제조방법
US09/522,592 US6417051B1 (en) 1999-03-12 2000-03-10 Method of manufacturing memory device including insulated gate field effect transistors
TW089104438A TW452855B (en) 1999-03-12 2000-03-10 Manufacturing method of semiconductor device
US10/153,617 US6624468B2 (en) 1999-03-12 2002-05-24 Semiconductor device including insulated gate field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06736999A JP4212178B2 (ja) 1999-03-12 1999-03-12 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JP2000269448A JP2000269448A (ja) 2000-09-29
JP4212178B2 true JP4212178B2 (ja) 2009-01-21

Family

ID=13343043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06736999A Expired - Fee Related JP4212178B2 (ja) 1999-03-12 1999-03-12 半導体集積回路の製造方法

Country Status (4)

Country Link
US (2) US6417051B1 (ja)
JP (1) JP4212178B2 (ja)
KR (1) KR100372529B1 (ja)
TW (1) TW452855B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064157A (ja) * 2000-06-09 2002-02-28 Toshiba Corp 半導体メモリ集積回路及びその製造方法
US6979619B1 (en) * 2000-06-15 2005-12-27 Advanced Micro Devices, Inc. Flash memory device and a method of fabrication thereof
JP3686318B2 (ja) * 2000-08-31 2005-08-24 松下電器産業株式会社 半導体記憶装置の製造方法
US6703670B1 (en) * 2001-04-03 2004-03-09 National Semiconductor Corporation Depletion-mode transistor that eliminates the need to separately set the threshold voltage of the depletion-mode transistor
JP2002368122A (ja) * 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
US20030030123A1 (en) * 2001-08-10 2003-02-13 Masayuki Ichige Semiconductor memory device equipped with memory transistor and peripheral transistor and method of manufacturing the same
JP2003188291A (ja) * 2001-12-20 2003-07-04 Nec Electronics Corp 不揮発性半導体記憶装置の製造方法
US7189606B2 (en) * 2002-06-05 2007-03-13 Micron Technology, Inc. Method of forming fully-depleted (FD) SOI MOSFET access transistor
JP3944013B2 (ja) * 2002-07-09 2007-07-11 株式会社東芝 不揮発性半導体メモリ装置およびその製造方法
US6689676B1 (en) * 2002-07-26 2004-02-10 Motorola, Inc. Method for forming a semiconductor device structure in a semiconductor layer
KR100475087B1 (ko) * 2002-08-19 2005-03-10 삼성전자주식회사 국부적 ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의제조 방법
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
US6908817B2 (en) * 2002-10-09 2005-06-21 Sandisk Corporation Flash memory array with increased coupling between floating and control gates
WO2004084314A1 (ja) * 2003-03-19 2004-09-30 Fujitsu Limited 半導体装置とその製造方法
US6900097B2 (en) * 2003-05-12 2005-05-31 United Microelectronics Corp. Method for forming single-level electrically erasable and programmable read only memory operated in environment with high/low-voltage
JP4171695B2 (ja) 2003-11-06 2008-10-22 株式会社東芝 半導体装置
JP2005197308A (ja) 2003-12-26 2005-07-21 Toshiba Corp 不揮発性半導体記憶装置
KR100540060B1 (ko) * 2003-12-31 2005-12-29 동부아남반도체 주식회사 게이트 절연막의 제조 방법 및 질소농도 측정방법
US7183153B2 (en) * 2004-03-12 2007-02-27 Sandisk Corporation Method of manufacturing self aligned non-volatile memory cells
KR100602322B1 (ko) * 2004-04-20 2006-07-14 에스티마이크로일렉트로닉스 엔.브이. 플래시 메모리 소자의 제조방법 및 이를 통해 제조된플래시 메모리 소자
JP4881552B2 (ja) * 2004-09-09 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US7482223B2 (en) * 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
US7202125B2 (en) * 2004-12-22 2007-04-10 Sandisk Corporation Low-voltage, multiple thin-gate oxide and low-resistance gate electrode
KR100684899B1 (ko) * 2005-05-18 2007-02-20 삼성전자주식회사 비휘발성 기억 장치
US7541240B2 (en) * 2005-10-18 2009-06-02 Sandisk Corporation Integration process flow for flash devices with low gap fill aspect ratio
KR100660901B1 (ko) * 2005-12-22 2006-12-26 삼성전자주식회사 단일 게이트 구조를 갖는 이이피롬, 상기 이이피롬의동작방법 및 상기 이이피롬의 제조방법
JP2007273769A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20080108537A1 (en) * 2006-11-03 2008-05-08 Rees Wayne M Corrosion inhibitor system for mildly acidic to ph neutral halogen bleach-containing cleaning compositions
US7638396B2 (en) * 2007-03-20 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating a semiconductor device
JP2007201494A (ja) * 2007-03-26 2007-08-09 Toshiba Corp 不揮発性半導体記憶装置
JP5623849B2 (ja) * 2010-09-24 2014-11-12 ラピスセミコンダクタ株式会社 半導体集積回路装置の製造方法
US8440526B2 (en) * 2011-09-23 2013-05-14 Winbound Electronics Corp. Method of fabricating memory
JP5847537B2 (ja) * 2011-10-28 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6022377B2 (ja) * 2013-02-28 2016-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109755243B (zh) * 2017-11-02 2021-11-02 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457875A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Semiconductor nonvolatile memory device
JP2664685B2 (ja) * 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
JPH0228380A (ja) * 1988-06-15 1990-01-30 Seiko Instr Inc 半導体不揮発性メモリの製造方法
JP2635809B2 (ja) * 1990-09-12 1997-07-30 株式会社東芝 半導体装置及びその製造方法
US5254489A (en) * 1990-10-18 1993-10-19 Nec Corporation Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
JPH06224442A (ja) 1993-01-24 1994-08-12 Sony Corp 不揮発性メモリを内蔵するｍｏｓ型集積回路とその製造方法
JPH07283322A (ja) * 1994-04-12 1995-10-27 Toshiba Corp 複合型半導体素子及びその製造方法
JPH07283323A (ja) 1994-04-15 1995-10-27 Citizen Watch Co Ltd 半導体装置の製造方法
JPH08111511A (ja) * 1994-10-06 1996-04-30 Sony Corp 半導体装置の製造方法
JPH104145A (ja) * 1996-06-18 1998-01-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
US6667511B1 (en) * 1997-12-18 2003-12-23 Advanced Micro Devices, Inc. NAND type core cell structure for a high density flash memory device having a unique select gate transistor configuration
US6133093A (en) * 1998-01-30 2000-10-17 Motorola, Inc. Method for forming an integrated circuit
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures

Also Published As

Publication number Publication date
TW452855B (en) 2001-09-01
US6624468B2 (en) 2003-09-23
JP2000269448A (ja) 2000-09-29
KR100372529B1 (ko) 2003-02-17
KR20000076813A (ko) 2000-12-26
US6417051B1 (en) 2002-07-09
US20020137287A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
JP4212178B2 (ja) 半導体集積回路の製造方法
US10263005B2 (en) Method of manufacturing a semiconductor device
JP5142494B2 (ja) 半導体装置の製造方法
US9159843B2 (en) Semiconductor device and method of manufacturing the same
US6297094B1 (en) Semiconductor device with salicide structure and fabrication method thereof
US7777227B2 (en) Non-volatile semiconductor storage device and manufacturing method thereof
US9947679B2 (en) Method of manufacturing semiconductor device with separately formed insulating films in main circuit and memory regions
US9570610B2 (en) Method of manufacturing semiconductor device
CN105489557A (zh) 制造半导体器件的方法
JP5022614B2 (ja) 半導体装置の製造方法
JP6311033B2 (ja) 半導体装置の製造方法および半導体装置
JP2003086718A (ja) 半導体装置の製造方法
US6337240B1 (en) Method for fabricating an embedded dynamic random access memory
US20020053710A1 (en) Semiconductor device having a high breakdown voltage
JP6640632B2 (ja) 半導体装置の製造方法
JP2005537671A (ja) フラッシュメモリーセル、および、個別の側壁を酸化する方法
JP3425882B2 (ja) 半導体装置の製造方法
US20160064226A1 (en) Method of manufacturing semiconductor device
US10483273B2 (en) Method of manufacturing semiconductor device
US10411121B2 (en) Method of manufacturing semiconductor device
JP4584645B2 (ja) 半導体装置の製造方法
JP4057485B2 (ja) 半導体装置の製造方法
JP3028635B2 (ja) メモリトランジスタ
JP2000188394A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees