WO2010150332A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2010150332A1
WO2010150332A1 PCT/JP2009/007059 JP2009007059W WO2010150332A1 WO 2010150332 A1 WO2010150332 A1 WO 2010150332A1 JP 2009007059 W JP2009007059 W JP 2009007059W WO 2010150332 A1 WO2010150332 A1 WO 2010150332A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
gate insulating
semiconductor device
silicon oxide
insulating film
Prior art date
Application number
PCT/JP2009/007059
Other languages
English (en)
French (fr)
Inventor
内山敬太
米田健司
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010150332A1 publication Critical patent/WO2010150332A1/ja
Priority to US13/293,603 priority Critical patent/US20120056266A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON

Definitions

  • the technology disclosed in the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device having a structure corresponding to a plurality of types of power supplies.
  • a high performance transistor (hereinafter referred to as an HP transistor) that emphasizes high speed is used in a core portion, that is, a portion where a circuit that performs high-speed logic operation processing is provided.
  • the film thickness and threshold voltage are set to be smaller than the film thickness and threshold voltage of the gate insulating film of the other part of the transistor.
  • This HP transistor gives priority to securing the on-current that determines the high speed of the transistor by suppressing the gate leakage current that increases as the gate insulating film thickness decreases and the off-current that increases as the threshold voltage decreases.
  • a transistor (hereinafter referred to as an I / O transistor) that places importance on gate breakdown voltage is used in the I / O portion, that is, a portion where a circuit for inputting / outputting data to / from another semiconductor device is provided.
  • the thickness of the gate insulating film is set larger than the thickness of the gate insulating film of the other part of the transistor, and the threshold voltage is higher than the threshold voltage of the HP transistor of the core part. Is also set high.
  • a low power transistor is used in the low power section, that is, a portion where a circuit that needs to reduce the leakage current as much as possible to suppress power consumption during standby, for example, is provided.
  • the thickness of the gate insulating film is set to a value between the thickness of the gate insulating film in the core portion and the thickness of the gate insulating film in the I / O portion. This suppresses the gate leakage current.
  • a silicon oxynitride film obtained by introducing nitrogen into a silicon oxide film by plasma nitriding is used as a gate insulating film.
  • the method of creating a plurality of gate insulating films made of the silicon oxynitride film on the same substrate is by repeatedly removing the silicon oxide film to form a silicon oxide film having a plurality of thicknesses, and then performing a plasma nitriding process. Is going.
  • an element isolation region 102 is formed on a silicon substrate 101, and the regions on the silicon substrate 101 are partitioned, thereby forming an I / O transistor formation region 100A and an LP transistor formation region 100B. And HP transistor formation region 100C.
  • the surface of the silicon substrate 101 is oxidized by performing a thermal oxidation process on the silicon substrate 101.
  • a silicon oxide film 103 having a thickness of 5 to 8 nm is formed in the I / O transistor formation region 100A, the LP transistor formation region 100B, and the HP transistor formation region 100C.
  • a resist pattern having an opening exposing the surface of the silicon substrate 101 in the LP transistor formation region 100B on the silicon oxide film 103 by using a photolithography method and an etching method. 104 is formed. Subsequently, the silicon oxide film 103 in the LP transistor formation region 100B is removed by etching using the resist pattern 104 as a mask.
  • a silicon oxide film 105 having a thickness of 2 to 5 nm is formed on the surface of the silicon substrate 101 in the LP transistor formation region 100B.
  • a resist pattern 106 having an opening exposing the surface of the silicon substrate in the HP transistor formation region 100C is formed.
  • the silicon oxide film 103 in the HP transistor formation region 100C is removed by etching using the resist pattern 104 as a mask.
  • silicon oxide films 103, 105, and 107 are nitrided from the surface side, and the silicon oxynitride film 108 is formed in the I / O transistor formation region 100A, the silicon oxynitride film 109 is formed in the LP transistor formation region 100B, and the HP transistor formation region 100C is formed.
  • a silicon oxynitride film 110 is formed.
  • gate polysilicon growth is performed on the silicon oxynitride films 108, 109, and 110 to form a gate polysilicon electrode 112.
  • FIG. 6D gate polysilicon growth is performed on the silicon oxynitride films 108, 109, and 110 to form a gate polysilicon electrode 112.
  • a semiconductor device having a gate insulating film having two or more types of film thickness on the same substrate is manufactured.
  • the thickness of the gate insulating film in the HP transistor in the core is the thinnest compared to the gate insulating film in the I / O transistor and the LP transistor. For this reason, when a large amount of nitrogen is introduced into the silicon oxide film during the plasma nitridation process, a large amount of nitrogen reaches the interface between the silicon oxide film and the silicon substrate in the HP transistor formation region. A film is formed, and the physical film thickness of the gate insulating film increases. Thus, if the increase in the physical thickness of the gate insulating film becomes significant, even if the dielectric constant of the insulating film is increased, the equivalent oxide thickness is increased as a result.
  • the oxide film equivalent film thickness is a film thickness when converted to an oxide film in consideration of an increase in dielectric constant due to introduction of nitrogen, and is a so-called electric film thickness.
  • FIG. 7 is a diagram showing the relationship between the plasma nitriding time (horizontal axis) and the oxide equivalent film (vertical axis) of the gate insulating film.
  • the gate insulating films of the I / O transistor and the LP transistor that place importance on the gate breakdown voltage or the gate leakage current increase the dielectric constant by introducing as much nitrogen as possible, while increasing the physical film thickness, It is preferable to reduce the equivalent oxide thickness.
  • the HP transistor in the core portion has been required to have an extremely thin gate insulating film of about 1 nm with the demand for higher speed.
  • the film thickness of the initial silicon oxide film before the plasma nitriding process is around 1 nm, a large amount is introduced into the interface between the silicon oxide film and the silicon substrate even if a small amount of nitrogen is introduced by the plasma nitriding process. As a result of the arrival of nitrogen, transistor performance is degraded.
  • the gate insulating film of the HP transistor having the smallest film thickness has a problem that a large amount of nitrogen reaches the interface between the silicon oxide film and the substrate, and the performance of the HP transistor is deteriorated.
  • Patent Document 1 in the formation of the gate insulating film of the HP transistor having the smallest film thickness, nitrogen monoxide is used as the initial insulating film before performing the plasma nitriding treatment instead of the silicon oxide film.
  • a silicon oxynitride film formed by thermal oxynitridation is used. In this way, a technique has been proposed in which nitrogen in the silicon oxynitride film blocks nitrogen reaching the interface with the substrate during the plasma nitriding process.
  • an object of the present invention is to provide a semiconductor device having a plurality of gate insulating films on the same substrate and a manufacturing method thereof, for example, ensuring high speed of an HP transistor in a core portion, and, for example, an I / O transistor and an LP transistor. This is to simultaneously improve the gate breakdown voltage and reduce the gate leakage current.
  • Another object of the present invention is to provide a technique capable of reducing the thickness of the gate insulating film of an HP transistor to 1 nm or less in a semiconductor device having a plurality of gate insulating films on the same substrate and a manufacturing method thereof.
  • the present invention provides the following exemplary semiconductor device and manufacturing method thereof.
  • the semiconductor device includes a plurality of gate insulating films formed on a semiconductor substrate.
  • the thinnest gate insulating film among the plurality of gate insulating films has a dielectric constant higher than that of the silicon oxide film and the silicon oxide film.
  • a first laminated film in which a high insulating film is formed in order from the bottom, and the remaining gate insulating film among the plurality of gate insulating films includes an insulating film having a dielectric constant higher than that of the silicon oxynitride film and the silicon oxide film Is formed of a second laminated film formed in order from the bottom, and a metal gate electrode is formed on the first laminated film and the second laminated film.
  • the semiconductor device preferably further includes a cap film formed between the first and second stacked films and the metal gate electrode.
  • the semiconductor device preferably further includes a polysilicon electrode formed on the metal gate electrode.
  • the insulating film having a dielectric constant higher than that of the silicon oxide film is an aluminum, lanthanum, hafnium, or zirconium-based metal oxide film, or an aluminum, lanthanum, hafnium, or zirconium-based metal silicate film. It is preferable.
  • the semiconductor substrate is partitioned into a first semiconductor region in which a high performance transistor is used, a second semiconductor region in which an I / O transistor is used, and a third semiconductor region in which a low power transistor is used.
  • the plurality of gate insulating films are three gate insulating films corresponding to the first to third semiconductor regions, and the film thickness of the gate insulating film corresponding to the first semiconductor region among the three gate insulating films. Is thinner than the thickness of the gate insulating film corresponding to the second semiconductor region and the thickness of the gate insulating film corresponding to the third semiconductor region, and the thickness of the gate insulating film corresponding to the second semiconductor region is third.
  • the gate insulating film corresponding to the semiconductor region is preferably the same or larger than the film thickness.
  • a method for manufacturing a semiconductor device includes a step (a) of forming a plurality of silicon oxide films on a semiconductor substrate, and a step (b) of forming a plurality of silicon oxynitride films by introducing nitrogen into the plurality of silicon oxide films.
  • the method for manufacturing a semiconductor device further includes a step (g) of forming a polysilicon electrode on the metal gate electrode.
  • introduction of nitrogen in the step (b) is preferably performed by plasma nitridation or thermal nitridation using a gas composed of nitrogen monoxide, nitrogen dioxide, or ammonia.
  • the formation of the insulating film having a dielectric constant higher than that of the silicon oxide film is preferably performed by an ALD method, a CVD method, or a PVD method.
  • a semiconductor device having a plurality of gate insulating films on the same substrate for example, ensuring high speed of the HP transistor in the core portion, and, for example, I / O transistor and LP It is possible to improve both the gate breakdown voltage of the transistor and reduce the gate leakage current.
  • an ultra-thin gate insulating film of 0.5 to 2 nm can be realized by using only a silicon oxide film without plasma nitriding, so that the demand for higher speed of the HP transistor in the core is met. It is possible to cope with a gate insulating film of 1 nm or less.
  • 1A to 1D are process cross-sectional views illustrating a method for manufacturing a semiconductor device according to a first exemplary embodiment of the present invention in the order of processes.
  • 2A to 2D are process cross-sectional views illustrating a method for manufacturing a semiconductor device according to the first exemplary embodiment of the present invention in the order of processes.
  • 3A to 3E are process cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second exemplary embodiment of the present invention in the order of processes.
  • 4A to 4D are process cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second exemplary embodiment of the present invention in the order of processes.
  • 5A to 5D are process sectional views showing a conventional method of manufacturing a semiconductor device in the order of processes.
  • 6A to 6D are process sectional views showing a conventional method of manufacturing a semiconductor device in the order of processes.
  • FIG. 7 is a graph showing the relationship between the plasma nitriding time and the equivalent oxide thickness of the gate
  • a high performance transistor that emphasizes high speed is used in a core portion, that is, a portion where a circuit that performs high-speed logic operation processing is provided on a semiconductor substrate.
  • Transistor (I / O) with an emphasis on gate withstand voltage in a transistor formation region (first semiconductor region), an I / O portion, that is, a portion where a circuit for inputting / outputting data to / from another semiconductor device is provided I / O transistor formation region (second semiconductor region) in which the transistor is used, and a low power portion, that is, a circuit that needs to reduce leakage current as much as possible in order to suppress, for example, power consumption during standby
  • An LP transistor formation region (third semiconductor region) in which a low power transistor (LP transistor) is used is provided in a portion provided with It will be described as an example the case of.
  • the present invention is not limited to this example, and a gate insulating film having a plurality of types of film thickness is provided for each of the HP transistor formation region, the I / O transistor formation region, and the LP transistor formation region.
  • the present invention can be applied to the structure provided.
  • an element isolation region 12 is formed on a silicon substrate 11 and a region on the silicon substrate 11 is partitioned, thereby forming an I / O transistor formation region 1A and an LP transistor formation region 1B. And HP transistor formation region 1C.
  • the silicon substrate 11 at a rapid lifting thermal processing apparatus using the lamp heating, 1050 °C, 1333Pa, H 2 ( hydrogen) 1L / min, O 2 ( (Oxygen)
  • the surface of the silicon substrate 11 is oxidized by performing a thermal oxidation process under the condition of 19 L / min.
  • a silicon oxide film 13 having a thickness of 5 to 8 nm is formed in the I / O transistor formation region 1A, the LP transistor formation region 1B, and the HP transistor formation region 1C.
  • a resist pattern having an opening exposing the surface of the silicon substrate 11 in the LP transistor formation region 1B on the silicon oxide film 13 by using a photolithography method and an etching method. 14 is formed. Subsequently, the silicon oxide film 13 in the LP transistor formation region 1B is removed by etching using the resist pattern 14 as a mask.
  • Plasma nitridation 18 is performed.
  • the silicon oxide films 13 and 15 are nitrided from the surface side, the silicon oxynitride film 16 is formed in the I / O transistor formation region 1A and the HP transistor formation region 1C, and the LP transistor formation region 1B is formed.
  • a silicon oxynitride film 17 is formed. Note that instead of the plasma nitriding treatment, thermal nitridation using a gas made of nitrogen monoxide, nitrogen dioxide, or ammonia may be performed.
  • a resist pattern 19 having an opening exposing the surface of the silicon substrate 11 in the HP transistor formation region 1C is formed.
  • the silicon oxynitride film 16 in the HP transistor formation region 1C is removed by etching using the resist pattern 19 as a mask.
  • gate polysilicon growth is performed on the silicon oxynitride films 16 and 17 and the silicon oxide film 20 to form a gate polysilicon electrode 21.
  • the gate insulating film having the smallest film thickness is made of a silicon oxide film, and the other gate insulating film is made of a silicon oxynitride film.
  • a semiconductor device having a structure having an insulating film on the same semiconductor substrate is realized.
  • a silicon oxide film that has not been subjected to plasma nitriding is used as the gate insulating film of the HP transistor having the smallest film thickness in the core portion (HP transistor forming region). For this reason, in the core part, an increase in oxide film equivalent film thickness and generation of defects can be prevented by nitrogen reaching the interface between the silicon oxide film and the semiconductor substrate, so that the performance of the HP transistor does not deteriorate.
  • the gate insulating film of the HP transistor in the core portion is formed after plasma nitriding processing of the gate insulating film in the I / O portion (I / O transistor forming region) and the low power portion (LP transistor forming region), A large amount of nitrogen can be introduced by plasma nitridation processing without affecting the gate insulating film of the thinnest HP transistor for the gate insulating films of the thick I / O portion and the low power portion. .
  • the gate insulating films of the I / O portion and the low power portion can reduce the equivalent oxide thickness while increasing the dielectric constant and increasing the physical thickness, thereby improving the gate breakdown voltage and increasing the gate leakage. Reduction of current can be realized.
  • an ultra-thin gate insulating film of 0.5 to 2 nm can be realized with only a silicon oxide film without plasma nitriding, so that 1 nm meets the demand for higher speed of the HP transistor in the core.
  • the following gate insulating films can be handled.
  • an element isolation region 52 is formed in a silicon substrate 51, and the regions on the silicon substrate 51 are partitioned, thereby forming an I / O transistor formation region 5A and an LP transistor formation region 5B. And HP transistor formation region 5C.
  • the silicon substrate 51 is subjected to a rapid heating / cooling heat treatment apparatus using lamp heating at 1050 ° C., 1333 Pa, H 2 (hydrogen) 1 L / min, O 2 ( (Oxygen)
  • the surface of the silicon substrate 51 is oxidized by performing a thermal oxidation process under the condition of 19 L / min.
  • a silicon oxide film 53 having a film thickness of 5 to 8 nm is formed in the I / O transistor formation region 5A, the LP transistor formation region 5B, and the HP transistor formation region 5C.
  • a resist pattern having an opening exposing the surface of the silicon substrate 51 in the LP transistor formation region 5B on the silicon oxide film 53 by using a photolithography method and an etching method. 54 is formed. Subsequently, the silicon oxide film 53 in the LP transistor formation region 5B is removed by etching using the resist pattern 54 as a mask.
  • the silicon oxide films 53 and 55 are subjected to pulsed plasma using RF 2000 W, 2.67 Pa, N 2 (nitrogen) 5 L / min, 180 sec.
  • Plasma nitriding 58 is performed.
  • the silicon oxide films 53 and 55 are nitrided from the surface side, the silicon oxynitride film 56 is formed in the I / O transistor formation region 5A and the HP transistor formation region 5C, and the LP transistor formation region 5B.
  • the silicon oxynitride film 57 is formed. Note that instead of the plasma nitriding treatment, thermal nitridation using a gas made of nitrogen monoxide, nitrogen dioxide, or ammonia may be performed.
  • a resist pattern 59 having an opening exposing the surface of the silicon substrate 51 in the HP transistor formation region 5C is formed.
  • the silicon oxynitride film 56 in the HP transistor formation region 5C is removed by etching using the resist pattern 59 as a mask.
  • an insulating film having a dielectric constant higher than that of the silicon oxide film is formed on the silicon oxynitride films 56 and 57 and the silicon oxide film 60 by an ALD (Atomic Layer Deposition) method.
  • An HfO 2 film 61 having a thickness of 1 to 3 nm is formed.
  • an aluminum, lanthanum, hafnium, or zirconium-based metal oxide film, or an aluminum, lanthanum, hafnium, or zirconium-based metal silicate film is used as the insulating film having a higher dielectric constant than the silicon oxide film.
  • an aluminum, lanthanum, hafnium, or zirconium-based metal oxide film, or an aluminum, lanthanum, hafnium, or zirconium-based metal silicate film is used as the insulating film having a higher dielectric constant than the silicon oxide film.
  • an aluminum, lanthanum, hafnium, or zirconium-based metal oxide film is used as the insul
  • an Al 2 O 3 film 62 having a film thickness of 0.1 to 1 nm is formed by a PVD method as a cap film for reducing the threshold value.
  • a film made of ZrO 2 , Hf silicate, or Zr silicate can be used as the insulating film having a dielectric constant higher than that of the silicon oxide film.
  • a film made of La 2 O 3 can be used as the cap film.
  • the metal oxide film or metal silicate film having a higher dielectric constant than the silicon oxide film is used as the gate insulating film.
  • the insulating film having a high dielectric constant such as the HfO 2 film 62 is physically used. This is because even if the film thickness is increased, the equivalent oxide film thickness hardly increases, so that the gate leakage current can be suppressed while maintaining the high speed of the transistor.
  • the gate insulating film is composed only of a metal oxide film such as the HfO 2 film 62, many defects are generated at the silicon substrate interface and the performance of the transistor deteriorates. Therefore, the silicon oxide film or the silicon oxynitride film It is desirable to be used in a laminated structure. Therefore, in this embodiment, as an example, a stacked structure of the HfO 2 film 62 and the silicon oxide film 60 (first stacked film), and a stacked structure of the HfO 2 film 62 and the silicon oxynitride film 56 (second stacked film). Is adopted. The cap film is introduced for the purpose of obtaining a low threshold value. Further, the I / O transistor formation region 1A and the LP transistor formation region 1B may have a structure in which the HfO 2 film 62 is omitted.
  • a TiN film 63 having a thickness of 5 to 15 nm is formed as a metal gate electrode on the Al 2 O 3 film 63 by the PVD method, and then on the TiN film 63.
  • a gate polysilicon electrode 64 is formed by growing gate polysilicon.
  • a metal oxide film such as the HfO 2 film 62 is used as a gate insulating film
  • the gate polysilicon electrode 64 is used as an electrode in direct contact with the gate insulating film
  • the threshold value is reduced by Fermi level pinning. Fixed and cannot be lowered.
  • a metal gate electrode made of a TiN film 63 or the like is used as an electrode in direct contact with the gate insulating film in this case.
  • the gate insulating film having the smallest film thickness is made of a silicon oxide film, and the other gate insulating film is made of a silicon oxynitride film.
  • a semiconductor device having a structure having an insulating film on the same semiconductor substrate is realized.
  • the gate insulating film of the thinnest HP transistor in the core portion is a silicon oxide film not subjected to plasma nitriding treatment and an insulating film having a higher dielectric constant than the silicon oxide film.
  • a laminated film is used. For this reason, in the core part, an increase in oxide film equivalent film thickness and generation of defects can be prevented by nitrogen reaching the interface between the silicon oxide film and the semiconductor substrate, so that the performance of the HP transistor does not deteriorate.
  • the HP transistor of the core portion Since the silicon oxide film constituting the gate insulating film is formed, the gate insulating films of the thick I / O portion and the low power portion affect the gate insulating film of the thinnest HP transistor.
  • a large amount of nitrogen can be introduced by plasma nitriding.
  • the gate insulating films of the I / O portion and the low power portion can reduce the equivalent oxide thickness while increasing the dielectric constant and increasing the physical thickness, thereby improving the gate breakdown voltage and increasing the gate leakage.
  • the cap film such as the Al 2 O 3 film 62 modulates the threshold value by diffusing the metal oxide film or the metal silicate film and creating a dipole at the interface with the silicon oxide film.
  • a silicon oxynitride film instead of a silicon oxide film below the metal oxide film or metal silicate film, nitrogen is inhibited and the threshold value cannot be moved greatly. Therefore, in the core HP transistor that requires a low threshold, it is desirable to have a laminated structure of a silicon oxide film and a metal oxide film or a metal silicate film.
  • the thickness of the gate insulating film in the I / O transistor formation regions 1A and 5A is larger than the thickness of the gate insulating film in the LP transistor formation regions 1B and 5B.
  • the thickness of the gate insulating film in the I / O transistor forming regions 1A and 5A may be the same as the thickness of the gate insulating film in the LP transistor forming regions 1B and 5B within a range that can be secured. In that case, instead of the step of removing the silicon oxide film in the LP transistor formation regions 1B and 5B as in the above embodiment, the step of removing the silicon oxide film in the I / O transistor formation regions 1A and 5A may be used. Good.
  • the present invention is useful for a semiconductor device having a gate insulating film having two or more types of film thickness on the same semiconductor substrate, and a method for manufacturing the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　半導体装置は、半導体基板上に形成された複数のゲート絶縁膜を備えており、複数のゲート絶縁膜のうち、ＨＰトランジスタ形成領域における膜厚が最も薄いゲート絶縁膜は、シリコン酸化膜よりなり、Ｉ／Ｏトランジスタ形成領域及びトランジスタ形成領域における残りのゲート絶縁膜は、シリコン酸窒化膜よりなる。

Description

半導体装置及びその製造方法
　本発明に開示の技術は、半導体装置及びその製造方法に関し、特に、複数種類の電源に対応した構造を有する半導体装置に関する。
　半導体装置においては、コア部、つまり、高速の論理演算処理を行う回路が設けられている部分には、高速性を重視したハイパフォーマンストランジスタ（以下、ＨＰトランジスタという）が使用され、そのゲート絶縁膜の膜厚及びしきい値電圧は、他の部分のトランジスタのゲート絶縁膜の膜厚及びしきい値電圧よりも小さく設定されている。このＨＰトランジスタは、ゲート絶縁膜の膜厚が薄くなるほど増加するゲートリーク電流、及びしきい値電圧が小さくなるほど増加するオフ電流を抑えることにより、トランジスタの高速性を決定するオン電流の確保を優先させた構造を有する。
　また、Ｉ／Ｏ部、つまり、他の半導体装置との間でデータの入出力を行う回路が設けられている部分には、ゲート耐圧を重視したトランジスタ（以下、Ｉ／Ｏトランジスタという）が使用され、そのゲート絶縁膜の膜厚は、他の部分のトランジスタのゲート絶縁膜の膜厚よりも厚く設定されていると共に、そのしきい値電圧は、コア部のＨＰトランジスタのしきい値電圧よりも高く設定されている。
　さらに、ローパワー部、つまり、例えばスタンバイ時の消費電力を抑えるためにリーク電流を可及的に低減する必要がある回路が設けられている部分には、ローパワートランジスタ（ＬＰトランジスタ）が使用され、そのゲート絶縁膜の膜厚は、コア部のゲート絶縁膜の膜厚とＩ／Ｏ部のゲート絶縁膜の膜厚との間の値に設定されている。これにより、ゲートリーク電流を抑えている。
　以上のように要求される性能に応じて、同一基板上に数種類のトランジスタが作り分けられているが、それに伴い、同一基板上に膜厚の異なる複数のゲート絶縁膜の作り分けが必要となっている。
　一般的に、ゲート絶縁膜として、シリコン酸化膜をプラズマ窒化により窒素を導入したシリコン酸窒化膜が用いられている。同一基板上にそのシリコン酸窒化膜からなる複数のゲート絶縁膜を作り分ける方法は、シリコン酸化膜の除去を繰り返して、複数の厚さを持ったシリコン酸化膜を形成した後、プラズマ窒化処理を行っている。
　具体的に、以下に、２種類以上の膜厚を有するシリコン酸窒化膜からなるゲート絶縁膜を同一半導体基板上に備えた従来の半導体装置及びその製造方法について、図面を参照しながら説明する。
　まず、図５（ａ）に示すように、シリコン基板１０１に素子分離領域１０２を形成して、シリコン基板１０１上の領域を区画することにより、Ｉ／Ｏトランジスタ形成領域１００Ａ、ＬＰトランジスタ形成領域１００Ｂ、及びＨＰトランジスタ形成領域１００Ｃを形成する。
　次に、図５（ｂ）に示すように、シリコン基板１０１に対して熱酸化処理を行うことにより、シリコン基板１０１の表面を酸化する。これにより、Ｉ／Ｏトランジスタ形成領域１００Ａ、ＬＰトランジスタ形成領域１００Ｂ、及びＨＰトランジスタ形成領域１００Ｃに、膜厚が５～８ｎｍのシリコン酸化膜１０３を形成する。
　次に、図５（ｃ）に示すように、フォトリソグラフィー法及びエッチング法を用いて、シリコン酸化膜１０３上に、ＬＰトランジスタ形成領域１００Ｂにおいてシリコン基板１０１の表面を露出する開口部を有するレジストパターン１０４を形成する。続いて、レジストパターン１０４をマスクに用いたエッチングにより、ＬＰトランジスタ形成領域１００Ｂにおけるシリコン酸化膜１０３を除去する。
　次に、図５（ｄ）に示すように、レジストパターン１０４を除去した後に、熱酸化処理を行う。これにより、ＬＰトランジスタ形成領域１００Ｂにおけるシリコン基板１０１の表面に、膜厚が２～５ｎｍのシリコン酸化膜１０５を形成する。
　次に、図６（ａ）に示すように、ＨＰトランジスタ形成領域１００Ｃにおけるシリコン基板の表面を露出する開口部を有するレジストパターン１０６を形成する。続いて、レジストパターン１０４をマスクに用いたエッチングにより、ＨＰトランジスタ形成領域１００Ｃにおけるシリコン酸化膜１０３を除去する。
　次に、図６（ｂ）に示すように、レジストパターン１０６を除去した後に、熱酸化処理を行う。これにより、ＨＰトランジスタ形成領域１００Ｃにおけるシリコン基板１０１の表面に、膜厚１～２ｎｍのシリコン酸化膜１０７を形成する。
　次に、図６（ｃ）に示すように、シリコン酸化膜１０３、１０５、１０７に対してプラズマ窒化処理を行う。これにより、シリコン酸化膜１０３、１０５、１０７は表面側から窒化され、Ｉ／Ｏトランジスタ形成領域１００Ａにシリコン酸窒化膜１０８、ＬＰトランジスタ形成領域１００Ｂにシリコン酸窒化膜１０９、ＨＰトランジスタ形成領域１００Ｃにシリコン酸窒化膜１１０が形成される。
　次に、図６（ｄ）に示すように、シリコン酸窒化膜１０８、１０９、１１０上においてゲートポリシリコン成長を行い、ゲートポリシリコン電極１１２を形成する。
　以上により、２種類以上の膜厚を有するゲート絶縁膜を同一基板上に有する半導体装置が製造される。
特開２００２－３６８１２２号公報
　ところで、コア部のＨＰトランジスタにおけるゲート絶縁膜の膜厚は、Ｉ／Ｏトランジスタ及びＬＰトランジスタにおけるゲート絶縁膜と比較して一番薄い。このため、プラズマ窒化処理の際、シリコン酸化膜に多量の窒素を導入すると、ＨＰトランジスタ形成領域において、シリコン酸化膜とシリコン基板との界面に多量の窒素が到達することにより、当該界面においてシリコン窒化膜が形成され、ゲート絶縁膜の物理膜厚が増加する。このように、ゲート絶縁膜の物理膜厚の増加が著しくなると、たとえ絶縁膜の誘電率を増加させたとしても、酸化膜換算膜厚が結果的に増加してしまう。また、シリコン酸化膜とシリコン基板との界面には欠陥が多く発生し、キャリア移動度が低下する。その結果、トランジスタの性能が低下する。なお、ここで、酸化膜換算膜厚とは、窒素導入による誘電率の増加を考慮して、酸化膜に換算した場合の膜厚であり、いわゆる電気膜厚のことである。
　図７は、プラズマ窒化時間（横軸）とゲート絶縁膜の酸化膜換算膜（縦軸）との関係図である。
　図７に示すように、プラズマ窒化処理時間を長くなると、酸化膜と基板との界面に窒素が到達し、領域２ａでは物理膜厚が増加して酸化膜換算膜厚が厚くなる結果、トランジスタの性能が低下する。このため、プラズマ窒化処理時間は、長く設定するのは好ましくなく、ある程度短く設定する必要がある。
　一方で、ゲート耐圧又はゲートリーク電流を重視しているＩ／Ｏトランジスタ及びＬＰトランジスタのゲート絶縁膜は、なるべく多量の窒素を導入して誘電率を増加させて、物理膜厚を厚くしながら、酸化膜換算膜厚を減少させることが好ましい。
　近年、コア部のＨＰトランジスタでは、更なる高速性の要望に伴い、１ｎｍ前後の極薄のゲート絶縁膜が要求されている。この場合、プラズマ窒化処理を行う前における初期シリコン酸化膜の膜厚が１ｎｍ前後であるため、プラズマ窒化処理による少量の窒素の導入であっても、シリコン酸化膜とシリコン基板との界面に多量の窒素が到達する結果、トランジスタ性能が低下してしまう。
　つまり、膜厚が大きいＩ／Ｏトランジスタ及びＬＰトランジスタでは、ゲート絶縁膜のゲート耐圧の向上及びゲートリーク電流の低減のために、多量の窒素を導入したい。しかしながら、そうすると、膜厚が最も小さいＨＰトランジスタのゲート絶縁膜では、シリコン酸化膜と基板との界面に多量の窒素が到達してしまい、ＨＰトランジスタの性能が低下してしまうという問題がある。
　これに対し、特許文献１によると、膜厚が最も小さいＨＰトランジスタのゲート絶縁膜の形成において、プラズマ窒化処理を行う前における初期の絶縁膜として、シリコン酸化膜でなく、一酸化窒素を用いた熱酸窒化によって形成したシリコン酸窒化膜を用いている。このようにすることで、プラズマ窒化処理の際の窒素が基板との界面に到達することをシリコン酸窒化膜中の窒素によってブロックするという技術が提案されている。
　前記に鑑み、本発明の目的は、同一基板上に複数のゲート絶縁膜を有する半導体装置及びその製造方法において、例えばコア部におけるＨＰトランジスタの高速性の確保と、例えばＩ／Ｏトランジスタ及びＬＰトランジスタのゲート耐圧の向上やゲートリーク電流の低減とを両立することである。また、同一基板上に複数のゲート絶縁膜を有する半導体装置及びその製造方法において、ＨＰトランジスタのゲート絶縁膜の膜厚を１ｎｍ以下とすることが可能な技術を提供することである。
　上記の目的を達成するために、本発明は、以下の一例示的半導体装置及びその製造方法を提供する。
　半導体装置は、半導体基板上に形成された複数のゲート絶縁膜を備えており、複数のゲート絶縁膜のうち膜厚が最も薄いゲート絶縁膜は、シリコン酸化膜とシリコン酸化膜よりも誘電率が高い絶縁膜とが下から順に形成されてなる第１積層膜よりなり、複数のゲート絶縁膜のうち残りのゲート絶縁膜は、シリコン酸窒化膜とシリコン酸化膜よりも誘電率が高い絶縁膜とが下から順に形成されてなる第２積層膜よりなり、第１積層膜及び第２積層膜の上に金属ゲート電極が形成されている。
　上記半導体装置において、第１積層膜及び第２積層膜と金属ゲート電極との間に形成されたキャップ膜をさらに備えていることが好ましい。
　上記半導体装置において、金属ゲート電極の上に形成されたポリシリコン電極をさらに備えていることが好ましい。
　上記半導体装置において、シリコン酸化膜よりも誘電率の高い絶縁膜は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属酸化膜、又は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属のシリケート膜であることが好ましい。
　上記半導体装置において、半導体基板は、ハイパフォーマンストランジスタが使用される第１半導体領域と、Ｉ／Ｏトランジスタが使用される第２半導体領域と、ローパワートランジスタが使用される第３の半導体領域とに区画されており、複数のゲート絶縁膜は、第１～第３半導体領域に対応する３つのゲート絶縁膜であり、３つのゲート絶縁膜のうち、第１半導体領域に対応するゲート絶縁膜の膜厚は、第２半導体領域に対応するゲート絶縁膜の膜厚と第３半導体領域に対応するゲート絶縁膜の膜厚よりも薄く、第２半導体領域に対応するゲート絶縁膜の膜厚は、第３半導体領域に対応するゲート絶縁膜の膜厚に対して同じ又は大きいことが好ましい。
　半導体装置の製造方法は、半導体基板上に複数のシリコン酸化膜を形成する工程（ａ）と、複数のシリコン酸化膜に窒素を導入して複数のシリコン酸窒化膜を形成する工程（ｂ）と、複数のシリコン酸窒化膜のうち、膜厚が最も薄いシリコン酸窒化膜を除去する工程（ｃ）と、工程（ｃ）において膜厚が最も薄いシリコン酸窒化膜が除去された部分に、シリコン酸化膜を形成する工程（ｄ）と、工程（ｄ）の後に、複数のシリコン酸窒化膜のうち膜厚が最も薄いシリコン酸窒化膜が除去されて残存するシリコン酸窒化膜と、工程（ｄ）にて形成されたシリコン酸化膜との上に、シリコン酸化膜よりも誘電率が高い絶縁膜を形成する工程（ｅ）と、シリコン酸化膜よりも誘電率が高い絶縁膜の上に、金属ゲート電極を形成する工程（ｆ）とを備える。
　上記半導体装置の製造方法において、金属ゲート電極の上に、ポリシリコン電極を形成する工程（ｇ）をさらに備えることが好ましい。
　上記半導体装置の製造方法において、工程（ｂ）における窒素の導入は、プラズマ窒化、又は、一酸化窒素、二酸化窒素、若しくはアンモニアよりなるガスを用いた熱窒化によって行われることが好ましい。
　上記半導体装置の製造方法において、工程（ｅ）において、シリコン酸化膜よりも誘電率が高い絶縁膜の形成は、ＡＬＤ法、ＣＶＤ法、又は、ＰＶＤ法によって行われることが好ましい。
　上記本発明の例示的半導体装置及びその製造方法によると、同一基板上に複数のゲート絶縁膜を有する半導体装置において、例えばコア部におけるＨＰトランジスタの高速性の確保と、例えばＩ／Ｏトランジスタ及びＬＰトランジスタのゲート耐圧の向上やゲートリーク電流の低減とを両立できる。さらに、例えばコア部のＨＰトランジスタでは、０．５～２ｎｍという極薄のゲート絶縁膜をプラズマ窒化処理なくシリコン酸化膜のみで実現できるため、コア部におけるＨＰトランジスタの更なる高速化の要望に応える１ｎｍ以下のゲート絶縁膜への対応が可能である。
図１（ａ）～（ｄ）は、本発明の第１の例示的実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。 図２（ａ）～（ｄ）は、本発明の第１の例示的実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。 図３（ａ）～（ｅ）は、本発明の第２の例示的実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。 図４（ａ）～（ｄ）は、本発明の第２の例示的実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。 図５（ａ）～（ｄ）は、従来の半導体装置の製造方法を工程順に示す工程断面図である。 図６（ａ）～（ｄ）は、従来の半導体装置の製造方法を工程順に示す工程断面図である。 図７は、プラズマ窒化時間とゲート絶縁膜の酸化膜換算膜厚との関係図である。
　以下では、図面及び詳細な説明をもって本発明の技術的思想を明確に説明するものであり、当該技術分野におけるいずれの当業者であれば、本発明の好ましい実施例を理解した後に、本発明が開示する技術により、変更及び付加を加えることが可能であり、これは本発明の技術的思想及び範囲を逸脱するものではない。また、本発明の趣旨を逸脱しない限り、下記の複数の実施形態を組み合わせることも可能である。
　以下に、本発明の各例示的実施形態に係る２種類以上の膜厚を有するシリコン酸窒化膜からなるゲート絶縁膜を同一半導体基板上に備えた半導体装置及びその製造方法について説明する。
　具体的には、一例として、半導体基板上に、コア部、つまり、高速の論理演算処理を行う回路が設けられている部分に、高速性を重視したハイパフォーマンストランジスタ（ＨＰトランジスタ）が使用されるＨＰトランジスタ形成領域（第１半導体領域）、Ｉ／Ｏ部、つまり、他の半導体装置との間でデータの入出力を行う回路が設けられている部分に、ゲート耐圧を重視したトランジスタ（Ｉ／Ｏトランジスタ）が使用されるＩ／Ｏトランジスタ形成領域（第２半導体領域）、及び、ローパワー部、つまり、例えばスタンバイ時の消費電力を抑えるためにリーク電流を可及的に低減する必要がある回路が設けられている部分に、ローパワートランジスタ（ＬＰトランジスタ）が使用されるＬＰトランジスタ形成領域（第３半導体領域）を有する場合を例に挙げて説明する。しかしながら、本発明はこの例に限定されるものではなく、ＨＰトランジスタ形成領域、Ｉ／Ｏトランジスタ形成領域、及び、ＬＰトランジスタ形成領域の各領域毎に、複数種類の膜厚を有するゲート絶縁膜を備える構造に対しても適用可能である。
　（第１の実施形態）
　以下に、本発明の第１の例示的実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
　まず、図１（ａ）に示すように、シリコン基板１１に素子分離領域１２を形成して、シリコン基板１１上の領域を区画することにより、Ｉ／Ｏトランジスタ形成領域１Ａ、ＬＰトランジスタ形成領域１Ｂ、及びＨＰトランジスタ形成領域１Ｃを形成する。
　次に、図１（ｂ）に示すように、シリコン基板１１に対して、ランプ加熱を用いた急速昇降温熱処理装置にて、１０５０℃、１３３３Ｐａ、Ｈ２（水素）１Ｌ／ｍｉｎ、Ｏ２（酸素）１９Ｌ／ｍｉｎの条件下で、熱酸化処理を行うことにより、シリコン基板１１の表面を酸化する。これにより、Ｉ／Ｏトランジスタ形成領域１Ａ、ＬＰトランジスタ形成領域１Ｂ、及びＨＰトランジスタ形成領域１Ｃに、膜厚が５～８ｎｍのシリコン酸化膜１３を形成する。
　次に、図１（ｃ）に示すように、フォトリソグラフィー法及びエッチング法を用いて、シリコン酸化膜１３上に、ＬＰトランジスタ形成領域１Ｂにおいてシリコン基板１１の表面を露出する開口部を有するレジストパターン１４を形成する。続いて、レジストパターン１４をマスクに用いたエッチングにより、ＬＰトランジスタ形成領域１Ｂにおけるシリコン酸化膜１３を除去する。
　次に、図１（ｄ）に示すように、レジストパターン１４を除去した後に、ランプ加熱を用いた急速昇降温熱処理装置にて、１０５０℃、１３３３Ｐａ、Ｈ２（水素）１Ｌ／ｍｉｎ、Ｏ２（酸素）１９Ｌ／ｍｉｎの条件下で、熱酸化処理を行う。これにより、ＬＰトランジスタ形成領域１Ｂにおけるシリコン基板１１の表面に、膜厚が２～５ｎｍのシリコン酸化膜１５を形成する。
　次に、図２（ａ）に示すように、シリコン酸化膜１３、１５に対して、パルスプラズマを用いて、ＲＦ２０００Ｗ、２．６７Ｐａ、Ｎ２（窒素）５Ｌ／ｍｉｎ、１８０ｓｅｃの条件下で、プラズマ窒化処理１８を行う。このとき、シリコン酸化膜１３、１５は、表面側から窒化され、Ｉ／Ｏトランジスタ形成領域１Ａ及びＨＰトランジスタ形成領域１Ｃには、シリコン酸窒化膜１６が形成されると共に、ＬＰトランジスタ形成領域１Ｂには、シリコン酸窒化膜１７が形成される。なお、プラズマ窒化処理の代わりに、一酸化窒素、二酸化窒素、若しくはアンモニアよりなるガスを用いた熱窒化を行うこともできる。
　次に、図２（ｂ）に示すように、ＨＰトランジスタ形成領域１Ｃにおけるシリコン基板１１の表面を露出する開口部を有するレジストパターン１９を形成する。続いて、レジストパターン１９をマスクに用いたエッチングにより、ＨＰトランジスタ形成領域１Ｃにおけるシリコン酸窒化膜１６を除去する。
　次に、図２（ｃ）に示すように、レジストパターン１９を除去した後に、ランプ加熱を用いた急速昇降温熱処理装置にて、８００℃、４００Ｐａ、Ｏ２（酸素）２０Ｌ／ｍｉｎの条件下で、熱酸化処理を行う。これにより、ＨＰトランジスタ形成領域１Ｃにおけるシリコン基板１１の表面に、膜厚０．５ｎｍ～２ｎｍのシリコン酸化膜２０を形成する。
　次に、図２（ｄ）に示すように、シリコン酸窒化膜１６、１７、及びシリコン酸化膜２０上においてゲートポリシリコン成長を行い、ゲートポリシリコン電極２１を形成する。
　以上により、本実施形態によると、ゲート絶縁膜の中で膜厚が最も薄いものはシリコン酸化膜からなり、他のゲート絶縁膜はシリコン酸窒化膜からなる、２種類以上の膜厚を有するゲート絶縁膜を同一半導体基板上に有する構造を備えた半導体装置が実現される。
　このように、コア部（ＨＰトランジスタ形成領域）における膜厚が最も薄いＨＰトランジスタのゲート絶縁膜は、プラズマ窒化処理が施されていないシリコン酸化膜が用いられている。このため、コア部において、シリコン酸化膜と半導体基板との界面に到達する窒素によって酸化膜換算膜厚の増加及び欠陥の発生を防止できるので、ＨＰトランジスタの性能は低下しない。また、Ｉ／Ｏ部（Ｉ／Ｏトランジスタ形成領域）及びローパワー部（ＬＰトランジスタ形成領域）のゲート絶縁膜をプラズマ窒化処理した後に、コア部のＨＰトランジスタのゲート絶縁膜が形成されるため、膜厚の厚いＩ／Ｏ部及びローパワー部のゲート絶縁膜については、膜厚の最も薄いＨＰトランジスタのゲート絶縁膜に影響を与えることなく、プラズマ窒化処理によって多量の窒素を導入することができる。その結果、Ｉ／Ｏ部及びローパワー部のゲート絶縁膜は、誘電率を増加させると共に物理膜厚を厚くしながら、酸化膜換算膜厚を薄くすることができ、ゲート耐圧の向上及びゲートリーク電流の低減を実現できる。したがって、コア部のＨＰトランジスタの高速性の確保と、Ｉ／Ｏ部及びローパワー部におけるゲート耐圧の向上及びゲートリーク電流の低減とを両立ですることが可能となる。さらに、コア部のＨＰトランジスタでは、０．５～２ｎｍという極薄のゲート絶縁膜をプラズマ窒化処理なくシリコン酸化膜のみで実現できるため、コア部におけるＨＰトランジスタの更なる高速化の要望に応える１ｎｍ以下のゲート絶縁膜への対応が可能である。
　（第２の実施形態）
　以下に、本発明の第１の例示的実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
　まず、図３（ａ）に示すように、シリコン基板５１に素子分離領域５２を形成して、シリコン基板５１上の領域を区画することにより、Ｉ／Ｏトランジスタ形成領域５Ａ、ＬＰトランジスタ形成領域５Ｂ、及びＨＰトランジスタ形成領域５Ｃを形成する。
　次に、図３（ｂ）に示すように、シリコン基板５１に対して、ランプ加熱を用いた急速昇降温熱処理装置にて、１０５０℃、１３３３Ｐａ、Ｈ２（水素）１Ｌ／ｍｉｎ、Ｏ２（酸素）１９Ｌ／ｍｉｎの条件下で、熱酸化処理を行うことにより、シリコン基板５１の表面を酸化する。これにより、Ｉ／Ｏトランジスタ形成領域５Ａ、ＬＰトランジスタ形成領域５Ｂ、及びＨＰトランジスタ形成領域５Ｃに、膜厚が５～８ｎｍのシリコン酸化膜５３を形成する。
　次に、図３（ｃ）に示すように、フォトリソグラフィー法及びエッチング法を用いて、シリコン酸化膜５３上に、ＬＰトランジスタ形成領域５Ｂにおいてシリコン基板５１の表面を露出する開口部を有するレジストパターン５４を形成する。続いて、レジストパターン５４をマスクに用いたエッチングにより、ＬＰトランジスタ形成領域５Ｂにおけるシリコン酸化膜５３を除去する。
　次に、図３（ｄ）に示すように、レジストパターン５４を除去した後に、ランプ加熱を用いた急速昇降温熱処理装置にて、１０５０℃、１３３３Ｐａ、Ｈ２（水素）１Ｌ／ｍｉｎ、Ｏ２（酸素）１９Ｌ／ｍｉｎの条件下で、熱酸化処理を行う。これにより、ＬＰトランジスタ形成領域５Ｂにおけるシリコン基板５１の表面に、膜厚が２～５ｎｍのシリコン酸化膜５５を形成する。
　次に、図３（ｅ）に示すように、シリコン酸化膜５３、５５に対して、パルスプラズマを用いて、ＲＦ２０００Ｗ、２．６７Ｐａ、Ｎ２（窒素）５Ｌ／ｍｉｎ、１８０ｓｅｃの条件下で、プラズマ窒化処理５８を行う。このとき、シリコン酸化膜５３、５５は、表面側から窒化され、Ｉ／Ｏトランジスタ形成領域５Ａ及びＨＰトランジスタ形成領域５Ｃには、シリコン酸窒化膜５６が形成されると共に、ＬＰトランジスタ形成領域５Ｂには、シリコン酸窒化膜５７が形成される。なお、プラズマ窒化処理の代わりに、一酸化窒素、二酸化窒素、若しくはアンモニアよりなるガスを用いた熱窒化を行うこともできる。
　次に、図４（ａ）に示すように、ＨＰトランジスタ形成領域５Ｃにおけるシリコン基板５１の表面を露出する開口部を有するレジストパターン５９を形成する。続いて、レジストパターン５９をマスクに用いたエッチングにより、ＨＰトランジスタ形成領域５Ｃにおけるシリコン酸窒化膜５６を除去する。
　次に、図４（ｂ）に示すように、レジストパターン５９を除去した後に、ランプ加熱を用いた急速昇降温熱処理装置にて、８００℃、４００Ｐａ、Ｏ２（酸素）２０Ｌ／ｍｉｎの条件下で、熱酸化処理を行う。これにより、ＨＰトランジスタ形成領域１Ｃにおけるシリコン基板１１の表面に、膜厚０．５ｎｍ～２ｎｍのシリコン酸化膜６０を形成する。
　次に、図４（ｃ）に示すように、シリコン酸窒化膜５６、５７、及びシリコン酸化膜６０上に、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜より誘電率の高い絶縁膜である膜厚１～３ｎｍのＨｆＯ２膜６１を形成する。なお、シリコン酸化膜よりも誘電率の高い絶縁膜としては、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属酸化膜、又は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属のシリケート膜を用いることができ、ＰＶＤ法又はＣＶＤ法を用いて形成することができる。続いて、ＰＶＤ法により、しきい値を低減するためのキャップ膜として、膜厚０．１～１ｎｍのＡｌ２Ｏ３膜６２を形成する。なお、シリコン酸化膜より誘電率の高い絶縁膜としては、ＺｒＯ２、Ｈｆシリケート、又はＺｒシリケートからなる膜を用いることができる。また、キャップ膜としては、Ｌａ２Ｏ３からなる膜を用いることができる。
　本実施形態では、ゲート絶縁膜として、シリコン酸化膜より誘電率の高い金属酸化膜又は金属シリケート膜を含めて使用しているのは、ＨｆＯ２膜６２などの誘電率の高い絶縁膜は、物理膜厚を厚くしても、酸化膜換算膜厚がほとんど増加しないため、トランジスタの高速性を保ちつつ、ゲートリーク電流を抑制することができるからである。
　一般的に、ＨｆＯ２膜６２などの金属酸化膜のみでゲート絶縁膜を構成すると、シリコン基板界面に欠陥が多く発生して、トランジスタの性能が低下するため、シリコン酸化膜又はシリコン酸窒化膜との積層構造で使用されることが望ましい。よって、本実施形態では、例として、ＨｆＯ２膜６２とシリコン酸化膜６０との積層構造（第１積層膜）、ＨｆＯ２膜６２とシリコン酸窒化膜５６との積層構造（第２積層膜）を採用している。なお、キャップ膜は低いしきい値を得ることを目的に導入されているものである。また、Ｉ／Ｏトランジスタ形成領域１Ａ及びＬＰトランジスタ形成領域１Ｂにおいては、ＨｆＯ２膜６２を省略した構造とすることもできる。
　次に、図４（ｄ）に示すように、Ａｌ２Ｏ３膜６３上に、ＰＶＤ法により、メタルゲート電極として膜厚５～１５ｎｍのＴｉＮ膜６３を形成し、続いて、ＴｉＮ膜６３上にゲートポリシリコン成長を行い、ゲートポリシリコン電極６４を形成する。
　また、上述したようにＨｆＯ２膜６２などの金属酸化膜をゲート絶縁膜として使用した場合、ゲートポリシリコン電極６４をゲート絶縁膜と直接接触する電極として使用すると、フェルミレベルピニングによりしきい値が固定されて低くすることができない。このため、この場合のゲート絶縁膜と直接接触する電極として、ＴｉＮ膜６３などからなるメタルゲート電極が使用されている。
　以上により、本実施形態によると、ゲート絶縁膜の中で膜厚が最も薄いものはシリコン酸化膜からなり、他のゲート絶縁膜はシリコン酸窒化膜からなる、２種類以上の膜厚を有するゲート絶縁膜を同一半導体基板上に有する構造を備えた半導体装置が実現される。
　このように、コア部（ＨＰトランジスタ形成領域）における膜厚が最も薄いＨＰトランジスタのゲート絶縁膜は、プラズマ窒化処理が施されていないシリコン酸化膜とシリコン酸化膜よりも誘電率の高い絶縁膜の積層膜が用いられている。このため、コア部において、シリコン酸化膜と半導体基板との界面に到達する窒素によって酸化膜換算膜厚の増加及び欠陥の発生を防止できるので、ＨＰトランジスタの性能は低下しない。また、Ｉ／Ｏ部（Ｉ／Ｏトランジスタ形成領域）及びローパワー部（ＬＰトランジスタ形成領域）のゲート絶縁膜を構成するシリコン酸窒化膜をプラズマ窒化処理により形成した後に、コア部のＨＰトランジスタのゲート絶縁膜を構成するシリコン酸化膜が形成されるため、膜厚の厚いＩ／Ｏ部及びローパワー部のゲート絶縁膜については、膜厚の最も薄いＨＰトランジスタのゲート絶縁膜に影響を与えることなく、プラズマ窒化処理によって多量の窒素を導入することができる。その結果、Ｉ／Ｏ部及びローパワー部のゲート絶縁膜は、誘電率を増加させると共に物理膜厚を厚くしながら、酸化膜換算膜厚を薄くすることができ、ゲート耐圧の向上及びゲートリーク電流の低減を実現できる。したがって、コア部のＨＰトランジスタの高速性の確保と、Ｉ／Ｏ部及びローパワー部におけるゲート耐圧の向上及びゲートリーク電流の低減とを両立することが可能となる。さらに、コア部のＨＰトランジスタでは、ゲート絶縁膜を構成する０．５～２ｎｍという極薄のシリコン酸化膜をプラズマ窒化処理なく実現できるため、コア部におけるＨＰトランジスタの更なる高速化の要望に応える１ｎｍ以下のゲート絶縁膜への対応が可能である。
　また、Ａｌ２Ｏ３膜６２などのキャップ膜は、金属酸化膜又は金属シリケート膜を拡散させ、シリコン酸化膜との界面でダイポールをつくることでしきい値を変調している。しかし、金属酸化膜又は金属シリケート膜の下方に、シリコン酸化膜ではなく、シリコン酸窒化膜が存在すると、窒素が阻害されてしまい、しきい値を大きく動かすことができない。したがって、低いしきい値が要求されているコア部のＨＰトランジスタにおいては、シリコン酸化膜と金属酸化膜又は金属シリケート膜との積層構造とすることが望ましい。
　なお、以上の第１及び第２の実施形態では、Ｉ／Ｏトランジスタ形成領域１Ａ、５Ａにおけるゲート絶縁膜の膜厚が、ＬＰトランジスタ形成領域１Ｂ、５Ｂにおけるゲート絶縁膜の膜厚よりも大きい場合について説明したが、窒素導入方法を調整することにより、Ｉ／Ｏトランジスタ形成領域１Ａ、５Ａ、及びＬＰトランジスタ形成領域１Ｂ、５Ｂのゲート耐圧とＨＰトランジスタ形成領域１Ｃ、５Ｃのトランジスタ性能とのバランスを確保できる範囲で、Ｉ／Ｏトランジスタ形成領域１Ａ、５Ａにおけるゲート絶縁膜の膜厚と、ＬＰトランジスタ形成領域１Ｂ、５Ｂにおけるゲート絶縁膜の膜厚とを同じとしてもよい。その場合には、上記実施形態のように、ＬＰトランジスタ形成領域１Ｂ、５Ｂにおけるシリコン酸化膜を除去する工程の代わりに、Ｉ／Ｏトランジスタ形成領域１Ａ、５Ａにおけるシリコン酸化膜を除去する工程としてもよい。
　以上説明したように、本発明は、２種類以上の膜厚を有するゲート絶縁膜を同一半導体基板上に有する構造の半導体装置及びその製造方法にとって有用である。
　１Ａ、５Ａ　Ｉ／Ｏトランジスタ領域
　１Ｂ、５Ｂ　ＬＰトランジスタ領域
　１Ｃ、５Ｃ　ＨＰトランジスタ領域
　１１、５１　シリコン基板
　１２、５２　素子分離領域
　１３、５３　シリコン酸化膜
　１４、５４　レジストパターン
　１５、５５　シリコン酸化膜
　１６、１７、５６、５７　シリコン酸窒化膜
　１８、５８　プラズマ窒化処理入
　１９、５９　レジストパターン
　２０、６０　シリコン酸化膜
　２１、６４　ゲートポリシリコン電極
　６１　ＨｆＯ２膜
　６２　Ａｌ２Ｏ３膜
　６３　ＴｉＮ膜

Claims (9)

  1. 　半導体基板上に形成された複数のゲート絶縁膜を備えており、前記複数のゲート絶縁膜のうち最も薄いゲート絶縁膜は、シリコン酸化膜と前記シリコン酸化膜よりも誘電率が高い絶縁膜とが下から順に形成されてなる第１積層膜よりなり、
    　前記残りのゲート絶縁膜は、シリコン酸窒化膜と前記シリコン酸化膜、前記シリコン酸窒化膜よりも誘電率が高い絶縁膜とが下から順に形成されてなる第２積層膜よりなり、
    　前記第１積層膜及び前記第２積層膜の上に金属ゲート電極がさらに形成されている、半導体装置。
  2. 　請求項１に記載の半導体装置において、
    　前記第１積層膜及び前記第２積層膜と前記金属ゲート電極との間に形成されたキャップ膜をさらに備えている、半導体装置。
  3. 　請求項１に記載の半導体装置において、
    　前記金属ゲート電極の上に形成されたポリシリコン電極をさらに備えている、半導体装置。
  4. 　請求項１に記載の半導体装置において、
    　前記シリコン酸化膜よりも誘電率の高い絶縁膜は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属酸化膜、又は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属のシリケート膜である、半導体装置。
  5. 　請求項１に記載の半導体装置において、
    　前記半導体基板は、ハイパフォーマンストランジスタが使用される第１半導体領域と、Ｉ／Ｏトランジスタが使用される第２半導体領域と、ローパワートランジスタが使用される第３の半導体領域とに区画されており、
    　前記複数のゲート絶縁膜は、前記第１～第３半導体領域に対応する３つのゲート絶縁膜であり、
    　前記３つのゲート絶縁膜のうち、前記第１半導体領域に対応するゲート絶縁膜の膜厚は、前記第２半導体領域に対応するゲート絶縁膜の膜厚と前記第３半導体領域に対応するゲート絶縁膜の膜厚よりも薄く、
    　前記第２半導体領域に対応するゲート絶縁膜の膜厚は、前記第３半導体領域に対応するゲート絶縁膜の膜厚に対して同じ又は大きい、半導体装置。
  6. 　半導体基板上に複数のシリコン酸化膜を形成する工程（ａ）と、
    　前記複数のシリコン酸化膜に窒素を導入して複数のシリコン酸窒化膜を形成する工程（ｂ）と、
    　前記複数のシリコン酸窒化膜のうち、膜厚が最も薄いシリコン酸窒化膜を除去する工程（ｃ）と、
    　前記工程（ｃ）において前記膜厚が最も薄いシリコン酸窒化膜が除去された部分に、シリコン酸化膜を形成する工程（ｄ）と、
    　前記複数のシリコン酸窒化膜のうち前記膜厚が最も薄いシリコン酸窒化膜が除去されて残存するシリコン酸窒化膜と、前記工程（ｄ）にて形成された前記シリコン酸化膜との上に、シリコン酸化膜、シリコン酸窒化膜よりも誘電率が高い絶縁膜を形成する工程（ｅ）と、
    　前記シリコン酸化膜、シリコン酸窒化膜よりも誘電率が高い絶縁膜の上に、金属ゲート電極を形成する工程（ｆ）をさらに備える、半導体装置の製造方法。
  7. 　請求項６に記載の半導体装置の製造方法において、
    　前記金属ゲート電極の上に、ポリシリコン電極を形成する工程（ｇ）をさらに備える、半導体装置の製造方法。
  8. 　請求項６に記載の半導体装置の製造方法において、
    　前記工程（ｂ）における前記窒素の導入は、プラズマ窒化、又は、一酸化窒素、二酸化窒素、若しくはアンモニアよりなるガスを用いた熱窒化によって行われる、半導体装置の製造方法。
  9. 　請求項６に記載の半導体装置の製造方法において、
    　前記工程（ｅ）において、前記シリコン酸化膜よりも誘電率が高い絶縁膜の形成は、ＡＬＤ法、ＣＶＤ法、又は、ＰＶＤ法によって行われる、半導体装置の製造方法。
PCT/JP2009/007059 2009-06-24 2009-12-21 半導体装置及びその製造方法 WO2010150332A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/293,603 US20120056266A1 (en) 2009-06-24 2011-11-10 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009149242A JP2011009313A (ja) 2009-06-24 2009-06-24 半導体装置及びその製造方法
JP2009-149242 2009-06-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/293,603 Continuation US20120056266A1 (en) 2009-06-24 2011-11-10 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
WO2010150332A1 true WO2010150332A1 (ja) 2010-12-29

Family

ID=43386128

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/007059 WO2010150332A1 (ja) 2009-06-24 2009-12-21 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20120056266A1 (ja)
JP (1) JP2011009313A (ja)
WO (1) WO2010150332A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901243B1 (ko) * 2008-10-01 2009-06-08 마진 상하 전후로 슬라이딩 가능한 교실 책상용 덮개 또는 가리개

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368122A (ja) * 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
JP2003168741A (ja) * 2001-11-29 2003-06-13 Hynix Semiconductor Inc デュアルゲート酸化膜の形成方法及びそれを利用した半導体素子の製造方法
JP2005038936A (ja) * 2003-07-16 2005-02-10 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法
JP2005223289A (ja) * 2004-02-09 2005-08-18 Nec Electronics Corp 半導体装置の製造方法
JP2005536053A (ja) * 2002-08-15 2005-11-24 フリースケール セミコンダクター インコーポレイテッド 金属酸化物を用いてデュアルゲートオキサイドデバイスを形成するための方法および形成されるデバイス
JP2007273526A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体集積回路装置の製造方法
JP2007273769A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008021935A (ja) * 2006-07-14 2008-01-31 Fujitsu Ltd 電子デバイス及びその製造方法
JP2008270380A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2009072421A1 (ja) * 2007-12-03 2009-06-11 Renesas Technology Corp. Ｃｍｏｓ半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344934B2 (en) * 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7932152B2 (en) * 2008-02-05 2011-04-26 Chartered Semiconductor Manufacturing, Ltd. Method of forming a gate stack structure
US20100044804A1 (en) * 2008-08-25 2010-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Novel high-k metal gate structure and method of making

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368122A (ja) * 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
JP2003168741A (ja) * 2001-11-29 2003-06-13 Hynix Semiconductor Inc デュアルゲート酸化膜の形成方法及びそれを利用した半導体素子の製造方法
JP2005536053A (ja) * 2002-08-15 2005-11-24 フリースケール セミコンダクター インコーポレイテッド 金属酸化物を用いてデュアルゲートオキサイドデバイスを形成するための方法および形成されるデバイス
JP2005038936A (ja) * 2003-07-16 2005-02-10 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法
JP2005223289A (ja) * 2004-02-09 2005-08-18 Nec Electronics Corp 半導体装置の製造方法
JP2007273526A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 半導体集積回路装置の製造方法
JP2007273769A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008021935A (ja) * 2006-07-14 2008-01-31 Fujitsu Ltd 電子デバイス及びその製造方法
JP2008270380A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2009072421A1 (ja) * 2007-12-03 2009-06-11 Renesas Technology Corp. Ｃｍｏｓ半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120056266A1 (en) 2012-03-08
JP2011009313A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
TWI411020B (zh) Ｐｍｏｓ金屬閘極結構製造方法
US7071051B1 (en) Method for forming a thin, high quality buffer layer in a field effect transistor and related structure
KR101375800B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
JP2002368122A (ja) 半導体装置及びその製造方法
JP2009059882A (ja) 半導体装置
JP2011258977A (ja) 半導体素子
JP2004253767A (ja) デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法
JP2010186853A (ja) 半導体装置の製造方法
JP2008532282A (ja) 窒化ゲート誘電体を形成する方法
JP2009088440A (ja) 半導体装置及びその製造方法
JP2000243753A (ja) 半導体素子の金属配線の形成方法
US20050009281A1 (en) Method of forming gate in semiconductor device
JP2005317647A (ja) 半導体装置及びその製造方法
US7306985B2 (en) Method for manufacturing semiconductor device including heat treating with a flash lamp
JP2005093865A (ja) 半導体装置の製造方法
JP2007511086A (ja) トランジスタ製造プロセスにおいて、ｈｉｇｈ−ｋゲート絶縁体を組み入れる方法
JP5050351B2 (ja) 半導体装置の製造方法
JP2010147104A (ja) 半導体装置の製造方法
US20120329285A1 (en) Gate dielectric layer forming method
JP5197986B2 (ja) 半導体装置の製造装置
CN104681440A (zh) 一种半导体器件及其制备方法
WO2010150332A1 (ja) 半導体装置及びその製造方法
US20060172473A1 (en) Method of forming a two-layer gate dielectric
KR20040094603A (ko) 반도체장치의 제조방법
JP2011054843A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09846465

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09846465

Country of ref document: EP

Kind code of ref document: A1