JP2000243753A - 半導体素子の金属配線の形成方法 - Google Patents
半導体素子の金属配線の形成方法Info
- Publication number
- JP2000243753A JP2000243753A JP11198871A JP19887199A JP2000243753A JP 2000243753 A JP2000243753 A JP 2000243753A JP 11198871 A JP11198871 A JP 11198871A JP 19887199 A JP19887199 A JP 19887199A JP 2000243753 A JP2000243753 A JP 2000243753A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten
- forming
- gate
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 44
- 239000002184 metal Substances 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 63
- 239000010937 tungsten Substances 0.000 claims abstract description 61
- 230000003647 oxidation Effects 0.000 claims abstract description 46
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 46
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 42
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 29
- -1 tungsten nitride Chemical class 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005121 nitriding Methods 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 29
- 238000000059 patterning Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 238000010926 purge Methods 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000003963 antioxidant agent Substances 0.000 claims description 5
- 230000003078 antioxidant effect Effects 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 230000001603 reducing effect Effects 0.000 claims description 5
- 238000005086 pumping Methods 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 19
- 238000005468 ion implantation Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 タングステン又はタングステンシリサイドを
用いて金属配線を形成するに際して、異常酸化を効果的
に抑制することのできる半導体素子の金属配線の形成方
法を提供する。 【解決手段】 半導体素子の金属配線の形成方法は、半
導体基板４１上にゲート酸化膜４２を形成し、そのゲー
ト酸化膜４２上に導電性ラインを形成する段階と、前記
導電性ラインの露出された表面を窒化処理する段階と、
露出された表面に窒化層４７が形成された導電性ライン
を含む半導体基板４１を酸化処理する段階とを備える。
用いて金属配線を形成するに際して、異常酸化を効果的
に抑制することのできる半導体素子の金属配線の形成方
法を提供する。 【解決手段】 半導体素子の金属配線の形成方法は、半
導体基板４１上にゲート酸化膜４２を形成し、そのゲー
ト酸化膜４２上に導電性ラインを形成する段階と、前記
導電性ラインの露出された表面を窒化処理する段階と、
露出された表面に窒化層４７が形成された導電性ライン
を含む半導体基板４１を酸化処理する段階とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子に関
し、特にタングステン或いはタングステンシリサイドを
用いて金属配線を形成するに際して異常酸化を効果的に
抑制することができる半導体素子の金属配線の形成方法
に関する。
し、特にタングステン或いはタングステンシリサイドを
用いて金属配線を形成するに際して異常酸化を効果的に
抑制することができる半導体素子の金属配線の形成方法
に関する。
【０００２】
【従来の技術】半導体素子の高集積化の傾向に従って、
金属配線だけでなくゲートラインやビットラインの場合
も素子動作速度の低下をもたらす。すなわち、配線の線
幅の減少により抵抗が増加し、この抵抗の増加によりＲ
Ｃ遅延時間が増加し、これにより最終的に素子の特性が
低下する。この配線の抵抗率の増加問題を解決するため
に、ゲートライン又はビットラインをタングステンまた
はタングステンシリサイド等の金属を用いて形成する方
法が提案されている。すなわち、その方法とは、ポリシ
リコン層上にタングステンシリサイドＷＳｉｘ、チタン
シリサイドＴｉＳｉ2、或いはコバルトシリサイドＣｏ
Ｓｉ2などの高融点金属シリサイドを形成して金属配線
の抵抗率の増加問題を解決しようとするものである。
金属配線だけでなくゲートラインやビットラインの場合
も素子動作速度の低下をもたらす。すなわち、配線の線
幅の減少により抵抗が増加し、この抵抗の増加によりＲ
Ｃ遅延時間が増加し、これにより最終的に素子の特性が
低下する。この配線の抵抗率の増加問題を解決するため
に、ゲートライン又はビットラインをタングステンまた
はタングステンシリサイド等の金属を用いて形成する方
法が提案されている。すなわち、その方法とは、ポリシ
リコン層上にタングステンシリサイドＷＳｉｘ、チタン
シリサイドＴｉＳｉ2、或いはコバルトシリサイドＣｏ
Ｓｉ2などの高融点金属シリサイドを形成して金属配線
の抵抗率の増加問題を解決しようとするものである。
【０００３】以下、添付図面を参照して従来技術の半導
体素子の金属配線の形成方法を説明する。図１は従来技
術の金属配線の形成工程の流れ図であり、図２（ａ）〜
図３（ｂ）は従来技術の金属配線の形成方法を示す断面
図である。
体素子の金属配線の形成方法を説明する。図１は従来技
術の金属配線の形成工程の流れ図であり、図２（ａ）〜
図３（ｂ）は従来技術の金属配線の形成方法を示す断面
図である。
【０００４】従来技術のタングステンまたはタングステ
ンシリサイドを用いた金属配線の工程は下記の手順であ
る。まず、素子隔離のためのフィールド領域を基板上に
定義し、ウェル拡散領域の形成のためのイオン注入及び
しきい値電圧の調節のためのイオン注入工程を行った
後、ゲートラインのパターニングを行う。ゲートライン
のパターニング工程は、基板上にゲート酸化膜を形成
し、ゲート酸化膜上にポリシリコン、タングステン（又
はタングステンシリサイド）、キャップゲート層を順次
積層し、パターニング工程を行う。このように、ゲート
ラインのパターニング工程を終えた後、ゲートラインの
パターニング工程での食刻損傷及びゲート酸化膜の損失
を補償するために酸化工程を行う。
ンシリサイドを用いた金属配線の工程は下記の手順であ
る。まず、素子隔離のためのフィールド領域を基板上に
定義し、ウェル拡散領域の形成のためのイオン注入及び
しきい値電圧の調節のためのイオン注入工程を行った
後、ゲートラインのパターニングを行う。ゲートライン
のパターニング工程は、基板上にゲート酸化膜を形成
し、ゲート酸化膜上にポリシリコン、タングステン（又
はタングステンシリサイド）、キャップゲート層を順次
積層し、パターニング工程を行う。このように、ゲート
ラインのパターニング工程を終えた後、ゲートラインの
パターニング工程での食刻損傷及びゲート酸化膜の損失
を補償するために酸化工程を行う。
【０００５】かかる従来技術の半導体素子の金属配線の
形成工程は、まず、図２（ａ）に示すように、半導体基
板２１にフィールド領域を定義し、ウェル領域の形成及
びしきい値電圧Ｖｔの調節のためのイオン注入（図示せ
ず）工程を行い、ゲート酸化膜２２を形成する。次い
で、前記ゲート酸化膜２２上にゲート形成用物質層、例
えばポリシリコン層２３を形成する。
形成工程は、まず、図２（ａ）に示すように、半導体基
板２１にフィールド領域を定義し、ウェル領域の形成及
びしきい値電圧Ｖｔの調節のためのイオン注入（図示せ
ず）工程を行い、ゲート酸化膜２２を形成する。次い
で、前記ゲート酸化膜２２上にゲート形成用物質層、例
えばポリシリコン層２３を形成する。
【０００６】図２（ｂ）に示すように、前記ポリシリコ
ン層２３上にタングステン層（又はタングステンシリサ
イド層）２４を形成する。図２（ｃ）に示すように、前
記タングステン層２４上にキャップゲート層２５を形成
する。
ン層２３上にタングステン層（又はタングステンシリサ
イド層）２４を形成する。図２（ｃ）に示すように、前
記タングステン層２４上にキャップゲート層２５を形成
する。
【０００７】図３（ａ）に示すように、前記積層形成さ
れたキャップゲート層２５、タングステン層２４、ポリ
シリコン層２３、およびゲート酸化膜２２を選択的に食
刻してゲート電極２６を形成する。
れたキャップゲート層２５、タングステン層２４、ポリ
シリコン層２３、およびゲート酸化膜２２を選択的に食
刻してゲート電極２６を形成する。
【０００８】図３（ｂ）に示すように、前記ゲート電極
２６のパターニング工程時に基板２１に加えられたスト
レスを補償するために酸化工程を行う。酸化工程は、Ｎ
2／Ｏ2ガス雰囲気中で行うが、その手順は下記の通りで
ある。ゲートラインのパターニング後のウェーハを、炉
又はＲＴＰ(Rapid Thermal Process)装置内にローディ
ングする。このとき、ウェーハのローディング時の装置
内の工程条件はＮ2ガス雰囲気で５００〜７００℃の温
度を保持する。ウェーハのローディングの完了後、装置
内の温度を８００〜９００℃程度に高める。そして、Ｎ
2ガス雰囲気で８００〜９００℃の温度でアニーリング
工程を行った後に酸化工程を行う。ここで、酸化工程
は、８００〜９００℃の温度を維持した状態で装置内に
Ｎ2／Ｏ2ガスを流入させて行われる。酸化工程の完了
後、装置内部の温度を５００〜７００℃に低め、Ｏ２ガ
スの流入を中断する。
２６のパターニング工程時に基板２１に加えられたスト
レスを補償するために酸化工程を行う。酸化工程は、Ｎ
2／Ｏ2ガス雰囲気中で行うが、その手順は下記の通りで
ある。ゲートラインのパターニング後のウェーハを、炉
又はＲＴＰ(Rapid Thermal Process)装置内にローディ
ングする。このとき、ウェーハのローディング時の装置
内の工程条件はＮ2ガス雰囲気で５００〜７００℃の温
度を保持する。ウェーハのローディングの完了後、装置
内の温度を８００〜９００℃程度に高める。そして、Ｎ
2ガス雰囲気で８００〜９００℃の温度でアニーリング
工程を行った後に酸化工程を行う。ここで、酸化工程
は、８００〜９００℃の温度を維持した状態で装置内に
Ｎ2／Ｏ2ガスを流入させて行われる。酸化工程の完了
後、装置内部の温度を５００〜７００℃に低め、Ｏ２ガ
スの流入を中断する。
【０００９】このような酸化工程時に、タングステン又
はタングステンシリサイド層が容易に酸化される現象を
顧慮しないと、ゲートライン自体の電気的特性を低下さ
せてしまう。
はタングステンシリサイド層が容易に酸化される現象を
顧慮しないと、ゲートライン自体の電気的特性を低下さ
せてしまう。
【００１０】すなわち、酸化工程中にＷ又はＷＳｉｘ層
中ののＷが容易に酸化される現象により異常酸化が発生
してゲートラインの側面に多数の突出部が形成される。
これにより、ゲートライン自体の電気的な特性は勿論、
ゲート酸化膜の耐圧特性まで低下するようになる。この
Ｗ又はＷＳｉｘ層の異常酸化現象は、Ｗ又はＷＳｉｘ層
を用いるビットライン又は金属配線のパターニング後に
も発生する。
中ののＷが容易に酸化される現象により異常酸化が発生
してゲートラインの側面に多数の突出部が形成される。
これにより、ゲートライン自体の電気的な特性は勿論、
ゲート酸化膜の耐圧特性まで低下するようになる。この
Ｗ又はＷＳｉｘ層の異常酸化現象は、Ｗ又はＷＳｉｘ層
を用いるビットライン又は金属配線のパターニング後に
も発生する。
【００１１】
【発明が解決しようとする課題】上記したような従来技
術の半導体素子の金属配線の形成方法においては下記の
ような問題点があった。
術の半導体素子の金属配線の形成方法においては下記の
ような問題点があった。
【００１２】炉装置を用いて熱処理する場合、ウェーハ
のローディング時に空気中の酸素の遮断が困難であり、
装置内部の温度上昇動作時に流入する酸素によりタング
ステン又はタングステンシリサイド層が酸化して異常酸
化現象が起こる。温度上昇動作においてＮ2パージ機能
にて流入する酸素を除去することはできるが、酸化工程
時に酸素ガスを使用するためタングステン又はタングス
テンシリサイド層で起こる異常酸化現象を防ぐことはで
きない。このタングステン又はタングステンシリサイド
層の異常酸化現象は、ＲＴＰ装置を用いて熱処理する場
合にも同様に発生し、これによる金属ラインの特性低下
を防ぐことができない。このような異常酸化が起こる場
合に、金属ラインの側面に多数の突出部が形成されるた
め、ライン自体の電気的な特性が低下する。また、ゲー
トラインの場合には、ゲート酸化膜の耐圧特性まで低下
する。この異常酸化現象は、図３（ｂ）の点線部ａで集
中して発生する。
のローディング時に空気中の酸素の遮断が困難であり、
装置内部の温度上昇動作時に流入する酸素によりタング
ステン又はタングステンシリサイド層が酸化して異常酸
化現象が起こる。温度上昇動作においてＮ2パージ機能
にて流入する酸素を除去することはできるが、酸化工程
時に酸素ガスを使用するためタングステン又はタングス
テンシリサイド層で起こる異常酸化現象を防ぐことはで
きない。このタングステン又はタングステンシリサイド
層の異常酸化現象は、ＲＴＰ装置を用いて熱処理する場
合にも同様に発生し、これによる金属ラインの特性低下
を防ぐことができない。このような異常酸化が起こる場
合に、金属ラインの側面に多数の突出部が形成されるた
め、ライン自体の電気的な特性が低下する。また、ゲー
トラインの場合には、ゲート酸化膜の耐圧特性まで低下
する。この異常酸化現象は、図３（ｂ）の点線部ａで集
中して発生する。
【００１３】本発明は上記の従来技術の金属配線の形成
工程の問題点を解決するためになされたものであり、そ
の目的は、タングステン又はタングステンシリサイドを
用いて金属配線を形成するに際して異常酸化を効果的に
抑制することのできる半導体素子の金属配線の形成方法
を提供することにある。
工程の問題点を解決するためになされたものであり、そ
の目的は、タングステン又はタングステンシリサイドを
用いて金属配線を形成するに際して異常酸化を効果的に
抑制することのできる半導体素子の金属配線の形成方法
を提供することにある。
【００１４】
【課題を解決するための手段】タングステン又はタング
ステンシリサイドを用いて金属配線を形成するに際して
異常酸化を効果的に抑制することのできる本発明の半導
体素子の金属配線の形成方法は、半導体基板上に絶縁物
質層を形成し、絶縁物質層上に導電性ラインを形成する
段階と、前記導電性ラインの露出された表面を窒化処理
する段階と、露出された表面に窒化層が形成された導電
性ラインを含む半導体基板を酸化処理する段階とを備え
ることを特徴とする。
ステンシリサイドを用いて金属配線を形成するに際して
異常酸化を効果的に抑制することのできる本発明の半導
体素子の金属配線の形成方法は、半導体基板上に絶縁物
質層を形成し、絶縁物質層上に導電性ラインを形成する
段階と、前記導電性ラインの露出された表面を窒化処理
する段階と、露出された表面に窒化層が形成された導電
性ラインを含む半導体基板を酸化処理する段階とを備え
ることを特徴とする。
【００１５】
【発明の実施の形態】以下、添付図面を参照して本発明
の半導体素子の金属配線の形成方法を説明する。
の半導体素子の金属配線の形成方法を説明する。
【００１６】図４は本発明の一実施形態に従う金属配線
の形成工程の流れ図であり、図５（ａ）〜図６（ｃ）は
本発明の一実施形態に従う金属配線の製造工程を示す断
面図である。
の形成工程の流れ図であり、図５（ａ）〜図６（ｃ）は
本発明の一実施形態に従う金属配線の製造工程を示す断
面図である。
【００１７】本発明は、２５６ＭのＤＲＡＭ級以上の素
子において、ゲートライン、ビットライン、又は金属配
線として使用する高融点金属層または高融点金属シリサ
イド層、例えばタングステン、タングステンシリサイド
等の異常酸化を抑制する方法に関する。特に、高集積素
子のゲートライン、ビットライン、又は金属配線に適す
るようＷ又はＷＳｉｘラインの外壁にタングステン窒化
物層ＷＮを形成することにより、後続の熱処理工程時に
生じるＷ又はＷＳｉｘラインの異常酸化現象を抑制する
ことができる。
子において、ゲートライン、ビットライン、又は金属配
線として使用する高融点金属層または高融点金属シリサ
イド層、例えばタングステン、タングステンシリサイド
等の異常酸化を抑制する方法に関する。特に、高集積素
子のゲートライン、ビットライン、又は金属配線に適す
るようＷ又はＷＳｉｘラインの外壁にタングステン窒化
物層ＷＮを形成することにより、後続の熱処理工程時に
生じるＷ又はＷＳｉｘラインの異常酸化現象を抑制する
ことができる。
【００１８】このような本発明による金属配線の形成方
法の一実施形態は次の手順に従う。まず、素子隔離のた
めのフィールド領域を定義し（ステップ５０，５２）、
ウェル拡散領域の形成のためのイオン注入及びしきい値
電圧の調節のためのイオン注入工程（ステップ５４）を
行った後、ゲートラインのパターニングを行う。ゲート
ラインのパターニング工程は、基板上に絶縁物質層とし
てゲート酸化膜を形成し（ステップ５６）、ゲート酸化
膜上にポリシリコン、タングステン（又はタングステン
シリサイド）、キャップゲート層を順次積層し（ステッ
プ５８〜６２）、パターニング工程（ステップ６４）を
行うことにより導電性ラインを形成する。導電性ライ
ン、例えばゲートライン（又はビットライン又は金属配
線）のパターニング工程を終えた後、パターニングされ
たゲートラインの側面の露出部分にタングステン窒化物
層を形成した後、ゲートラインのパターニング工程での
食刻損傷及びゲート酸化膜の損失を補償するために酸化
工程を行う。
法の一実施形態は次の手順に従う。まず、素子隔離のた
めのフィールド領域を定義し（ステップ５０，５２）、
ウェル拡散領域の形成のためのイオン注入及びしきい値
電圧の調節のためのイオン注入工程（ステップ５４）を
行った後、ゲートラインのパターニングを行う。ゲート
ラインのパターニング工程は、基板上に絶縁物質層とし
てゲート酸化膜を形成し（ステップ５６）、ゲート酸化
膜上にポリシリコン、タングステン（又はタングステン
シリサイド）、キャップゲート層を順次積層し（ステッ
プ５８〜６２）、パターニング工程（ステップ６４）を
行うことにより導電性ラインを形成する。導電性ライ
ン、例えばゲートライン（又はビットライン又は金属配
線）のパターニング工程を終えた後、パターニングされ
たゲートラインの側面の露出部分にタングステン窒化物
層を形成した後、ゲートラインのパターニング工程での
食刻損傷及びゲート酸化膜の損失を補償するために酸化
工程を行う。
【００１９】かかる本発明による半導体素子の金属配線
の形成工程は、まず、図５（ａ）に示すように、半導体
基板４１にフィールド領域を定義し（ステップ５０）、
ウェル領域の形成及びしきい値電圧Ｖｔの調節のための
イオン注入（図示せず）工程（ステップ５４）を行って
ゲート酸化膜４２を形成する（ステップ５６）。次い
で、前記ゲート酸化膜４２上にゲート形成用物質層、例
えばポリシリコン層４３を形成する（ステップ５８）。
の形成工程は、まず、図５（ａ）に示すように、半導体
基板４１にフィールド領域を定義し（ステップ５０）、
ウェル領域の形成及びしきい値電圧Ｖｔの調節のための
イオン注入（図示せず）工程（ステップ５４）を行って
ゲート酸化膜４２を形成する（ステップ５６）。次い
で、前記ゲート酸化膜４２上にゲート形成用物質層、例
えばポリシリコン層４３を形成する（ステップ５８）。
【００２０】図５（ｂ）に示すように、前記ポリシリコ
ン層４３上にタングステン層（又はタングステンシリサ
イド層）４４を形成する（ステップ６０）。図５（ｃ）
に示すように、前記タングステン層４４上にキャップゲ
ート層４５を形成する（ステップ６２）。
ン層４３上にタングステン層（又はタングステンシリサ
イド層）４４を形成する（ステップ６０）。図５（ｃ）
に示すように、前記タングステン層４４上にキャップゲ
ート層４５を形成する（ステップ６２）。
【００２１】図６（ａ）に示すように、前記積層形成さ
れたキャップゲート層４５、タングステン層４４、ポリ
シリコン層４３、ゲート酸化膜４４を選択的に食刻して
ゲート電極４６を形成する（ステップ６４）。次いで、
ＲＴＰ装置を用いて基板４１に加えられたストレスを補
償するために酸化工程を行う。酸化工程は下記の通りで
ある。まず、ウェーハをＲＴＰ装置内にローディングす
る（ステップ６６）。この際、ウェーハのローディング
時の装置内の工程条件は、Ｎ2ガス雰囲気で室温状態を
保持する。ウェーハのローディング後、Ｎ2／ＮＨ3ガス
雰囲気の室温状態でパージ動作を行ってローディング動
作でウェーハに残存する酸素を除去する（ステップ６
８）。
れたキャップゲート層４５、タングステン層４４、ポリ
シリコン層４３、ゲート酸化膜４４を選択的に食刻して
ゲート電極４６を形成する（ステップ６４）。次いで、
ＲＴＰ装置を用いて基板４１に加えられたストレスを補
償するために酸化工程を行う。酸化工程は下記の通りで
ある。まず、ウェーハをＲＴＰ装置内にローディングす
る（ステップ６６）。この際、ウェーハのローディング
時の装置内の工程条件は、Ｎ2ガス雰囲気で室温状態を
保持する。ウェーハのローディング後、Ｎ2／ＮＨ3ガス
雰囲気の室温状態でパージ動作を行ってローディング動
作でウェーハに残存する酸素を除去する（ステップ６
８）。
【００２２】図６（ｂ）に示すように、ＮＨ3ガス雰囲
気で装備内部の工程温度を８００〜１１５０℃程度に高
めて（ステップ７０）、アニーリング工程を行う（ステ
ップ７２）。ここで、アニーリング工程でＮＨ3ガスを
窒素と水素とに分離し、水素はタングステン又はタング
ステンシリサイドの表面又は結晶粒界内のタングステン
酸化物(W oxide)を還元作用により除去する。更に、窒
素は、露出されたタングステン又はタングステンシリサ
イドの表面を窒化してタングステン窒化物層４７を形成
する。前記タングステン窒化物層４７は、異常酸化が主
に発生する露出されたタングステン又はタングステンシ
リサイド層の表面部分（図６（ｂ）の点線で囲まれた部
分ｂ）に形成される。ここで、パターニングされたライ
ンがゲートラインの場合には、ポリシリコン層、タング
ステン層又はポリシリコン層、タングステンシリサイド
層の順で積層される構造が主として用いられ、ビットラ
インの場合にはポリシリコン層、タングステンシリサイ
ド層の順で積層される構造或いはタングステンの単独構
造が用いられる。
気で装備内部の工程温度を８００〜１１５０℃程度に高
めて（ステップ７０）、アニーリング工程を行う（ステ
ップ７２）。ここで、アニーリング工程でＮＨ3ガスを
窒素と水素とに分離し、水素はタングステン又はタング
ステンシリサイドの表面又は結晶粒界内のタングステン
酸化物(W oxide)を還元作用により除去する。更に、窒
素は、露出されたタングステン又はタングステンシリサ
イドの表面を窒化してタングステン窒化物層４７を形成
する。前記タングステン窒化物層４７は、異常酸化が主
に発生する露出されたタングステン又はタングステンシ
リサイド層の表面部分（図６（ｂ）の点線で囲まれた部
分ｂ）に形成される。ここで、パターニングされたライ
ンがゲートラインの場合には、ポリシリコン層、タング
ステン層又はポリシリコン層、タングステンシリサイド
層の順で積層される構造が主として用いられ、ビットラ
インの場合にはポリシリコン層、タングステンシリサイ
ド層の順で積層される構造或いはタングステンの単独構
造が用いられる。
【００２３】図６（ｃ）に示すように、８００〜１１５
０℃の温度を維持した状態で装置内にＮ2／Ｏ2ガス又は
ＮＯ又はＮ2Ｏガスを流入させて酸化工程を行う（ステ
ップ７４）。酸化工程の完了後、装置内部の温度を５０
０〜７００℃に低め、Ｎ2ガス雰囲気を保持する（ステ
ップ７６）。
０℃の温度を維持した状態で装置内にＮ2／Ｏ2ガス又は
ＮＯ又はＮ2Ｏガスを流入させて酸化工程を行う（ステ
ップ７４）。酸化工程の完了後、装置内部の温度を５０
０〜７００℃に低め、Ｎ2ガス雰囲気を保持する（ステ
ップ７６）。
【００２４】酸化工程において、ＲＴＰ装置に代えて真
空炉又は真空ＲＴＰを使用する場合、その酸化工程は次
の通りである。図６（ａ）に示すように、積層形成され
たキャップゲート層４５、タングステン層４４、ポリシ
リコン層４３、ゲート酸化膜４４を選択的に食刻してゲ
ート電極４６のパターニング工程を終了した後、真空炉
又は真空ＲＴＰ装備内にウェーハをローディングする
（ステップ７８）。このとき、ウェーハのローディング
時の装置内の工程条件は、Ｎ２ガス雰囲気で室温状態を
保持する。ウェーハのローディング後、真空ポンピング
によりウェーハに残存する酸素を１次除去する（ステッ
プ８０）。次いで、Ｎ2／ＮＨ3ガス雰囲気の室温状態で
パージ動作を行ってウェーハに残存する酸素を２次除去
する（ステップ８２）。そして、ＮＨ3ガス雰囲気で装
備内部の工程温度を８００〜１１５０℃程度に高めて
（ステップ８４）、アニーリング工程を行う（ステップ
８６）。ここで、アニーリング工程でＮＨ3ガスを窒素
と酸素とに分離し、水素はタングステン又はタングステ
ンシリサイドの表面又は結晶粒界内のタングステン酸化
物(W oxide)を還元作用により除去する。そして、窒素
は、露出されたタングステン又はタングステンシリサイ
ドの表面を窒化してタングステン窒化物層を形成する。
前記タングステン窒化物層は、異常酸化が主に生じる露
出されたタングステン又はタングステンシリサイド層の
表面部分に形成される。このようにして形成されたタン
グステンシリサイド層は、後続の酸化工程で酸化防止膜
の役割を果たす。次いで、８００〜１５００℃の温度を
維持した状態で装置内にＮ2／Ｏ2ガスまたはＮＯまたは
Ｎ2Ｏガスを流入させて酸化工程を行う（ステップ８
８）。酸化工程の完了後、装置内部の温度を５００〜７
００℃に低め、Ｎ2ガスを用いたパージ工程で不純物を
除去する（ステップ９０）。
空炉又は真空ＲＴＰを使用する場合、その酸化工程は次
の通りである。図６（ａ）に示すように、積層形成され
たキャップゲート層４５、タングステン層４４、ポリシ
リコン層４３、ゲート酸化膜４４を選択的に食刻してゲ
ート電極４６のパターニング工程を終了した後、真空炉
又は真空ＲＴＰ装備内にウェーハをローディングする
（ステップ７８）。このとき、ウェーハのローディング
時の装置内の工程条件は、Ｎ２ガス雰囲気で室温状態を
保持する。ウェーハのローディング後、真空ポンピング
によりウェーハに残存する酸素を１次除去する（ステッ
プ８０）。次いで、Ｎ2／ＮＨ3ガス雰囲気の室温状態で
パージ動作を行ってウェーハに残存する酸素を２次除去
する（ステップ８２）。そして、ＮＨ3ガス雰囲気で装
備内部の工程温度を８００〜１１５０℃程度に高めて
（ステップ８４）、アニーリング工程を行う（ステップ
８６）。ここで、アニーリング工程でＮＨ3ガスを窒素
と酸素とに分離し、水素はタングステン又はタングステ
ンシリサイドの表面又は結晶粒界内のタングステン酸化
物(W oxide)を還元作用により除去する。そして、窒素
は、露出されたタングステン又はタングステンシリサイ
ドの表面を窒化してタングステン窒化物層を形成する。
前記タングステン窒化物層は、異常酸化が主に生じる露
出されたタングステン又はタングステンシリサイド層の
表面部分に形成される。このようにして形成されたタン
グステンシリサイド層は、後続の酸化工程で酸化防止膜
の役割を果たす。次いで、８００〜１５００℃の温度を
維持した状態で装置内にＮ2／Ｏ2ガスまたはＮＯまたは
Ｎ2Ｏガスを流入させて酸化工程を行う（ステップ８
８）。酸化工程の完了後、装置内部の温度を５００〜７
００℃に低め、Ｎ2ガスを用いたパージ工程で不純物を
除去する（ステップ９０）。
【００２５】本発明の一実施形態による半導体素子の金
属配線の形成方法は、ウェーハのローディング時に空気
中に残存する酸素をパージ工程または真空ポンピング工
程で除去する。そして、温度上昇行程またはアニーリン
グ時にＮＨ3ガスを用いて、水素はタングステン又はタ
ングステンシリサイドの表面又は結晶粒界内のタングス
テン酸化物を還元作用により除去し、窒素は露出された
タングステン又はタングステンシリサイドの表面を窒化
させてタングステン窒化物層を形成する。
属配線の形成方法は、ウェーハのローディング時に空気
中に残存する酸素をパージ工程または真空ポンピング工
程で除去する。そして、温度上昇行程またはアニーリン
グ時にＮＨ3ガスを用いて、水素はタングステン又はタ
ングステンシリサイドの表面又は結晶粒界内のタングス
テン酸化物を還元作用により除去し、窒素は露出された
タングステン又はタングステンシリサイドの表面を窒化
させてタングステン窒化物層を形成する。
【００２６】
【発明の効果】上述した本発明の半導体素子の金属配線
の形成方法には下記のような効果がある。
の形成方法には下記のような効果がある。
【００２７】請求項１、２、５の発明によれば、金属ラ
インのパターニング後に行われるウェーハ酸化工程を、
露出されたタングステン又はタングステンシリサイドの
表面を窒化させてタングステン窒化物層を形成してから
行うことで異常酸化を抑えられるため、金属ラインの電
気的特性を向上させることができる。さらに、異常酸化
を抑えてタングステン又はタングステン窒化物層をゲー
トラインとして用いる場合、ゲート酸化膜の耐圧特性を
向上させる効果がある。
インのパターニング後に行われるウェーハ酸化工程を、
露出されたタングステン又はタングステンシリサイドの
表面を窒化させてタングステン窒化物層を形成してから
行うことで異常酸化を抑えられるため、金属ラインの電
気的特性を向上させることができる。さらに、異常酸化
を抑えてタングステン又はタングステン窒化物層をゲー
トラインとして用いる場合、ゲート酸化膜の耐圧特性を
向上させる効果がある。
【００２８】請求項３、４の発明によれば、ＮＨ3ガス
を用いたアニーリング工程で分離された水素は、導電性
ラインの表面又は結晶粒界内の酸化物を還元作用により
除去し、窒素は酸化防止膜として用いるタングステン窒
化物層を形成するので、酸化工程での異常酸化を効果的
に抑制する。
を用いたアニーリング工程で分離された水素は、導電性
ラインの表面又は結晶粒界内の酸化物を還元作用により
除去し、窒素は酸化防止膜として用いるタングステン窒
化物層を形成するので、酸化工程での異常酸化を効果的
に抑制する。
【００２９】請求項６、７の発明によれば、ウェーハの
ローディング動作時に残存する酸素及びタングステン層
に含まれる酸化物を除去し、露出された表面に酸化防止
用のタングステン窒化物層を形成するので、後続の酸化
工程でタングステン層の異常酸化を防ぐことができる。
ローディング動作時に残存する酸素及びタングステン層
に含まれる酸化物を除去し、露出された表面に酸化防止
用のタングステン窒化物層を形成するので、後続の酸化
工程でタングステン層の異常酸化を防ぐことができる。
【図１】 従来技術の金属配線の形成方法の流れ図。
【図２】 従来技術の金属配線の形成方法を示す断面
図。
図。
【図３】 図２の工程に引き続き行われる工程を示す断
面図。
面図。
【図４】 本発明による金属配線の形成工程の流れ図。
【図５】 本発明による金属配線の形成方法を示す断面
図。
図。
【図６】 図５の工程に引き続き行われる工程を示す断
面図。
面図。
４１ 半導体基板 ４２ ゲート酸化膜 ４３ ポリシリコン層 ４４ タングステン層 ４５ キャップゲート層 ４６ ゲート電極層 ４７ タングステン窒化物層
Claims (7)
- 【請求項１】 半導体基板上に絶縁物質層を形成し、
絶縁物質層上に導電性ラインを形成する段階と、 前記導電性ラインの露出した表面を窒化処理する段階
と、 前記露出した表面に窒化層が形成された導電性ラインを
含む半導体基板を酸化処理する段階とを備えることを特
徴とする半導体素子の金属配線の形成方法。 - 【請求項２】 導電性ライン形成工程は、ポリシリコ
ン層上にタングステン又はタングステンシリサイド層を
積層する工程を含むことを特徴とする請求項１記載の半
導体素子の金属配線の形成方法。 - 【請求項３】 導電性ラインの窒化処理をＮＨ3ガス
を用いて行うことを特徴とする請求項１記載の半導体素
子の金属配線の形成方法。 - 【請求項４】 窒化処理段階は、ＮＨ3ガスを窒素と
水素とに分離するアニーリング工程と、分離された水素
により導電性ラインの表面又は結晶粒界内の酸化物を還
元作用により除去する工程とを含むことを特徴とする請
求項３記載の半導体素子の金属配線の形成方法。 - 【請求項５】 半導体基板上にゲート酸化膜を形成
し、ゲート酸化膜上にポリシリコン層を形成する工程
と、 前記ポリシリコン層上にタングステン層を形成する工程
と、 前記タングステン層上にキャップゲート層を形成し、前
記積層されたキャップゲート層、タングステン層、ポリ
シリコン層、及びゲート酸化膜を選択的にパターニング
してゲートラインを形成する工程と、 前記タングステン層を窒化処理してパターニングされた
ゲートラインの側面にタングステン窒化物層を形成する
工程と、 前記タングステン窒化物層を酸化防止膜として、パター
ニングされたゲートラインを含む半導体基板を酸化処理
する工程とを備えることを特徴とする半導体素子の金属
配線の形成方法。 - 【請求項６】 ゲートラインのパターニング後の窒化
及び酸化処理工程は、 ＲＴＰ装置内に半導体基板をローディングする段階と、 ローディング動作の完了後、Ｎ2／ＮＨ3ガス雰囲気の室
温状態でパージ動作を行ってウェーハに残存する酸素を
除去する段階と、 ＮＨ3ガス雰囲気で８００〜１１５０℃の温度でアニー
リング工程を行って、タングステン層の表面又は結晶粒
界内の酸化物を除去し、露出された表面にタングステン
窒化物層を形成する段階と、 タングステン窒化物層を酸化防止膜とし、酸化工程を行
う段階と、 酸化工程の完了後、温度を５００〜７００℃に低め、Ｎ
２ガス雰囲気を維持する段階とを含むことを特徴とする
請求項５記載の半導体素子の金属配線の形成方法。 - 【請求項７】 ゲートラインのパターニング後の窒化
及び酸化処理工程は、 半導体基板を真空炉または真空
ＲＴＰ装置内にローディングする段階と、 ウェーハのローディングの完了後、真空ポンピングによ
りウェーハに残存する酸素を１次除去する段階と、 Ｎ2／ＮＨ3ガス雰囲気の室温状態でパージ動作を行って
ウェーハに残存する酸素を２次除去する段階と、 ＮＨ3ガス雰囲気で８００〜１１５０℃の温度でアニー
リング工程を行って、タングステン層の表面又は結晶粒
界内の酸化物を除去し、露出された表面にタングステン
窒化物層を形成する段階と、 タングステン窒化物層を酸化防止膜として、酸化処理を
行う段階と、 酸化工程の完了後、温度を５００〜７００℃に低め、Ｎ
2ガスを用いたパージ工程で不純物を除去する段階とを
含むことを特徴とする請求項５記載の半導体素子の金属
配線の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990005854A KR100327432B1 (ko) | 1999-02-22 | 1999-02-22 | 반도체 소자의 금속 배선 형성 방법 |
| KR5854/1999 | 1999-02-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243753A true JP2000243753A (ja) | 2000-09-08 |
Family
ID=19574789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11198871A Pending JP2000243753A (ja) | 1999-02-22 | 1999-07-13 | 半導体素子の金属配線の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6284634B1 (ja) |
| JP (1) | JP2000243753A (ja) |
| KR (1) | KR100327432B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134745A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
| US6984575B2 (en) | 2002-12-20 | 2006-01-10 | Renesas Technology Corp. | Fabrication process of a semiconductor integrated circuit device |
| JP2006303404A (ja) * | 2005-04-22 | 2006-11-02 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2012059961A (ja) * | 2010-09-09 | 2012-03-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100294637B1 (ko) * | 1998-06-29 | 2001-10-19 | 박종섭 | 모스펫의폴리사이드게이트형성방법 |
| KR100331861B1 (en) * | 2000-07-21 | 2002-04-09 | Hynix Semiconductor Inc | Method for fabricating gate electrode of semiconductor device |
| JP2002093743A (ja) * | 2000-09-11 | 2002-03-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100402389B1 (ko) * | 2001-03-23 | 2003-10-17 | 삼성전자주식회사 | 금속 게이트 형성 방법 |
| US6544905B1 (en) * | 2001-07-06 | 2003-04-08 | Advanced Micro Devices, Inc. | Metal gate trim process by using self assembled monolayers |
| JP2003023152A (ja) * | 2001-07-10 | 2003-01-24 | Sony Corp | Ｍｉｓ型トランジスタ及びその製造方法 |
| EP1298710A1 (en) * | 2001-09-07 | 2003-04-02 | Infineon Technologies AG | Method for protecting a tungsten element in semiconductor device fabrication |
| KR100476922B1 (ko) * | 2002-05-31 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 게이트 패턴 형성 방법 |
| US20040061190A1 (en) * | 2002-09-30 | 2004-04-01 | International Business Machines Corporation | Method and structure for tungsten gate metal surface treatment while preventing oxidation |
| KR100905177B1 (ko) * | 2002-10-25 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100586009B1 (ko) * | 2004-05-31 | 2006-06-01 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이를 수행하기 위한 장치 |
| KR100586006B1 (ko) | 2004-06-15 | 2006-06-01 | 삼성전자주식회사 | 불휘발성 메모리 장치의 게이트 구조물 형성 방법 및 이를수행하기 위한 장치 |
| KR100849067B1 (ko) | 2007-02-08 | 2008-07-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100902106B1 (ko) | 2007-10-31 | 2009-06-09 | 주식회사 하이닉스반도체 | 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법 |
| US9127340B2 (en) * | 2009-02-13 | 2015-09-08 | Asm International N.V. | Selective oxidation process |
| US8889565B2 (en) * | 2009-02-13 | 2014-11-18 | Asm International N.V. | Selective removal of oxygen from metal-containing materials |
| JP2012216633A (ja) * | 2011-03-31 | 2012-11-08 | Tokyo Electron Ltd | プラズマ窒化処理方法、プラズマ窒化処理装置および半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03147328A (ja) * | 1989-11-01 | 1991-06-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05243178A (ja) * | 1991-10-03 | 1993-09-21 | Hewlett Packard Co <Hp> | 半導体集積回路用相互接続体形成方法 |
| KR0179677B1 (ko) * | 1993-12-28 | 1999-04-15 | 사토 후미오 | 반도체장치 및 그 제조방법 |
| US5907188A (en) * | 1995-08-25 | 1999-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device with conductive oxidation preventing film and method for manufacturing the same |
-
1999
- 1999-02-22 KR KR1019990005854A patent/KR100327432B1/ko not_active IP Right Cessation
- 1999-06-01 US US09/323,227 patent/US6284634B1/en not_active Expired - Lifetime
- 1999-07-13 JP JP11198871A patent/JP2000243753A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134745A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
| US6984575B2 (en) | 2002-12-20 | 2006-01-10 | Renesas Technology Corp. | Fabrication process of a semiconductor integrated circuit device |
| JP2006303404A (ja) * | 2005-04-22 | 2006-11-02 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2012059961A (ja) * | 2010-09-09 | 2012-03-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000056496A (ko) | 2000-09-15 |
| US6284634B1 (en) | 2001-09-04 |
| KR100327432B1 (ko) | 2002-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000243753A (ja) | 半導体素子の金属配線の形成方法 | |
| KR20030006993A (ko) | 반도체장치와 그 제조방법 | |
| WO2012018975A2 (en) | Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls | |
| US20060205159A1 (en) | Method of forming gate flash memory device | |
| JP2007511086A (ja) | トランジスタ製造プロセスにおいて、ｈｉｇｈ−ｋゲート絶縁体を組み入れる方法 | |
| KR100616498B1 (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| US20040219753A1 (en) | Method of manufacturing semiconductor device | |
| US6908805B2 (en) | Method of manufacturing dual gate oxide film | |
| JP4477981B2 (ja) | 半導体装置の製造方法 | |
| JPH10150188A (ja) | 半導体装置の製造方法 | |
| KR100739964B1 (ko) | 반도체 소자의 제조방법 | |
| US7067408B2 (en) | Method for releasing stress during semiconductor device fabrication | |
| KR100481073B1 (ko) | 박막 형성 방법과 이를 이용한 게이트 전극 및 트렌지스터 형성 방법 | |
| US6316344B1 (en) | Method for forming gate | |
| JP2003158196A (ja) | 半導体装置およびその製造方法 | |
| KR100905177B1 (ko) | 반도체소자의 제조방법 | |
| KR20050060268A (ko) | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 | |
| KR20090000880A (ko) | 반도체소자의 게이트 형성방법 | |
| JPH0832066A (ja) | 半導体装置の製造方法 | |
| KR20090005910A (ko) | 이중 캡핑막을 갖는 트랜지스터 제조방법 | |
| JPH0878411A (ja) | 半導体装置およびその製造方法 | |
| KR100318268B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100312658B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080030743A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |