KR20090000880A - 반도체소자의 게이트 형성방법 - Google Patents
반도체소자의 게이트 형성방법 Download PDFInfo
- Publication number
- KR20090000880A KR20090000880A KR1020070064758A KR20070064758A KR20090000880A KR 20090000880 A KR20090000880 A KR 20090000880A KR 1020070064758 A KR1020070064758 A KR 1020070064758A KR 20070064758 A KR20070064758 A KR 20070064758A KR 20090000880 A KR20090000880 A KR 20090000880A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- tungsten
- spacer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 40
- 239000010937 tungsten Substances 0.000 claims abstract description 40
- 125000006850 spacer group Chemical group 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 32
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- -1 tungsten nitride Chemical class 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 14
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 229910001882 dioxygen Inorganic materials 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 229920005591 polysilicon Polymers 0.000 abstract description 16
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 3
- 230000002159 abnormal effect Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체기판 상에 절연막, 도전막, 텅스텐막 및 하드마스크막을 형성하고, 도전막의 측부가 일부 노출되게 하드마스크막 및 텅스텐막을 제1 식각한다. 하드마스크막, 텅스텐막, 일부 노출된 도전막의 양측부에 스페이서를 형성한 후, 스페이서를 측벽배리어로 상기 도전막 및 절연막을 제2 식각하고, 스페이서 및 노출된 도전막 측벽을 라디컬 산화 공정을 수행하여 선택적으로 산화시키는 반도체소자의 게이트 형성방법을 제시한다.
게이트, 스페이서, 라디컬 산화 공정, 텅스텐막,
Description
도 1 내지 도 4는 본 발명에 따른 반도체소자의 게이트 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
본 발명은 반도체소자의 형성방법에 관한 것으로, 보다 구체적으로 반도체소자의 게이트 형성방법에 관한 것이다.
디램(DRAM)과 같은 반도체소자의 크기가 축소됨에 따라, 게이트전극의 저항 및 캐패시터 성분에 의해 동장 속도가 저하되는 등 다양한 문제점이 부각되고 있다. 이에 따라, 게이트 전극의 저항을 감소시키기 위해, 저 저항의 금속 게이트전극이 요구되고 있다.
특히, 텅스텐을 전극으로 사용하는 텅스텐 게이트전극은 반도체 기판 상에 도전막, 텅스텐막, 텅스텐질화막 및 하드마스크막을 순차 형성한 후 마스크 패턴을 이용한 식각공정을 수행하여 게이트전극을 형성한다. 이때, 텅스텐막의 이상 산화를 방지하고, 텅스텐막으로 산소가 침투하는 것을 방지하기 위해 게이트 전극 측벽 에 질화막으로 이루어진 스페이서(spacer)를 형성하여 게이트전극을 보호하고 있다.
그런데, 스페이서를 형성하는 과정에서 질화막이 가지고 있는 고유의 응력으로 인해 게이트 폭 방향으로 스트레스(stress)를 받게 된다. 또한, 텅스텐막과 텅스테질화막을 형성한 이후에, 후속 열공정을 진행하게 되면, 텅스텐막과 텅스텐질화막의 상변화가 발생하면서 텅스텐막과 하드마스크질화막 계면에 스트레스가 유발된다.
이에 따라, 스페이서질화막이 받는 스트레스와 텡스텐막과 하드마스크질화막 계면에 발생된 스트레스 차이에 의해 게이트 프로파일이 기울어지는 리닝(leaning) 현상이 나타나고 있다. 이러한 게이트 리닝 현상이 심할 경우, 게이트가 쓰러져 이웃하는 게이트가 서로 브릿지(bridge)되는 현상이 유발될 수도 있다.
또한, 게이트 리닝 현상으로 인해 후속 랜딩 플러그 콘택 형성 시 낫 오픈(not open) 현상 또는 자기 정렬 콘택 형성 시 랜딩 플러그와 게이트전극이 쇼트(short) 되는 문제점이 발생될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 게이트 리닝 현상을 방지하여 소자의 수율을 향상시키는 반도체소자의 게이트 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 게이트 형성방법에 따르면, 반도체기판 상에 절연막, 도전막, 텅스텐막 및 하드마스크막을 형성하는 단계; 상기 도전막의 측부가 일부 노출되게 하드마스크막 및 텅스텐막을 제1 식각하는 단계; 상기 하드마스크막, 텅스텐막, 일부 노출된 도전막의 양측부에 스페이서를 형성하는 단계; 상기 스페이서를 측벽배리어로 상기 도전막 및 절연막을 제2 식각하는 단계; 및 상기 스페이서 및 노출된 도전막 측벽을 라디컬 산화 공정을 수행하여 선택적으로 산화시키는 단계를 포함한다.
상기 도전막을 형성하는 단계 이후에, 상기 텅스텐질화막을 형성하는 단계를 더 포함할 수 있다.
상기 스페이서는 실리콘질화막으로 형성하는 것이 바람직하다.
상기 라디컬 산화공정을 수행하는 단계는, 상기 제2 식각된 반도체기판을 반응 챔버로 로딩하는 단계; 상기 반응 챔버 내로 산소가스와 수소가스를 공급하는 단계; 상기 반응 챔버 내부의 압력과 온도를 조절하여 상기 산소가스와 수소가스를 라디컬 형태로 활성화시키는 단계; 상기 라티컬 형태의 산소원자와 수소원자들과 상기 도전막과 스페이서에 포함된 실리콘원자와 결합하여 상기 도전막 및 스페이서를 산화시키는 단계; 및 상기 스페이서 및 도전막이 산화된 반도체기판을 언로딩하는 단계를 더 포함할 수 있다.
상기 라디컬산화공정은 1 내지 수백 토르(torr)의 압력 및 400 내지 1000 ℃의 온도에서 수행하는 것이 바람직하다.
상기 상기 도전막 및 스페이서를 산화시키는 단계는, 상기 반응 챔버 내부로 공급되는 산소가스와 수소가스의 비율을 조절하여 상기 도전막 및 스페이서가 산화되는 두께를 조절하는 것이 바람직하다.
도 1 내지 도 4는 본 발명에 따른 반도체소자의 게이트 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 1을 참조하면, 반도체기판(100) 상에 얕은 트렌치 소자분리(STI;Shallow Trench Isolation)로 수행된 소자분리막(110)에 의해 활성영역을 설정한다. 활성영역이 설정된 반도체기판(100) 상에 게이트절연막(120), 게이트도전막, 게이트 금속막, 하드마스크막을 순차적으로 형성한다. 게이트 도전막은 폴리실리콘막(130)으로 형성할 수 있다. 게이트 금속막은 텅스텐질화막(140) 및 텅스텐막(150)을 포함하여 형성할 수 있다. 도면에는 자세하게 나타나지 않았지만, 게이트금속막을 형성하기 이전에, 텅스텐실리사이드막을 형성할 수도 있다. 이때, 텅스텐실리사이드막은 후속 열공정에 의해 폴리실리콘막(130)과 텅스텐질화막(140) 계면에 실리콘질화물이 유발되는 것을 억제할 수 있다.
하드마스크막(160)을 실리콘질화막과 같은 절연물질을 포함하여 형성할 수 있다. 하드마스크막(160)은 후속 게이트 식각공정에서 식각마스크로 이용되거나, 후속 콘택홀 형성과정에서 하부의 게이트전극을 보호할 수 있다.
도 2를 참조하면, 포토리소그라피 공정을 수행하여 하드마스크막, 텅스텐막, 텅스텐질화막 및 폴리실리콘막을 제1 식각하여 하드마스크막 패턴(161), 텅스텐막 패턴(151), 텅스텐질화막 패턴(141)을 형성한다. 이때, 폴리실리콘막(130)을 상부 표면으로부터 일정 두께까지만 식각한다. 제1 식각 과정에서 폴리실리콘막(130)을 일정 두께만 식각함으로써, 후속 선택적 산화공정 시 텅스텐막 패턴(151)으로 산소 가 유입되어 텅스텐의 이상산화가 발생하는 것을 방지할 수 있다.
도 3을 참조하면, 하드마스크 패턴(161), 텅스텐막 패턴(151), 텅스텐질화막 패턴(141), 일정 두께로 식각된 폴리실리콘막(130) 측벽에 텅스텐막 패턴(151)의 이상산화를 방지하기 위한 캡핑스페이서(170)을 형성한다. 구체적으로, 도면에는 상세하게 나타나지 않았지만, 하드마스크 패턴(161), 텅스텐막 패턴(151), 텅스텐질화막 패턴(141), 일정 두께로 식각된 폴리실리콘막(130) 전면에 스페이서막을 형성한 후, 스페이서막을 이방성 식각하여 하드마스크막 패턴(161), 텅스텐막 패턴(151), 텅스텐질화막 패턴(141), 일정 두께로 식각된 폴리실리콘막(130) 측벽에 캡핑스페이서(170)를 형성한다. 캡핑스페이서(170)은 실리콘질화막과 같은 절연물질을 포함하여 형성할 수 있다. 캡핑스페이서(170)은 저압 화학기상 증착(LPCVD;Low Pressure Chemical Vapor Depostion)공정을 이용하여 형성할 수 있다. 캡핑스페이서(170)는 텅스텐막 패턴(151)의 이상산화를 방지하고, 후속 공정 과정에서 게이트전극 측벽이 손상되는 것을 방지할 수 있다.
다음에, 캡핑스페이서(170)를 측벽배리어로 제1 식각과정에서 식각되지 않은 폴리실리콘막(130) 및 게이트절연막(120)을 제2 식각한다. 제2 식각공정에 의해 제1 식각공정 시 식각되지 않는 폴리실리콘막이 식각되어 폴리실리콘막 패턴(131) 및 게이트절연막 패턴(121)이 형성된다.
도 4를 참조하면, 라디컬 산화(radical oxidation) 공정을 수행하여 제2 식각공정에 의해 노출된 폴리실리콘막 패턴(131) 및 캡핑스페이서(170) 측벽을 일정 두께로 산화시킨다. 라디컬 산화공정은 통상적인 열산화 공정에 비해 저압, 고온 조건에서 실시하여 반응 가스가 라디컬 상태로 될 수 있도록 한다.
구체적으로, 제2 식각된 반도체기판(100)을 반응 챔버로 로딩(loading)한 후, 반응 챔버 내부로 산소(O2)가스와 수소(H2)가스를 동시에 공급한다. 다음에, 반응 챔버 내부의 압력을 1 내지 수백 토르(torr)의 압력으로 조절하고, 반응 챔버 내부의 온도를 400 내지 1000 ℃의 온도로 조절한다. 그러면, 반응 챔버 내부로 공급된 산소가스와 수소가스가 라디컬 형태로 활성화된다. 활성화된 산소가스와 수소가스는 폴리실리콘막 패턴(131) 및 캡핑스페이서(170) 측벽을 산화시켜 실리콘산화막(180)을 형성한다. 이때, 실리콘산화막(180)은 활성화된 라디컬 형태의 산소원자 및 수소원자들과, 폴리실리콘막 패턴(131) 및 캡핑스페이서(170)에 포함된 실리콘원자가 결합하여 형성된다. 다음에, 실리콘산화막(180)이 형성된 반도체기판(100)을 언로딩(unloading)한다.
라디컬 산화 공정 시, 반응 챔버 내부로 공급되는 산소가스와 수소가스의 비율을 조절하여 산화 반응율을 조절할 수 있다. 따라서, 텅스텐막 패턴(151)의 이상산화가 일어나지 않도록 캡핑스페이서(170)가 산화되는 두께를 조절할 수 있다. 또한, 라디컬 공정을 수행하게 되면, 전체적으로 균일한 산화반응이 일어나기 때문에 균일한 두께를 갖는 산화막을 형성할 수 있다.
라디컬 산화 공정을 수행함에 따라, 폴리실리콘막 패턴(131)을 선택적으로 산화시키면서, 캡핑스페이서(170) 측벽을 산화시켜 게이트전극이 받는 스트레스를 완화시킬 수 있다. 이에 따라, 게이트 전극이 기울어지는 리닝(leaning) 현상을 방 지할 수 있다. 또한, 고온에서 라디컬 산화공정을 수행함으로써, 후속 불순물 영역의 활성화를 위해 추가적으로 수행하던 열공정을 생략할 수 있다.
이에 따라, 본 발명의 실시예에서는 다음과 같은 과정을 수행하여 게이트 리닝 현상을 방지하고, 게이트 리닝현상으로 인해 유발되는 랜딩 플러그 낫 오픈 현상 또는 자기정력콘택 식각 결함 현상을 방지할 수 있다.
이상 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함이 당연하다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 게이트 형성방법은, 게이트 선택적 산화 공정을 라디컬 산화공정을 사용함으로써, 게이트도전막 및 스페이서를 동시에 균일한 두께로 산화시킬 수 있다.
이에 따라, 스페이서와 게이트전극의 스트레스에 의해 게이트 리닝현상을 방지할 수 있다. 또한, 게이트 리닝현상으로 인해 유발될 수 있는 랜딩플러그콘택 낫 오픈 현상 및 자기정력콘택 식각 결함 현상을 방지할 수 있다.
Claims (6)
- 반도체기판 상에 절연막, 도전막, 텅스텐막 및 하드마스크막을 형성하는 단계;상기 도전막의 측부가 일부 노출되게 하드마스크막 및 텅스텐막을 제1 식각하는 단계;상기 하드마스크막, 텅스텐막, 일부 노출된 도전막의 양측부에 스페이서를 형성하는 단계;상기 스페이서를 측벽배리어로 상기 도전막 및 절연막을 제2 식각하는 단계; 및상기 스페이서 및 노출된 도전막 측벽을 라디컬 산화 공정을 수행하여 선택적으로 산화시키는 단계를 포함하는 반도체소자의 게이트 형성방법.
- 제1항에 있어서,상기 도전막을 형성하는 단계 이후에,상기 텅스텐질화막을 형성하는 단계를 더 포함하는 반도체소자의 게이트 형성방법.
- 제1항에 있어서,상기 스페이서는 실리콘질화막으로 형성하는 반도체소자의 게이트 형성방법.
- 제1항에 있어서,상기 라디컬 산화공정을 수행하는 단계는,상기 제2 식각된 반도체기판을 반응 챔버로 로딩하는 단계;상기 반응 챔버 내로 산소가스와 수소가스를 공급하는 단계;상기 반응 챔버 내부의 압력과 온도를 조절하여 상기 산소가스와 수소가스를 라디컬 형태로 활성화시키는 단계;상기 라티컬 형태의 산소원자와 수소원자들과 상기 도전막 및 스페이서에 포함된 실리콘원자와 결합하여 상기 도전막 및 스페이서를 산화시키는 단계; 및상기 스페이서 및 도전막이 산화된 반도체기판을 언로딩하는 단계를 더 포함하는 반도체소자의 게이트 형성방법.
- 제4항에 있어서,상기 라디컬산화공정은 1 내지 수백 토르(torr)의 압력 및 400 내지 1000 ℃의 온도에서 수행하는 반도체소자의 게이트 형성방법.
- 제4항에 있어서,상기 도전막 및 스페이서를 산화시키는 단계는,상기 반응 챔버 내부로 공급되는 산소가스와 수소가스의 비율을 조절하여 상기 도전막 및 스페이서가 산화되는 두께를 조절하는 반도체소자의 게이트 형성방 법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070064758A KR20090000880A (ko) | 2007-06-28 | 2007-06-28 | 반도체소자의 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070064758A KR20090000880A (ko) | 2007-06-28 | 2007-06-28 | 반도체소자의 게이트 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090000880A true KR20090000880A (ko) | 2009-01-08 |
Family
ID=40484010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070064758A KR20090000880A (ko) | 2007-06-28 | 2007-06-28 | 반도체소자의 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090000880A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376715A (zh) * | 2010-08-11 | 2012-03-14 | 中国科学院微电子研究所 | 一种无电容型动态随机访问存储器结构及其制备方法 |
| CN102468303A (zh) * | 2010-11-10 | 2012-05-23 | 中国科学院微电子研究所 | 半导体存储单元、器件及其制备方法 |
-
2007
- 2007-06-28 KR KR1020070064758A patent/KR20090000880A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376715A (zh) * | 2010-08-11 | 2012-03-14 | 中国科学院微电子研究所 | 一种无电容型动态随机访问存储器结构及其制备方法 |
| CN102376715B (zh) * | 2010-08-11 | 2014-03-12 | 中国科学院微电子研究所 | 一种无电容型动态随机访问存储器结构及其制备方法 |
| CN102468303A (zh) * | 2010-11-10 | 2012-05-23 | 中国科学院微电子研究所 | 半导体存储单元、器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100441681B1 (ko) | 금속 게이트 형성 방법 | |
| JP2011258977A (ja) | 半導体素子 | |
| KR100327432B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100616498B1 (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| KR100955679B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20090000880A (ko) | 반도체소자의 게이트 형성방법 | |
| KR100739964B1 (ko) | 반도체 소자의 제조방법 | |
| JP2008053532A (ja) | 半導体装置の製造方法 | |
| US7067408B2 (en) | Method for releasing stress during semiconductor device fabrication | |
| KR100902106B1 (ko) | 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법 | |
| KR100909628B1 (ko) | 반도체소자의 폴리메탈게이트 형성방법 | |
| KR20090005910A (ko) | 이중 캡핑막을 갖는 트랜지스터 제조방법 | |
| KR100780778B1 (ko) | 반도체 소자의 금속 게이트 형성방법 | |
| KR100609035B1 (ko) | 반도체 장치의 모스트랜지스터 게이트 제조방법 | |
| KR100548579B1 (ko) | 반도체소자의 제조방법 | |
| KR100353822B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100364804B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030093445A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR20080030743A (ko) | 반도체 장치의 제조 방법 | |
| KR20070027811A (ko) | 반도체 소자의 층간절연막 형성방법 | |
| KR20080085532A (ko) | 반도체 소자의 게이트 형성방법 | |
| KR20090066942A (ko) | 반도체소자의 텅스텐 폴리게이트 형성방법 | |
| KR20090017111A (ko) | 반도체 소자의 게이트 패턴 형성 방법 | |
| KR20070002321A (ko) | 반도체 소자 제조 방법 | |
| KR20090105446A (ko) | 반도체 소자의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |