KR100353822B1 - 반도체 소자의 게이트 전극 형성방법 - Google Patents
반도체 소자의 게이트 전극 형성방법 Download PDFInfo
- Publication number
- KR100353822B1 KR100353822B1 KR1020000084459A KR20000084459A KR100353822B1 KR 100353822 B1 KR100353822 B1 KR 100353822B1 KR 1020000084459 A KR1020000084459 A KR 1020000084459A KR 20000084459 A KR20000084459 A KR 20000084459A KR 100353822 B1 KR100353822 B1 KR 100353822B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- gate
- flow rate
- selective oxidation
- oxidation process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 42
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 239000007800 oxidant agent Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000002156 mixing Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract description 37
- 238000009826 distribution Methods 0.000 abstract description 7
- 150000002739 metals Chemical class 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 3
- 238000011065 in-situ storage Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 15
- 239000010937 tungsten Substances 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Abstract
본 발명은 반도체 제조 기술에 관한 것으로, 특히 금속을 게이트 재료로 사용하는 반도체 소자의 게이트 전극 형성방법에 관한 것이며, 폴리실리콘/금속 적층 구조의 건식 식각 후에 실시하는 게이트 선택산화 공정시 금속의 산화를 방지할 수 있는 반도체 소자의 게이트 전극 형성방법을 제공하는데 그 목적이 있다. H2가스와 O2가스를 사용하는 인시츄(In-Situ) 방식의 선택 산화 공정시 발생하는 금속의 산화는 산화제의 소오스 가스 중 하나인 O2가스를 일시에 반응기 내에 유입시킴으로써 공정 초기 반응기 내의 가스 분포(분압)가 분균일한 것에 기인하는 것으로, 본 발명에서는 O2가스의 유량을 공정에 필요한 양보다 적게 시작한 후 점진적으로 유량을 증가시켜 반응기 내의 기체 분포(분압)의 균일성을 확보함으로써 금속의 산화를 최소화한다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 금속을 게이트 재료로 사용하는 반도체 소자의 게이트 전극 형성방법에 관한 것이다.
전통적으로, 모스 트랜지스터의 게이트 전극 재료로서 도핑된 폴리실리콘을 사용하여 왔다. 폴리실리콘 게이트 전극은 그 형성 공정이 안정하다는 장점을 가지고 있다. 그러나, 반도체 소자의 고집적화가 계속해서 진행됨에 따라 게이트 전극을 비롯한 각종 패턴이 초미세화 되고 있으며, 최근에는 0.1㎛ 선폭 이하까지 미세화가 진행되고 있다. 이에 따라, 통상적인 게이트 전극 재료로 사용되어 온 도핑된 폴리실리콘은 그 자체의 높은 비저항 특성으로 인하여 지연 시간이 길며, 이에 따라 빠른 동작을 요구하는 소자에 적용하기가 어렵게 되었다.
이러한 문제점은 반도체 소자의 고집적화에 따라 더욱 심각한 문제로 대두되고 있으며, 이를 개선하기 위하여 텅스텐, 티타늄 등의 고융점 금속 원소를 이용한 폴리사이드(polycide, 폴리실리콘/실리사이드(silicide)) 구조의 게이트 전극 형성 기술에 대두되었다. 그러나, 이러한 폴리사이드 구조의 게이트 전극 또한 차세대 초고집적 소자에 적용하는데는 한계가 있어, 최근에는 텅스텐(W)과 같은 고융점 금속(refractory metal)을 게이트 전극으로 사용하는 기술에 대한 많은 연구·개발이 진행되고 있다.
대표적인 금속 게이트 재료인 텅스텐을 예로 들어 살펴보면, 게이트는 하부의 폴리실리콘과 상부의 텅스텐의 적층 구조로 형성된다. 이러한 구조의 게이트 전극을 패터닝하기 위한 건식 식각시 발생한 게이트 산화막 및 실리콘 기판의 플라즈마 손상을 회복시키기 위하여 고온의 산화 분위기에서 게이트 선택산화 공정을 실시하고 있다. 게이트 선택산화 공정은 400℃ 이상의 온도에서 O2또는 H2O 등의 산화 가스를 소량 사용하여 전체적으로는 환원성 분위기를 유지하는 상태에서 산화제에 의한 폴리실리콘의 선택적인 산화를 유도하고 있다.
첨부된 도면 도 1은 종래의 게이트 선택산화 공정시 공정시간에 따른 가스유량을 나타낸 그래프로서, 종래의 게이트 선택산화 공정은 반응기 내에 과량의 H2가스를 흘려주는 상태에서 필요로 하는 양의 O2가스를 일시에 주입하여 환원성 H2분위기에서 H2와 O2의 반응에 의해 생성된 H2O를 산화 가스로 하여 폴리실리콘의 선택적 산화를 유도하고 있다.
그러나, 실제로는 게이트 선택산화 공정시 텅스텐막이 고온의 산화 분위기에 노출되면서 텅스텐막 측벽에 휘발성 절연 물질인 텅스텐 옥사이드(WO3)가 형성되어 게이트 전극의 모폴로지(morphology)를 열화시키게 된다. 이와 같이 변형된 게이트 전극은 이온주입 공정, 측벽 스페이서 형성 공정 등의 후속 공정에 영향을 주게 되어 원하는 소자 특성을 얻는데 큰 장애가 되고 있다. 한편, 텅스텐의 산화가 심하게 일어나면 텅스텐의 양이 줄어들어 전극의 저항이 증가하는 문제점이 따른다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 폴리실리콘/금속 적층 구조의 건식 식각 후에 실시하는 게이트 선택산화 공정시 금속의 산화를 방지할 수 있는 반도체 소자의 게이트 전극 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래의 게이트 선택산화 공정시 공정시간에 따른 가스유량을 나타낸 그래프.
도 2는 본 발명의 일 실시예에 따른 게이트 선택산화 공정시 공정시간에 따른 가스유량을 나타낸 그래프.
상기의 기술적 과제를 달성하기 위하여 본 발명은, 반도체 소자의 게이트 전극 형성방법에 있어서, 기판 상에 적층된 폴리실리콘막/금속막을 선택적으로 건식식각하는 단계와, 상기 건식 식각에 따른 플라즈마 손상을 회복시키기 위한 게이트 선택산화 공정을 실시하는 단계를 포함하며, 상기 게이트 선택산화 공정은, 과량의 H2가스에 O2가스를 혼합하여 산화제인 H2O를 형성하되, 상기 O2가스의 유량을 단계적으로 증가시키면서 수행하는 것을 특징으로 한다.
바람직하게, 상기 게이트 선택산화 공정은 상기 O2가스의 초기 유량을 기준 유량의 1/2 이하로 조절하여 수행한다.
바람직하게, 상기 게이트 선택산화 공정은 상기 O2가스의 최종 유량을 상기 기준 유량과 동일하거나 그 이상으로 조절하여 수행한다.
바람직하게, 상기 게이트 선택산화 공정은 반응기 내의 압력을 상압 이하로 설정한다.
바람직하게, 상기 게이트 선택산화 공정을 통해 상기 폴리실리콘막 표면에 형성되는 산화막의 두께가 15∼300Å이 되도록 한다.
H2가스와 O2가스를 사용하는 인시츄(In-Situ) 방식의 선택 산화 공정시 발생하는 금속의 산화는 산화제의 소오스 가스 중 하나인 O2가스를 일시에 반응기 내에 유입시킴으로써 공정 초기 반응기 내의 가스 분포(분압)가 분균일한 것에 기인하는 것으로, 본 발명에서는 O2가스의 유량을 공정에 필요한 양보다 적게 시작한 후 점진적으로 유량을 증가시켜 반응기 내의 기체 분포(분압)의 균일성을 확보함으로써 금속의 산화를 최소화한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
우선, 실리콘 기판 상에 소자 분리막을 형성하여 활성영역을 디파인하고, 활성영역 상에 게이트 산화막을 형성한다.
다음으로, 기판 전체 구조 상부에 폴리실리콘막, Ti/TiN막 및 텅스텐막을 차례로 증착한다. 여기서, Ti/TiN막은 W과 Si의 상호반응을 억제하기 위한 장벽금속층이다.
이어서, 게이트 마스크를 사용한 사진 공정 및 건식 식각 공정을 실시하여 텅스텐막, Ti/TiN막 및 폴리실리콘막을 패터닝한다.
계속하여, 건식 식각에 의한 게이트 산화막과 실리콘 기판의 플라즈마 손상을 회복시키기 위한 게이트 선택산화 공정을 실시한다.
첨부된 도면 도 2는 본 발명의 일 실시예에 따른 게이트 선택산화 공정시 공정시간에 따른 가스유량을 나타낸 그래프로서, 반응 초기(A)에는 O2가스유량을 선택 산화 공정에 필요한 O2가스유량의 1/2 이하로 시작하여 B, C 단계로 갈수록 유입량을 늘려감으로써 반응기 내의 가스 분포(분압) 균일성을 확보할 수 있고, 결과적으로 텅스텐의 산화를 억제하는 가운데 폴리실리콘만을 산화시킬 수 있다. O2가스유량을 증가시키는 단계는 둘 이상으로 나누며, 최종 유량을 통상적으로 사용하는 O2가스유량과 같거나 그보다 크게 가져감으로써 목표로 하는 두께의 산화막을얻을 수 있다. 물론, O2가스의 최대 유량은 열악한 조건을 고려하여 텅스텐의 산화가 발생하는 O2유량보다는 적게 가져가야 한다. 한편, 반응기 내에 웨이퍼가 로딩(Loading)되는 온도는 금속(텅스텐)의 산화를 방지하기 위해 500℃ 이하로 하는 것이 바람직하며, 반응기 내의 가스 분포(분압)를 더욱 균일하게 만들기 위해 반응기 내의 압력을 상압(1기압) 이하로 설정하는 것이 바람직하다. 또한, 상기와 같은 선택산화 공정에 의해 폴리실리콘막 표면에 성장되는 산화막의 두께는 소자의 집적도를 고려하여 15∼300Å 정도로 하는 것이 바람직하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 폴리실리콘/텅스텐 적층 구조의 게이트 전극을 형성하는 공정을 일례로 들어 설명하였으나, 본 발명은 게이트 금속 재료로 텅스텐이 아닌 다른 금속 재료를 사용하는 모든 경우에 적용된다.
전술한 본 발명은 게이트 선택산화 공정시 산화제의 소오스 가스 중 하나인 O2가스의 유량을 단계적으로 증가시킴으로써 가스 분포(분압)의 균일성을 확보하여금속의 산화를 최소화하여 후속 공정을 안정화하는 효과가 있으며, 산화에 따른 금속의 손실을 최소화하여 게이트 저항의 증가를 방지하여 소자의 동작 특성을 확보할 수 있다.
Claims (5)
- 반도체 소자의 게이트 전극 형성방법에 있어서,기판 상에 적층된 폴리실리콘막/금속막을 선택적으로 건식 식각하는 단계와,상기 건식 식각에 따른 플라즈마 손상을 회복시키기 위한 게이트 선택산화 공정을 실시하는 단계를 포함하며,상기 게이트 선택산화 공정은,과량의 H2가스에 O2가스를 혼합하여 산화제인 H2O를 형성하되, 상기 O2가스의 유량을 단계적으로 증가시키면서 수행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제1항에 있어서,상기 게이트 선택산화 공정은,상기 O2가스의 초기 유량을 기준 유량의 1/2 이하로 조절하여 수행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제2항에 있어서,상기 게이트 선택산화 공정은,상기 O2가스의 최종 유량을 상기 기준 유량과 동일하거나 그 이상으로 조절하여 수행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제2항 또는 제3항에 있어서,상기 게이트 선택산화 공정은,반응기 내의 압력을 상압 이하로 설정하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제2항 또는 제3항에 있어서,상기 게이트 선택산화 공정을 통해 상기 폴리실리콘막 표면에 형성되는 산화막의 두께가 15∼300Å인 것을 특징으로 하는 반소제 소자의 게이트 전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084459A KR100353822B1 (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 게이트 전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084459A KR100353822B1 (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 게이트 전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020055103A KR20020055103A (ko) | 2002-07-08 |
| KR100353822B1 true KR100353822B1 (ko) | 2002-09-28 |
Family
ID=27687853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000084459A KR100353822B1 (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 게이트 전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100353822B1 (ko) |
-
2000
- 2000-12-28 KR KR1020000084459A patent/KR100353822B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020055103A (ko) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
| JP5492842B2 (ja) | 半導体素子 | |
| KR100441681B1 (ko) | 금속 게이트 형성 방법 | |
| US7572704B2 (en) | Method for forming metal pattern and method for forming gate electrode in semiconductor device using the same | |
| KR100543207B1 (ko) | 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법 | |
| KR100316028B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
| KR100616498B1 (ko) | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| JP4307544B2 (ja) | 半導体装置のメタルパターンの形成方法 | |
| KR100318442B1 (ko) | 반도체소자의금속게이트전극형성방법 | |
| KR100353822B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100444492B1 (ko) | 반도체소자의 제조 방법 | |
| US8324109B2 (en) | Method for fabricating semiconductor device | |
| US7211523B2 (en) | Method for forming field oxide | |
| KR100356807B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR100497609B1 (ko) | 실리콘 질화막 식각방법 | |
| US7067408B2 (en) | Method for releasing stress during semiconductor device fabrication | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| JP2006303404A (ja) | 半導体素子の製造方法 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| KR20090000880A (ko) | 반도체소자의 게이트 형성방법 | |
| KR100801727B1 (ko) | 반도체 소자의 컨택 형성 방법 | |
| KR100466191B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| JP2007019205A (ja) | 半導体装置及びその製造方法 | |
| KR100290778B1 (ko) | 반도체소자의게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |