KR20030093445A - 반도체소자의 게이트전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 특히 노열처리에 의한 선택적 산화를 통해 게이트전극의 식각 손상을 보상할 수 있으며, 질화막 계열의 스페이서 이용에 따른 반도체소자의 특성 열화를 방지하기에 적합한 반도체소자의 게이트전극 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 게이트절연막용 절연막과 실리콘을 함유하는 게이트전극용 제1전도막과 제2전도막 및 하드마스크용 절연막을 적층하는 단계; 상기 하드마스크 상에 게이트전극 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 절연막 및 상기 제2전도막을 선택적으로 식각하여 제2전도막패턴/하드마스크의 적층 구조를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 하드마스크를 포함한 전체 프로파일을 따라 후속 열공정에 따른 상기 제2전도막패턴의 산화를 방지하기 위한 산화방지용 절연물질을 증착하는 단계; 적어도 상기 하드마스크를 식각마스크로 상기 제1전도막 및 상기 절연막을 선택적으로 식각하여, 게이트절연막/제1전도막패턴/제2전도막패턴/하드마스크 및 상기 제2전도막패턴을 산화방지막이 감싸도록 하는 구조의 게이트전극 패턴을 형성하는 단계; 및 선택적 산화 공정을 통해 상기 게이트절연막의 식각 손상을 보상하는 단계를 포함하는 반도체소자의 게이트전극 형성방법을 제공한다.

Description

반도체소자의 게이트전극 형성방법{Method for forming gate electrode of semiconductor device}

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반도체소자의 게이트전극 형성방법에 관한 것이다.

반도체 장치에 고속의 동작 속도가 요구됨에 따라 게이트, 드레인(Drain) 또는 소오스(Source)에 접촉하는 전극으로 보다높은 전도도를 가지는 물질이 이용되고 있다.

예를 들어, 미합중국 특허 5,814,537호(Method of forming transistor electrodes from directionally depositedsilicide, Jer-shen Maa, etc., 1998/9/29.) 또는 미합중국 특허 5,194,403호(Method for the making of the electrodemetalization of a transistors, Sylvain Delage, etc., 1993/4/16)에서와 같이 실리사이드 또는 금속 등의 재질을 게이트 또는 전극으로 이용하고 있다. 또한, 고속의 동작 속도를 위해서, 미합중국 특허 5,804,499호(Prevention of abnormalWSiX oxidation by in-situ amorphous silicon deposition, Christine Dehm, etc., 1998/9/8.)에서는 텅스텐 실리사이드(WSix)를 게이트로 이용하고 있다. 또한, 텅스텐 실리사이드의 산화를 방지하기 위해서 비정질 실리콘(Amorphoussilicon)층으로 텅스텐 실리사이드층을 보호하는 것을 기재하고 있다.

한편, 게이트를 형성하기 위해서는 반도체 기판 상에 게이트 산화막 및 도전층을 적층한 후, 도전층을 요구되는 스케일(Scale)로 패터닝하는 공정이 필수적이다. 이러한 패터닝 공정(패턴 형성 공정)에서 하부의 게이트 산화막은 손상(Damage)을 입게된다. 특히, 게이트 산화막의 에지(Edge) 부분, 즉, 패터닝된 도전층의 측벽에 인접하는 부위에 이러한 손상은 집중될 수 있다. 이러한 손상은트랜지스터의 특성 저하를 유발할 수 있으므로, 열처리 등을 통하여 회복(Curing)시키는 공정을 수반한다.

도 1a 내지 도 1d는 종래기술에 따른 반도체소자의 게이트전극 형성공정을 도시한 단면도로서, 이를 참조하여 상세히 후술한다.

먼저 도 1a에 도시된 바와 같이, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(10) 상에 게이트절연막용 산화막(11a)과 게이트전극의 전도막으로 폴리실리콘막(12a)과 텅스텐막(13a) 그리고 게이트전극 하드마스크용 질화막(14a)을 차례로 적층한 후, 질화막(14a) 상에 게이트전극 패턴 형성을 위한 포토레지스트 패턴(15)을 형성한다.

이어서 도 1b에 도시된 바와 같이, 포토레지스트 패턴(15)을 식각마스크로 한 선택적 식각 공정으로 질화막(14a)과 텅스텐막(13a)과 폴리실리콘막(12a) 및 산화막(11a)을 차례로 식각하여 게이트절연막(11b)과 폴리실리콘막(12b)과 텅스텐막(13b)이 적층된 게이트전극용 전도막과 하드마스크(14b)가 적층된 구조의 게이트전극 패턴을 형성한다. 계속해서, 포토레지스트 패턴(15)을 제거한다.

한편, 전술한 패턴 형성을 위한 식각 공정은 플라즈마를 이용한 건식 식각으로서 이때, 하부의 게이트절연막(11b) 또한 상기 건식 식각 방법에 의해서 침식되어 손상된다.

이러한 게이트절연막(11b)의 손상을 회복시키기 위해서 도 1c에 도시된 바와 같이, 산화 분위기의 열처리를 수행하면 폴리실리콘막(12b) 측벽 표면이 산화되어 실리콘산화막(16)이 형성된다. 이에 따라, 손상된 게이트절연막(11b)의 손상, 특히, 패터닝된 폴리실리콘막(12b)의 측벽과 접하는 에지 부위의 손상이 회복된다.

전술한 산화 분위기의 열처리는 통상적인 선택적 산화(Selective oxidation) 공정으로서, 질화막을 주로 이용하는 하드마스크(14b)에서는 질화막의 특성상 산화가 일어나지 않는 것을 이용하여 실리콘을 포함하는 폴리실리콘막(12b)에서만 선택적으로 산화가 발생하도록 열처리를 통해 형성하는 것이다.

한편, 여기서의 선택적 산화는 급속열처리를 이용하는 것으로, 텅스텐막(23b)의 산화를 방지하며 공정 진행이 가능하나, 그 온도제어가 힘들며, 통상적인 LOCOS(LOCal Oxidation of Silicon) 등의 공정에서 종종 문제시되는 버즈비크(Bird's beak) 등의 문제점이 발생할 가능성이 있다.

도 1d는 전술한 바와 같이 개이트전극 패턴이 형성된 프로파일을 따라 질화막 등의 얇은 스페이서(17)를 형성한 것이다.

스페이서(17)는 후속 자기정렬콘택(Self Align Contact; 이하 SAC라 함) 공정시 층간절연막인 산화막과의 식각선택비를 갖도록 하여 SAC 식각 프로파일을 얻을 수 있도록 하며, 하드마스크(14b)의 손실을 방지하기 위해 형성한다.

그러나, 게이트전극이 기판(10)과 접하는 영역에 존재하는 스페이서(17)는 질화막을 이용하므로 후속 SAC 공정시 콘택 영역을 축소시켜 콘택 저항을 증가시킬 수 있으며, 또한 산화막 보다는 가생정전용량 측면에서 불리하다.

상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 노열처리에 의한 선택적 산화를 통해 게이트전극의 식각 손상을 보상할 수 있으며, 질화막 계열의 스페이서 이용에 따른 반도체소자의 특성 열화를 방지하기에 적합한 반도체소자의 게이트전극 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1d는 종래기술에 따른 게이트전극 형성 공정을 도시한 단면도.

도 2a 내지 도 2d는 본 발명에 따른 게이트전극 형성 공정을 도시한 단면도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 기판21b : 게이트절연막

22b : 제1전도막패턴23b : 제2전도막패턴

24b : 하드마스크26b : 산화방지막

27 : 실리콘산화막

상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 게이트절연막용 절연막과 실리콘을 함유하는 게이트전극용 제1전도막과 제2전도막 및 하드마스크용 절연막을 적층하는 단계; 상기 하드마스크 상에 게이트전극 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 절연막 및 상기 제2전도막을 선택적으로 식각하여 제2전도막패턴/하드마스크의 적층 구조를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 하드마스크를 포함한 전체 프로파일을 따라 후속 열공정에 따른 상기 제2전도막패턴의 산화를 방지하기 위한 산화방지용 절연물질을 증착하는 단계; 적어도 상기 하드마스크를 식각마스크로 상기 제1전도막 및 상기 절연막을 선택적으로 식각하여, 게이트절연막/제1전도막패턴/제2전도막패턴/하드마스크 및 상기 제2전도막패턴을 산화방지막이 감싸도록 하는 구조의 게이트전극 패턴을 형성하는 단계; 및 선택적 산화 공정을 통해 상기 게이트절연막의 식각 손상을 보상하는 단계를 포함하는 반도체소자의 게이트전극 형성방법을 제공한다.

본 발명은 게이트전극 패터닝 공정 진행시 폴리실리콘막 전까지 1차식각을진행한 후, 질화막을 이용하여 텅스텐막을 감싸도록 하고, 텅스텐 및 게이트절연막에 대한 2착식각 공정을 진행한다. 이어서, 노열처리를 통한 선택적 산화를 통해 질화막에 의한 텅스텐의 산화를 방지하며 게이트절연막의 식각 손상을 보상하고자 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도 2a 내지 도 2d를 참조하여 상세하게 설명한다.

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체소자의 게이트전극 형성 공정을 도시한 단면도이다.

먼저 도 2a에 도시된 바와 같이, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(20) 상에 게이트절연막용 절연막(21a)과 게이트전극의 전도막으로 실리콘을 함유하는 제1전도막(22a)과 제2전도막(23a) 그리고 게이트전극 하드마스크용 절연막(24a)을 차례로 적층한 후, 하드마스크용 절연막(24a) 상에 게이트전극 패턴 형성을 위한 포토레지스트 패턴(25)을 형성한다.

여기서, 게이트전극용 절연막(21a)은 산화막 계열을 이용하고, 제1전도막(21a)은 폴리실리콘 등을 이용하여 500Å ∼2000Å의 두께로 형성한다. 제2전도막(23a)은 금속, 이들의 질화물, 실리사이드의 단독 또는 다층 구조로 500Å ∼2000Å의 두께로 형성하며, 그 대표적인 예로 텅스텐과 텅스텐실리사이드와 텅스텐질화막을 들수 있다. 하드마스크용 절연막(24a)은 실리콘질화막 또는 실리콘산화질화막 등의 질화막을 이용하여 1000Å ∼3000Å의 두께로 형성하는 것이 바람직하다.

이어서 도 2b에 도시된 바와 같이, 포토레지스트 패턴(25)을 식각마스크로 한 선택적 식각 공정으로 하드마스크용 절연막(24a)과 제2전도막(23a)을 선택적으로 식각하여 제2전도막패턴(24b)/하드마스크(23b)의 적층구조를 형성하는 바, 이때는 주로 플라즈마를 이용한 건식 식각을 이용한다.계속해서, 포토레지스트 패턴(15)을 제거한다.

이어서 도 2c에 도시된 바와 같이, 하드마스크(24b)를 포함한 전체 프로파일을 따라 후속 열산화 공정에 따른 금속계열의 제2전도막패턴(24b)의 산화를 방지하기 위해 절연물질을 증착하여 절연물질막(26a)을 형성한다. 여기서, 절연물질은 질화막을 이용하는 바, 이는 열산화 공정에서 선택적 산화가 이루어지도록 하며, 또한 게이트전극패턴 측벽을 스페이서 형상으로 감싸 후속 SAC 공정시 게이트전극패턴을 보호하기 위해 가장 바람직한 것이다. 절연물질막(26a)은 50Å ∼ 500Å의 두께로 형성하는 것이 가장 바람직하다.

이어서, 하드마스크(24b)및 절연물질막(26a)을 일종의 식각마스크로 제1전도막(22a)과 절연막(21a)을 선택적으로 식각하여, 게이트절연막(21b)/제1전도막패턴(22b)/제2전도막패턴(23b)/하드마스크(24b) 및 산화방지막(26b)이 제2전도막패턴(24b)의 측벽을 감싸도록 하는 구조의 게이트전극패턴을 완성한다. 도 2d는 이렇게 완성된 게이트전극패턴을 도시한다.

한편, 전술한 패턴 형성을 위한 식각 공정은 플라즈마를 이용한 건식 식각으로서 이때, 하부의 게이트절연막(21b) 또한 상기 건식 식각 방법에 의해서 침식되어 손상된다.

이러한 게이트절연막(21b)의 손상을 회복시키기 위해서 도 2c에 도시된 바와 같이, 산화 분위기의 열처리를 수행하면 실리콘을 포함하는 제1전도막패턴(22b) 측벽 표면이 산화되어 실리콘산화막(26)이 형성된다. 이에 따라, 손상된 게이트절연막(27)의 손상, 특히, 패터닝된 제1전도막(22b)의 측벽과 접하는 에지 부위의 손상이 회복된다.

전술한 산화 분위기의 열처리는 통상적인 선택적 산화 공정으로서, 질화막을 주로 이용하는 하드마스크(24b)와 본 발명의 산화방지막(26b)에서는 질화막의 특성상 산화가 일어나지 않는 것을 이용하여 실리콘을 포함하는 제1전도막패턴(22b)에서만 선택적으로 산화가 발생하도록 열처리를 통해 형성하는 것이다.

한편, 여기서의 선택적 산화는 노열처리를 이용하는 것으로, 노열처리를 실시하더라도 산화방지막(26b)에 의해 제2전도막패턴(23b)의 산화를 방지할 수 있으므로 종래의 급속열처리에 의해 발생될 수 있는 온도제어의 곤란성과 버즈비크의 발생가능성을 최소화할 수 있다.

예컨대, 전술한 산화 공정은 600℃ ∼ 1100℃의 노에서 산소 가스만을 이용하는 건식산화(Dry oxidation)와 산소 가스에 수소 가스를 첨가하여 이용하는 습식산화(Wet oxidation) 모두 가능하다.

한편, 도면에서 알 수 있듯이 제1전도막패턴(22b)의 일부가 식각되어 식각된 측면에 산화방지막(26b)이 형성되어 있는 바, 산화방지막(26b)과 기판(20) 사이의거리는 50Å ∼ 500Å 정도로 유지하는 것이 바람직하다.

전술한 바와 같이 이루어지는 본 발명은. 게이트전극이 기판과 접하는 영역에 존재하는 스페이서용 질화막을 제거하여 후속 SAC 공정시 콘택 영역을 축소시켜 콘택 저항을 증가를 방지하며, 질화막에 의한 가생정전용량의 증가 또한 방지할 수 있고, 또한 노열처리를 이용한 열산화 공정을 실시할 수 있어 공정 마진을 증대시킬 수 있음을 실시예를 통해 알아 보았다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은, 노열처리를 이용한 선택적 산화 공정시 게이트전도막의 산화방지가 가능하여 셀특성 저하를 방지할 수 있고, 게이트전극 측면 하부의 질화막 스페이서를 제거하여, 이에 따른 후속 콘택 공정에서의 콘택 저항 증가와 기생정전용량 증가를 억제할 수 있어, 궁극적으로 반도체소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (7)

1. 기판 상에 게이트절연막용 절연막과 실리콘을 함유하는 게이트전극용 제1전도막과 제2전도막 및 하드마스크용 절연막을 적층하는 단계;

   상기 하드마스크 상에 게이트전극 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크용 절연막 및 상기 제2전도막을 선택적으로 식각하여 제2전도막패턴/하드마스크의 적층 구조를 형성하는 단계;

   상기 포토레지스트 패턴을 제거하는 단계;

   상기 하드마스크를 포함한 전체 프로파일을 따라 후속 열공정에 따른 상기 제2전도막패턴의 산화를 방지하기 위한 산화방지용 절연물질을 증착하는 단계;

   적어도 상기 하드마스크를 식각마스크로 상기 제1전도막 및 상기 절연막을 선택적으로 식각하여, 게이트절연막/제1전도막패턴/제2전도막패턴/하드마스크 및 상기 제2전도막패턴을 산화방지막이 감싸도록 하는 구조의 게이트전극 패턴을 형성하는 단계; 및

   선택적 산화 공정을 통해 상기 게이트절연막의 식각 손상을 보상하는 단계

   를 포함하는 반도체소자의 게이트전극 형성방법.
2. 제 1 항에 있어서,

   상기 선택적 산화 공정은 노열처리를 이용하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
3. 제 2 항에 있어서,

   상기 선택적 산화 공정을 통해 상기 제1전도막패턴과 상기 게이트절연막 측벽에 실리콘산화막을 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
4. 제 1 항에 있어서,

   상기 산화방지막은 질화막을 포함하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
5. 제 4 항에 있어서,

   상기 산화방지막은 50Å 내지 500Å의 두께인 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
6. 제 1 항에 있어서,

   상기 제1전도막은 폴리실리콘을 포함하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
7. 제 1 항에 있어서,

   상기 제1 및 제2전도막은 50Å 내지 500Å의 두께인 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.