KR100364804B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100364804B1
KR100364804B1 KR1020000078518A KR20000078518A KR100364804B1 KR 100364804 B1 KR100364804 B1 KR 100364804B1 KR 1020000078518 A KR1020000078518 A KR 1020000078518A KR 20000078518 A KR20000078518 A KR 20000078518A KR 100364804 B1 KR100364804 B1 KR 100364804B1
Authority
KR
South Korea
Prior art keywords
film
forming
heat treatment
temperature
interlayer insulating
Prior art date
Application number
KR1020000078518A
Other languages
English (en)
Other versions
KR20020049361A (ko
Inventor
신동우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000078518A priority Critical patent/KR100364804B1/ko
Publication of KR20020049361A publication Critical patent/KR20020049361A/ko
Application granted granted Critical
Publication of KR100364804B1 publication Critical patent/KR100364804B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 소자의 특성 및 공정 효율을 향상시키기 위한 반도체 소자의 제조방법에 관한 것으로, 반도체 기판상에 층간 절연막을 형성하고 상기 제 1 층간 절연막을 관통하여 반도체 기판에 연결되는 플러그를 형성하는 단계와, 상기 플러그의 상부에 베리어 금속막을 형성하는 단계와, 상기 베리어 금속막 및 그에 인접한 제 1 층간 절연막상에 하부 전극을 형성하는 단계와, 상기 반도체 기판의 표면상에 유전막을 증착하는 단계와, 저온의 산소 가스 분위기에서 1차 열처리 공정을 실시한 후 동일 장비내의 저압 고온의 분위기로 2차 열처리 공정을 실시하는 단계와, 상기 유전막상에 상부 전극을 형성하는 단계를 포함하여 형성한다.

Description

반도체 소자의 제조방법{Method for Fabricating of Semiconductor Device}
본 발명은 반도체 소자에 관한 것으로 특히, 캐패시터의 하부 전극의 후속 열처리 공정을 이중 저압 RTP(Rapid Thermal Process) 장비를 이용한 연속 공정 진행 방식으로 실시하므로써 소자의 특성 및 공정 효율을 향상시키기 위한 반도체 소자의 제조방법에 관한 것이다.
현재 256M 디램(DRAM) 이상의 고집적 소자의 셀 내 캐패시터의 유전물질로유전율이 큰 TaON(εγ=25) 내지 Ta2O5를 이용하고자 하는 연구가 진행중이다.
이하, 종래 반도체 소자의 제조방법을 설명하면 다음과 같다.
종래에는 캐패시터의 하부 전극과 유전막을 형성한 이후에 상기 유전막의 유전율을 확보하기 위하여 후속 열처리 공정을 실시하고 있다.
상기 후속 열처리 공정은 플라즈마(Plasma) 분위기의 저온 열처리 공정과 노(Furnace) 또는 RTP의 고온 열처리 공정을 차례로 적용하여 실시하고 있다.
여기서, 후속 열처리 공정이 진행될수록 유전막 자체의 특성은 향상되나 도핑된 실리콘 내지 금속으로 구성되는 하부 전극과 상기 유전막이 반응하여 계면에 저유전층이 형성됨에 따라서 캐패시터의 누설 전류 특성이 열화되게 된다.
현재 상기 저유전층의 형성을 억제시키는 동시에 유전막의 유전율을 극대화시키기 위하여 하부 전극을 티타늄(Ti) 또는 텅스텐(W)과 같은 고융점 금속으로 형성하고 있다.
그러나, 상기와 같은 종래의 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.
첫째, 하부 전극과 유전막의 계면에 저유전층이 형성되므로 축적용량이 저하되고 누설 전류가 증가된다.
둘째, 플라즈마 공정의 산소 분위기, 압력 및 온도 등을 조절하기 어려움으로 인하여 고융점 금속을 하부전극으로 사용하여도 유전막 플라즈마 처리시 하부전극의 산화를 방지하기가 어렵다.
셋째, 플라즈마 저온 열처리 공정 이후에 장비를 바꾸어 노 또는 RTP 장비에서의 고온 열처리 공정까지 시간이 소모되어 장비의 가동율이 저하된다.
넷째, 저온 플라즈마 공정 진행시 플라즈마 이온이 웨이퍼 표면에 충돌하면서 충돌열에 의하여 상승하는 웨이퍼의 온도를 제어할 수 없음으로 인하여 공정의 정확도가 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 이중 저압 RTP 공정을 이용하여 하부 전극의 후속 열처리 공정을 실시하여 소자의 특성 및 공정의 효율성을 향상시키기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도
도면의 주요 부분에 대한 부호 설명
11 : 반도체 기판 12 : 제 1 층간 절연막
13 : 플러그 14 : 베리어 금속막
15 : 제 2 층간 절연막 16 : 하부 전극
17 : 유전막 18 : 상부 전극
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판상에 층간 절연막을 형성하고 상기 제 1 층간 절연막을 관통하여 반도체 기판에 연결되는 플러그를 형성하는 단계와, 상기 플러그의 상부에 베리어 금속막을 형성하는 단계와, 상기 베리어 금속막 및 그에 인접한 제 1 층간 절연막상에 하부 전극을 형성하는 단계와, 상기 반도체 기판의 표면상에 유전막을 증착하는 단계와, 저온의 산소 가스 분위기에서 1차 열처리 공정을 실시한 후 동일 장비내의 저압 고온의 분위기로 2차 열처리 공정을 실시하는 단계와, 상기 유전막상에 상부 전극을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조공정 단면도이다.
우선, 도 1a에 도시된 바와 같이, 반도체 기판(11)상에 제 1 층간 절연막(12)을 증착하고, 포토 및 식각 공정으로 상기 반도체 기판(11)의 일영역이 노출되도록 상기 제 1 층간 절연막(12)을 선택적으로 제거하여 제 1 콘택홀을 형성한다.
그리고, 상기 제 1 콘택홀을 포함한 반도체 기판(11)의 전면에 플러그용 금속막을 증착하고 전면을 에치백하여 상기 제 1 콘택홀 내부에 플러그(13)를 형성한다.
이어, 상기 플러그(13)의 상부를 소정 부분 제거하여 제 2 콘택홀을 형성하고, 상기 제 2 콘택홀 내부에 베리어 금속막(14)을 형성한다.
그리고, 상기 반도체 기판(11)상에 제 2 층간 절연막(15)을 증착하고, 포토 및 식각 공정으로 상기 베리어 금속막(14) 및 그에 인접한 상기 제 1 층간 절연막(12)이 노출되도록 상기 제 2 층간 절연막(15)을 제거하여 트렌치를 형성한다.
그리고, 상기 트렌치를 포함한 반도체 기판(11)의 표면상에 티타늄 질화막(TiN)을 증착하고 상기 트렌치 내부에 SOG막을 형성한다.
그리고, 상기 SOG막을 마스크로 이용하여 상기 티타늄 질화막을 선택적으로 제거하여 상기 티타늄 질화막으로 하부 전극(16)을 형성한 후에 상기 SOG막을 제거한다.
그리고, 도 1b에 도시된 바와 같이 상기 제 2 층간 절연막(15)을 제거하고 상기 반도체 기판(11)의 표면상에 산소(O2) 가스 분위기에서 MOCVD(Metal Organic Chemical Vapor Deposition)방법으로 100∼120Å의 두께로 유전막(17)을 증착한다.
여기서, 상기 유전막(17)은 TaON막과 Ta2O5막 중 어느 하나로 구성된다.
그리고, RTP(Rapid Thermal Process) 장비를 이용한 이중저압 RTP 공정을 실시한다.
즉, 8∼10Torr의 일정한 압력하에서 산소 가스를 플로우시키어 350∼400℃의 저온에서 플라즈마 열처리 공정을 실시한다.
이때, 상기 RTP 장비를 이용하여 상기 산소의 압력을 충분히 낮게 조절할 수 있다.
이어, 동일 챔버내의 0.8∼1Torr 압력하에서 600∼700℃로 온도를 상승시키고 이 온도를 유지하면서 연속 플라즈마 열처리 공정을 실시한다.
여기서, 상기 350∼400℃의 저온 플라즈마 열처리 공정시 플라즈마 이온이 웨이퍼 표면에 충돌하면서 충돌열로 인하여 웨이퍼 표면의 온도가 상승하게 되는데, 상기 RTP 장비의 피로미터(Pyrometer)를 사용하여 웨이퍼에서 방출하는 파장으로 온도를 읽음으로써 공정 반응이 일어나는 웨이퍼 표면의 온도를 직접 초당 수십회 이상의 실시간으로 모니터(Monitor)하고 보정하여 장비내 온도를 일정하게 유지시킨다.
또한, 상기 저온에서 공급된 산소는 고온에서 유전막(17)의 불순물과 결합하게 된다.
그리고, 도 1c에 도시된 바와 같이 500∼700℃의 온도의 TiCl4와 NH3의 혼합가스 분위기에서 CVD 내지 PVD 방법으로 200∼500Å의 두께로 티타늄 질화막을 증착하여 상부 전극(18)을 형성한다.
상기와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 저온 열처리와 고온 열처리 방법을 저압 RTP 장비를 이용하여 연속 진행하므로써 하부 전극의 산화를 억제시키어 캐패시터의 누설 전류 특성을 향상시킬 수 있다.
둘째, RTP 장비를 이용하여 공정의 압력을 자유롭게 조절할 수 있으므로 공정의 효율이 향상시킬 수 있다.
셋째, 플라즈마의 충돌에 의한 웨이퍼의 온도를 모니터링하여 실시간으로 이를 보정할 수 있으므로 공정의 정확도를 향상시킬 수 있다.
넷째, 저온 열처리 공정과 고온 열처리 공정을 동일 챔버 내에서 연속으로 진행하므로 공정을 단순화시킬 수 있고, 공정시간을 단축시킬 수 있다.
다섯째, 저온에서 공급된 산소가 고온에서 불순물과 결합하므로 축적용량을 향상시킬 수 있고 불균일한 계면 생성물에 의한 누설 전류의 증가를 방지할 수 있다.
여섯째, 높은 캐패시턴스를 확보할 수 있어 캐패시턴스 향상을 위한 별도의공정이 필요하지 않으므로 공정 마진을 향상시킬 수 있다.

Claims (6)

  1. 반도체 기판상에 층간 절연막을 형성하고 상기 제 1 층간 절연막을 관통하여 반도체 기판에 연결되는 플러그를 형성하는 단계;
    상기 플러그의 상부에 베리어 금속막을 형성하는 단계;
    상기 베리어 금속막 및 그에 인접한 제 1 층간 절연막상에 하부 전극을 형성하는 단계;
    상기 반도체 기판의 표면상에 유전막을 증착하는 단계;
    저온의 산소 가스 분위기에서 1차 열처리 공정을 실시한 후 동일 장비내의 저압 고온의 분위기로 2차 열처리 공정을 실시하는 단계;
    상기 유전막상에 상부 전극을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 유전막은 산소가스 분위기에서 MOCVD(Metal Organic CVD) 방법으로 Ta2O5막 또는 TaON막 중 어느 하나를 100∼120Å의 두께로 증착하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1항에 있어서, 상기 1차 열처리 공정은 8∼10Torr의 압력, 350∼400℃의 온도의 산소 가스 분위기에서 실시함을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1항에 있어서, 상기 2차 열처리 공정은 0.8∼1Torr의 압력, 600∼7000℃의 온도에서 실시함을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1항에 있어서, 상기 상부 전극은 CVD 또는 PVD(Physical Vapor Deposition) 방법으로 200∼500Å의 두께의 티타늄 질화막(TiN)을 증착하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1항에 있어서, 상기 제 1, 제 2 열처리 공정시에 실시간으로 온도를 모니터링하여 공정 온도를 일정하게 유지함을 특징으로 하는 반도체 소자의 제조방법.
KR1020000078518A 2000-12-19 2000-12-19 반도체 소자의 제조방법 KR100364804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000078518A KR100364804B1 (ko) 2000-12-19 2000-12-19 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000078518A KR100364804B1 (ko) 2000-12-19 2000-12-19 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20020049361A KR20020049361A (ko) 2002-06-26
KR100364804B1 true KR100364804B1 (ko) 2002-12-16

Family

ID=27683331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000078518A KR100364804B1 (ko) 2000-12-19 2000-12-19 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100364804B1 (ko)

Also Published As

Publication number Publication date
KR20020049361A (ko) 2002-06-26

Similar Documents

Publication Publication Date Title
US7498628B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
KR20050002041A (ko) 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법
KR100252055B1 (ko) 커패시터를 포함하는 반도체장치 및 그 제조방법
KR100425478B1 (ko) 금속 도전층을 포함한 반도체소자의 제조방법
KR100364804B1 (ko) 반도체 소자의 제조방법
KR100401525B1 (ko) 캐패시터 및 그 제조방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100504554B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100434704B1 (ko) 반도체소자의캐패시터 및 그 제조방법
KR100444303B1 (ko) 반도체소자의 캐패시터 형성방법
KR100691941B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
US6893913B2 (en) Method for forming capacitor of semiconductor device
KR100529393B1 (ko) 알루미늄나이트라이드를 산화방지막으로 구비하는캐패시터 및 그의 제조 방법
KR100359784B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100404481B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20020050422A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20030002744A (ko) 반도체 소자의 커패시터 제조 방법
KR100949874B1 (ko) 반도체소자의 저장전극 형성방법
KR20000042485A (ko) 반도체소자의 캐패시터 형성방법
KR20020017832A (ko) 반도체소자의 게이트전극 형성 방법
KR20010074367A (ko) 반도체 소자의 탄탈륨 산화막 커패시터 형성 방법
KR19980060512A (ko) 반도체 소자의 캐패시터 제조방법
KR20040020241A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee