KR100529393B1 - 알루미늄나이트라이드를 산화방지막으로 구비하는캐패시터 및 그의 제조 방법 - Google Patents
알루미늄나이트라이드를 산화방지막으로 구비하는캐패시터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100529393B1 KR100529393B1 KR10-2003-0043186A KR20030043186A KR100529393B1 KR 100529393 B1 KR100529393 B1 KR 100529393B1 KR 20030043186 A KR20030043186 A KR 20030043186A KR 100529393 B1 KR100529393 B1 KR 100529393B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- alumina
- aluminum nitride
- nitride film
- capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000003990 capacitor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims description 14
- 239000001301 oxygen Substances 0.000 title claims description 14
- 229910052760 oxygen Inorganic materials 0.000 title claims description 14
- 229910017083 AlN Inorganic materials 0.000 title description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 title description 2
- 230000004888 barrier function Effects 0.000 title 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 51
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 45
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 24
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 239000000203 mixture Substances 0.000 claims abstract description 14
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 13
- 239000003963 antioxidant agent Substances 0.000 claims abstract description 8
- 230000003078 antioxidant effect Effects 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 16
- 238000010926 purge Methods 0.000 claims description 13
- 230000003064 anti-oxidating effect Effects 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 81
- 239000010410 layer Substances 0.000 description 19
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 11
- 238000003860 storage Methods 0.000 description 9
- 238000005121 nitriding Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum ions Chemical class 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910004140 HfO Inorganic materials 0.000 description 1
- 229910003071 TaON Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 후속 열처리과정시 하부전극이 산화되는 것을 억제하는데 적합한 캐패시터 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 산화방지막으로서 알루미늄에 비해 상대적으로 조성이 큰 질소를 함유하는 알루미늄나이트라이드막을 형성하는 단계, 상기 알루미늄나이트라이드막 상에 알루미나를 형성하는 단계, 상기 알루미나의 막특성을 향상시키기 위해 열처리하는 단계, 및 상기 열처리된 알루미나 상에 상부전극을 형성하는 단계를 포함하여, 하부전극과 알루미나간 계면막이 알루미늄나이트라이드막이므로 높은 유전상수로 인해 캐패시턴스가 증가하고, 원자층증착법을 이용하여 형성하므로 막의 균일도가 우수해지고, 또한 계면의 균일도도 좋아지므로 캐패시터의 누설전류도 감소하는 효과를 얻을 수 있다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
DRAM을 비롯한 반도체소자에서 집적도가 높아짐에 따라 캐패시턴스를 높이기 위하여 고유전상수를 갖는 유전물질로 대체하는 방법등이 이용되고 있으며, 주로 Ta2O5, TiO2, TaON, HfO2, Al2O3, ZrO
2 등의 금속산화물계열의 물질이 개발되고 있다.
도 1은 종래 기술의 일예에 따라 형성된 SIS(Semiconductor Insulator Semiconductor) 캐패시터를 도시한 구조 단면도이다.
도 1에 도시된 바와 같이, 하부전극(11), 하부전극(11) 상에 형성된 유전막(12), 유전막(12) 상에 형성된 상부전극(13)으로 구성되며, 여기서, 하부전극(11)과 상부전극(13)은 폴리실리콘막으로 형성되어 SIS 캐패시터를 형성하고, 유전막(12)은 Al2O3 단독 또는 Al2O3와 다른 유전막의 혼합막이다.
도 1과 같은 종래 기술은 유전막(12)인 Al2O3 증착후에 막 특성 향상을 위한 열처리 공정이 반드시 수반되는데, 이 열처리 공정이 산소 분위기에서 이루어지므로 하부전극(11)과 Al2O3 계면에 실리콘산화막(SiO2)과 같은 저유전층(14)이 형성되는 문제가 있다. 이처럼 저유전층(14)이 형성되면 등가산화막두께(Tox)를 증가시켜 캐패시턴스를 감소시키고, 아울러 Al2O3내의 산소가 빠져나가 Al2O3
가 메탈릭물성(Metallic property)을 일부 나타내 누설전류를 증가시키는 문제가 있다.
이와 같은 문제점을 해결하기 위해 Al2O3 증착전에 급속열질화[RTN, Rapid Thermal Nitridation] 또는 플라즈마질화[Plasma nitridation] 등의 방법으로 하부전극 표면에 SiOxNy, Si3N4 등을 형성시키는 방법이 제안되었다.
도 2a는 종래 기술의 다른 예에 따른 캐패시터의 구조를 도시한 도면이고, 도 2b는 도 2a에 따른 산소확산 문제점을 도시한 도면이다.
도 2a에 도시된 바와 같이, 하부전극(21) 상에 형성되어 유전막(23) 증착시 하부전극(21)이 산화되는 것을 방지하기 위한 산화방지막(22)이 형성되고, 산화막방지막(22) 상에 유전막(23)이 형성되며, 유전막(23) 상에 상부전극(24)이 형성된다. 여기서, 하부전극(21)과 상부전극(24)은 폴리실리콘막으로 형성되어 SIS 캐패시터를 형성하고, 유전막(23)은 Al2O3 단독 또는 Al2O3와 다른 유전막의 혼합막이다.
도 2a에서, 산화방지막(22)은 급속열질화[RTN, Rapid Thermal Nitridation] 또는 플라즈마질화[Plasma nitridation] 등의 방법으로 하부전극(21) 표면을 질화시켜 형성한 SiOxNy, Si3N4이다. 여기서, 급속열질화[RTN] 또는 플라즈마질화 등의 방법으로 형성하는 SiOxNy, Si3N4는 그 두께의 한계가 10Å∼15Å 수준이다.
그러나, 도 2a의 종래 기술은 도 2b에 도시된 것처럼, 산화방지막(22)을 표면처리법으로 형성하므로 하부전극(21) 표면에서 불균일하게 증착되어 후속 열처리중에 산소가 산화방지막(22)을 뚫고 하부전극(21) 표면으로 침투하는 문제가 여전히 발생한다. 또한, 조성 최적화를 위하여는 후속 열공정에 따른 하부전극(23)의 산화방지막 역할과 저유전층의 과다로 캐패시턴스가 저하되는 것의 두가지 상반된 요소를 적절히 조절하기 어렵고, 산화방지막(22) 형성시 유전막(23)과 다른 형태의 장비를 이용하여 공정을 진행하므로 로딩/언로딩(loading/unloading)시 기생산화막이 발생되는 것을 근본적으로 해결하기 어렵다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 후속 열처리과정시 하부전극이 산화되는 것을 억제하는데 적합한 캐패시터 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터는 하부전극, 상기 하부전극 위에 형성되며 알루미늄에 비해 상대적으로 조성이 큰 질소를 함유하는 알루미늄나이트라이드막의 산화방지막, 상기 산화방지막 위에 형성된 알루미나, 및 상기 알루미나 위에 형성된 상부전극을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 산화방지막으로서 알루미늄에 비해 상대적으로 조성이 큰 질소를 함유하는 알루미늄나이트라이드막을 형성하는 단계, 상기 알루미늄나이트라이드막 상에 알루미나를 형성하는 단계, 상기 알루미나의 막특성을 향상시키기 위해 열처리하는 단계, 및 상기 열처리된 알루미나 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 산화방지막과 상기 알루미나는 진공브레이크없이 동일한 챔버에서 인시튜로 증착하거나, 서로 다른 챔버에서 증착하되 진공브레이크없이 연속으로 증착하는 것을 특징으로 하며, 원자층증착법을 이용하여 증착하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도로서, 실린더 구조의 캐패시터를 도시하고 있다.
도 3a에 도시된 바와 같이, 트랜지스터 등의 하부 구조가 형성된 기판(31) 상에 층간절연막(32)을 형성하고, 기판(31)의 불순물 영역과 하부전극을 전기적으로 연결하기 위한 콘택홀을 형성한 후, 여기에 도전성 물질을 적층하고 화학적기계적연마나 에치백으로 평탄화하여 콘택플러그(33)를 형성한다. 이때, 콘택플러그(33)는 폴리실리콘막, 티타늄실리사이드막(TiSi2)과 티타늄나이트라이드막(TiN)의 적층막일 수 있다.
이어서, 전면에 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), BPSG(Boron Phosphorus Silicate Glass), PSG(Phoshporus Silicate Glass) 또는 USG(Undoped Silicate Glass)와 같은 스토리지노드산화막(Storagenode oxide, 34)을 증착한다. 이때, 스토리지노드산화막(34)은 15000Å∼25000Å 두께로 형성한다.
다음에, 스토리지노드산화막(34)을 식각하여 스토리지노드를 형성할 영역의 콘택플러그(33)를 노출시키므로써 스토리지노드간 분리막패턴을 형성한다. 그리고, 스토리지노드간 분리막패턴 내에 표면에 실린더 형태의 하부전극(35)를 형성한다. 이때, 하부전극(35)은 폴리실리콘막, 비정질실리콘막, 러그드(rugged) 실리콘막 또는 폴리실리콘게르마늄막(Poly-SiGe)으로 형성하고, 하부전극(35)의 전도성 확보를 위해 도핑되는 불순물, 예컨대 인(Phosphorous)의 농도는 평균 깊이 농도로 3E20 atoms/cc∼2E21 atoms/cc로 한다.
도 3b에 도시된 바와 같이, 스토리지노드산화막(34)을 습식제거한 후, 전면에 산화방지막 역할을 하는 알루미늄나이트라이드막[AlN, 36]과 유전막 역할을 하는 알루미나[Al2O3, 37]을 순차적으로 증착한다. 이때, 알루미늄나이트라이드막(36)과 알루미나(37)의 증착은 진공브레이크(vacuum break)없이 같은 챔버에서 인시튜로 진행하여 증착하거나, 다른 챔버에서 증착하되 진공브레이크없이 연속으로 진행하여 증착한다.
후술하는 알루미늄나이트라이드막(36)과 알루미나(37)의 증착 공정은 진공브레이크(vacuum break)없이 같은 챔버에서 인시튜로 진행하여 증착하는 방법을 예로 들어 설명하며, 이때 웨이퍼의 온도를 300℃∼500℃로 유지하고, 챔버의 압력을 0.1torr∼1torr 범위로 유지한 조건에서 진행한다.
먼저, 알루미늄나이트라이드막(36) 증착은 질소 소스 공급, 퍼지, 알루미늄 소스 공급, 퍼지의 4단계 사이클(cycle)을 반복하여 원자층단위로 형성하고, 반복하는 회수에 따라 두께를 조절하는 원자층증착법[ALD; Atomic Layer Deposition]을 이용하며, 질소 소스는 NH3 또는 N2를 사용하고, 알루미늄 소스는 TMA[Al(CH3
)3]를 사용하며, 퍼지시 가스로는 질소가스를 이용한다. 위와 같은 일련의 원자층증착법을 통해 증착되는 알루미늄나이트라이드막(36)의 두께는 3Å∼20Å이다.
그리고, 알루미나(37) 증착은 O3 소스 공급, 퍼지, 알루미늄 소스 공급, 퍼지의 4단계 사이클을 반복하여 반복하는 회수에 따라 두께를 조절하는 원자층증착법[ALD]을 이용하며, 알루미늄 소스는 TMA[Al(CH3)3]를 사용하고, 산소 소스로 O3
를 이용하고, 퍼지시 질소 가스를 사용한다. 이때, O3 가스를 이용하는 이유는, 알루미나(37) 증착시 하부막인 알루미늄나이트라이드막(36)의 산화 정도를 감소시키기 위한 것이다.
위와 같이, 알루미늄나이트라이드막(36)과 알루미나(37)를 인시튜로 증착한 후에는 알루미나(37)의 막내 불순물을 제거하여 막특성을 향상시키기 위한 후속 열처리 공정을 진행한다.
알루미나(37)의 후속 열처리 공정은 600℃∼900℃의 고온에서 질소(N2), 산소(O2) 또는 N2O 분위기에서 30초∼60분동안 진행한다. 또한, 후속 열처리 공정은 300℃∼500℃의 저온에서 UV/O3 또는 N2O 플라즈마 분위기에서 30초∼10분동안 진행할 수도 있다.
이러한 후속 열처리 공정시 분위기중의 산소가 열처리공정동안 하부전극(35) 표면으로 확산할 수 있으나, 본 발명에서처럼 하부전극(35)과 알루미나(37) 사이에 알루미늄나이트라이드막(36)을 삽입하면 하부전극(35) 표면이 산화되는 것을 방지할 수 있다.
도 4는 후속 열처리 공정에 따른 알루미늄나이트라이드의 변화를 도시한 도면이다.
도 4를 참조하여 구체적인 메카니즘을 살펴보면, 후속 열처리 공정에 의해 분위기중의 산소가 알루미나(37)를 뚫고 알루미늄나이트라이드막(36)으로 확산하여 알루미늄나이트라이드막(36)의 일부가 알루미나(36a)로 개질되고, 이때 알루미늄나이트라이드막(36)의 잉여 질소(N)가 알루미늄나이트라이드막(36)과 하부전극(35) 계면으로 밀려나 질소축적층(36c)을 형성하게 된다. 여기서, 질소축적층(36c)은 하부전극(35) 표면의 실리콘과 반응하여 질소가 함유된 실리콘층(Si-N)이 된다. 결국, 알루미늄나이트라이드막(36)은 후속 열처리 공정후에 알루미나(36a), 알루미늄나이트라이드막(36b) 및 질소축적층(36c)의 삼중층으로 개질된다. 이로써 알루미나(37, 36a)와 하부전극(35) 사이에 알루미늄나이트라이막(36b)과 질소축적층(36c)의 이중층이 형성되고, 특히 질소축적층(36c)은 산화방지특성을 더욱 강화시키는 역할을 한다.
전술한 바에 따르면, 알루미늄나이트라이드막(36)은 후속 열처리공정의 산소가 하부막으로 확산하는 것을 방지하는 산화방지막 특성이 우수함을 알 수 있다.
아울러, 알루미늄나이트라이드막(36)을 TMA 소스와 NH3 또는 N2를 이용한 원자층증착법으로 형성하므로 표면처리법에 비해 보다 균일한 박막을 얻을 수 있고, 알루미늄나이트라이드막(36) 증착후 인시튜로 알루미나(37)를 증착하므로 동일 장비에서 언로딩없이 공정이 가능하여 기생산화막이 발생하지 않는다.
그리고, 알루미늄나이트라이드막(36)은 유전상수가 8.5 정도로 실리콘산화막(SiO2)보다 높고 유전상수가 9.5 정도인 알루미나(37)와 그 유전상수값이 유사하여 알루미나(37)에 비해 특성저하가 거의 없다. 여기서, 알루미늄나이트라이드막(36)의 밴드갭에너지는 6.1eV로 6.6eV인 알루미나(37)의 밴드갭에너지와 유사하여 누설전류 특성이 유사하다.
그리고, 알루미늄나이트라이드막(36)내 알루미늄과 질소의 조성비에 따른 특성 변화를 살펴보면, 질소의 조성이 증가하는 경우는 산화방지막 특성이 더욱 우수해지는 효과를 얻을 수 있음을 위에서 밝힌 바 있다. 반면에, 알루미늄의 조성이 증가하는 경우는 누설전류가 커지는 문제가 있다. 하지만, 본 발명에서 사용하는 원자층증착법을 이용하면 막내 알루미늄의 조성비 조절이 용이하다. 즉, 알루미늄소스의 유량을 질소소스에 비해 상대적으로 작게 설정하면 막내 알루미늄의 조성을 작게 할 수 있다.
더욱이, 질소 가스를 퍼지가스로 사용하므로 질소의 조성을 더욱 증가시킬 수 있고, 바로 위에 알루미나가 증착되므로 알루미늄의 조성이 큰 알루미늄나이트라이드막이 형성되지 않는다. 즉, 알루미늄 이온에 대한 반응성이 질소보다는 산소가 현저히 크기 때문에 알루미나 증착시 알루미늄나이트라이드내 질소가 알루미늄 이온과 반응하는 것보다는 산소와 먼저 반응한다. 따라서, 알루미나 증착시 알루미늄나이트라이드막내 질소의 조성이 감소하지 않는다. 또한, 알루미늄나이트라이드막 증착후 알루미나 증착시 알루미늄소스보다 O3 소스를 먼저 공급하는 이유도 여기에 있다고 할 수 있다.
도 3c에 도시된 바와 같이, 알루미나(37) 상에 상부전극(38)을 형성한다. 이때, 상부전극(38)은 불순물이 도핑된 폴리실리콘막이다. 여기서, 불순물은 인(P)이고, 농도는 평균 깊이 농도로 3E20 atoms/cc∼2E21 atoms/cc이며, 인(P)의 활성화를 위하여 650℃∼900℃의 열공정을 10분 정도 진행한다.
전술한 실시예에서는 알루미늄나이트라이드막(36)과 알루미나(37)를 진공브레이크없이 같은 챔버에서 인시튜로 진행하여 증착하는 방법을 예로 들었으나, 다른 챔버에서 증착하되 진공브레이크없이 연속으로 진행하여 증착하는 경우도 가능하다.
예를 들어, 보통의 싱글챔버(Single chamber) 장비를 로딩/언로딩 부분(Loading/unloading stage)과 웨이퍼이송부분(Wafer transfer stage)을 하나의 바디로 하고, 주변에 챔버를 부착한 형태로 구성되고, 웨이퍼이송부분은 진공상태로 유지한다. 따라서 하나의 바디, 즉 동일한 로딩/언로딩부분, 웨이퍼이송부분을 사용하면 다른 챔버를 사용하더라도 공기중 노출에 의한 기생산화막 발생이 없다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 하부전극과 알루미나간 계면막이 알루미늄나이트라이드막이므로 높은 유전상수로 인해 캐패시턴스가 증가하고, 원자층증착법을 이용하여 형성하므로 막의 균일도가 우수해지고, 또한 계면의 균일도도 좋아지므로 캐패시터의 누설전류도 감소하는 효과를 얻을 수 있다.
도 1은 종래 기술의 일예에 따라 형성된 SIS 캐패시터를 도시한 구조 단면도,
도 2a는 종래 기술의 다른 예에 따른 캐패시터의 구조를 도시한 도면,
도 2b는 도 2a에 따른 산소확산 문제점을 도시한 도면,
도 3a 내지 도 3c는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도,
도 4는 후속 열처리 공정에 따른 알루미늄나이트라이드의 변화를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
31 : 기판 32 : 층간절연막
33 : 콘택플러그 35 : 하부전극
36b : 알루미늄나이트라이드막 36a, 37 : 알루미나
36c : 질소축적층
Claims (13)
- 삭제
- 하부전극;상기 하부전극 위에 형성되며 알루미늄에 비해 상대적으로 조성이 큰 질소를 함유하는 알루미늄나이트라이드막의 산화방지막;상기 산화방지막 위에 형성된 알루미나; 및상기 알루미나 위에 형성된 상부전극을 포함하는 캐패시터.
- 제2항에 있어서,상기 알루미늄나이트라이드막의 두께는 3Å∼20Å인 것을 특징으로 하는 캐패시터.
- 제2항에 있어서,상기 산화방지막과 상기 알루미나는 각각 원자층증착법으로 증착한 막인 것을 특징으로 하는 캐패시터.
- 제2항에 있어서,상기 하부전극은 폴리실리콘막, 비정질실리콘막, 러그드 실리콘막 또는 폴리실리콘게르마늄막인 것을 특징으로 하는 캐패시터.
- 하부전극을 형성하는 단계;상기 하부전극 상에 산화방지막으로서 알루미늄에 비해 상대적으로 조성이 큰 질소를 함유하는 알루미늄나이트라이드막을 형성하는 단계;상기 알루미늄나이트라이드막 상에 알루미나를 형성하는 단계;상기 알루미나의 막특성을 향상시키기 위해 열처리하는 단계; 및상기 열처리된 알루미나 상에 상부전극을 형성하는 단계를 포함하는 캐패시터의 제조 방법.
- 제6항에 있어서,상기 알루미늄나이트라이드막과 상기 알루미나는,진공브레이크없이 동일한 챔버에서 인시튜로 증착하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제6항에 있어서,상기 알루미늄나이트라이드막과 상기 알루미나는,서로 다른 챔버에서 증착하되, 진공브레이크없이 연속으로 증착하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제6항에 있어서,상기 알루미늄나이트라이드막을 형성하는 단계는,원자층증착법을 이용하되, 질소 소스 공급, 퍼지, 알루미늄소스 공급, 퍼지의 4단계를 하나의 사이클로 하여, 상기 사이클을 반복하는 회수에 따라 두께를 조절하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제9항에 있어서,상기 알루미늄나이트라이드막을 형성하는 단계는,상기 질소 소스로 NH3 또는 N2를 사용하고, 상기 알루미늄 소스로 TMA[Al(CH3)3]를 사용하며, 상기 퍼지시 가스로 질소가스를 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제9항에 있어서,상기 알루미늄나이트라이드막은 3Å∼20Å 두께로 증착되는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제6항에 있어서,상기 알루미나를 형성하는 단계는,원자층증착법을 이용하되, 산소 소스 공급, 퍼지, 알루미늄 소스 공급, 퍼지의 4단계를 하나의 사이클로 하여 상기 사이클을 반복하는 회수에 따라 두께를 조절하는 것을 특징으로 하는 캐패시터의 제조 방법.
- 제12항에 있어서,상기 알루미늄 소스는 TMA[Al(CH3)3]를 사용하고, 상기 산소 소스로는 O3를 이용하며, 상기 퍼지시 질소 가스를 사용하는 것을 특징으로 하는 캐패시터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0043186A KR100529393B1 (ko) | 2003-06-30 | 2003-06-30 | 알루미늄나이트라이드를 산화방지막으로 구비하는캐패시터 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0043186A KR100529393B1 (ko) | 2003-06-30 | 2003-06-30 | 알루미늄나이트라이드를 산화방지막으로 구비하는캐패시터 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050003059A KR20050003059A (ko) | 2005-01-10 |
| KR100529393B1 true KR100529393B1 (ko) | 2005-11-17 |
Family
ID=37218301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0043186A KR100529393B1 (ko) | 2003-06-30 | 2003-06-30 | 알루미늄나이트라이드를 산화방지막으로 구비하는캐패시터 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100529393B1 (ko) |
-
2003
- 2003-06-30 KR KR10-2003-0043186A patent/KR100529393B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050003059A (ko) | 2005-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7544996B2 (en) | Methods of fabricating a semiconductor device having a metal gate pattern | |
| KR20020056260A (ko) | 반도체 소자의 금속 게이트 형성방법 | |
| KR20010008415A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100712525B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| KR100529393B1 (ko) | 알루미늄나이트라이드를 산화방지막으로 구비하는캐패시터 및 그의 제조 방법 | |
| KR20060001048A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20000042429A (ko) | 반도체 소자의 고유전체 캐패시터 제조방법 | |
| KR100575854B1 (ko) | 캐패시터 제조방법 | |
| KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100529396B1 (ko) | 알루미늄산화막과 하프늄산화막의 적층 유전막을 갖는캐패시터의 제조 방법 | |
| KR100311178B1 (ko) | 캐패시터 제조방법 | |
| KR100604672B1 (ko) | 하프늄질화막을 구비한 캐패시터 및 그 제조 방법 | |
| KR100680970B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100434704B1 (ko) | 반도체소자의캐패시터 및 그 제조방법 | |
| KR100231604B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20000039607A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20020048617A (ko) | 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법 | |
| KR100434708B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100404481B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100364804B1 (ko) | 반도체 소자의 제조방법 | |
| KR101070312B1 (ko) | 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법 | |
| KR100434709B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100235973B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100691941B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100538808B1 (ko) | 금속막으로 된 하부전극을 구비하는 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |