KR100909628B1 - 반도체소자의 폴리메탈게이트 형성방법 - Google Patents
반도체소자의 폴리메탈게이트 형성방법 Download PDFInfo
- Publication number
- KR100909628B1 KR100909628B1 KR1020070108243A KR20070108243A KR100909628B1 KR 100909628 B1 KR100909628 B1 KR 100909628B1 KR 1020070108243 A KR1020070108243 A KR 1020070108243A KR 20070108243 A KR20070108243 A KR 20070108243A KR 100909628 B1 KR100909628 B1 KR 100909628B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- film pattern
- pattern
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 230000003647 oxidation Effects 0.000 claims abstract description 31
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 30
- 239000010937 tungsten Substances 0.000 abstract description 30
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 29
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 22
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 22
- 230000002159 abnormal effect Effects 0.000 abstract description 7
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 239000011810 insulating material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 게이트식각공정을 통해 하드마스크막, 게이트금속막, 게이트도전막, 게이트절연막을 순차적으로 패터닝하여 게이트 전극을 형성한 후, 선택적 산화공정을 수행하기 이전에, 실리콘을 포함하는 소스가스를 공급하여 게이트전극을 감싸면서, 게이트금속막 측벽에서만 선택적으로 실리콘과 반응하여 금속실리사이드막으로 이루어지는 캡핑막을 형성하고, 선택적산화공정을 수행하는 반도체소자의 폴리메탈게이트 형성방법을 제시한다. 캡핑막은 산화막으로 이루어지되, 금속막 패턴 측벽에만 텅스텐실리사이드막으로 이루어질 수 있다. 이에 따라, 후속 선택적 산화 공정 시 적층막 계면으로 산화소스가 침투하는 것을 방지할 수 있다. 또한, 게이트금속막의 이상산화 현상을 방지하여 게이트 리닝 현상을 억제하여 게이트 리닝 현상으로 인해 유발될 수 있는 랜딩플러그콘택 낫 오픈 현상 및 자기정렬콘택 식각 결함 현상을 방지할 수 있다.
게이트식각공정, 선택적산화공정, 텅스텐막, 텅스텐실리사이드
Description
본 발명은 반도체소자에 관한 것으로, 보다 구체적으로는 반도체소자의 폴리메탈게이트 형성방법에 관한 것이다.
디램과 같은 반도체소자의 크기가 축소됨에 따라, 게이트전극의 저항 및 캐패시터 성분에 의해 동작 속도가 저하되는 등 다양한 문제점이 부각되고 있다. 이에 따라, 게이트전극의 저항을 감소시키기 위해, 저 저항의 금속게이트 전극이 요구되고 있다.
특히, 텅스텐을 전극으로 사용하는 텅스텐 게이트 전극은 반도체기판 상에 폴리실리콘막, 텅스텐막 및 하드마스크를 위한 절연막을 형성한 후, 게이트 식각공정을 수행하여 게이트전극을 형성한다. 이때, 텅스텐막의 이상 산화를 방지하고, 텡스텐막으로 산소가 침투하는 것을 방지하기 위해 게이트 전극 측벽에 질화막으로 이루어진 스페이서를 형성하여 게이트전극을 보호하고 있다.
그런데, 스페이서를 형성하는 과정에서 질화막의 증착 소스 예컨대, NH3 가 스와 게이트전극 측벽에 노출된 텅스텐막이 반응하게 된다. 이때, 게이트전극 좌우에서 텅스텐막이 반응되는 두께가 달라 게이트전극 프로파일(profile)의 비대칭현상으로 인해 게이트전극이 기울어지는 리닝(leaning) 현상이 나타나고 있다. 이러한 게이트 리닝 현상이 심할 경우, 게이트가 쓰러져 이웃하는 게이트가 서로 브릿지(bridge)되는 현상이 유발될 수도 있다.
또한, 게이트 리닝 현상으로 인해 후속 랜딩 플러그 콘택 형성 시 낫 오픈(not open) 현상 또는 자기 정렬 콘택 형성 시 오정렬(mis-align) 등의 결함이 발생될 수 있다.
본 발명에 따른 반도체소자의 폴리메탈게이트 형성방법은, 기판 상에 도전막 패턴 및 금속막 패턴을 포함하는 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 기판 상에 400 내지 600℃의 온도에서 실리콘을 포함하는 소스가스를 공급하여 상기 도전막 패턴 측벽에는 산화막으로 이루어지고, 상기 금속막 패턴 측벽에는 금속실리사이드막으로 이루어지는 캡핑막을 형성하는 단계; 및 상기 캡핑막이 형성된 도전막 패턴 측벽 및 기판의 노출면을 선택적으로 산화시키는 단계를 포함하는 반도체소자의 폴리메탈게이트 형성방법.를 포함한다.
상기 게이트전극을 형성하는 단계는, 상기 기판 상에 절연막, 도전막, 금속막 및 하드마스크막을 형성하는 단계; 및 상기 게이트 식각공정을 수행하여 하드마스크막 패턴, 금속막 패턴, 도전막 패턴, 절연막 패턴을 형성하는 단계로 이루어지는 것이 바람직하다.
상기 캡핑막은 도전막 패턴 측벽에는 산화막으로 이루어지고, 금속막 패턴 측벽에는 텅스텐실리사이드막으로 이루어지는 것이 바람직하다.
상기 캡핑막은 상기 금속막 패턴 측벽과 선택적으로 반응하도록 실리콘을 포함하는 소스가스를 이용하여 형성하는 것이 바람직하다.
상기 실리콘을 포함하는 소스가스는 실레인(SiH4) 가스로 이루어지는 것이 바람직하다.
상기 실리콘을 포함하는 소스가스는 10 내지 100000 sccm로 공급하여 형성하는 것이 바람직하다.
상기 캡핑막은 400 내지 600℃의 증착 온도 및 0.5 내지 10 토르의 증착 압 력에서 형성하는 것이 바람직하다.
상기 캡핑막은 저압화학기상증착방법을 이용하여 형성된 폴리실리콘막으로 이루어지는 것이 바람직하다.
본 발명의 다른 반도체소자의 폴리메탈게이트 형성방법은, 기판 상에 절연막 패턴, 도전막 패턴 및 금속막 패턴을 포함하는 게이트전극을 형성하는 단계; 및 상기 게이트전극을 감싸면서, 상기 금속막 패턴과 선택적으로 반응하는 캡핑막을 형성하고, 인시튜(in situ)로 선택적 산화공정을 수행하여 상기 도전막 패턴 측벽 및 노출된 기판 부분을 산화시키는 단계를 포함한다.
상기 선택적 산화공정을 수행하는 단계는, 상기 게이트전극이 형성된 기판을 선택적 산화 장비 내로 로딩하는 단계; 상기 장비 내로 실리콘을 포함하는 소스가스를 공급하여 상기 게이트전극을 감싸면서, 상기 금속막 패턴과 선택적으로 반응하는 캡핑막을 형성하는 단계; 상기 실리콘을 포함하는 소스가스의 공급을 중단하는 단계; 및 상기 장비 내로 수소가스 및 산소가스를 공급하여 상기 도전막 패턴 측벽 및 노출된 기판을 선택적으로 산화시키는 단계로 이루어지는 것이 바람직하다.
상기 실리콘을 포함하는 소스가스는 실레인가스로 이루어지는 것이 바람직하다.
상기 캡핑막은 도전막 패턴 측벽에는 산화막으로 이루어지고, 금속막 패턴 측벽에는 텅스텐실리사이드막으로 이루어지는 것이 바람직하다.
(실시예)
도 1을 참조하면, 반도체기판(100) 상에 얕은 트렌치 소자분리(STI;Shallow Trench Isolation)로 수행된 소자분리막(110)에 의해 활성영역을 설정한다. 활성영역이 설정된 반도체기판(100) 상에 게이트절연막(120), 폴리실리콘(polysilicon)막(130), 텅스텐실리사이드(Wsix)막(140), 텅스텐(W)막(150) 및 하드마스크(hard mask)막(160)을 순차적으로 형성한다.
게이트절연막(120)은 산소(O2) 가스를 이용한 건식산화 공정을 수행하여 예컨대, 실리콘옥사이드(SiO2)막을 형성할 수 있다. 폴리실리콘막(130)은 실레인(SiH4) 가스 및 산소가스를 소스가스로 이용한 저압화학기상증착(LPCVD;Low Pressure Chemical Vapor Deposition)방법을 이용하여 형성할 수 있다. 텅스텐막(150)은 텅스텐소스가스 예컨대, 육불화텅스텐(WF6 ) 가스를 이용한 화학기상증착방법을 이용하여 형성할 수 있다.
텅스텐실리사이드막(140)은 실리콘이 다량 함유된 실리콘 리치 텅스텐실리사이드(Si-rich Wsix :X>2)막으로 형성할 수 있다. 텅스텐실리사이드막(140)은 후속 열공정에 의해 폴리실리콘막(130)과 텅스텐막(150)의 반응하여 폴리실리콘막과 텅스텐막 계면에 불균일한 텅스텐실리사이드막이 생성되는 것을 배리어(barrier) 역할을 한다.
하드마스크막(160)은 실리콘나이트라이드(Si3N4)막과 같은 절연물질을 포함 하여 형성할 수 있다. 하드마스크막(160)은 후속 게이트 식각 공정에서 식각마스크(etch mask)로 이용되거나, 후속 콘택홀 형성 과정에서 하부의 게이트전극을 보호하는 역할을 한다.
텅스텐막(150)을 형성하기 이전에, 텅스텐실리사이드막(140) 상에 텅스텐나이트라이드(WN)막(도시되지 않음)을 형성할 수도 있다. 이때, 텅스텐실리사이드막(140)은 폴리실리콘막(130)과 텅스텐나이트라이드막이 반응하여 폴리실리콘막 계면에 실리콘나이트라이드(SiN)막과 같은 유전물질의 생성을 억제할 수 있다.
한편, 도면에는 자세하게 나타나지 않았지만, 게이트절연막(120)을 형성하기 이전에, 채널길이를 보다 더 확장시키기 위해 반도체기판(100)에 리세스 트렌치(미도시)가 형성될 수 있다. 리세스 트렌치를 형성하기 위해서는 먼저, 소자분리막(110)이 형성된 반도체기판(100) 상에 포토리소그라피 (photolithgrapy)과정을 이용해 마스크 패턴(미도시)을 형성한다. 이때, 마스크 패턴은 반도체기판(100)의 활성영역에, 리세스 트렌치가 형성될 위치의 반도체기판(100)이 노출되게 배치된다. 이어서, 마스크 패턴을 식각마스크로 반도체기판을 선택적으로 식각하여 채널길이를 보다 더 확장시켜주는 리세스 트렌치를 형성할 수 있다.
도 2를 참조하면, 게이트 식각 공정을 수행하여 하드마스크막, 텅스텐막, 텅스텐실리사이드막, 게이트절연막을 순차적으로 식각하여 게이트절연막 패턴(121), 폴리실리콘막 패턴(131), 텅스텐실리사이드막 패턴(141), 텅스텐막 패턴(151), 하드마스크막 패턴(161)을 포함하는 게이트 전극을 형성한다.
이때, 게이트전극을 형성하기 위한 게이트 식각공정 과정에서 폴리실리콘막 패턴(131) 측벽 및 노출된 반도체기판(100) 부분이 손상(damage)될 수 있다.
이에 따라, 식각에 의한 손상을 완화시키고, 텅스텐막 패턴의 이상산화 현상을 방지하기 위해 선택적 산화공정을 수행하는 방법이 제안되고 있다. 그러나, 폴리실리콘막과 텅스텐막의 낮은 선택비로 폴리실리콘막만 선택적으로 산화하기가 어려워 텅스텐막의 이상산화 현상이 유발되고 있다. 또한, 텅스텐막과 텅스텐실리사이드막 계면에 산화소스가 침투하여 산화막과 같은 절연물질이 형성될 수 있다. 이러한 절연물질은 소자의 저항을 증가시키고, 동작전류 감소키겨 동작속도가 저하될 수 있다.
이에 따라, 본 발명의 실시예에서는 선택적 산화공정을 수행하기 이전에, 다음과 같은 공정을 수행하여 텅스텐의 이상산화 현상을 방지하고, 폴리실리콘막 패턴 측벽과 반도체기판이 받는 손상을 완화시킬 수 있다.
도 3을 참조하면, 게이트전극이 형성된 반도체기판(100) 상에 실리콘(Si)을 포함하는 소스가스를 공급하여 게이트전극을 감싸는 캡핑막(170)을 형성한다. 이때, 캡핑막(170)은 게이트전극을 감싸는 산화막으로 이루어지되, 노출된 텅스텐막 패턴(151) 및 텅스텐실리사이드막 패턴(141) 측벽에서는 선택적으로 텅스텐(W)과 실리콘(Si)이 반응하여 텅스텐실리사이드(Wsi)(170a)가 형성된다. 즉, 캡핑막(170)은 폴리실리콘막 패턴(131), 게이트절연막 패턴(121) 측벽과, 하드마스크막 패턴(161) 측벽 및 상부 표면에는 산화막으로 이루어지면서, 텅스텐실리사이드막 패턴(141) 및 텅스텐막 패턴(151) 측벽에는 텅스텐실리사이드(170a)로 이루어진다.
실리콘을 포함하는 소스 가스는 예컨대, 실레인(SiH4)가스 공급하여 형성할 수 있다. 이때, 캡핑막(170) 형성 시, 텅스텐막 패턴(151) 및 텅스텐실리사이드 패턴(141) 측벽에만 선택적으로 반응하여 금속실리사이드(170a)를 형성하기 위해, 400 내지 600℃의 증착 온도 및 0.5 내지 10 토르의 증착 압력에서 10 내지 10000sccm 정도의 실레인 가스를 공급하는 형성하는 것이 바람직하다.
또한, 캡핑막(170)은 선택적 산화공정을 수행하기 이전에, 저압화학기상증착방법을 이용하여 게이트전극을 감싸는 폴리실리콘막으로 형성할 수도 있다. 이때에도, 폴리실리콘막을 형성 시 이용되는 실리콘 소스 가스에 의해 노출된 텅스텐막 패턴과 반응하여 텅스텐막 패턴(151) 및 텅스텐실리사이드막 패턴(121) 측벽에만 선택적으로 텅스텐실리사이드(170a)가 형성될 수 있다.
이에 따라, 게이트전극을 형성한 이후에, 게이트금속막 예컨대, 텅스텐막 패턴 및 텅스텐실리사이드막 패턴 측벽에만 선택적으로 금속실리사이드가 형성되는 캡핑막을 형성함으로써, 후속 선택적 산화 공정 시 게이트금속막의 이상산화를 방지하고, 적층된 막 계면(interface)으로 산화소스가 침투하여 산화막과 같은 절연물질이 생성되는 것을 방지할 수 있다.
도 4를 참조하면, 선택적 산화(Selective Oxidation)공정을 수행하여 폴리실리콘막 패턴(131) 측벽 및 노출된 반도체기판(100) 상에만 선택적으로 산화시킨다. 선택적 산화공정은 게이트 식각공정 시 폴리실리콘막 패턴 측벽 및 반도체기판이 받은 손상을 회복시키는 역할을 한다.
한편, 갭핑막(170) 형성공정과, 선택적 산화공정은 선택적 산화 장비 내에 인시튜(in-situ)로 수행될 수 있다. 구체적으로, 게이트전극이 형성된 반도체기판(100)을 선택적 산화 장비 내로 로딩한 후, 장비 내로 실리콘을 포함하는 소스가스를 공급하여 게이트전극을 감싸면서, 텅스텐막 패턴(151) 및 텅스텐실리사이드막 패턴(141) 측벽에서 선택적으로 반응하는 캡핑막(170)을 형성한다. 이때, 캡핑막(170)은 실리콘을 포함하는 소스 가스는 예컨대, 실레인(SiH4)가스 공급하여 형성할 수 있다. 계속해서, 실리콘을 포함하는 소스가스의 공급을 중단하고, 선택적 산화 장비 내로 수소(H2)가스 및 산소(O2)가스를 공급하여 폴리실리콘막 패턴(131) 측벽 및 노출된 반도체기판(100)을 선택적으로 산화시킨다.
본 발명의 실시예에서는 게이트식각공정을 통해 하드마스크막, 게이트금속막, 게이트도전막, 게이트절연막을 순차적으로 패터닝하여 게이트 전극을 형성한 후, 선택적 산화공정을 수행하기 이전에, 실리콘을 포함하는 소스가스를 공급하여 게이트전극을 감싸면서, 게이트금속막 측벽에서만 선택적으로 실리콘과 반응하여 금속실리사이드막으로 이루어지는 캡핑막을 형성한다. 이에 따라, 후속 선택적 산화 공정 시 적층막 계면으로 산화소스가 침투하는 것을 방지할 수 있다. 또한, 게이트금속막의 이상산화 현상을 방지하여 게이트 리닝 현상을 억제하여 게이트 리닝 현상으로 인해 유발될 수 있는 랜딩플러그콘택 낫 오픈 현상 및 자기정렬콘택 식각 결함 현상을 방지할 수 있다.
이상 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 바람직한 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1 내지 도 4는 본 발명에 따른 반도체소자의 폴리메탈게이트 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
Claims (12)
- 기판 상에 도전막 패턴 및 금속막 패턴을 포함하는 게이트전극을 형성하는 단계;상기 게이트전극이 형성된 기판 상에 400 내지 600℃의 온도에서 실리콘을 포함하는 소스가스를 공급하여 상기 도전막 패턴 측벽에는 산화막으로 이루어지고, 상기 금속막 패턴 측벽에는 금속실리사이드막으로 이루어지는 캡핑막을 형성하는 단계; 및상기 캡핑막이 형성된 도전막 패턴 측벽 및 기판의 노출면을 선택적으로 산화시키는 단계를 포함하는 반도체소자의 폴리메탈게이트 형성방법.
- 제1항에 있어서,상기 게이트전극을 형성하는 단계는,상기 기판 상에 절연막, 도전막, 금속막 및 하드마스크막을 형성하는 단계; 및상기 하드마스크막, 금속막, 도전막 및 절연막에 게이트 식각공정을 수행하여 하드마스크막 패턴, 금속막 패턴, 도전막 패턴, 절연막 패턴을 형성하는 단계로 이루어지는 반도체소자의 폴리메탈게이트 형성방법.
- 삭제
- 삭제
- 제1항에 있어서,상기 실리콘을 포함하는 소스가스는 실레인(SiH4) 가스로 이루어지는 반도체소자의 폴리메탈게이트 형성방법.
- 제1항에 있어서,상기 실리콘을 포함하는 소스가스는 10 내지 100000 sccm로 공급하여 형성하는 반도체소자의 폴리메탈게이트 형성방법.
- 제1항에 있어서,상기 캡핑막은 0.5 내지 10 토르의 증착 압력에서 형성하는 반도체소자의 폴리메탈게이트 형성방법.
- 제1항에 있어서,상기 캡핑막은 저압화학기상증착방법을 이용하여 상기 도전막 패턴 측벽에는 폴리실리콘막으로 이루어지고, 상기 금속막 패턴 측벽에는 금속실리사이드막으로 이루어지는 반도체소자의 폴리메탈게이트 형성방법.
- 기판 상에 절연막 패턴, 도전막 패턴 및 금속막 패턴을 포함하는 게이트전극을 형성하는 단계; 및상기 게이트전극이 형성된 기판 상에 400 내지 600℃의 온도에서 실리콘을 포함하는 소스가스를 공급하여 상기 도전막 패턴 측벽에는 산화막으로 이루어지고, 상기 금속막 패턴 측벽에는 금속실리사이드막으로 이루어지는 캡핑막을 형성하고, 인시튜(in situ)로 선택적 산화공정을 수행하여 상기 도전막 패턴 측벽 및 노출된 기판 부분을 산화시키는 단계를 포함하는 반도체소자의 폴리메탈게이트 형성방법.
- 제9항에 있어서,상기 선택적 산화공정을 수행하는 단계는,상기 게이트전극이 형성된 기판을 선택적 산화 장비 내로 로딩하는 단계;상기 장비 내로 실리콘을 포함하는 소스가스를 공급하여 상기 게이트전극을 감싸면서, 상기 금속막 패턴과 선택적으로 반응하는 캡핑막을 형성하는 단계;상기 실리콘을 포함하는 소스가스의 공급을 중단하는 단계; 및상기 장비 내로 수소가스 및 산소가스를 공급하여 상기 도전막 패턴 측벽 및 노출된 기판을 선택적으로 산화시키는 단계로 이루어지는 반도체소자의 폴리메탈게이트 형성방법.
- 제10항에 있어서,상기 실리콘을 포함하는 소스가스는 실레인가스로 이루어지는 반도체소자의 폴리메탈게이트 형성방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070108243A KR100909628B1 (ko) | 2007-10-26 | 2007-10-26 | 반도체소자의 폴리메탈게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070108243A KR100909628B1 (ko) | 2007-10-26 | 2007-10-26 | 반도체소자의 폴리메탈게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090042468A KR20090042468A (ko) | 2009-04-30 |
| KR100909628B1 true KR100909628B1 (ko) | 2009-07-27 |
Family
ID=40765196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070108243A KR100909628B1 (ko) | 2007-10-26 | 2007-10-26 | 반도체소자의 폴리메탈게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100909628B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990060906A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 소자의 트랜지스터 제조 방법 |
| KR20000066096A (ko) * | 1999-04-13 | 2000-11-15 | 김영환 | 반도체 소자의 게이트 전극 형성방법 |
| KR20030002245A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 트랜지스터의 제조 방법 |
| JP2007258743A (ja) | 1998-12-29 | 2007-10-04 | Hynix Semiconductor Inc | 半導体素子のゲート電極形成方法 |
-
2007
- 2007-10-26 KR KR1020070108243A patent/KR100909628B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990060906A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체 소자의 트랜지스터 제조 방법 |
| JP2007258743A (ja) | 1998-12-29 | 2007-10-04 | Hynix Semiconductor Inc | 半導体素子のゲート電極形成方法 |
| KR20000066096A (ko) * | 1999-04-13 | 2000-11-15 | 김영환 | 반도체 소자의 게이트 전극 형성방법 |
| KR20030002245A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 트랜지스터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090042468A (ko) | 2009-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009027161A (ja) | フラッシュメモリ素子の製造方法 | |
| US9870951B2 (en) | Method of fabricating semiconductor structure with self-aligned spacers | |
| JP2007027348A (ja) | 半導体装置及びその製造方法 | |
| KR100909628B1 (ko) | 반도체소자의 폴리메탈게이트 형성방법 | |
| KR100596775B1 (ko) | 반도체 소자의 제조방법 | |
| KR100968420B1 (ko) | 텅스텐/폴리실리콘 게이트를 채용한 반도체소자의 텅스텐오염 제거방법 | |
| KR20090000880A (ko) | 반도체소자의 게이트 형성방법 | |
| KR100899567B1 (ko) | 텅스텐막을 포함하는 게이트전극을 구비한 반도체 소자의제조 방법 | |
| KR100811258B1 (ko) | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 | |
| KR100637102B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100792403B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| KR100548579B1 (ko) | 반도체소자의 제조방법 | |
| KR100849067B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100956595B1 (ko) | 텅스텐 오염을 방지한 반도체 소자의 제조방법 | |
| KR100408862B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100844953B1 (ko) | 선택적 텅스텐 성장법을 이용한 게이트 제조 방법 | |
| KR20050080253A (ko) | 리세스 트랜지스터의 게이트 및 그 형성 방법 | |
| KR20080060424A (ko) | 반도체 소자의 형성 방법 | |
| KR20100008557A (ko) | 폴리메탈게이트를 구비한 반도체장치 제조 방법 | |
| KR100807497B1 (ko) | 반도체 소자의 스페이서 제조 방법 | |
| KR100609045B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100739954B1 (ko) | 플래시 메모리 소자의 게이트 전극 형성 방법 | |
| KR20080030743A (ko) | 반도체 장치의 제조 방법 | |
| KR20090066942A (ko) | 반도체소자의 텅스텐 폴리게이트 형성방법 | |
| KR20010065190A (ko) | 반도체 소자의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |