JPWO2007086111A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2007086111A1
JPWO2007086111A1 JP2007555800A JP2007555800A JPWO2007086111A1 JP WO2007086111 A1 JPWO2007086111 A1 JP WO2007086111A1 JP 2007555800 A JP2007555800 A JP 2007555800A JP 2007555800 A JP2007555800 A JP 2007555800A JP WO2007086111 A1 JPWO2007086111 A1 JP WO2007086111A1
Authority
JP
Japan
Prior art keywords
film
transistor
sion
gate insulating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007555800A
Other languages
English (en)
Inventor
浩志 南方
浩志 南方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2007086111A1 publication Critical patent/JPWO2007086111A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を作り分ける。Ｓｉ基板上に第１の膜形成処理によって第１のＳｉＯＮ膜を形成し（ステップＳ１）、その第１のＳｉＯＮ膜を、低リークトランジスタを形成する領域には残し、高パフォーマンストランジスタを形成する領域からは除去する（ステップＳ２）。そして、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された領域には高パフォーマンストランジスタのゲート絶縁膜となる第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された領域には第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する（ステップＳ３）。第１の膜形成処理では、第２の膜形成処理が行われたときに、低リークトランジスタのゲート絶縁膜として必要な膜厚とＮ濃度の第３のＳｉＯＮ膜が得られるような膜厚とＮ濃度で第１のＳｉＯＮ膜を形成する。

Description

本発明は半導体装置の製造方法および半導体装置に関し、特にＭＩＳ（Metal Insulator Semiconductor）トランジスタを備えた半導体装置の製造方法およびそのようなトランジスタを備えた半導体装置に関する。
一般に、Ｉ／Ｏ部とコア部を有する半導体装置では、I／Ｏ部にある駆動用トランジスタが装置外部とのインタフェースを受け持ち、コア部にある演算回路や記憶回路が情報の処理や記憶を行う。I／Ｏ部にはＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタが広く利用されており、また、コア部の記憶回路にはＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）等が、演算回路にはＣＭＯＳロジック回路等が、広く利用されている。
Ｉ／Ｏ用トランジスタと演算用トランジスタは、電源電圧やターゲット性能が異なる。そのため、Ｉ／Ｏ用トランジスタと演算用トランジスタを混載するような場合には、例えば、各トランジスタの用途に応じ、１枚の半導体基板上でそれらのゲート絶縁膜を異なる厚さに作り分ける方法が用いられている。ただし、そのように作り分ける際のゲート絶縁膜の膜厚差は、通常は数ｎｍ程度である。また、ゲート絶縁膜の膜厚差やその膜種に応じてチャネル領域やソース／ドレイン領域へのイオン注入条件を変えてその不純物濃度を制御することによって所望の性能差を得ることも行われる場合がある。
従来、ゲート絶縁膜を作り分ける方法としては、例えば、シリコン（Ｓｉ）基板上の第１の領域に所定膜厚の酸化シリコン（ＳｉＯ2）膜を形成し、第２の領域にそのＳｉＯ2膜より薄い所定窒素（Ｎ）濃度の酸窒化シリコン（ＳｉＯＮ）膜を形成し、第３の領域にそのＳｉＯＮ膜よりさらに薄くかつ低Ｎ濃度のＳｉＯＮ膜を形成して、これらの膜に対し一括でラジカル窒化処理を行う方法が提案されている（特許文献１参照）。この提案では、各領域のゲート絶縁膜を異なる膜厚で形成すると共に、各領域のゲート絶縁膜にそれぞれ所定量のＮを導入し、それらの物理膜厚と誘電率の最適化を図る試みがなされている。
特開２００２−３６８１２２号公報
最近は、Ｉ／Ｏ部とコア部の間だけでなく、コア部内のトランジスタを作り分ける必要性も高まってきている。具体的には、コア部内でリーク電流の抑制を重視した低リークトランジスタと動作速度を重視した高パフォーマンスのトランジスタを作り分けるような場合である。その場合、低リークトランジスタ用のゲート絶縁膜を厚く形成し、高パフォーマンストランジスタ用のゲート絶縁膜を薄く形成して、さらに、現在では双方のゲート絶縁膜を１ｎｍに満たないような微小膜厚差で作り分けることも要求されている。
従来、ゲート絶縁膜が比較的大きな膜厚差を有するＩ／Ｏ部とコア部のトランジスタを作り分ける場合には、例えば、Ｉ／Ｏ部のトランジスタのゲート絶縁膜を、主にその耐圧を考慮して、厚いＳｉＯ2あるいはＳｉＯＮで形成し、一方、コア部のトランジスタのゲート絶縁膜を、主にその膜厚および誘電率を考慮して、薄いＳｉＯＮで形成する方法が採られている。その具体的な手順としては、例えば、まずＳｉ基板上にＳｉＯ2膜を形成し、コア部のＳｉＯ2膜のみをフッ酸（ＨＦ）等を用いて除去し、露出したコア部のＳｉ基板上にのみ、あるいは露出したコア部のＳｉ基板上とＩ／Ｏ部に残るＳｉＯ2膜上に、コア部のトランジスタに適したＮ濃度のＳｉＯＮ膜を形成する。
ところが、このようなＩ／Ｏ部のトランジスタとコア部のトランジスタのゲート絶縁膜の作り分けに用いることのできる従来の方法を、コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の作り分けにそのまま適用しようとすると、次のような問題が生じてくる。
すなわち、上記のように、コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を作り分ける際には、それらの膜厚差を１ｎｍ未満という微小な差に抑える要求がある。また、各トランジスタのゲート絶縁膜のＮプロファイルは、それらの性能に大きく影響してくる。
仮に、コア部内で微小膜厚差のゲート絶縁膜を形成したときにそれらのＮプロファイルが大きく異なる場合には、最終的に得られるトランジスタの性能をコア部に適した範囲とするため、例えばチャネル領域やソース／ドレイン領域のイオン注入条件等、トランジスタの設計変更やプロセス条件の変更が必要になってくる。したがって、製造上、微小膜厚差のゲート絶縁膜を同等のＮプロファイルで形成することができれば、ゲート絶縁膜形成プロセス以外の条件を従来のものから変更することが不要になる。
コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の作り分けに上記のような従来の方法をそのまま適用した場合、膜形成条件を適切に制御すれば、技術的には、低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を所望の微小膜厚差で形成することが可能である。しかし、それら各ゲート絶縁膜のＮプロファイルについて見ると、低リークトランジスタの厚膜のゲート絶縁膜は、上記の手順に従ってＳｉＯ2膜上に高パフォーマンストランジスタに適したＮ濃度のＳｉＯＮ膜を形成した場合には、Ｓｉ基板上に直接そのＳｉＯＮ膜が形成される高パフォーマンストランジスタのゲート絶縁膜とは、そのＮプロファイルが大きく異なってくる。
一方、ゲート絶縁膜の作り分けに当たり、まずＳｉ基板上に微小な膜厚差のＳｉＯ2膜を形成し、その後、一括で窒化処理することによって所定の微小膜厚差を有するＳｉＯＮ膜を形成する方法も考えられる。しかし、この方法を用いた場合、たとえ１ｎｍ未満といった微小膜厚差であっても、一括の窒化処理後に得られるＮプロファイルには大きな差が生じてきてしまう。
図１０はＮプロファイルの一例を示す図である。
図１０には、まずＳｉ基板上に膜厚約０．８ｎｍと約０．９ｎｍの微小膜厚差のＳｉＯ2膜を形成し、その後、同じ窒化処理を行うことによってＳｉ基板上に形成されたＳｉＯＮ膜のＮプロファイルを示している。なお、ここでは窒化処理として、一酸化窒素（ＮＯ）ガスを用いて酸窒化を行っている。図１０において、横軸は窒化処理後のＳｉＯＮ膜のＳｉ基板方向の深さ（ｎｍ）を表し、縦軸はＳｉＯＮ膜中のＮ濃度（％）を表している。
膜厚約０．８ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜の膜厚は、約１．１５０ｎｍであった。一方、膜厚約０．９ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜の膜厚は、約１．１９０ｎｍであり、膜厚約０．８ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜との膜厚差は微小であった。それらのＮプロファイルを比較すると、図１０より、ＳｉＯ2膜が厚く形成されていた領域に窒化処理を行った場合（図中、「１．１９０ｎｍ」と表示。）の方が、ＳｉＯ2膜が薄く形成されていた領域に窒化処理を行った場合（図中、「１．１５０ｎｍ」と表示。）に比べ、ＳｉＯＮ膜中のＮ濃度が低くなっていることがわかる。また、両者にはＳｉ基板との各界面におけるＮ濃度にも、およそ０．６％程度の差が見られる。
このように、窒化処理前の膜厚差が微小であっても、窒化処理後のＳｉＯＮ膜のＮプロファイルには差が生じてくる。このような方法をコア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜形成に適用した場合には、両トランジスタ間に不要な性能差が生じてしまったり、ゲート絶縁膜の形成後にゲート絶縁膜形成プロセス以外の条件を変更したりしなければならなくなる。
なお、上記した従来のいずれの方法においても、Ｎ濃度が低い側にだけ窒化処理を行う方法も考えられる。しかし、その場合には、まず膜厚およびＮ濃度の異なるＳｉＯＮ膜を形成した上で、さらに、Ｎ濃度が高い側を保護し、Ｎ濃度が低い側にのみＮを導入するといった方法を採る必要が生じてくるため、半導体装置の製造プロセスが煩雑になる等の課題が残る。
本発明はこのような点に鑑みてなされたものであり、所定の膜厚差およびＮプロファイルのゲート絶縁膜を有するトランジスタを備えた、高性能かつ高信頼性の半導体装置を、効率的に製造することのできる半導体装置の製造方法を提供することを目的とする。
また、本発明は、所定の膜厚差およびＮプロファイルのゲート絶縁膜を有するトランジスタを備えた、高性能かつ高信頼性の半導体装置を提供することを目的とする。
本発明では、上記課題を解決するために、異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置の製造方法において、Ｓｉ基板に対して第１の膜形成処理を行い前記Ｓｉ基板上に第１のＳｉＯＮ膜を形成する工程と、前記Ｓｉ基板上に形成された前記第１のＳｉＯＮ膜のうち、一のトランジスタを形成する領域の前記第１のＳｉＯＮ膜を残し、他のトランジスタを形成する領域の前記第１のＳｉＯＮ膜を除去する工程と、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域および前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に対して第２の膜形成処理を行い、前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に第２のＳｉＯＮ膜を形成し、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域に前記第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、まず、第１の膜形成処理によって第１のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜を、一のトランジスタを形成する領域には残し、他のトランジスタを形成する領域からは除去する。そして、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された他のトランジスタの形成領域に第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された一のトランジスタの形成領域に第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する。これにより、一のトランジスタと他のトランジスタの各形成領域に、異なる膜厚のＳｉＯＮ膜が形成されるようになる。さらに、第１の膜形成処理による第１のＳｉＯＮ膜形成の際に、例えば第１のＳｉＯＮ膜の膜厚やＮ濃度を適当に調整しておくことにより、第２の膜形成処理後には、所定の膜厚やＮプロファイルを有する第２，第３のＳｉＯＮ膜をそれぞれ得ることが可能になる。
また、本発明では、異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置において、一のトランジスタのゲート絶縁膜と他のトランジスタのゲート絶縁膜との膜厚差が０．０３ｎｍ以上０．１５ｎｍ以下であり、かつ、前記一のトランジスタのゲート絶縁膜と前記他のトランジスタのゲート絶縁膜のＮプロファイルが同等であることを特徴とする半導体装置が提供される。
このような半導体装置によれば、トランジスタのゲート絶縁膜が、微小な膜厚差で、かつ、同等のＮプロファイルで形成される。このようなトランジスタを、例えば、Ｉ／Ｏ部とコア部を有する半導体装置のコア部に用いることにより、その高性能化と信頼性向上を図ることが可能になる。
本発明では、第１の膜形成処理によって第１のＳｉＯＮ膜を形成し、その第１のＳｉＯＮ膜を部分的に除去し、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された領域に第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された領域に第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成するようにした。これにより、所定の微小膜厚差を有し、かつ、所定のＮプロファイルを有するゲート絶縁膜を形成することが可能になり、例えば、Ｉ／Ｏ部とコア部を有する半導体装置において、そのコア部で低リークトランジスタと高パフォーマンストランジスタを精度良く作り分けることが可能になる。このような方法を用いることにより、ゲート絶縁膜形成プロセス以外の条件を変更することなく、高性能かつ高信頼性の半導体装置を形成することが可能になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
半導体装置の形成フローを示す図である。 素子分離絶縁膜形成工程の要部断面模式図である。 第１の膜形成処理工程の要部断面模式図である。 レジスト形成工程の要部断面模式図である。 エッチング工程の要部断面模式図である。 第２の膜形成処理工程の要部断面模式図である。 多結晶Ｓｉ膜形成工程の要部断面模式図である。 ゲート加工工程の要部断面模式図である。 サイドウォールおよび不純物拡散領域形成工程の要部断面模式図である。 Ｎプロファイルの一例を示す図である。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、半導体装置の形成方法の概略について説明する。
図１は半導体装置の形成フローを示す図である。
ここでは、膜厚が異なるＮ含有ゲート絶縁膜を有する第１，第２の２種類のトランジスタ（それぞれ「厚膜型トランジスタ」、「薄膜型トランジスタ」という。）を備えた半導体装置の形成フローについて説明する。
その場合、まず、Ｓｉ基板に対する膜形成処理（「第１の膜形成処理」という。）として、Ｓｉ基板上に所定の膜厚およびＮ濃度のＳｉＯＮ膜（「第１のＳｉＯＮ膜」という。）を形成する処理を行う（ステップＳ１）。この第１の膜形成処理では、ここで形成される第１のＳｉＯＮ膜に対して後述の膜形成処理（「第２の膜形成処理」という。）が行われたときに、厚膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度のＳｉＯＮ膜が得られるような膜厚およびＮ濃度で第１のＳｉＯＮ膜を形成する。
この第１のＳｉＯＮ膜の形成には、種々の方法を用いることが可能である。例えば、ＮＯガス等のＮを含有するガスを用いてＳｉ基板表面を酸窒化する方法、Ｓｉ基板上にまずＳｉＯ2膜を形成してそれをプラズマ窒化処理する方法、Ｓｉ基板上にまずＳｉＯ2膜を形成してそれをＮＯガス等を用いて酸窒化する方法、Ｓｉ基板上にＳｉＯ2膜と窒化シリコン（ＳｉＮ）膜を順に積層する方法等を用いることが可能である。
第１の膜形成処理で所定の膜厚およびＮ濃度の第１のＳｉＯＮ膜を形成した後は、Ｓｉ基板上に形成されたその第１のＳｉＯＮ膜のうち、薄膜型トランジスタを形成する領域（「薄膜型トランジスタ形成領域」という。）にある第１のＳｉＯＮ膜を除去し（ステップＳ２）、Ｓｉ基板を露出させる。その際は、例えば、厚膜型トランジスタを形成する領域（「厚膜型トランジスタ形成領域」という。）をレジスト等で保護し、薄膜型トランジスタ形成領域の第１のＳｉＯＮ膜をＨＦ等でウェットエッチングする。
その後、厚膜型トランジスタ形成領域に第１のＳｉＯＮ膜が露出し、かつ、薄膜型トランジスタ形成領域にＳｉ基板が露出している状態から、第２の膜形成処理として、露出するＳｉ基板上において所定の膜厚およびＮ濃度となるＳｉＯＮ膜（「第２のＳｉＯＮ膜」という。）を形成する処理を行う（ステップＳ３）。この第２の膜形成処理では、薄膜型トランジスタ形成領域のＳｉ基板上に、薄膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第２のＳｉＯＮ膜が形成される。第２のＳｉＯＮ膜の形成には、ＮＯガス等を用いた酸窒化法を好適に用いることができるが、第１のＳｉＯＮ膜の形成と同様、他の方法を用いることも可能である。
第２の膜形成処理の際には、厚膜型トランジスタ形成領域にもこの第２の膜形成処理が行われる。そのため、厚膜型トランジスタ形成領域には、第２の膜形成処理前の第１のＳｉＯＮ膜よりも厚い膜厚で、かつ、第２の膜形成処理前の第１のＳｉＯＮ膜よりも高いＮ濃度のＳｉＯＮ膜（第３のＳｉＯＮ膜）が形成されるようになる。上記ステップＳ１においては、この第２の膜形成処理後に得られる第３のＳｉＯＮ膜が厚膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度になるよう、第１の膜形成処理の条件を適切に設定し、第１のＳｉＯＮ膜を形成する。条件設定の際には、所望の膜厚およびＮ濃度を得るために、露出したＳｉ基板、第１のＳｉＯＮ膜、表面に第１のＳｉＯＮ膜が形成されているＳｉ基板の酸窒化速度の違いに留意する。
このようにして厚膜型トランジスタ形成領域に第３のＳｉＯＮ膜を形成し、薄膜型トランジスタ形成領域に第２のＳｉＯＮ膜を形成した後は、常法に従い、ゲート電極、サイドウォール、ソース／ドレイン領域、層間絶縁膜、プラグ、パッド等を形成して、半導体装置を完成すればよい。
このように、厚膜型トランジスタと薄膜型トランジスタの２種類のトランジスタを作り分ける際には、まず、あらかじめ厚膜型トランジスタ形成領域にのみ、第１の膜形成処理によって所定の膜厚およびＮ濃度の第１のＳｉＯＮ膜を形成しておく。そして、Ｓｉ基板が露出する薄膜型トランジスタ形成領域と共に第１のＳｉＯＮ膜が形成されている厚膜型トランジスタ形成領域に対して第２の膜形成処理を行うことによって、薄膜型トランジスタ形成領域にそのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第２のＳｉＯＮ膜を形成し、同時に厚膜型トランジスタ形成領域にそのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第３のＳｉＯＮ膜を形成する。これにより、厚膜型、薄膜型の２種類のトランジスタのゲート絶縁膜を、それぞれ最適な膜厚およびＮ濃度で形成することが可能になる。
例えば、第２の膜形成処理後に厚膜型トランジスタ形成領域の第３のＳｉＯＮ膜と薄膜型トランジスタ形成領域の第２のＳｉＯＮ膜が同等のＮ濃度となるように、第１の膜形成処理で形成する第１のＳｉＯＮ膜のＮ濃度を調整する。それにより、膜厚が異なり、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する厚膜型、薄膜型の２種類のトランジスタを形成することが可能になる。
従来は、膜厚差を有するゲート絶縁膜を形成するために、ＳｉＯ2膜を用いる方法、すなわち厚膜側をＳｉＯ2膜とＳｉＯＮ膜で形成し薄膜側をＳｉＯＮ膜で形成する、あるいは厚膜側と薄膜側に膜厚差を有するＳｉＯ2膜を形成しておいてから双方を窒化する、といった方法が採られていた。しかし、このような方法では、所定の膜厚差を確保することは可能であっても、双方のＮプロファイルを同等にすることが非常に困難であった。これに対し、図１の形成フローでは、ＳｉＯＮ膜を用い、ＳｉＯＮ膜を形成する第１，第２の膜形成処理の条件を適切に設定することにより、微小な膜厚差を有し、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する厚膜型トランジスタと薄膜型トランジスタを形成することが可能になる。
なお、ここでは、膜厚が異なるＮ含有ゲート絶縁膜を有する２種類のトランジスタを作り分ける場合を例にして述べたが、勿論、上記の方法を、ゲート絶縁膜の膜厚が異なる３種類以上のトランジスタの作り分けに適用することも可能である。
以下、上記の方法を、Ｉ／Ｏ部とコア部を有する半導体装置のそのコア部内に膜厚が異なるＮ含有ゲート絶縁膜を有する２種類のトランジスタを形成する場合を例にして、具体的に説明する。ここでは、コア部に低リークトランジスタ（上記の厚膜型トランジスタに相当。）と高パフォーマンストランジスタ（上記の薄膜型トランジスタに相当。）の２種類のトランジスタを形成する場合について述べる。
図２から図９は半導体装置の形成方法の説明図であって、図２は素子分離絶縁膜形成工程の要部断面模式図、図３は第１の膜形成処理工程の要部断面模式図、図４はレジスト形成工程の要部断面模式図、図５はエッチング工程の要部断面模式図、図６は第２の膜形成処理工程の要部断面模式図、図７は多結晶Ｓｉ膜形成工程の要部断面模式図、図８はゲート加工工程の要部断面模式図、図９はサイドウォールおよび不純物拡散領域形成工程の要部断面模式図である。
まず、図２に示すように、Ｓｉ基板１の所定領域にＳＴＩ（Shallow Trench Isolation）法を用いて素子分離絶縁膜２を形成し、低リークトランジスタを形成する領域（「低リークトランジスタ形成領域」という。）２０と高パフォーマンストランジスタを形成する領域（「高パフォーマンストランジスタ形成領域」という。）３０を画定する。
次いで、そのＳｉ基板１をＲＣＡ洗浄した後、必要に応じてしきい値調整のためのチャネル注入を行い、図３に示すように、第１の膜形成処理によって第１のＳｉＯＮ膜３を形成する。この第１の膜形成処理では、後に第２の膜形成処理が行われたときに、低リークトランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度のＳｉＯＮ膜が得られるよう、第１のＳｉＯＮ膜３を形成する。例えば、ここでは、膜厚約１．０ｎｍの第１のＳｉＯＮ膜３を形成する。この第１のＳｉＯＮ膜３の形成には、上記のように、ＮＯガス等を用いてＳｉ基板１表面を酸窒化する方法、Ｓｉ基板１上にＳｉＯ2膜を形成しそれをプラズマ窒化処理する方法、Ｓｉ基板１上にＳｉＯ2膜を形成しそれをＮＯガス等を用いて酸窒化する方法、Ｓｉ基板１上にＳｉＯ2膜とＳｉＮ膜を順に積層する方法等を用いる。
次いで、図４に示すように、低リークトランジスタ形成領域２０のみをレジスト４で覆う。そして、そのレジスト４をマスクにしてＨＦ等によるウェットエッチングを行い、図５に示すように、高パフォーマンストランジスタ形成領域３０の第１のＳｉＯＮ膜３を除去し、Ｓｉ基板１を露出させる。その後、レジスト４は剥離して除去する。
このようにして、低リークトランジスタ形成領域２０に第１のＳｉＯＮ膜３を残し、高パフォーマンストランジスタ形成領域３０にＳｉ基板１を露出させた後は、その状態から第２の膜形成処理を行う。この第２の膜形成処理では、図６に示すように、Ｓｉ基板１が露出する高パフォーマンストランジスタ形成領域３０に、高パフォーマンストランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度の第２のＳｉＯＮ膜５を形成する。この第２のＳｉＯＮ膜５の形成には、例えば、Ｓｉ基板１をＮＯガス等を用いて酸窒化する方法を用いることができる。
第２の膜形成処理では、このように高パフォーマンストランジスタ形成領域３０に第２のＳｉＯＮ膜５が形成されるのと同時に、低リークトランジスタ形成領域２０にも第２の膜形成処理が施され、低リークトランジスタ形成領域２０に、第１のＳｉＯＮ膜３よりも膜厚およびＮ濃度が増加した第３のＳｉＯＮ膜６が形成される。
第２の膜形成処理は、上記のように、高パフォーマンストランジスタ形成領域３０に高パフォーマンストランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度の第２のＳｉＯＮ膜５を形成する条件に設定する。また、この第２のＳｉＯＮ膜５と同時に形成される第３のＳｉＯＮ膜６が、この第２の膜形成処理後に低リークトランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度を有していることとなるよう、第１のＳｉＯＮ膜３を形成する第１の膜形成処理の条件を適切に設定する。なお、条件設定の際には、所望の膜厚およびＮ濃度を得るために、露出したＳｉ基板１、第１のＳｉＯＮ膜３、表面に第１のＳｉＯＮ膜３が形成されているＳｉ基板１の酸窒化速度の違いに留意する。
このように第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０に、異なる膜厚で、かつ、所定膜厚差のゲート絶縁膜を形成することができる。例えば、最終的に、低リークトランジスタ形成領域２０に最終膜厚が２ｎｍ以下の薄いゲート絶縁膜を形成し、より薄くかつ所定膜厚差のゲート絶縁膜を高パフォーマンストランジスタ形成領域３０に形成することができる。
この例のように、コア部に低リークトランジスタと高パフォーマンストランジスタの２種類のトランジスタを形成する場合、それらのゲート絶縁膜の膜厚差は、１ｎｍ未満、好ましくは０．０３ｎｍ〜０．１５ｎｍの範囲とする。原理的には任意の膜厚差のゲート絶縁膜を作り分けることが可能であるが、ここで述べるようにコア部内で低リークトランジスタと高パフォーマンストランジスタを作り分ける場合には、それらのゲート絶縁膜の膜厚差を０．１５ｎｍ以下に設定するのが効果的である。ただし、低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の膜厚差を０．０３ｎｍ未満としたときには、それらの性能差が小さくなってしまうため、それらの膜厚差は０．０３ｎｍ以上に設定することが好ましい。
また、第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０に、所定膜厚差で、かつ、双方のＮプロファイルが同等のゲート絶縁膜を形成することが可能である。ＳｉＯＮ膜（第１のＳｉＯＮ膜３）ではなく、従来のようにＳｉＯ2膜を用いて所定膜厚差のゲート絶縁膜を形成する方法では、双方のＮプロファイルを同等にすることは困難であった（図１０参照）。しかし、この方法のようにＳｉＯＮ膜を用い、第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、双方のＮプロファイルを同等にすることが可能になり、特にゲート絶縁膜／Ｓｉ基板１界面における双方のＮ濃度差を０．５％以内に抑えることも可能になる。
このようにしてゲート絶縁膜を形成した後は、図７に示すように、ＣＶＤ（Chemical Vapor Deposition）法を用いて全面に所定膜厚の多結晶Ｓｉ膜７を形成する。その後、その多結晶Ｓｉ膜７をエッチングにより所定形状に加工し、図８に示すように、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０にそれぞれゲート電極８，９を形成する。
そして、図９に示すように、ＬＤＤ（Lightly Doped Drain）注入を行ってＳｉ基板１内にＬＤＤ領域１０，１１を形成した後、ゲート電極８，９の両側にサイドウォール１２，１３を形成し、所定不純物のイオン注入と活性化を行ってソース／ドレイン領域１４，１５を形成する。以後は、通常の製造プロセスに従い、層間絶縁膜、プラグ、パッド等（いずれも図示せず。）を形成して半導体装置を完成する。
なお、ここでは、コア部内の２種類のトランジスタの形成方法について述べたが、半導体装置には、上記構成を有するコア部のトランジスタと共に、Ｉ／Ｏ部のトランジスタも形成される。Ｉ／Ｏ部のトランジスタについては、比較的その膜厚を重視し、例えば、第１のＳｉＯＮ膜３を形成する前に、Ｉ／Ｏトランジスタの形成領域に、所定膜厚のＳｉＯ2膜あるいはＳｉＯＮ膜を形成しておき、その後、第１のＳｉＯＮ膜３を形成する。以降は、上記のコア部のトランジスタと同様に形成していけばよい。
以上述べたように、上記半導体装置の形成方法によれば、そのコア部に、所定膜厚差で、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する低リークトランジスタと高パフォーマンストランジスタを形成することができる。この方法では、従来の半導体装置製造プロセスに対し、ゲート絶縁膜形成プロセスを変更するのみで足りる。したがって、その他のプロセスの条件、例えばチャネル領域、ＬＤＤ領域１０，１１、ソース／ドレイン領域１４，１５のイオン注入条件等を変更することなく、コア部のトランジスタを作り分けることができる。また、コア部に、所定膜厚差で、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する低リークトランジスタと高パフォーマンストランジスタを形成するため、コア部のいっそうの高性能化と共に信頼性の向上を図ることができる。したがって、高性能で高信頼性の半導体装置を形成することが可能になる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
 符号の説明
１ Ｓｉ基板
２ 素子分離絶縁膜
３ 第１のＳｉＯＮ膜
４ レジスト
５ 第２のＳｉＯＮ膜
６ 第３のＳｉＯＮ膜
７ 多結晶Ｓｉ膜
８，９ ゲート電極
１０，１１ ＬＤＤ領域
１２，１３ サイドウォール
１４，１５ ソース／ドレイン領域
２０ 低リークトランジスタ形成領域
３０ 高パフォーマンストランジスタ形成領域
本発明は半導体装置の製造方法に関し、特にＭＩＳ（Metal Insulator Semiconductor）トランジスタを備えた半導体装置の製造方法に関する。
一般に、Ｉ／Ｏ部とコア部を有する半導体装置では、I／Ｏ部にある駆動用トランジスタが装置外部とのインタフェースを受け持ち、コア部にある演算回路や記憶回路が情報の処理や記憶を行う。I／Ｏ部にはＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタが広く利用されており、また、コア部の記憶回路にはＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）等が、演算回路にはＣＭＯＳロジック回路等が、広く利用されている。
Ｉ／Ｏ用トランジスタと演算用トランジスタは、電源電圧やターゲット性能が異なる。そのため、Ｉ／Ｏ用トランジスタと演算用トランジスタを混載するような場合には、例えば、各トランジスタの用途に応じ、１枚の半導体基板上でそれらのゲート絶縁膜を異なる厚さに作り分ける方法が用いられている。ただし、そのように作り分ける際のゲート絶縁膜の膜厚差は、通常は数ｎｍ程度である。また、ゲート絶縁膜の膜厚差やその膜種に応じてチャネル領域やソース／ドレイン領域へのイオン注入条件を変えてその不純物濃度を制御することによって所望の性能差を得ることも行われる場合がある。
従来、ゲート絶縁膜を作り分ける方法としては、例えば、シリコン（Ｓｉ）基板上の第１の領域に所定膜厚の酸化シリコン（ＳｉＯ2）膜を形成し、第２の領域にそのＳｉＯ2膜より薄い所定窒素（Ｎ）濃度の酸窒化シリコン（ＳｉＯＮ）膜を形成し、第３の領域にそのＳｉＯＮ膜よりさらに薄くかつ低Ｎ濃度のＳｉＯＮ膜を形成して、これらの膜に対し一括でラジカル窒化処理を行う方法が提案されている（特許文献１参照）。この提案では、各領域のゲート絶縁膜を異なる膜厚で形成すると共に、各領域のゲート絶縁膜にそれぞれ所定量のＮを導入し、それらの物理膜厚と誘電率の最適化を図る試みがなされている。
特開２００２−３６８１２２号公報
最近は、Ｉ／Ｏ部とコア部の間だけでなく、コア部内のトランジスタを作り分ける必要性も高まってきている。具体的には、コア部内でリーク電流の抑制を重視した低リークトランジスタと動作速度を重視した高パフォーマンスのトランジスタを作り分けるような場合である。その場合、低リークトランジスタ用のゲート絶縁膜を厚く形成し、高パフォーマンストランジスタ用のゲート絶縁膜を薄く形成して、さらに、現在では双方のゲート絶縁膜を１ｎｍに満たないような微小膜厚差で作り分けることも要求されている。
従来、ゲート絶縁膜が比較的大きな膜厚差を有するＩ／Ｏ部とコア部のトランジスタを作り分ける場合には、例えば、Ｉ／Ｏ部のトランジスタのゲート絶縁膜を、主にその耐圧を考慮して、厚いＳｉＯ2あるいはＳｉＯＮで形成し、一方、コア部のトランジスタのゲート絶縁膜を、主にその膜厚および誘電率を考慮して、薄いＳｉＯＮで形成する方法が採られている。その具体的な手順としては、例えば、まずＳｉ基板上にＳｉＯ2膜を形成し、コア部のＳｉＯ2膜のみをフッ酸（ＨＦ）等を用いて除去し、露出したコア部のＳｉ基板上にのみ、あるいは露出したコア部のＳｉ基板上とＩ／Ｏ部に残るＳｉＯ2膜上に、コア部のトランジスタに適したＮ濃度のＳｉＯＮ膜を形成する。
ところが、このようなＩ／Ｏ部のトランジスタとコア部のトランジスタのゲート絶縁膜の作り分けに用いることのできる従来の方法を、コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の作り分けにそのまま適用しようとすると、次のような問題が生じてくる。
すなわち、上記のように、コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を作り分ける際には、それらの膜厚差を１ｎｍ未満という微小な差に抑える要求がある。また、各トランジスタのゲート絶縁膜のＮプロファイルは、それらの性能に大きく影響してくる。
仮に、コア部内で微小膜厚差のゲート絶縁膜を形成したときにそれらのＮプロファイルが大きく異なる場合には、最終的に得られるトランジスタの性能をコア部に適した範囲とするため、例えばチャネル領域やソース／ドレイン領域のイオン注入条件等、トランジスタの設計変更やプロセス条件の変更が必要になってくる。したがって、製造上、微小膜厚差のゲート絶縁膜を同等のＮプロファイルで形成することができれば、ゲート絶縁膜形成プロセス以外の条件を従来のものから変更することが不要になる。
コア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の作り分けに上記のような従来の方法をそのまま適用した場合、膜形成条件を適切に制御すれば、技術的には、低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜を所望の微小膜厚差で形成することが可能である。しかし、それら各ゲート絶縁膜のＮプロファイルについて見ると、低リークトランジスタの厚膜のゲート絶縁膜は、上記の手順に従ってＳｉＯ2膜上に高パフォーマンストランジスタに適したＮ濃度のＳｉＯＮ膜を形成した場合には、Ｓｉ基板上に直接そのＳｉＯＮ膜が形成される高パフォーマンストランジスタのゲート絶縁膜とは、そのＮプロファイルが大きく異なってくる。
一方、ゲート絶縁膜の作り分けに当たり、まずＳｉ基板上に微小な膜厚差のＳｉＯ2膜を形成し、その後、一括で窒化処理することによって所定の微小膜厚差を有するＳｉＯＮ膜を形成する方法も考えられる。しかし、この方法を用いた場合、たとえ１ｎｍ未満といった微小膜厚差であっても、一括の窒化処理後に得られるＮプロファイルには大きな差が生じてきてしまう。
図１０はＮプロファイルの一例を示す図である。
図１０には、まずＳｉ基板上に膜厚約０．８ｎｍと約０．９ｎｍの微小膜厚差のＳｉＯ2膜を形成し、その後、同じ窒化処理を行うことによってＳｉ基板上に形成されたＳｉＯＮ膜のＮプロファイルを示している。なお、ここでは窒化処理として、一酸化窒素（ＮＯ）ガスを用いて酸窒化を行っている。図１０において、横軸は窒化処理後のＳｉＯＮ膜のＳｉ基板方向の深さ（ｎｍ）を表し、縦軸はＳｉＯＮ膜中のＮ濃度（％）を表している。
膜厚約０．８ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜の膜厚は、約１．１５０ｎｍであった。一方、膜厚約０．９ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜の膜厚は、約１．１９０ｎｍであり、膜厚約０．８ｎｍのＳｉＯ2膜の領域に形成されたＳｉＯＮ膜との膜厚差は微小であった。それらのＮプロファイルを比較すると、図１０より、ＳｉＯ2膜が厚く形成されていた領域に窒化処理を行った場合（図中、「１．１９０ｎｍ」と表示。）の方が、ＳｉＯ2膜が薄く形成されていた領域に窒化処理を行った場合（図中、「１．１５０ｎｍ」と表示。）に比べ、ＳｉＯＮ膜中のＮ濃度が低くなっていることがわかる。また、両者にはＳｉ基板との各界面におけるＮ濃度にも、およそ０．６％程度の差が見られる。
このように、窒化処理前の膜厚差が微小であっても、窒化処理後のＳｉＯＮ膜のＮプロファイルには差が生じてくる。このような方法をコア部内の低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜形成に適用した場合には、両トランジスタ間に不要な性能差が生じてしまったり、ゲート絶縁膜の形成後にゲート絶縁膜形成プロセス以外の条件を変更したりしなければならなくなる。
なお、上記した従来のいずれの方法においても、Ｎ濃度が低い側にだけ窒化処理を行う方法も考えられる。しかし、その場合には、まず膜厚およびＮ濃度の異なるＳｉＯＮ膜を形成した上で、さらに、Ｎ濃度が高い側を保護し、Ｎ濃度が低い側にのみＮを導入するといった方法を採る必要が生じてくるため、半導体装置の製造プロセスが煩雑になる等の課題が残る。
本発明はこのような点に鑑みてなされたものであり、所定の膜厚差およびＮプロファイルのゲート絶縁膜を有するトランジスタを備えた、高性能かつ高信頼性の半導体装置を、効率的に製造することのできる半導体装置の製造方法を提供することを目的とする。
本発明では、上記課題を解決するために、異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置の製造方法において、Ｓｉ基板に対して第１の膜形成処理を行い前記Ｓｉ基板上に第１のＳｉＯＮ膜を形成する工程と、前記Ｓｉ基板上に形成された前記第１のＳｉＯＮ膜のうち、一のトランジスタを形成する領域の前記第１のＳｉＯＮ膜を残し、他のトランジスタを形成する領域の前記第１のＳｉＯＮ膜を除去する工程と、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域および前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に対して第２の膜形成処理を行い、前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に第２のＳｉＯＮ膜を形成し、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域に前記第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する工程と、を有し、前記Ｓｉ基板に対して前記第１の膜形成処理を行い前記Ｓｉ基板上に前記第１のＳｉＯＮ膜を形成する工程においては、後に前記第２の膜形成処理を行い、前記第１のＳｉＯＮ膜が除去された前記他のトランジスタを形成する領域に前記第２のＳｉＯＮ膜を形成し、前記第１のＳｉＯＮ膜が残された前記一のトランジスタを形成する領域に前記第１のＳｉＯＮ膜を含む前記第３のＳｉＯＮ膜を形成したときに、形成された前記第２のＳｉＯＮ膜と前記第３のＳｉＯＮ膜との膜厚差が０．０３ｎｍ以上０．１５ｎｍ以下となるように、前記第１のＳｉＯＮ膜を形成することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、まず、第１の膜形成処理によって第１のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜を、一のトランジスタを形成する領域には残し、他のトランジスタを形成する領域からは除去する。そして、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された他のトランジスタの形成領域に第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された一のトランジスタの形成領域に第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成する。これにより、一のトランジスタと他のトランジスタの各形成領域に、異なる膜厚のＳｉＯＮ膜が形成されるようになる。さらに、第１の膜形成処理による第１のＳｉＯＮ膜形成の際に、例えば第１のＳｉＯＮ膜の膜厚やＮ濃度を適当に調整しておくことにより、第２の膜形成処理後には、所定の膜厚やＮプロファイルを有する第２，第３のＳｉＯＮ膜をそれぞれ得ることが可能になる。
本発明では、第１の膜形成処理によって第１のＳｉＯＮ膜を形成し、その第１のＳｉＯＮ膜を部分的に除去し、第２の膜形成処理によって、第１のＳｉＯＮ膜が除去された領域に第２のＳｉＯＮ膜を形成し、第１のＳｉＯＮ膜が残された領域に第１のＳｉＯＮ膜を含む第３のＳｉＯＮ膜を形成するようにした。これにより、所定の微小膜厚差を有し、かつ、所定のＮプロファイルを有するゲート絶縁膜を形成することが可能になり、例えば、Ｉ／Ｏ部とコア部を有する半導体装置において、そのコア部で低リークトランジスタと高パフォーマンストランジスタを精度良く作り分けることが可能になる。このような方法を用いることにより、ゲート絶縁膜形成プロセス以外の条件を変更することなく、高性能かつ高信頼性の半導体装置を形成することが可能になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、半導体装置の形成方法の概略について説明する。
図１は半導体装置の形成フローを示す図である。
ここでは、膜厚が異なるＮ含有ゲート絶縁膜を有する第１，第２の２種類のトランジスタ（それぞれ「厚膜型トランジスタ」、「薄膜型トランジスタ」という。）を備えた半導体装置の形成フローについて説明する。
その場合、まず、Ｓｉ基板に対する膜形成処理（「第１の膜形成処理」という。）として、Ｓｉ基板上に所定の膜厚およびＮ濃度のＳｉＯＮ膜（「第１のＳｉＯＮ膜」という。）を形成する処理を行う（ステップＳ１）。この第１の膜形成処理では、ここで形成される第１のＳｉＯＮ膜に対して後述の膜形成処理（「第２の膜形成処理」という。）が行われたときに、厚膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度のＳｉＯＮ膜が得られるような膜厚およびＮ濃度で第１のＳｉＯＮ膜を形成する。
この第１のＳｉＯＮ膜の形成には、種々の方法を用いることが可能である。例えば、ＮＯガス等のＮを含有するガスを用いてＳｉ基板表面を酸窒化する方法、Ｓｉ基板上にまずＳｉＯ2膜を形成してそれをプラズマ窒化処理する方法、Ｓｉ基板上にまずＳｉＯ2膜を形成してそれをＮＯガス等を用いて酸窒化する方法、Ｓｉ基板上にＳｉＯ2膜と窒化シリコン（ＳｉＮ）膜を順に積層する方法等を用いることが可能である。
第１の膜形成処理で所定の膜厚およびＮ濃度の第１のＳｉＯＮ膜を形成した後は、Ｓｉ基板上に形成されたその第１のＳｉＯＮ膜のうち、薄膜型トランジスタを形成する領域（「薄膜型トランジスタ形成領域」という。）にある第１のＳｉＯＮ膜を除去し（ステップＳ２）、Ｓｉ基板を露出させる。その際は、例えば、厚膜型トランジスタを形成する領域（「厚膜型トランジスタ形成領域」という。）をレジスト等で保護し、薄膜型トランジスタ形成領域の第１のＳｉＯＮ膜をＨＦ等でウェットエッチングする。
その後、厚膜型トランジスタ形成領域に第１のＳｉＯＮ膜が露出し、かつ、薄膜型トランジスタ形成領域にＳｉ基板が露出している状態から、第２の膜形成処理として、露出するＳｉ基板上において所定の膜厚およびＮ濃度となるＳｉＯＮ膜（「第２のＳｉＯＮ膜」という。）を形成する処理を行う（ステップＳ３）。この第２の膜形成処理では、薄膜型トランジスタ形成領域のＳｉ基板上に、薄膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第２のＳｉＯＮ膜が形成される。第２のＳｉＯＮ膜の形成には、ＮＯガス等を用いた酸窒化法を好適に用いることができるが、第１のＳｉＯＮ膜の形成と同様、他の方法を用いることも可能である。
第２の膜形成処理の際には、厚膜型トランジスタ形成領域にもこの第２の膜形成処理が行われる。そのため、厚膜型トランジスタ形成領域には、第２の膜形成処理前の第１のＳｉＯＮ膜よりも厚い膜厚で、かつ、第２の膜形成処理前の第１のＳｉＯＮ膜よりも高いＮ濃度のＳｉＯＮ膜（第３のＳｉＯＮ膜）が形成されるようになる。上記ステップＳ１においては、この第２の膜形成処理後に得られる第３のＳｉＯＮ膜が厚膜型トランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度になるよう、第１の膜形成処理の条件を適切に設定し、第１のＳｉＯＮ膜を形成する。条件設定の際には、所望の膜厚およびＮ濃度を得るために、露出したＳｉ基板、第１のＳｉＯＮ膜、表面に第１のＳｉＯＮ膜が形成されているＳｉ基板の酸窒化速度の違いに留意する。
このようにして厚膜型トランジスタ形成領域に第３のＳｉＯＮ膜を形成し、薄膜型トランジスタ形成領域に第２のＳｉＯＮ膜を形成した後は、常法に従い、ゲート電極、サイドウォール、ソース／ドレイン領域、層間絶縁膜、プラグ、パッド等を形成して、半導体装置を完成すればよい。
このように、厚膜型トランジスタと薄膜型トランジスタの２種類のトランジスタを作り分ける際には、まず、あらかじめ厚膜型トランジスタ形成領域にのみ、第１の膜形成処理によって所定の膜厚およびＮ濃度の第１のＳｉＯＮ膜を形成しておく。そして、Ｓｉ基板が露出する薄膜型トランジスタ形成領域と共に第１のＳｉＯＮ膜が形成されている厚膜型トランジスタ形成領域に対して第２の膜形成処理を行うことによって、薄膜型トランジスタ形成領域にそのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第２のＳｉＯＮ膜を形成し、同時に厚膜型トランジスタ形成領域にそのゲート絶縁膜として必要な膜厚およびＮ濃度を有する第３のＳｉＯＮ膜を形成する。これにより、厚膜型、薄膜型の２種類のトランジスタのゲート絶縁膜を、それぞれ最適な膜厚およびＮ濃度で形成することが可能になる。
例えば、第２の膜形成処理後に厚膜型トランジスタ形成領域の第３のＳｉＯＮ膜と薄膜型トランジスタ形成領域の第２のＳｉＯＮ膜が同等のＮ濃度となるように、第１の膜形成処理で形成する第１のＳｉＯＮ膜のＮ濃度を調整する。それにより、膜厚が異なり、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する厚膜型、薄膜型の２種類のトランジスタを形成することが可能になる。
従来は、膜厚差を有するゲート絶縁膜を形成するために、ＳｉＯ2膜を用いる方法、すなわち厚膜側をＳｉＯ2膜とＳｉＯＮ膜で形成し薄膜側をＳｉＯＮ膜で形成する、あるいは厚膜側と薄膜側に膜厚差を有するＳｉＯ2膜を形成しておいてから双方を窒化する、といった方法が採られていた。しかし、このような方法では、所定の膜厚差を確保することは可能であっても、双方のＮプロファイルを同等にすることが非常に困難であった。これに対し、図１の形成フローでは、ＳｉＯＮ膜を用い、ＳｉＯＮ膜を形成する第１，第２の膜形成処理の条件を適切に設定することにより、微小な膜厚差を有し、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する厚膜型トランジスタと薄膜型トランジスタを形成することが可能になる。
なお、ここでは、膜厚が異なるＮ含有ゲート絶縁膜を有する２種類のトランジスタを作り分ける場合を例にして述べたが、勿論、上記の方法を、ゲート絶縁膜の膜厚が異なる３種類以上のトランジスタの作り分けに適用することも可能である。
以下、上記の方法を、Ｉ／Ｏ部とコア部を有する半導体装置のそのコア部内に膜厚が異なるＮ含有ゲート絶縁膜を有する２種類のトランジスタを形成する場合を例にして、具体的に説明する。ここでは、コア部に低リークトランジスタ（上記の厚膜型トランジスタに相当。）と高パフォーマンストランジスタ（上記の薄膜型トランジスタに相当。）の２種類のトランジスタを形成する場合について述べる。
図２から図９は半導体装置の形成方法の説明図であって、図２は素子分離絶縁膜形成工程の要部断面模式図、図３は第１の膜形成処理工程の要部断面模式図、図４はレジスト形成工程の要部断面模式図、図５はエッチング工程の要部断面模式図、図６は第２の膜形成処理工程の要部断面模式図、図７は多結晶Ｓｉ膜形成工程の要部断面模式図、図８はゲート加工工程の要部断面模式図、図９はサイドウォールおよび不純物拡散領域形成工程の要部断面模式図である。
まず、図２に示すように、Ｓｉ基板１の所定領域にＳＴＩ（Shallow Trench Isolation）法を用いて素子分離絶縁膜２を形成し、低リークトランジスタを形成する領域（「低リークトランジスタ形成領域」という。）２０と高パフォーマンストランジスタを形成する領域（「高パフォーマンストランジスタ形成領域」という。）３０を画定する。
次いで、そのＳｉ基板１をＲＣＡ洗浄した後、必要に応じてしきい値調整のためのチャネル注入を行い、図３に示すように、第１の膜形成処理によって第１のＳｉＯＮ膜３を形成する。この第１の膜形成処理では、後に第２の膜形成処理が行われたときに、低リークトランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度のＳｉＯＮ膜が得られるよう、第１のＳｉＯＮ膜３を形成する。例えば、ここでは、膜厚約１．０ｎｍの第１のＳｉＯＮ膜３を形成する。この第１のＳｉＯＮ膜３の形成には、上記のように、ＮＯガス等を用いてＳｉ基板１表面を酸窒化する方法、Ｓｉ基板１上にＳｉＯ2膜を形成しそれをプラズマ窒化処理する方法、Ｓｉ基板１上にＳｉＯ2膜を形成しそれをＮＯガス等を用いて酸窒化する方法、Ｓｉ基板１上にＳｉＯ2膜とＳｉＮ膜を順に積層する方法等を用いる。
次いで、図４に示すように、低リークトランジスタ形成領域２０のみをレジスト４で覆う。そして、そのレジスト４をマスクにしてＨＦ等によるウェットエッチングを行い、図５に示すように、高パフォーマンストランジスタ形成領域３０の第１のＳｉＯＮ膜３を除去し、Ｓｉ基板１を露出させる。その後、レジスト４は剥離して除去する。
このようにして、低リークトランジスタ形成領域２０に第１のＳｉＯＮ膜３を残し、高パフォーマンストランジスタ形成領域３０にＳｉ基板１を露出させた後は、その状態から第２の膜形成処理を行う。この第２の膜形成処理では、図６に示すように、Ｓｉ基板１が露出する高パフォーマンストランジスタ形成領域３０に、高パフォーマンストランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度の第２のＳｉＯＮ膜５を形成する。この第２のＳｉＯＮ膜５の形成には、例えば、Ｓｉ基板１をＮＯガス等を用いて酸窒化する方法を用いることができる。
第２の膜形成処理では、このように高パフォーマンストランジスタ形成領域３０に第２のＳｉＯＮ膜５が形成されるのと同時に、低リークトランジスタ形成領域２０にも第２の膜形成処理が施され、低リークトランジスタ形成領域２０に、第１のＳｉＯＮ膜３よりも膜厚およびＮ濃度が増加した第３のＳｉＯＮ膜６が形成される。
第２の膜形成処理は、上記のように、高パフォーマンストランジスタ形成領域３０に高パフォーマンストランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度の第２のＳｉＯＮ膜５を形成する条件に設定する。また、この第２のＳｉＯＮ膜５と同時に形成される第３のＳｉＯＮ膜６が、この第２の膜形成処理後に低リークトランジスタのゲート絶縁膜として必要な膜厚およびＮ濃度を有していることとなるよう、第１のＳｉＯＮ膜３を形成する第１の膜形成処理の条件を適切に設定する。なお、条件設定の際には、所望の膜厚およびＮ濃度を得るために、露出したＳｉ基板１、第１のＳｉＯＮ膜３、表面に第１のＳｉＯＮ膜３が形成されているＳｉ基板１の酸窒化速度の違いに留意する。
このように第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０に、異なる膜厚で、かつ、所定膜厚差のゲート絶縁膜を形成することができる。例えば、最終的に、低リークトランジスタ形成領域２０に最終膜厚が２ｎｍ以下の薄いゲート絶縁膜を形成し、より薄くかつ所定膜厚差のゲート絶縁膜を高パフォーマンストランジスタ形成領域３０に形成することができる。
この例のように、コア部に低リークトランジスタと高パフォーマンストランジスタの２種類のトランジスタを形成する場合、それらのゲート絶縁膜の膜厚差は、１ｎｍ未満、好ましくは０．０３ｎｍ〜０．１５ｎｍの範囲とする。原理的には任意の膜厚差のゲート絶縁膜を作り分けることが可能であるが、ここで述べるようにコア部内で低リークトランジスタと高パフォーマンストランジスタを作り分ける場合には、それらのゲート絶縁膜の膜厚差を０．１５ｎｍ以下に設定するのが効果的である。ただし、低リークトランジスタと高パフォーマンストランジスタのゲート絶縁膜の膜厚差を０．０３ｎｍ未満としたときには、それらの性能差が小さくなってしまうため、それらの膜厚差は０．０３ｎｍ以上に設定することが好ましい。
また、第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０に、所定膜厚差で、かつ、双方のＮプロファイルが同等のゲート絶縁膜を形成することが可能である。ＳｉＯＮ膜（第１のＳｉＯＮ膜３）ではなく、従来のようにＳｉＯ2膜を用いて所定膜厚差のゲート絶縁膜を形成する方法では、双方のＮプロファイルを同等にすることは困難であった（図１０参照）。しかし、この方法のようにＳｉＯＮ膜を用い、第１，第２の膜形成処理の条件をそれぞれ適切に設定することにより、双方のＮプロファイルを同等にすることが可能になり、特にゲート絶縁膜／Ｓｉ基板１界面における双方のＮ濃度差を０．５％以内に抑えることも可能になる。
このようにしてゲート絶縁膜を形成した後は、図７に示すように、ＣＶＤ（Chemical Vapor Deposition）法を用いて全面に所定膜厚の多結晶Ｓｉ膜７を形成する。その後、その多結晶Ｓｉ膜７をエッチングにより所定形状に加工し、図８に示すように、低リークトランジスタ形成領域２０と高パフォーマンストランジスタ形成領域３０にそれぞれゲート電極８，９を形成する。
そして、図９に示すように、ＬＤＤ（Lightly Doped Drain）注入を行ってＳｉ基板１内にＬＤＤ領域１０，１１を形成した後、ゲート電極８，９の両側にサイドウォール１２，１３を形成し、所定不純物のイオン注入と活性化を行ってソース／ドレイン領域１４，１５を形成する。以後は、通常の製造プロセスに従い、層間絶縁膜、プラグ、パッド等（いずれも図示せず。）を形成して半導体装置を完成する。
なお、ここでは、コア部内の２種類のトランジスタの形成方法について述べたが、半導体装置には、上記構成を有するコア部のトランジスタと共に、Ｉ／Ｏ部のトランジスタも形成される。Ｉ／Ｏ部のトランジスタについては、比較的その膜厚を重視し、例えば、第１のＳｉＯＮ膜３を形成する前に、Ｉ／Ｏトランジスタの形成領域に、所定膜厚のＳｉＯ2膜あるいはＳｉＯＮ膜を形成しておき、その後、第１のＳｉＯＮ膜３を形成する。以降は、上記のコア部のトランジスタと同様に形成していけばよい。
以上述べたように、上記半導体装置の形成方法によれば、そのコア部に、所定膜厚差で、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する低リークトランジスタと高パフォーマンストランジスタを形成することができる。この方法では、従来の半導体装置製造プロセスに対し、ゲート絶縁膜形成プロセスを変更するのみで足りる。したがって、その他のプロセスの条件、例えばチャネル領域、ＬＤＤ領域１０，１１、ソース／ドレイン領域１４，１５のイオン注入条件等を変更することなく、コア部のトランジスタを作り分けることができる。また、コア部に、所定膜厚差で、かつ、Ｎプロファイルが同等のゲート絶縁膜を有する低リークトランジスタと高パフォーマンストランジスタを形成するため、コア部のいっそうの高性能化と共に信頼性の向上を図ることができる。したがって、高性能で高信頼性の半導体装置を形成することが可能になる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
半導体装置の形成フローを示す図である。 素子分離絶縁膜形成工程の要部断面模式図である。 第１の膜形成処理工程の要部断面模式図である。 レジスト形成工程の要部断面模式図である。 エッチング工程の要部断面模式図である。 第２の膜形成処理工程の要部断面模式図である。 多結晶Ｓｉ膜形成工程の要部断面模式図である。 ゲート加工工程の要部断面模式図である。 サイドウォールおよび不純物拡散領域形成工程の要部断面模式図である。 Ｎプロファイルの一例を示す図である。
符号の説明
１ Ｓｉ基板
２ 素子分離絶縁膜
３ 第１のＳｉＯＮ膜
４ レジスト
５ 第２のＳｉＯＮ膜
６ 第３のＳｉＯＮ膜
７ 多結晶Ｓｉ膜
８，９ ゲート電極
１０，１１ ＬＤＤ領域
１２，１３ サイドウォール
１４，１５ ソース／ドレイン領域
２０ 低リークトランジスタ形成領域
３０ 高パフォーマンストランジスタ形成領域

Claims (10)

  1. 異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置の製造方法において、
    シリコン基板に対して第１の膜形成処理を行い前記シリコン基板上に第１の酸窒化シリコン膜を形成する工程と、
    前記シリコン基板上に形成された前記第１の酸窒化シリコン膜のうち、一のトランジスタを形成する領域の前記第１の酸窒化シリコン膜を残し、他のトランジスタを形成する領域の前記第１の酸窒化シリコン膜を除去する工程と、
    前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域および前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に対して第２の膜形成処理を行い、前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に第２の酸窒化シリコン膜を形成し、前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域に前記第１の酸窒化シリコン膜を含む第３の酸窒化シリコン膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記シリコン基板に対して前記第１の膜形成処理を行い前記シリコン基板上に前記第１の酸窒化シリコン膜を形成する工程においては、
    後に前記第２の膜形成処理を行い、前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に前記第２の酸窒化シリコン膜を形成し、前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域に前記第１の酸窒化シリコン膜を含む前記第３の酸窒化シリコン膜を形成したときに、
    形成された前記第２の酸窒化シリコン膜と前記第３の酸窒化シリコン膜との膜厚差が０．０３ｎｍ以上０．１５ｎｍ以下となるように、前記第１の酸窒化シリコン膜を形成することを特徴とする請求の範囲第１項記載の半導体装置の製造方法。
  3. 前記第２の酸窒化シリコン膜および前記第３の酸窒化シリコン膜の膜厚がいずれも２ｎｍ以下であることを特徴とする請求の範囲第２項記載の半導体装置の製造方法。
  4. 前記シリコン基板に対して前記第１の膜形成処理を行い前記シリコン基板上に前記第１の酸窒化シリコン膜を形成する工程においては、
    後に前記第２の膜形成処理を行い、前記第１の酸窒化シリコン膜が除去された前記他のトランジスタを形成する領域に前記第２の酸窒化シリコン膜を形成し、前記第１の酸窒化シリコン膜が残された前記一のトランジスタを形成する領域に前記第１の酸窒化シリコン膜を含む前記第３の酸窒化シリコン膜を形成したときに、
    前記第２の酸窒化シリコン膜と前記第３の酸窒化シリコン膜の窒素プロファイルが同等になるように、前記第１の酸窒化シリコン膜を形成することを特徴とする請求の範囲第１項記載の半導体装置の製造方法。
  5. 前記第２の酸窒化シリコン膜と前記シリコン基板との界面における窒素濃度と、前記第３の酸窒化シリコン膜と前記シリコン基板との界面における窒素濃度との差が、０．５％以内であることを特徴とする請求の範囲第４項記載の半導体装置の製造方法。
  6. 前記一のトランジスタおよび前記他のトランジスタは、Ｉ／Ｏ部とコア部とを有する半導体装置の前記コア部に形成されることを特徴とする請求の範囲第１項記載の半導体装置の製造方法。
  7. 前記第３の酸窒化シリコン膜を前記一のトランジスタのゲート絶縁膜とし、前記第２の酸窒化シリコン膜を前記他のトランジスタのゲート絶縁膜とすることを特徴とする請求の範囲第１項記載の半導体装置の製造方法。
  8. 異なる膜厚のゲート絶縁膜を用いた複数種のトランジスタを有する半導体装置において、
    一のトランジスタのゲート絶縁膜と他のトランジスタのゲート絶縁膜との膜厚差が０．０３ｎｍ以上０．１５ｎｍ以下であり、かつ、前記一のトランジスタのゲート絶縁膜と前記他のトランジスタのゲート絶縁膜の窒素プロファイルが同等であることを特徴とする半導体装置。
  9. 前記一のトランジスタのゲート絶縁膜とシリコン基板との界面における窒素濃度と、前記他のトランジスタのゲート絶縁膜と前記シリコン基板との界面における窒素濃度との差が、０．５％以下であることを特徴とする請求の範囲第８項記載の半導体装置。
  10. Ｉ／Ｏ部とコア部とを有し、前記一のトランジスタおよび前記他のトランジスタは、前記コア部に形成されていることを特徴とする請求の範囲第８項記載の半導体装置。
JP2007555800A 2006-01-25 2006-01-25 半導体装置の製造方法 Pending JPWO2007086111A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/301117 WO2007086111A1 (ja) 2006-01-25 2006-01-25 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JPWO2007086111A1 true JPWO2007086111A1 (ja) 2009-06-18

Family

ID=38308921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007555800A Pending JPWO2007086111A1 (ja) 2006-01-25 2006-01-25 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20080265337A1 (ja)
JP (1) JPWO2007086111A1 (ja)
KR (1) KR101054320B1 (ja)
CN (1) CN101361179B (ja)
WO (1) WO2007086111A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270380A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009164424A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置およびその製造方法
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
JP6300262B2 (ja) * 2013-09-18 2018-03-28 株式会社東芝 半導体装置及びその製造方法
JP7101090B2 (ja) * 2018-09-12 2022-07-14 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053242A (ja) * 1999-08-13 2001-02-23 Nec Corp 半導体装置及び半導体装置の製造方法
JP2001237324A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体装置の製造方法
JP2004179656A (ja) * 2002-11-25 2004-06-24 Texas Instruments Inc 二重の窒化物形成処理を用いた信頼性ある高電圧ゲート誘電層と方法
JP2005038936A (ja) * 2003-07-16 2005-02-10 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
US6730566B2 (en) * 2002-10-04 2004-05-04 Texas Instruments Incorporated Method for non-thermally nitrided gate formation for high voltage devices
US20040070046A1 (en) * 2002-10-15 2004-04-15 Hiroaki Niimi Reliable dual gate dielectrics for MOS transistors
KR100620197B1 (ko) 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 반도체 소자의 모스형 트랜지스터 제조 방법
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
JP2004335566A (ja) * 2003-05-01 2004-11-25 Renesas Technology Corp 半導体装置の製造方法
KR100568859B1 (ko) * 2003-08-21 2006-04-10 삼성전자주식회사 디램 반도체 장치의 트랜지스터 제조방법
US7435651B2 (en) * 2005-09-12 2008-10-14 Texas Instruments Incorporated Method to obtain uniform nitrogen profile in gate dielectrics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053242A (ja) * 1999-08-13 2001-02-23 Nec Corp 半導体装置及び半導体装置の製造方法
JP2001237324A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体装置の製造方法
JP2004179656A (ja) * 2002-11-25 2004-06-24 Texas Instruments Inc 二重の窒化物形成処理を用いた信頼性ある高電圧ゲート誘電層と方法
JP2005038936A (ja) * 2003-07-16 2005-02-10 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN101361179A (zh) 2009-02-04
CN101361179B (zh) 2012-03-21
KR101054320B1 (ko) 2011-08-05
US20080265337A1 (en) 2008-10-30
KR20080083150A (ko) 2008-09-16
WO2007086111A1 (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
CN100485962C (zh) 半导体器件及其制造方法
US7718506B2 (en) Isolation structure for MOS transistor and method for forming the same
JP2004253767A (ja) デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法
JP2007036116A (ja) 半導体装置の製造方法
JPH1174508A (ja) 半導体装置及びその製造方法
JPWO2003049188A1 (ja) 半導体集積回路装置およびその製造方法
KR101054320B1 (ko) 반도체 장치의 제조 방법
TWI818928B (zh) 一種製作半導體元件的方法
JP5015533B2 (ja) 半導体装置の製造方法
JPWO2004017418A1 (ja) 半導体集積回路装置およびその製造方法
JP2003152101A (ja) 半導体集積回路装置およびその製造方法
JP2003258248A (ja) 半導体装置の製造方法
JP4082280B2 (ja) 半導体装置およびその製造方法
JP5315784B2 (ja) 半導体装置
JP5148814B2 (ja) 漏れ電流を減少させ、単位面積あたりのキャパシタンスを改善した、電界効果トランジスタおよび受動コンデンサを有する半導体装置
JP2000200836A (ja) 半導体装置およびその製造方法
JP2016046414A (ja) 半導体装置の製造方法
JP2008135765A (ja) 半導体装置
TWI792239B (zh) 閘介電層的製造方法
JPH113974A (ja) 半導体集積回路装置およびその製造方法
JP2007273769A (ja) 半導体装置の製造方法
JP2002343965A (ja) Ｍｉｓ型半導体装置及びその製造方法
JP2008182022A (ja) 半導体装置及びその製造方法
KR20050010152A (ko) 반도체 소자의 저전압 트랜지스터 및 그 제조방법
JP2001085531A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207