JP2000349164A - 素子分離絶縁膜を有する半導体装置の製造方法 - Google Patents

素子分離絶縁膜を有する半導体装置の製造方法

Info

Publication number
JP2000349164A
JP2000349164A JP11161682A JP16168299A JP2000349164A JP 2000349164 A JP2000349164 A JP 2000349164A JP 11161682 A JP11161682 A JP 11161682A JP 16168299 A JP16168299 A JP 16168299A JP 2000349164 A JP2000349164 A JP 2000349164A
Authority
JP
Japan
Prior art keywords
oxide film
film
element isolation
oxidation
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11161682A
Other languages
English (en)
Inventor
Masakuni Shimizu
正邦 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11161682A priority Critical patent/JP2000349164A/ja
Priority to CNB001090992A priority patent/CN1165987C/zh
Priority to TW089111039A priority patent/TW480671B/zh
Priority to KR1020000031169A priority patent/KR20010007278A/ko
Priority to US09/589,729 priority patent/US6380020B1/en
Publication of JP2000349164A publication Critical patent/JP2000349164A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Abstract

(57)【要約】 【課題】 膜厚が異なるゲート酸化膜を形成する際、ゲ
ート酸化直前まで窒化膜等の耐酸化性のある膜で基板表
面を覆い、基板上に不要な酸化膜を形成することを防ぐ
ことによりゲート酸化前のエッチングを低減することが
できる素子分離絶縁膜を有する半導体装置の製造方法を
提供する。 【解決手段】 複数の素子分離酸化膜１０１とその間の
活性領域上の薄い酸化膜２０１とが形成された素子領域
５０１及び５０２を有する半導体基板１００表面の全面
に耐酸化性膜３０１を成膜し、素子領域５０１が露出し
たレジスト４０１膜をマスクとして半導体基板１００を
露出させた後、第１のゲート酸化膜を形成し、更に、素
子領域５０２が開口したレジスト膜をマスクとして半導
体基板１００を露出させ、第２のゲート酸化をする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は素子分離絶縁膜を有
する半導体装置の製造方法に関し、特に、異なるゲート
酸化膜を同一チップ上に形成する際に、各素子領域をゲ
ート酸化直前まで窒化膜等の耐酸化性のある膜で覆うこ
とにより、素子の信頼性、特に素子分離特性の向上を図
った素子分離絶縁膜を有する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】一般に、絶縁ゲート型電界効果トランジ
スタ（ＭＯＳトランジスタ）を搭載したＭＯＳ型半導体
装置においては、同一半導体装置内に耐圧の信頼性が高
い高耐圧素子と、高速情報処理のために高速性を必要と
する低耐圧素子とを有する場合、高耐圧素子において
は、ゲート酸化膜及びフィールド酸化膜を厚くする必要
がある。一方、低耐圧素子においては、半導体装置の微
細化及び高速化に対応した薄いゲート酸化膜及び薄いフ
ィールド酸化膜が必要である。
【０００３】従来、このような半導体装置を製造するた
めに同一基板上に異なる厚さのフィールド酸化膜及びゲ
ート酸化膜を形成する方法としてゲート酸化とウェット
エッチングの繰り返しによる酸化膜の付け替えによって
複数の異なるゲート酸化膜を形成する方法が提案されて
いる（特開平９−３６２４３号公報等）。図５（ａ）乃
至（ｃ）及び図６（ａ）、（ｂ）はこの種の従来の２種
類のゲート酸化膜の作製方法をその工程順に示す断面図
である。
【０００４】図５（ａ）は、シリコン基板３００の表面
に、素子間を電気的に分離するための素子分離酸化膜１
２１が形成され、イオン注入時の基板保護のための薄い
酸化膜２２１が形成された状態を示す断面図である。こ
の図に示すように、シリコン基板３００は、電気的に書
き込み可能なＥＰＲＯＭ（erasable ＰＲＯＭ）の書き
こみ回路のような高耐圧回路部として膜厚が厚い第１の
ゲート酸化膜を必要とする素子領域５２１と、高耐圧を
必要としない低耐圧用の膜厚が薄いゲート酸化膜を必要
とする素子領域５２２とを有している。シリコン基板３
００の表面に形成する素子分離酸化膜１２１としては、
選択酸化膜（ＬＯＣＯＳ（Local Oxidation of Silico
n））により形成されたものと、素子分離酸化膜１２１
を形成する領域に溝を形成し、その溝にシリコン酸化物
系の物質を埋め込んだものがある。
【０００５】次に、図５（ｂ）に示すように、このシリ
コン基板３００の表面上の薄い酸化膜２２１を１回目の
ウェットエッチングにより除去する。ここで、１回目の
ウェットエッチングのために素子分離酸化膜１２１は目
減りし、素子分離酸化膜１２２になる。
【０００６】その後、図５（ｃ）に示すように、シリコ
ン基板３００表面上に第１のゲート酸化膜２２２を形成
することにより、素子分離酸化膜１２２に挟まれた活性
領域の露出されたシリコン基板３００表面上には酸化膜
が形成される。
【０００７】次に、素子領域５２１及び５２２に必要と
なるゲート酸化膜を作り分ける。先ず、図６（ａ）に示
すように、レジスト４２１をパターニングし、薄いゲー
ト酸化膜を形成するための素子領域５２２の活性領域の
第１のゲート酸化膜２２２を２回目のエッチングにより
除去する。素子領域５２２の素子分離酸化膜１２２はこ
の工程においても目減りし、素子分離酸化膜１２２から
更に薄い素子分離酸化膜１２３になる。
【０００８】次に、図６（ｂ）に示すように、レジスト
４２１を剥離し、第２のゲート酸化膜を形成する。この
ときに、素子領域５２２の活性領域の露出されたシリコ
ン基板３００上に形成された第２のゲート酸化膜が膜厚
が薄いゲート酸化膜２２４であり、素子領域５２１上の
活性領域の第１のゲート酸化膜２２２が更に継ぎ足しの
酸化をうけて形成された酸化膜が膜厚が厚いゲート酸化
膜２２３である。以上の工程により素子領域５２１及び
５２２に夫々が必要とする膜厚が厚いゲート酸化膜２２
３及び膜厚が薄いゲート酸化膜２２４が形成される。
【０００９】このように、異なるゲート酸化膜厚を持つ
デバイスをチップ上に形成する、いわゆるマルチオキサ
イドプロセスにおけるエッチングとゲート酸化を繰り返
すことにより膜厚が異なるゲート酸化膜を形成する工程
において、素子領域５２２の素子分離酸化膜１２１は、
図５（ｂ）の１回目のエッチングによる薄い酸化膜２２
１の除去及び図６（ａ）の２回目のエッチングによる第
１のゲート酸化膜２２２を除去する工程の合計２回のウ
ェットエッチングを受けることにより、素子分離酸化膜
１２１から１２２へ、素子分離酸化膜１２２から１２３
へと薄膜化する。
【００１０】以上に示した例では２種類のゲート酸化膜
を形成する場合を示したが、容易に類推できるように、
３種類、４種類とゲート酸化膜の種類が増えるごとに、
ウェットエッチングの回数が増加することにより、最後
にゲート酸化膜を形成する素子領域ではその分だけ素子
分離酸化膜が多くのウェットエッチングにさらされるこ
とになる。
【００１１】
【発明が解決しようとする課題】しかしながら、このよ
うな度重なる酸化とウェットエッチングの繰り返しのた
めに以下のような問題点が生じる。
【００１２】第１の問題点としては、素子分離酸化膜が
薄膜化し、注入イオンの突き抜け（特にボロン）と素子
分離酸化膜直上を配線が通ることによる反転とにより、
素子分離リークが起こる。素子分離リークを防ぐ手段と
しては、リセスロコスの素子分離酸化膜の初期酸化量を
増やすか又は素子分離酸化膜をＳＴＩ（Shallow Trench
Isolation）にするという２つの手段が考えられる。前
者に関しては、拡散層がバーズビークでつぶれてしま
い、微細化の障害となる。後者に関しては、次に記載す
る段差の問題がより深刻になる。
【００１３】第２の問題としては、初期に酸化された状
態から素子分離酸化膜がウェットエッチングにより減る
ことにより、拡散層と素子分離酸化膜との境界に段差が
生じ、ゲートポリエッチングのエッチング残りによるシ
ョート等の問題が起こる。
【００１４】第３の問題としては、基板表面を酸化して
ウェットエッチングにより除去することを繰り返した結
果、基板表面の不純物濃度が乱され、電気特性（特にト
ランジスタのしきい値）が不安定になる。
【００１５】第４の問題としては、基板表面が何度も酸
化とウェットエッチングにさらされるため、表面の粗さ
が増加し、電気特性が劣化する。
【００１６】このような不都合は、素子にとって不要な
酸化膜を形成することに起因している。形成された酸化
膜が不要なものであればゲート酸化前に必ずそれを除去
して基板を露出させる工程が必要であり、このときに除
去する酸化膜とそのオーバーエッチング分とが必要にな
る。特に、ゲート酸化のような熱酸化の場合、基板上に
ゲート酸化膜を形成する程度の酸化では素子分離酸化膜
のように厚い酸化膜の膜厚はほとんど増えないため、基
板上に形成された酸化膜がエッチング除去される量と同
じ量が素子分離酸化膜の目減りにつながる。
【００１７】本発明はかかる問題に鑑みてなされたもの
であって、膜厚が異なるゲート酸化膜を形成する際、ゲ
ート酸化直前まで窒化膜等の耐酸化性のある膜で基板表
面を覆い、基板上に不要な酸化膜を形成することを防ぐ
ことによりゲート酸化前のエッチングを低減することが
できる素子分離絶縁膜を有する半導体装置の製造方法を
提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明に係る素子分離絶
縁膜を有する半導体装置の製造方法は、複数の素子分離
絶縁膜により複数の素子領域が区画され前記素子領域に
酸化膜が形成された半導体基板表面の全面に耐酸化性膜
を成膜する工程と、第１の素子領域が露出した第１のレ
ジスト膜をマスクとして前記酸化膜及び前記耐酸化性膜
をエッチング除去する工程と、前記半導体基板上に第１
のゲート酸化膜を形成する工程と、第２の素子領域が露
出した第２のレジスト膜をマスクとして前記酸化膜及び
前記耐酸化性膜をエッチング除去する工程と、前記半導
体基板上に第２のゲート酸化膜を形成する工程と、を有
することを特徴とする素子分離絶縁膜を有する。なお、
前記耐酸化性膜は窒化膜とすることができる。
【００１９】本発明によれば、半導体基板の各素子領域
に形成された酸化膜上に、先ず、耐酸化性膜を形成し、
その素子領域の酸化膜及び耐酸化性膜を除去してゲート
酸化膜を形成するまでは、耐酸化性膜を保護膜として使
用するため、半導体基板上に不要な酸化膜が形成される
ことがない。即ち、第１の素子領域に第１のゲート酸化
膜を形成する際には、第２の素子領域は耐酸化性膜に被
覆されているのことにより、第２の素子領域には、不要
な第１のゲート酸化膜は形成されない。従って、同時に
素子分離絶縁膜が目減りしてしまう第１のゲート酸化膜
を除去する工程は不要となるため、素子分離絶縁膜に十
分な膜厚を確保することができる。このため、素子分離
特性が向上し、素子の信頼性が向上する。また、第１の
素子領域には、第１のゲート酸化膜の上に第２のゲート
酸化膜が継ぎ足し酸化されたゲート酸化膜が形成され、
第２の素子領域には第１の素子領域のゲート酸化膜より
膜厚が薄いゲート酸化膜がゲート酸化膜として形成され
る。従って、複数の素子領域表面の素子領域の素子分離
絶縁膜の薄膜化を防止しながら、夫々膜厚が異なるゲー
ト酸化膜を形成することができる。
【００２０】本発明に係る他の素子分離絶縁膜を有する
半導体装置の製造方法は、複数の素子分離絶縁膜により
複数の素子領域が区画され前記素子領域に酸化膜が形成
された半導体基板の表面上に第１の素子領域が露出した
第１のレジスト膜を形成しこの第１のレジスト膜をマス
クとして前記酸化膜をエッチング除去する工程と、前記
半導体基板上に第１のゲート酸化膜を形成する工程と、
第２の素子領域が露出した第２のレジスト膜をマスクと
して前記酸化膜をエッチング除去する工程と、前記半導
体基板上に第２のゲート酸化膜を形成する工程と、を有
することを特徴とする。なお、前記素子分離絶縁膜はシ
リコン酸化膜とすることができる。更に、前記素子分離
絶縁膜がＬＯＣＯＳ法により形成することができ、更に
また、半導体基板表面上に形成された溝に絶縁膜を埋め
込むことにより形成することもできる。
【００２１】本発明によれば、酸化膜が形成された半導
体基板の素子領域にゲート酸化膜を形成するまでは、そ
の素子領域に存在する前記酸化膜を保護膜として使用す
る。従って、前記第１の素子領域の前記第１のゲート酸
化膜を形成する際には、第２の素子領域に予め酸化膜が
形成されており、この酸化膜によって第２の素子領域に
おける第１のゲート酸化膜の成長が抑制される。更に、
第２のゲート酸化膜を形成することによって、第１の素
子領域には第１ゲート酸化膜に第２のゲート酸化膜が継
ぎ足し酸化されたゲート酸化膜が形成され、第２の素子
領域には第１の素子領域のゲート酸化膜より膜厚が薄い
ゲート酸化膜が形成される。従って、複数の素子領域に
夫々膜厚が異なるゲート酸化膜を形成することができ、
更に、第２の素子領域の半導体基板上に形成されている
酸化膜を除去する際のエッチング量が前記第１のゲート
酸化膜の成長が抑制された分少ないために、素子分離絶
縁膜の薄膜化を防止することができる。従って、素子分
離特性が向上し、素子特性が向上する。
【００２２】
【発明の実施の形態】以下、本発明の実施例に係る素子
分離絶縁膜を有する半導体装置の製造方法について、添
付の図面を参照して具体的に説明する。図１（ａ）乃至
（ｃ）及び図２（ａ）乃至（ｃ）は、本発明の第１の実
施例に係る素子分離絶縁膜を有する半導体装置の製造方
法を工程順に示す断面図である。
【００２３】図１（ａ）は、シリコン基板１００の表面
に、素子間を電気的に分離するための素子分離絶縁膜１
０１が形成され、素子分離絶縁膜１０１に挟まれた活性
領域にイオン注入時の基板保護のための薄い酸化膜２０
１が形成された状態を示す断面図である。この図に示す
ように、シリコン基板１００は、電気的に書き込み可能
なＥＰＲＯＭ（erasable ＰＲＯＭ）の書きこみ回路の
ような高耐圧回路部として膜厚が厚いゲート酸化膜を必
要とする素子領域５０１と、高耐圧を必要としない低耐
圧用で膜厚が薄いゲート酸化膜を必要とする素子領域５
０２と、を有している。シリコン基板１００上に形成さ
れている素子分離絶縁膜１０１の形成方法としては、既
知のＬＯＣＯＳの技術により形成されたものでもよい
し、素子分離絶縁膜１０１を形成する領域に溝を形成
し、その溝にシリコン酸化物系の物質が埋め込まれたも
のでもよい。
【００２４】次に、図１（ｂ）に示すように、このシリ
コン基板１００の表面の薄い酸化膜２０１上及び素子分
離絶縁膜１０１上に耐酸化性膜３０１を成長させる。耐
酸化性膜３０１としては、例えばシリコン窒化膜等の窒
化膜がある。
【００２５】次に、素子領域５０１及び５０２の素子領
域に必要となるゲート酸化膜が形成される工程を説明す
る。先ず、図１（ｃ）に示すように、半導体基板１００
にフォトリソグラフィ技術により素子領域５０１が露出
されたレジスト４０１をパターニングし、膜厚が厚いゲ
ート酸化膜が形成されるべき素子領域５０１の活性領域
上の耐酸化性膜３０１を除去し、更に、薄い酸化膜２０
１を１回目のウェットエッチングをすることにより除去
する。ここで、素子領域５０１の素子分離絶縁膜１０１
は、この工程においてのみ目減りし、素子分離絶縁膜１
０１から素子分離絶縁膜１０２になる。
【００２６】次に、図２（ａ）に示すように、レジスト
４０１を剥離し、第１のゲート酸化膜を形成する。これ
により、素子領域５０１のシリコン基板１００上の素子
分離絶縁膜１０２に挟まれた活性領域上には第１のゲー
ト酸化膜２０２が形成される。このとき、素子領域５０
２は耐酸化性膜３０１で覆われているため、シリコン基
板１００上の薄い酸化膜２０１の膜厚が増えるようなこ
とはない。
【００２７】この第１のゲート酸化膜２０２を形成した
後、図２（ｂ）に示すように、素子領域５０１の第１の
ゲート酸化膜２０２を保護するために、素子領域５０２
が露出されたレジスト４０２をパターニングし、それを
マスクに素子領域５０２に形成されていた耐酸化性膜３
０１を除去し、更に薄い酸化膜２０１を２回目のウェッ
トエッチングをすることにより除去する。この薄い酸化
膜２０１部分は、耐酸化性膜３０１が形成されていたた
めに、第１のゲート酸化膜の形成前後で酸化膜は成長せ
ずに膜厚は変化しない。従って、２回目のエッチングに
おいて素子領域５０２のシリコン基板１００を露出させ
るために除去された膜厚は、１回目のエッチングにより
素子領域５０１の活性領域のシリコン基板１００を露出
させるためにエッチングされた膜厚と同じである。この
ことにより、素子領域５０２の素子分離絶縁膜１０１は
この工程においてのみ目減りし、素子分離絶縁膜１０１
から素子分離絶縁膜１０３になるが、目減りする量は、
素子分離絶縁膜１０１から素子分離絶縁膜１０２へ目減
りする量と同じである。
【００２８】この後、図２（ｃ）に示すように、レジス
ト４０２を剥離し、第２のゲート酸化膜を形成する。こ
れより、素子領域５０２の素子分離絶縁膜１０３に挟ま
れた活性領域のシリコン基板１００上に形成された第２
のゲート酸化膜が、低耐圧用の膜厚が薄いゲート酸化膜
２０３である。また、素子領域５０１上の素子領域１０
２に挟まれた活性領域のシリコン基板１００上に形成さ
れていた酸化膜２０２が第１のゲート酸化により更に継
ぎ足しの酸化をうけて、膜厚が厚いゲート酸化膜２０４
になる。以上の工程により、素子領域５０１及び５０２
に夫々が必要とする膜厚が厚いゲート酸化膜２０４及び
膜厚が薄いゲート酸化膜２０３が形成される。
【００２９】このように、複数の素子分離絶縁膜１０１
と薄い酸化膜２０１とが形成されたシリコン基板１００
において、耐酸化性膜３０１の形成、２回のエッチング
及び２回のゲート酸化をする工程により、素子領域５０
１及び５０２の素子分離絶縁膜１０１の目減り量は、薄
い酸化膜２０１及び耐酸化性膜３０１を除去する１工程
分のエッチングのみになる。これは、耐酸化性膜３０１
が酸化に耐えうる限り第１及び第２のゲート酸化膜の膜
厚としてどのような膜厚を選んでも一定のエッチングで
ある。例えば最初の薄い酸化膜２０１を２００Å、オー
バーエッチングを８０％とすると、素子分離絶縁膜の目
減り量は素子領域５０１及び５０２領域共に３６０Åで
ある。図２（ｃ）では便宜上、素子領域５０１及び５０
２領域の素子分離絶縁膜を夫々素子分離絶縁膜１０２及
び１０３と示しているが、素子分離絶縁膜１０２及び１
０３は製造上のばらつきを除けば同一の膜厚を有する。
【００３０】本実施例では２種類のゲート酸化膜を形成
する場合を示したが、容易に類推できるように３種類、
４種類とゲート酸化膜の種類が増えても、最も厚い膜厚
のゲート酸化膜を必要とする素子領域から順に、その素
子領域上の活性領域のシリコン基板１００をエッチング
により露出させた後、ゲート酸化膜を形成するという工
程を繰り返していけば、どの素子領域の活性領域におい
てもエッチングにさらされるのは１度だけで済む。従っ
て、ゲート酸化膜の膜厚が夫々異なる素子領域におい
て、夫々の素子領域は、最初に形成されるゲート酸化膜
が必要になるまでは耐酸化性のある膜でその素子領域が
覆われているため、基板が不要な酸化をされることな
い。即ち、素子分離絶縁膜がエッチングされる量は常に
最初に形成されている基板を保護するための薄い酸化膜
及び耐酸化性膜がエッチング除去される量のみとなる。
【００３１】このように、本実施例の素子分離絶縁膜を
有する半導体装置の製造方法によれば、膜厚が異なる複
数のゲート酸化膜を同一チップ内に形成する際、酸化膜
の付け替え等による素子分離絶縁膜の薄膜化を回避し、
素子分離リークを防止することができるため素子の信頼
性が向上する。
【００３２】また、素子分離絶縁膜が減ることによる拡
散層と素子分離絶縁膜境界との段差を低減することがで
きる。
【００３３】更に、拡散層表面の全体の酸化量が少なく
なるのため、表面付近の不純物濃度を安定してコントロ
ールできる。
【００３４】更にまた、拡散層表面がエッチングされる
量が減るため、表面の粗さを低減することができる。
【００３５】次に、本発明の第２の実施例について説明
する。図３（ａ）乃至（ｃ）及び図４（ａ）、（ｂ）は
本実施例に係る素子分離絶縁膜を有する半導体装置の製
造方法を工程順に示す断面図である。図３（ａ）はシリ
コン基板２００上に、複数の素子分離酸化膜１１１が形
成され、その複数の素子分離酸化膜１１１に挟まれた活
性領域上に、イオン注入時の基板保護のための薄い酸化
膜２１１が形成された状態を示している。シリコン基板
２００は、耐高圧素子のための膜厚が厚いゲート酸化膜
を必要とする素子領域５１１及び耐低圧素子のための膜
厚が薄いゲート酸化膜を必要とする素子領域５１２を有
する。
【００３６】次に、素子領域５１１及び素子領域５１２
に必要となるゲート酸化膜を作り分ける工程を説明す
る。先ず、図３（ｂ）に示すように、素子領域５１１が
露出したレジスト４１１を素子領域５１２にパターニン
グし、膜厚が厚いゲート酸化膜を形成する必要がある素
子領域５１１の活性領域の膜厚が薄い酸化膜２１１をエ
ッチング除去することによりシリコン基板２００を露出
させる。素子領域５１１の素子分離酸化膜１１１はこの
工程においてのみ目減りし、素子分離酸化膜１１１から
素子分離酸化膜１１２になる。
【００３７】次に、図３（ｃ）に示すように、レジスト
４１１を剥離し、第１ののゲート酸化膜２１２を形成す
る。これにより素子領域５１１の素子分離酸化膜１１２
に挟まれた活性領域のシリコン基板２００にゲート酸化
膜２１２が形成される。また、素子領域５１２では素子
分離酸化膜１１１に挟まれた活性領域のシリコン基板２
００の表面に形成されていた薄い酸化膜２１１が継ぎ足
しの酸化を受け、薄い酸化膜２１１から酸化膜２１３に
なる。
【００３８】次に、図４（ａ）に示すように、素子領域
５１１の素子分離酸化膜１１２に挟まれた活性領域のシ
リコン基板２００に形成された酸化膜２１２を保護し、
素子領域５１２の活性領域のシリコン基板２００を露出
させるために、素子領域５１２が露出したレジスト４１
２をパターニングし、これをマスクに２回目のエッチン
グをすることにより酸化膜２１３が除去される。この酸
化膜２１３が形成されている活性領域が第１のゲート酸
化膜の形成前後で継ぎ足しされる酸化膜は、予め薄い酸
化膜２１１が形成されていたために、素子領域５１１の
活性領域の半導体基板２００に形成された酸化膜２１２
と比較するとその成長が抑制される。従って、２回目の
エッチングにおいて素子領域５１２のシリコン基板２０
０を露出させるためのエッチングすべき酸化膜２１３の
膜厚は、酸化膜２１１に酸化膜２１２を加えた膜厚より
少ない。また、素子領域５１２の素子分離酸化膜１１１
は、この工程においてのみ目減りし、素子分離酸化膜１
１１から素子分離酸化膜１１３になるが、エッチングさ
れる量は従来例より低減される。
【００３９】この後、図４（ｂ）に示すように、レジス
ト４１２を剥離し、第２のゲート酸化膜を形成する。こ
のとき、素子領域５１２の素子分離酸化膜１１３に挟ま
れ活性領域のシリコン基板２００上に、膜厚が薄いゲー
ト酸化膜２１５が形成される。また、素子領域５１１の
素子分離酸化膜１１２に挟まれた活性領域のシリコン基
板２００上に形成されていた酸化膜２１２は、継ぎ足し
の酸化をうけて膜厚が厚いゲート酸化膜２１４が形成さ
れる。以上の工程により、素子領域５１１及び５１２に
夫々が必要とする膜厚が厚いゲート酸化膜２１４及び薄
いゲート酸化膜２１５が形成される。
【００４０】このように、複数の素子分離酸化膜１１１
と薄い酸化膜２１１とを有するシリコン基板２００にお
いて、予め形成されている薄い酸化膜２１１を保護膜と
するために、２回のゲート酸化及び２回のエッチングを
する工程により、素子領域５１１及び５１２の素子分離
酸化膜１１１の目減り量は、夫々薄い酸化膜２１１、薄
い酸化膜２１１に継ぎ足し酸化された酸化膜２１３を除
去する１工程分のエッチングのみになる。
【００４１】本実施例は、第１の実施例に示した窒化膜
のような耐酸化性のある膜を薄い酸化膜２１１上に成長
しない。従って、本実施例の素子領域５１２は、後から
ゲート酸化膜を成長させるため、基板に対し余計な酸化
をすることになる。しかしながら、薄い酸化膜に対する
継ぎ足し酸化の形になるために、基板が酸化される量は
露出した基板が酸化される従来例よりも少なくなる。こ
れは即ち、ゲート酸化前に基板を露出させるためのエッ
チングの量が少なくなることを示している。本実施例に
おいては、第１の実施例と比較して、耐酸化性膜をエッ
チングする必要がないためエッチングが容易になり、か
つその分、工程も短くなる。
【００４２】例えば、膜厚が厚いゲート酸化膜２１４が
４４０Å、膜厚が薄いゲート酸化膜２１５が１００Åの
場合を考える。このとき、図３（ｃ）に相当するの第１
のゲート酸化膜２１２として基板に約４００Åの酸化膜
を形成する必要がある。素子領域５１２には薄い酸化膜
２１１（２００Å）が残っているため、この領域に１回
目のゲート酸化がされた後、形成されている酸化膜２１
３は４８０Åである。従って、素子分離酸化膜１１１の
薄膜化が問題となる５１２領域において、２回目のエッ
チングによる素子分離酸化膜１１の目減り量は、オーバ
ーエッチングを８０％として８６４Åとなる。
【００４３】オーバーエッチングを全て８０％としてこ
れと比較すると、従来例の場合では、図５（ｂ）に示す
ように、第１のゲート酸化膜を形成する前に薄い酸化膜
２２１（２００Å）が１回目のエッチングにより除去さ
れている。従って、この時点で素子領域５２２の素子分
離酸化膜１２１は３６０Å目減りする（素子分離酸化膜
１２２）。そして、図５（ｃ）に示すように、第１のゲ
ート酸化膜を形成することより素子領域５２２の素子分
離酸化膜１２２に挟まれたシリコン基板３００上には４
００Åの第１のゲート酸化膜２２２が形成される。従っ
て、２回目のエッチングにより目減りする素子分離酸化
膜１２２は７２０Åとなる（素子分離酸化膜１２３）。
即ち、素子領域５２２のシリコン基板３００の酸化量は
合計で６００Åであり、膜厚が薄いゲート酸化膜を形成
する領域では素子分離酸化膜が１０８０Å目減りするこ
とになる。
【００４４】表１に、従来例、本発明に係る第１の実施
例及び第２の実施例の素子分離酸化膜の目減り量及び追
加工程の比較を示す。従来例２と比較すると、本発明に
係る夫々の実施例の素子分離酸化膜の目減り量が低減
し、薄膜化を防げていることが分かる。
【００４５】なお、素子分離酸化膜の目減り量はイオン
注入時の保護膜２００Å、ゲート酸化膜を４００Åと１
００Åの２種類作った場合で、オーバーエッチングを８
０％とした場合の値を示した。
【００４６】
【表１】
【００４７】本実施例のように、薄い酸化膜を余分な基
板酸化に対する保護膜として使用した場合、第１の実施
例のように窒化膜のような耐酸化性膜を形成した場合と
比較して、酸化に対する保護の効果は弱まる反面、酸化
に対する保護膜を成長させる工程を追加する必要がなく
なる。また、第１の実施例の図１（ｃ）及び図２（ｂ）
に示す工程において、複合膜のエッチングをする必要が
なくなり、エッチングが容易になるという利点もある。
【００４８】
【発明の効果】以上詳述したように、本発明によれば、
膜厚が異なる複数のゲート酸化膜を同一チップ内に形成
する際、薄い酸化膜又は薄い酸化膜及び耐酸化性膜を基
板酸化に対する保護膜として使用することにより、基板
上に不要な酸化膜を形成することを防ぎ、酸化膜の付け
替え等による素子分離酸化膜の薄膜化を回避し、素子分
離リークを防止することができる。
【００４９】また、素子分離酸化膜が減ることによる拡
散層と素子分離酸化膜境界との段差を低減することがで
きる。
【００５０】更に、拡散層表面の全体の酸化量が少なく
なることにより表面付近の不純物濃度を安定してコント
ロールできる。
【００５１】更にまた、拡散層表面がエッチングされる
量が減るため、表面の粗さを低減することができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｃ）は、本発明の第１の実施例に
係る素子分離絶縁膜を有する半導体装置の製造方法をそ
の工程順に示す断面図である。
【図２】（ａ）乃至（ｃ）は、同じく、本発明の第１の
実施例に係る素子分離絶縁膜を有する半導体装置の製造
方法であって、図１（ａ）乃至（ｃ）に示す工程の次の
工程をその工程順に示す断面図である。
【図３】（ａ）乃至（ｃ）は、本発明の第２の実施例に
係る素子分離絶縁膜を有する半導体装置の製造方法をそ
の工程順に示す断面図である。
【図４】（ａ）、（ｂ）は、同じく、本発明の第２の実
施例に係る素子分離絶縁膜を有する半導体装置の製造方
法であって、図３（ａ）乃至（ｃ）に示す工程の次の工
程をその工程順に示す断面図である。
【図５】（ａ）乃至（ｃ）は、特開平９−０３６２４３
号公報等に記載された従来の２半導体装置の製造方法を
その工程順に示す断面図である。
【図６】（ａ）、（ｂ）は、同じく、図５（ａ）乃至
（ｃ）に示す工程の次の工程をその工程順に示す断面図
である。
【符号の説明】
１００、２００、３００；シリコン基板 １０１、１０２、１０３、１１１、１１２、１１３、１
２１、１２２、１２３；素子分離酸化膜 ２０１、２１１；薄い酸化膜 ２１３；酸化膜 ２０３、２１５、２２４；膜厚が薄いゲート酸化膜 ２０４；２１４、２２３；膜厚が厚いゲート酸化膜 ２０２、２１２、２２２；第１のゲート酸化膜 ３０１；耐酸化性膜 ４０１、４０２、４１１、４１２、４２１、４２２；レ
ジスト ５０１、５０１、５１１、５１２、５２１、５２２；素
子領域
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M108 AB05 AB13 AB27 AC01 AC40 AC43 AD13 5F032 AA14 AA18 AA34 AA44 AA82 BA06 BB06 CA17 CA24 CA25 DA02 DA24 DA28 DA30 5F048 AA07 AA09 AB01 AC06 BA01 BB00 BB16 BG12 BG14

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数の素子分離絶縁膜により複数の素子
    領域が区画され前記素子領域に酸化膜が形成された半導
    体基板表面の全面に耐酸化性膜を成膜する工程と、第１
    の素子領域が露出した第１のレジスト膜をマスクとして
    前記酸化膜及び前記耐酸化性膜をエッチング除去する工
    程と、前記半導体基板上に第１のゲート酸化膜を形成す
    る工程と、第２の素子領域が露出した第２のレジスト膜
    をマスクとして前記酸化膜及び前記耐酸化性膜をエッチ
    ング除去する工程と、前記半導体基板上に第２のゲート
    酸化膜を形成する工程と、を有することを特徴とする素
    子分離絶縁膜を有する半導体装置の製造方法。
  2. 【請求項２】 前記耐酸化性膜が窒化膜であることを特
    徴とする請求項１に記載の素子分離絶縁膜を有する半導
    体装置の製造方法。
  3. 【請求項３】 複数の素子分離絶縁膜により複数の素子
    領域が区画され前記素子領域に酸化膜が形成された半導
    体基板の表面上に第１の素子領域が露出した第１のレジ
    スト膜を形成しこの第１のレジスト膜をマスクとして前
    記酸化膜をエッチング除去する工程と、前記半導体基板
    上に第１のゲート酸化膜を形成する工程と、第２の素子
    領域が露出した第２のレジスト膜をマスクとして前記酸
    化膜をエッチング除去する工程と、前記半導体基板上に
    第２のゲート酸化膜を形成する工程と、を有することを
    特徴とする素子分離絶縁膜を有する半導体装置の製造方
    法。
  4. 【請求項４】 前記素子分離絶縁膜がＬＯＣＯＳ法によ
    り形成されていることを特徴とする請求項１乃至３のい
    ずれか１項に記載の素子分離絶縁膜を有する半導体装置
    の製造方法。
  5. 【請求項５】 前記素子分離絶縁膜が半導体基板の表面
    に形成された溝に埋め込まれて形成されていることを特
    徴とする請求項１乃至４のいずれか１項に記載の素子分
    離絶縁膜を有する半導体装置の製造方法。
  6. 【請求項６】 前記素子分離絶縁膜がシリコン酸化膜で
    あることを特徴とする請求項１乃至５のいずれか１項に
    記載の素子分離絶縁膜を有する半導体装置の製造方法。
JP11161682A 1999-06-08 1999-06-08 素子分離絶縁膜を有する半導体装置の製造方法 Pending JP2000349164A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11161682A JP2000349164A (ja) 1999-06-08 1999-06-08 素子分離絶縁膜を有する半導体装置の製造方法
CNB001090992A CN1165987C (zh) 1999-06-08 2000-06-07 具有元件分离绝缘膜的半导体装置的制造方法
TW089111039A TW480671B (en) 1999-06-08 2000-06-07 Manufacturing method for a semi-conductive device with element isolation
KR1020000031169A KR20010007278A (ko) 1999-06-08 2000-06-07 소자분리절연막을 갖는 반도체장치의 제조방법
US09/589,729 US6380020B1 (en) 1999-06-08 2000-06-08 Method for fabricating a semiconductor device having a device isolation insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11161682A JP2000349164A (ja) 1999-06-08 1999-06-08 素子分離絶縁膜を有する半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000349164A true JP2000349164A (ja) 2000-12-15

Family

ID=15739853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11161682A Pending JP2000349164A (ja) 1999-06-08 1999-06-08 素子分離絶縁膜を有する半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6380020B1 (ja)
JP (1) JP2000349164A (ja)
KR (1) KR20010007278A (ja)
CN (1) CN1165987C (ja)
TW (1) TW480671B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331492B2 (en) * 1997-12-31 2001-12-18 Texas Instruments Incorporated Nitridation for split gate multiple voltage devices
JP2002313941A (ja) * 2001-04-12 2002-10-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002343879A (ja) * 2001-05-15 2002-11-29 Nec Corp 半導体装置及びその製造方法
JP2003060025A (ja) * 2001-07-30 2003-02-28 Samsung Electronics Co Ltd 半導体素子の製造方法
KR100408863B1 (ko) * 2001-06-29 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성 방법
JP2005353892A (ja) * 2004-06-11 2005-12-22 Seiko Epson Corp 半導体基板、半導体装置及びその製造方法
JP2006253499A (ja) * 2005-03-11 2006-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006261161A (ja) * 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7241662B2 (en) * 2002-06-24 2007-07-10 Micron Technology, Inc. Reduction of field edge thinning in peripheral devices
US7635653B2 (en) 2001-06-21 2009-12-22 Fujitsu Microelectronics Limited Method of fabricating a semiconductor circuit having a plurality of MOS transistors and flash memory
JP2016046337A (ja) * 2014-08-21 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712207B2 (ja) * 2000-07-21 2011-06-29 三洋電機株式会社 半導体装置の製造方法
EP1496548B1 (en) * 2003-07-11 2008-01-02 STMicroelectronics S.r.l. Method for manufacturing differential isolation structures in a semiconductor electronic device and corresponding structure
KR100481890B1 (ko) * 2003-08-27 2005-04-11 주식회사 하이닉스반도체 반도체소자의 게이트 산화막 형성방법
JP2006278633A (ja) * 2005-03-29 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
TWI319898B (en) * 2006-12-28 2010-01-21 Method of manufacturing gate dielectric layer
JP5167721B2 (ja) 2007-08-10 2013-03-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5052580B2 (ja) * 2009-09-30 2012-10-17 株式会社東芝 半導体装置及びその製造方法
JP5357121B2 (ja) * 2010-09-16 2013-12-04 シャープ株式会社 半導体装置の製造方法、および電気機器
JP5951213B2 (ja) 2011-10-11 2016-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US8492228B1 (en) 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
CN105529254B (zh) * 2014-09-29 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271659A (ja) 1989-04-13 1990-11-06 Fujitsu Ltd 半導体装置の製造方法
JPH06196639A (ja) 1992-12-25 1994-07-15 Toshiba Corp マルチゲート半導体装置の製造方法
KR0138312B1 (ko) * 1994-05-13 1998-04-28 김광호 비휘발성 반도체 메모리장치의 제조방법
JPH07335883A (ja) * 1994-06-15 1995-12-22 Toshiba Corp 半導体装置の製造方法
JP3290827B2 (ja) * 1994-09-01 2002-06-10 東芝マイクロエレクトロニクス株式会社 半導体装置とその製造方法
JPH0936243A (ja) 1995-07-19 1997-02-07 Ricoh Co Ltd 半導体装置とその製造方法
JP3304803B2 (ja) * 1997-02-07 2002-07-22 ヤマハ株式会社 多電源半導体装置の製造方法
JPH10308497A (ja) * 1997-05-08 1998-11-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH113974A (ja) 1997-06-11 1999-01-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6037222A (en) * 1998-05-22 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology
JP2000188338A (ja) 1998-12-21 2000-07-04 Hitachi Ltd 半導体装置及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331492B2 (en) * 1997-12-31 2001-12-18 Texas Instruments Incorporated Nitridation for split gate multiple voltage devices
JP2002313941A (ja) * 2001-04-12 2002-10-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002343879A (ja) * 2001-05-15 2002-11-29 Nec Corp 半導体装置及びその製造方法
US7635653B2 (en) 2001-06-21 2009-12-22 Fujitsu Microelectronics Limited Method of fabricating a semiconductor circuit having a plurality of MOS transistors and flash memory
KR100408863B1 (ko) * 2001-06-29 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성 방법
JP2003060025A (ja) * 2001-07-30 2003-02-28 Samsung Electronics Co Ltd 半導体素子の製造方法
JP4550351B2 (ja) * 2001-07-30 2010-09-22 三星電子株式会社 半導体素子の製造方法
US7262102B2 (en) * 2002-06-24 2007-08-28 Micron Technology, Inc. Reduction of field edge thinning in peripheral devices
US7241662B2 (en) * 2002-06-24 2007-07-10 Micron Technology, Inc. Reduction of field edge thinning in peripheral devices
US7563679B2 (en) 2002-06-24 2009-07-21 Micron Technology, Inc. Reduction of field edge thinning in peripheral devices
JP2005353892A (ja) * 2004-06-11 2005-12-22 Seiko Epson Corp 半導体基板、半導体装置及びその製造方法
JP2006253499A (ja) * 2005-03-11 2006-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006261161A (ja) * 2005-03-15 2006-09-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4551795B2 (ja) * 2005-03-15 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2016046337A (ja) * 2014-08-21 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW480671B (en) 2002-03-21
CN1276626A (zh) 2000-12-13
CN1165987C (zh) 2004-09-08
KR20010007278A (ko) 2001-01-26
US6380020B1 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
JP2000349164A (ja) 素子分離絶縁膜を有する半導体装置の製造方法
US6642125B2 (en) Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
US7119412B2 (en) Semiconductor device and method for manufacturing the same
KR100717411B1 (ko) Ｌｏｃｏｓ/ｓｔｉ 분리 및 플래시메모리 회로의 질화터널산화물을 위한 질화장벽
KR20020070075A (ko) 비휘발성 반도체 기억 장치 및 그 제조 방법
US20050059215A1 (en) Semiconductor device with dual gate oxides
US6221736B1 (en) Fabrication method for a shallow trench isolation structure
JP2004039734A (ja) 素子分離膜の形成方法
US6306741B1 (en) Method of patterning gate electrodes with high K gate dielectrics
US6635537B2 (en) Method of fabricating gate oxide
JP2000323564A (ja) 半導体装置の製造方法
JP2000269466A (ja) 半導体装置及び不揮発性半導体記憶装置の製造方法
JP2008021935A (ja) 電子デバイス及びその製造方法
JP2004349627A (ja) 半導体装置の製造方法
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
JP2002289840A (ja) 半導体装置及びその製造方法
KR100226733B1 (ko) 반도체소자 제조방법
US6455381B1 (en) Method of manufacturing a semiconductor device having a trench isolation structure
KR100521790B1 (ko) 반도체기판에좁은열적산화실리콘측면분리영역을형성하는방법및이방법에의해제조된mos반도체소자
KR100297169B1 (ko) 반도체소자의소자분리방법
JP2001189380A (ja) 半導体装置の製造方法及び半導体装置
KR100190053B1 (ko) 반도체장치의 소자분리방법
JPH10247684A (ja) 半導体集積回路装置およびその製造方法
KR100871375B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100223278B1 (ko) 플래쉬 메모리 셀 제조방법