TW480671B - Manufacturing method for a semi-conductive device with element isolation - Google Patents

Manufacturing method for a semi-conductive device with element isolation Download PDF

Info

Publication number
TW480671B
TW480671B TW089111039A TW89111039A TW480671B TW 480671 B TW480671 B TW 480671B TW 089111039 A TW089111039 A TW 089111039A TW 89111039 A TW89111039 A TW 89111039A TW 480671 B TW480671 B TW 480671B
Authority
TW
Taiwan
Prior art keywords
film
oxide film
oxidation
manufacturing
aforementioned
Prior art date
Application number
TW089111039A
Other languages
English (en)
Inventor
Masakuni Shimizu
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW480671B publication Critical patent/TW480671B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

經濟部智慧財產局員工消費合作社印製 480671 A7 ____B7______ 五、發明說明（/ ) 技術範圍 本發明係有關於具有元件分離膜之半導體裝置的製造 方法，特別係有關於當於同一晶片上形成不同閘極氧化膜 時，直到閘極氧化各元件領域之間，以某種氮化膜等之耐 氧化性膜來被覆而具有測量元件之信賴度，特別是元件分 離特性之提昇的元件分離膜之半導體裝置的製造方法。 背景技術 通常，在搭載了絕緣閘極型電場效果晶體三極管（M0S晶 體三極管）之M0S型半導體裝置上，於同一半導體裝置內， 具有耐壓之信賴度高之高耐壓元件，以及具有爲了高速資 料處理所必要的高速性之低耐壓元件的情況下，在高耐壓 元件上，必須使閘極氧化膜及場氧化膜變厚；另一方面，在 低耐壓元件上，對應於半導體裝置之微細化及高速化，薄 的閘極氧化膜及薄的場氧化膜是必須的° 以往，爲了製造該等之半導體裝置，於同一基板上形成 不同厚度之場氧化膜及閘極氧化膜的方法方面，建議以閘 極氧化與濕蝕刻之反覆操作的氧化膜附著來形成多數個 不同之閘極氧化膜的方法（特開平9 - 3 6 24 3號公報等）。 第5 ( a )至（e )圖以及第6 ( a )、（ b )圖爲以步驟順序顯示該 種習知之2個種類之閘極氧化膜之製作方法的剖面圖。
第5 ( a )圖顯示在矽基板3 0 0表面，爲了元件之間的電氣 分離而形成元件分離氧化膜1 2 1 ,並爲了離子注入時的基 板保護而形成薄層氧化膜2 2 1之狀態的剖面圖。如該圖 所顯示，矽基板3 00具有作爲如何電氣寫入的EPR〇M 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I. 01--------t---------線 (請先閱讀背面之注意事項再填寫本頁) 480671 A7 _____B7_ 五、發明說明（> ) (請先閱讀背面之注意事項再填寫本頁) (e r a s ab 1 e . PR0M )之寫入迴路的高耐壓迴路部分的膜厚爲 厚層的第1閘極氧化膜所必須的元件領域5 2 1 ,以及不必 要尚耐壓之低壓用之膜厚爲薄層的閘極氧化膜所必須的 元件領域5 2 2。於矽基板3 0 0之表面所形成的元件分離 氧化膜 121方面，爲以選擇氧化膜（LOCOSUocal Oxidation of Silicon)砂之區域氧化法）所形成者，以及 於形成元件分離氧化膜1 2 1之領域中形成溝槽，並於該溝 槽中埋入氧化物系之物質者。 其次，如第5 ( b )圖所示，以第1次濕蝕刻除去該矽基板 3 0 0之表面上的薄層氧化膜2 2 1。於此，由於第1次濕蝕 刻而使元件分離氧化膜1 2 1損耗而形成元件分離氧化膜 122° 然後，如第5(c)圖所示，以於矽基板300表面上形成第 1閘極氧化膜222，在夾於元件分離氧化膜之活性領域之 已曝光的砂基板3 0 0表面上形成氧化膜。 經濟部智慧財產局員工消費合作社印製 其次，分別製作於元件領域521及522所必須的閘極氧化膜。 首先，如第6 ( a )圖所示，於光阻劑4 2 1形成圖案，並以第2 次蝕刻除去爲了形成薄層閘極氧化膜之元件領域5 2 2之 活性領域的第1閘極氧化膜2 2 2。元件領域5 2 2之元件 分離氧化膜122則在該步驟損耗而由元件分離氧化膜122 形成更薄的元件分離氧化膜123。 其次，如第6 ( b )圖所示，剝離光阻劑4 2 1而形成第2閘 極氧化物。此時，在元件領域5 2 2之活性領域之已曝光矽 基板3 0 0上所形成的第2閘極氧化膜之膜厚爲薄層的閘 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480671 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4 ) 極氧化膜2 2 4，而元件領域5 2 1上之活性領域的第1閘極 氧化膜222則更進一步接受繼續的氧化而形成之氧化膜 之膜厚爲厚層的閘極氧化膜2 2 3。由以上之步驟在元件 領域5 2 1及5 2 2上個別形成所必須之膜厚爲厚層的閘極 氧化膜2 2 3及膜厚爲薄層的閘極氧化膜2 2 4。 因此，於晶片上形成具有不同膜厚之閘極氧化膜厚的裝 置，並以於所謂多氧化物製程（M u 1 t i - 0 X i d e P 1. 〇 c e s s )來 反覆進行蝕刻與閘極氧化而形成膜厚不同之閘極氧化膜 的步驟，以及承受以於元件領域5 2 2之元件分離氧化膜 1 2 1爲如第5 ( b )圖之第一次蝕刻之薄層閘極氧化膜2 2 1 之去除及以第6 ( a )圖之第2次蝕刻來去除第1閘極氧化 膜2 2 2之步驟的合計2次之濕蝕刻，由元件分離氧化膜1 2 1 來薄膜化成爲1 2 2及由元件分離氧化膜1 2 2薄膜化成爲 123。 雖然如以上所示之例子來展示的是形成2種類的閘極 氧化膜的情況，但是可容易地類推而增加爲3種類、4種 類等閘極氧化膜之種類，而於每次增加濕蝕刻之次數，在 最後形成閘極氧化膜的元件領域則爲進一步多次濕蝕刻 僅形成該部分之元件分離氧化膜。 然而，爲了反覆該等之重複氧化與濕蝕刻的操作則產生 如下之問題點。 第1個問題點爲元件分離氧化膜薄膜化而以注入離子 的穿透（特別是硼），以及配線通過於元件分離氧化膜正上 方來反轉而引起元件分離電流遺漏。在防止元件分離電 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Id------------------^---------^ Aw (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 "-----—__B7___五、發明說明（斗） 流遺漏之手段方面，則考慮有溫和增加衰退區域氧化法 (Reces s LOCOS)之元件分離氧化膜之初期氧化量或於 S τ 1 ( S h a 1 1 〇 w T r e n c h I s ο 1 a t i ο η淺壕溝隔離）形成元件 分離氧化膜之所謂的2種手段。關於前者，擴散層則被鳥 嘴（Β 1 1· d ’ s b e a k )完全破壞而形成微細化的障礙；關於後 者，記載如下之電位差（段差）問題則變得更嚴重。 第2個問題方面，因爲由初期已氧化狀態之元件分離氧 化膜因濕蝕刻而減少，則引起在擴散層與元件分離氧化膜 之邊界上之電位差（段差）的發生。以及由於閘極多次蝕 刻之蝕刻殘留所造成之短路等問題。 第3個問題方面，以氧化基板表面的濕蝕刻來反覆進行 除去操作的結果，弄亂基板表面之不純物濃度，並使電氣 特性（特別是晶體三極管之隔界値）變得不穩定。 第4個問題方面，由於基板表面更進一步地進行任何程 度的氧化與濕蝕刻，會使表面之相糙程度增加，並使電氣 特性惡化。 在 ^變 於不越 因是驟 起越步 膜之 化板 適氧基 合之的 不成膜 之形該 等所去 該。除 膜須 是 元 要 必 得 化必膜 氧前化 之化氧 要氧的 必極去 不閘除 成於時 形光此 上f要 件則必 要 必 得 變 則 分 B· 咅 之下 刻況 飩情 度的 過化 該氧中 與熱化 丨—·----------"4^ 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 之氧氧 化之的 氧度層 極程厚 閘的之 如膜膜 在化化 別氧氧 特極離 。 閘分 成件 形元 上如 板加 基增 在有 以沒 ’上 體 大 於 由 元 厚之 膜量 之同 膜相 化量 的 去 除 被 刻 蝕 被 膜 化 氧 之 成 形 所 上 板 基 在 與 聯 彐夸 有 耗 損 的 膜 化 氧 離 分 件 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 480671 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（r ) 鑑於本發明所遭遇的問題，則以提供具有當形成膜厚不 同之閘極氧化膜時，直到閘極氧化之前以某種氮化膜等之 耐氧化性膜被覆於基板表面，以防止於基板上形成不必要 之氧化膜來降低閘極氧化前之蝕刻操作的元件分離絕緣 膜的半導體裝置之製造方法爲目的。 具有關於本發明之元件分離絕緣膜之半導體裝之的製 造方法爲具有以具有於以多個元件分離絕緣膜來劃分多 個元件領域的前述元件領域中，在已形成氧化膜之半導體 基板表面之全部表面上形成耐氧化性膜之成膜步驟，以及 蝕刻除去以第1元件領域作爲已曝光之第1光阻劑膜之 罩幕的前述氧化膜及前述耐氧化性膜之步驟，以及於前述 半導體基板上形成第1閘極氧化膜之步驟，以及蝕刻除去 以第2元件領域作爲已曝光之第2光阻劑膜之罩幕的前 述氧化膜及前述耐氧化性膜之步驟，以及於前述半導體基 板上形成第2閘極氧化膜之步驟爲特徵的元件分離絕緣 膜。還有，前述耐氧化性膜可爲氮化膜。 根據本發明，在於半導體基板之各元件領域上所形成的 氧化膜上，首先形成耐氧化性膜，直到形成已除去該元件 領域之氧化膜及耐氧化性膜的閘極氧化膜；由於使用作爲 保護膜的耐氧化性膜，而於半導體基板上不會形成不必要 的氧化膜。即，當在第1元件領域上形成第1閘極氧化膜 時，第2元件領域則被覆以耐氧化性膜而於第2元件領域 上不會形成不必要之第1閘極氧化膜。因此，由於同時完 全損耗元件分離絕緣膜之去除第1閘極氧化膜步驟則變 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — •7 ^ --------^--------- (請先閱讀背面之注意事項再填寫本頁) 480671 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（fe7 ) 得不必要，可確保在元件分離絕緣膜有足夠的膜厚，因此， 提昇了元件分離特性並且提昇了元件之信賴性。又，在第 1元件領域上，形成在第1閘極氧化膜上之第2閘極氧化 物爲繼續氧化的閘極氧化膜；在第2氧化膜領域上，形成 較第1元件領域之閘極氧化膜之膜厚爲薄的閘極氧化膜 作爲閘極氧化膜。因此，在防止多個元件領域表面之元件 領域的元件分離絕緣膜之薄膜化之同時，可形成各種膜厚 不同之閘極氧化膜。 具有關於本發明之其他元件分離絕緣膜之半導體裝置 的製造方法以具有作爲在以多個元件分離絕緣膜區分爲 多個元件領域之前述元件領域上所形成氧化膜的半導體 基板表面上，以第1元件領域作爲曝光後的第1光阻劑膜 之罩幕而蝕刻除去該第丨光阻劑膜的前述氧化膜步驟，以 及於前述半導體基板上形成第1閘極氧化膜之步驟，以及 蝕刻除去以第2元件領域作爲曝光後之第2光阻劑膜之 罩幕的前述氧化膜步驟，以及於前述半導體基板上形成第 2閘極氧化膜之步驟爲特徵。還有，前述元件分離絕緣膜 可爲矽氧化膜。更可以LOCOS法來形成前述元件分離絕 緣膜。又更進一步可由在半導體基板表面上形成之溝槽 中埋設絕緣膜而形成。 根據本發明，直到於氧化膜爲所形成的半導體基板的元 件領域上形成閘極氧化膜，則可使用存在於該元件領域的 則述氧化膜作爲保護膜。因此，當形成前述第1元件領域 之前述第1閘極氧化膜時，則於第2元件領域上預先形成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —j------------------訂---------線 (請先閱讀背面之注音3事項再填寫本頁) 480671 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 氧化膜，並在第2元件領域上以該氧化膜來控制第1閘極 氧化膜的成長。更在形成第2閘極氧化膜上，在第1元件 領域上爲第1閘極氧化膜上繼續氧化氧閘極化膜而§成 第2閘極氧化膜，並於第2元件領域上形成較第1元件領 域之閘極氧化膜之膜厚爲薄的閘極氧化膜。因此，可於多 個元件領域上形成各種膜厚不同的閘極氧化膜，更爲了稍 微於第2元件領域之半導體基板上除去所形成之氧化膜 時的蝕刻量來控制前述第1閘極氧化膜的成長，可進行防 止元件分離絕緣膜的薄膜化。因此，可提升元件分離特性 及提昇元件特性。 以下爲有關於具有相關本發明之實例的元件分離絕緣 膜的半導體裝置之製造方法，並參照附加之圖示來具體地 說明。第1 ( a )至（c )圖及第2 ( a )至（c )圖爲依步驟順序展 示具有相關本發明之第1實例的元件分離絕緣膜之半導 體裝置的製造方法。 第1(a)圖所展示的是於矽基板100之表面上形成爲了 電氣分離元件之間的元件分離絕緣膜1 0 1 ,並形成在夾於 元件分離絕緣膜1 0 1之活性領域中爲了離子注入時的基 板保護之薄層氧化腠20 1的狀態之剖面圖。如該圖所示， 矽基板 1〇〇具有作爲如電氣可寫入之 EPROM (era sable PROM )之寫入迴路的高耐壓迴路部分之膜厚必須爲厚層閘 極氧化膜之元件領域50 1、以及不需要高耐壓之於低耐 壓用的膜厚必須爲薄層閘極氧化膜之元件領域5 0 2。在 矽基板1 〇〇上所形成之元件分離膜1 0 1的形成方法方面， 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） I ^----------裝--------訂- - -------線 (請先閱讀背面之注咅？事項再填寫本頁) ^0671 ^0671 經濟部智慧財產局員工消費合作社印製 A7 B7 $、發明說明（，） 以已知之LOCOS技術的形成方法亦可，又於形成元件分離 絕緣氧化膜1 0 1之領域上形成溝槽，並於該溝槽埋設矽氧 化物系之物質的方法亦可。 其次，如第1(b)圖所示，於該矽基板100表面之薄層氧 化膜2 0 1及元件分離絕緣膜上成長耐氧化性膜3 0 1。耐 氧化性膜例如爲矽氮化膜等之氮化膜。 其次，說明於元件領域5 0 1及5 0 2之元件領域上爲必要 的閘極氧化門之形成步驟。首先，如第1 ( c )圖所不，以於 半導體基板1 0 0之光平版印刷術使元件領域爲已曝光的 光阻劑40 1形成圖案，並除去應當形成膜厚爲厚層閘極氧 化膜之元件領域5 0 1之活性領域上的耐氧化性膜3 0 1，更 進一步以進行第1次濕蝕刻除去薄層氧化膜20 1。於此， 元件領域5 0 1之元件分離絕緣膜1 0 1僅在該步驟損耗而 由元件分離絕緣膜1 0 1變成元件分離絕緣膜1 02。 其次，如第2 ( a )圖所示，剝離光阻劑40 1而形成第1閘 極氧化膜。因此，在夾於元件領域5 0 1之矽基板1 0 〇上之 元件分離.絕緣膜1 0 2之活性領域上則形成第1閘極氧化 膜202。此時，由於元件領域5 02被覆以耐氧化性膜301 , 所以不增加矽基板100上之薄層氧化膜201之膜厚。 形成該第1閘極氧化膜2 0 2後，如第2 ( b )圖所示，爲了 保護元件領域501之第1閘極氧化膜202，使元件領域502 爲已曝光之光阻劑402形成圖案，又除去作爲該圖案罩幕 之元件領域上所形成之耐氧化性膜3 0 1，更進一步以進行 第2次濕蝕刻除去薄層氧化膜2 0 1。該薄層氧化膜2 0 1 -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^--------- (請先閱讀背面之注意事項再填寫本頁) ^0671 ^0671 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 部分則由於形成耐氧化性膜3 0 1 ,於第1閘極氧化膜之形 成前後不成長氧化膜而使膜厚沒有變化。因此，在第2次 的蝕刻中爲了曝光元件領域5 0 2之矽基板1 0 0所除去的 膜厚和爲了曝光元件領域5 0 1之矽基板1 0 0以第1次的 濕蝕刻所鈾刻的膜厚相同。因此，元件領域5 0 2之元件分 離絕緣膜1 〇 1僅在該步驟損耗而由元件分離絕緣膜丨〇 ! 變成元件分離絕緣膜1 0 3，所損耗的量和由元件分離絕緣 膜1 0 1變成元件分離絕緣膜1 〇 2所損耗的量相同。 然後如第2 ( c )圖所示，剝離光阻劑402並形成第2閘極 氧化膜。因此，在夾於元件領域5 0 2之元件分離絕緣膜1 〇 3 •之活性領域的矽基板1 00上所形成的第2閘極氧化膜爲 低耐壓用之膜厚爲薄層閘極氧化膜2 0 3。又，在夾於元件 領域5 0 1之元件分離絕緣膜1 〇 2之活性領域的矽基板1 〇 〇 上所形成的氧化膜202則爲以第1閘極氧化更進一步繼 續接受氧化而形成膜厚爲厚層的閘極氧化膜204。在以 上步驟中，於元件領域501及5 02中形成各別膜厚爲厚層 的閘極氧化膜及膜厚爲薄層的閘極氧化膜20 3。 因此，在已形成多個元件分離絕緣膜1 0 1與薄層氧化膜 201之矽基板100上，於進行耐氧化性膜301之形成、2 次之蝕刻及2次之閘極氧化之步驟中，元件領域501及502 分離絕緣膜1 0 1所損耗的量僅爲除去薄層氧化膜及耐氧 化性膜3 0 1之1個步驟部分的蝕刻量。此爲作爲耐氧化 性膜3 0 1之耐氧化限制的第1及第2閘極氧化膜的膜厚 方向可選擇任何膜厚來固定蝕刻。例如將最初薄層氧化 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） -I ^ — — — — — — — — *-------^- — — — — — — 11 ^ (請先閱讀背面之注咅？事項再填寫本頁) 480671 A7 B7 五、發明說明（、。） 膜201進行80%的過飩刻至 200A，並且共同在元件領域 5 0 1及5 0 2領域的元件分離絕緣膜之損耗量爲3 6 0 A。以 第2 ( c )圖方便利地展示各種元件分離絕緣膜1 0 2及1 0 3 爲元件領域501及5 02之元件分離絕緣膜，而元件分離絕 緣膜1 0 2及1 0 3如果除去製造上的散亂則具有同樣的膜 厚。雖然於本實例所示爲形成2種類之閘極氧化膜的情 況，但亦可容易第類推增加3種類、4種類等之閘極氧化 膜之種類，由必須之最厚的膜厚之閘極氧化膜的元件領域 之順序來以触刻曝光該元件領域上之活性領域的矽基板 1 00之後，如果重複所謂形成閘極氧化膜之步驟，在任何 元件領域之活性領域只要更進一步蝕刻一次即可完成。 因此，在各個不同的閘極氧化膜之膜厚的元件領域，由於 直到於最初形成之閘極氧化膜變爲必須而以某種耐氧化 性膜來被覆該元件領域，所以各個之元件領域不會進行基 板之不必要之氧化。即，蝕刻元件分離絕緣膜的量只變爲 經常用來保護於最初形成之基板的薄層氧化膜即耐氧化 性膜之蝕刻除去的量。 (請先閱讀背面之注意事項再填寫本頁) — — — — — — — ·11111111 . 置氧 裝極 體閘 導之 半個 之多 膜的 緣同 絕不 離厚 分膜 件成 元形 之內 例片 實晶 本一 有同 具於 f法 艮 J方 此造 因製 的 經濟部智慧財產局員工消費合作社印製 膜賴 薄信 之之 膜件 緣元 絕昇 離提 分而 件漏 元遺 免、、 避 來 等 代 替 之 膜止 化防 氧可 以於 ，由 時 膜 化化性 並 界 又邊 膜 件 元 少 減 差 位 電 之 流 電 離 分 件 元 緣 絕 離 分 件 元. 與 層 散 擴 低 減 可 膜 緣)° 絕差 離段 分： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480671 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（"） 更進一步由於擴散層表面之整體的氧化量變少，可穩定 控制表面附近之不純物濃度。 又更進一步由於擴散層表面蝕刻量減少，可降低表面之 粗糙。 其次，說明相關於本發明之第2實例。第3 ( a )至（c )圖 及第4 ( a )、（ b )圖爲依步驟順序展示具有相關本實例的 元件分離絕緣膜之半導體裝置製造方法之剖面圖。第3 ( a ) 圖所展示的是於矽基板 2 0 0之表面上形成多個元件分離 絕緣膜1 1 1 ,並形成在夾於該多個元件分離絕緣膜Π 1之 活性領域上爲了離子注入時的基板保護之薄層氧化膜2 1 1 的狀態。矽基板200具有爲了高耐壓元件之膜厚爲厚層 的氧化膜所必須的元件領域5 1 1，以及爲了低耐壓元件之 膜厚爲薄層的閘極氧化膜所必須的元件領域5 1 2。 其次，說明於元件領域5 Π及5 1 2之元件領域上所必須 的閘極氧化門之形成步驟。首先，如第3 ( b )圖所示，元件 領域5 1 1使已曝光的光阻劑4 1 1形成圖案於元件領域5 1 2 , 並以蝕刻除去形成膜厚爲厚層的閘極氧化膜所必須的某 元件領域5 1 1之活性領域之膜厚爲薄層的氧化膜2 1 1來 曝光矽基板200。元件領域511之元件分離絕緣膜111 僅在該步驟損耗而由元件分離絕緣膜1 1 1變成元件分離 絕緣膜1 1 2。 其次，如第3 ( c )圖所示，剝離光阻劑4 1 1而形成第1閘 極氧化膜2 1 2。因此，在夾於元件領域5 1 1之元件分離絕 緣膜1 1 2之活性領域之矽基板2 0 0上形成閘極氧化膜 -1 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 17 --------^--------- (請先閱讀背面之注音？事項再填寫本頁) ^0671
經濟部智慧財產局員工消費合作社印製 五、發明說明（) 2 1 2。又，在元件領域5 1 2上則在夾於元件分離氧化膜1 1 1 之活性領域之矽基板2 0 0表面上所形成的薄層氧化膜2 1 1 繼續接受氧化而由薄層氧化膜2 11變成氧化膜2 1 3。 其次，如第4 ( a )圖所示，爲了保護在夾於元件領域5 1 1 之元件分離氧化膜1 1 2的活性領域之矽基板2 0 0上所形 成的氧化膜2 1 2，並曝光元件領域5 1 2之活性領域的矽基 板2 0 0 ,元件領域5 1 2使已曝光之光阻劑4 1 2形成圖案， 並以進行第2次蝕刻來除去作爲該圖案罩幕之氧化膜 2 1 3。於形成該氧化膜2 1 3的活性領域爲第1閘極氧化膜 之形成前後所繼續之氧化膜爲爲了形成預備之薄層氧化 膜2 1 1，比較於在元件領域5 1 1之活性領域半導體基板200 上形成的氧化膜2 1 2則該膜成長被控制著。因此，在第2 次的蝕刻中爲了曝光元件領域5 02之矽基板1 00應蝕刻 的氧化膜2 1 2膜厚則較施加氧化膜2 1 2於氧化膜2 1 1之 膜厚爲少。又，元件領域5丨2之元件分離氧化膜1 1 1僅於 該步驟損耗而由元件分離氧化膜1 1 1形成元件分離氧化 膜1 1 3 ,所蝕刻的量則較習知範例降低。 然後如第4 ( b )圖所示，剝離光阻劑4 1 2並形成第2閘極 氧化膜。此時，在夾於元件領域5 1 2之元件分離絕緣膜1 1 3 之活性領域的矽基板200上形成膜厚爲薄層的閘極氧化 膜2 1 5。又，在夾於元件領域5 1 1之元件分離絕緣膜1 1 2 之活性領域的矽基板20 0上所形成的氧化膜2 1 2則接受 繼續的氧化而形成膜厚爲厚層的閘極氧化膜2 1 4。在以 上步驟中，於元件領域501及5 0 2中形成各個所必須的膜 -1 4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1^---'-------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 480671 A7 B7 五、發明說明（A ) 厚爲厚層的閘極氧化膜2 1 4及膜厚爲薄層的閘極氧化膜 2 15° (請先閱讀背面之注意事項再填寫本頁) 因此，在具有多個元件分離絕緣膜1 1 1與薄層氧化膜 2 1 1之砂基板2 0 0上，爲了保護預先形成的薄膜氧化膜2 1 1， 於進行2次之閘極氧化及2次之蝕刻步驟中，元件領域5 1 1 及5 1 2之分離絕緣膜1 1 1之損耗量僅爲除去各個薄層氧 化膜2 1 1、於薄層氧化膜2 1 1上所繼續氧化的氧化膜2 1 3 之1個步驟部分的蝕刻量。 本實例爲在薄層氧化膜上不成長如第1實例所示之某 種氮化膜的耐氧化性膜。因此，本實例之元件領域5 1 2由 於由後述成長閘極氧化膜而變爲進行針對基板的多餘的 氧化。然而爲了變爲對於薄層氧化膜繼續氧化的樣子，基 板的氧化量則變爲較已曝光之基板的氧化之習知範例 少。此即顯示閘極氧化前由於曝光基板之蝕刻量變少。 比較於第1個實例，本實例中由於不必進行蝕刻耐氧化性 膜而使蝕刻變得容易，同時此部份亦使步驟變短。 經濟部智慧財產局員工消費合作社印製 例如考慮膜厚爲厚層的閘極氧化膜214爲440 A,膜厚 爲薄層的閘極氧化膜爲1 0 0 A的情況。此時，相當於第3 ( c) 圖中的第1閘極氧化膜2 1 2方面，於基板上形成約4 0 0 A 之氧化膜是必須的。由於在元件領域5 1 2上殘留薄層氧 化膜2 1 1 ( 2 0 0 A ) 5於該領域之閘極氧化後所形成的氧化膜 2 1 3爲4 8 0 A。因此，在有元件分離氧化膜1 1 1之薄膜化 問題的5 1 2領域中，以第2次蝕刻之元件分離氧化膜1 1 1 之損耗量由於8 0 %過蝕刻而變爲8 6 4 A。 -1 5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480671 A7 B7 五、發明說明（（4 與全部爲8 0 %過蝕刻做比較，於習知範例的情況中，如第 5 ( b)圖所示，在形成第1閘極氧化膜之前，薄層氧化膜 2 2 1 ( 2 0 0 A )則以第1次蝕刻而被除去。因此，於此時之元 件逼域5 2 2之兀件分離氧化膜1 2丨則損耗3 6 〇 A (元件分 離氧化膜1 2 2 )。因此如第5 ( c )圖所示，由形成第丨閘極氧 化膜來形成夾於元件領域5 22之元件分離氧化膜122之 砂基板3 0 0上之4 0 0 A的第：[閘極氧化膜2 2 2。因此，以 第2次蝕刻來損耗的元件分離氧化膜1 2 2則變爲7 2 〇 a (元 件分離氧化膜1 2 3 )。g卩，元件領域5 2 2之矽基板3 〇 〇之氧 化量則總計爲6 0 0 A，於形成膜厚爲薄層的閘極氧化膜之 領域上則元件分離氧化膜的損耗爲1 〇 8 〇人。 於表1中展示習知範例、關於本發明之第1實例及第2 實例的元件分離氧化膜之損耗量及追加步驟之比較。與 習知範例2比較，知道了關於本發明之各個實例之元件分 離氧化膜的損耗量降低而防止了薄膜化。 還有，在元件分離氧化膜的損耗量爲離子注入時的保護 膜2 0 0 A並製作閘極氧化膜4 〇 〇 A及丨〇 〇 A 2種類的情況 下，顯示8 0 %過蝕刻情況的値。 【表1】 (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 元件分離氧化 月吴的損耗量 蝕刻步驟數 其他追加步驟 數 習知範例 1 080 A 1次 〇次 ， 第1實例 3 6 0 A 2次 氮化蝕刻2次 第2實例 8 6 4 A 2次 〇次 如本實例使用薄層氣化膜作為對於多餘的基板氧化的 保護膜之情況下，與如第1實例形成之如氮化膜的耐氧化 性膜的情況比較，在針對於氧化的保護效果弱的背面來 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480671 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（ir ) 追加成長針對於氧化的保護膜之步驟則變得不必要。又 ，在示於第1實例之第1 ( C )圖及第2 ( b )圖的步驟中，進 行複合膜之蝕刻則變得不必要，具有所謂蝕刻變得容易 的優點。 t發日月之效果 J ； i以上之i述'根據本發明，於同一晶片上形成膜厚不 同之多個閘極氧化膜時，在薄層氧化膜或使用薄層氧化膜 及耐氧化性膜作為針對於基板氧化的保護膜中，於基板上 防止形成不必要的氧化膜，並避免在氧化膜之替代等之中 的元件分離氧化膜之薄膜化，可防止元件分離電流遣漏。 又，由於元件分離膜的減少可降低擴散層與元件分離氧 化膜邊界的電位差（段差）。 更進一步，由於擴散層表面之全體氧化量變少則可穩定 地控制表面附近之不純物濃度。 又更進一步，由於擴散層表面所蝕刻的量減少，可降低 表面的粗糙。 【簡單的圖示説明】： 【第1圖】 (a )至（c )為依該步驟順序展示關於本發明之第1實例 之具有元件分離絶緣膜的半導體裝置之製造方法的剖面 圖。 【第2圖】 相同地，（a )至（c )為關於本發明之第1實例之具有元件 分離絶緣膜的半導體裝置之製造方法，為依該步驟順序展 示示於第1 ( a )至（c )圖之步驟的下一個步驟的剖面圖。 【第3圖】 -1 7 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------,,------4^^^丨 (請先閱讀背面之注意事項再填寫本頁) 訂： 線- 480671 A7 _B7_ 五、發明說明（4 ) (a )至U )為依該步驟順序展示關於本發明之第2實例 之具有元件分離絶緣膜的半導體裝置之製造方法的剖面 圖。 【第4圖】 相同地，（a )、 （ b )為關於本發明之第2實例之具有元件 分離絶緣膜的半導體裝置之製造方法，為依該步驟順序展 示如第3 ( a )至（c )圖所示之步驟的下一個步驟的剖面圖。 【第5圖】 (a )至（c )為依該步驟順序展示記載於特開平9 - ϋ 3 6 2 4 3 號公報之習知的2個半導體裝置之製造方法的剖面圖。 【第6圖】 相同地，U )、 （ b )為依該步驟順序展示如第5 (a )至（c ) 圆所示之步驟的下一個步驟，的剖面圖。 【符號說明】： 1 0 0、 2 (3 0、 3 0 0 ;矽基板 101 ’ 10 2、 10 3 N 1 1 1N 112. 113、 12 1 N 122、 1 2 3 ;元 (請先閱讀背面之注意事項再填寫本頁) 膜 化 氧 離 分 件 劫 膜 化 氧 層 薄 膜 化 氧 經濟部智慧財產局員工消費合作社印製 膜 性 化 氧 耐 美模 ffff ffuo 匕 b /1 /1 氧氧 極極 閘閘 勺 勺 白 白 層層 薄厚 為為 厚厚 膜膜 膜 化 氧 極 閘 1X 第 膜 劑 阻 光 域 領 件 元 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 480671
    忒修正 日、%補无
    六、申請專利範圍 第89 1 1 1 03 9號「具有元件分離絕緣膜的半導體裝置之製 造方法」專利案 (90年12月25日修正） 六申請專利範圍： 1. 一種具有元件分離絕緣膜之半導體裝置的製造方法， 其特徵爲具有：在以多個元件分離絕緣膜來區分多 個元件領域之前述元件領域上，於形成氧化膜之半 導體基板表面之整個表面上形成耐氧化性膜之成膜 步驟；蝕刻除去以第1元件領域爲已曝光之第1光 阻劑膜作爲罩幕的前述氧化膜及前述耐氧化性膜之 步驟；於前述半導體基板上形成第1閘極氧化膜之 步驟；蝕刻除去以第2元件領域爲已曝光之第2光 阻劑膜作爲罩幕的前述氧化膜及前述耐氧化性膜之 步驟；以及於前述半導體基板上形成第2閘極氧化 膜之步驟。 2·如申請專利範圍第1項的具有元件分離絕緣膜之半 導體裝置的製造方法，其中前述耐氧化性膜爲氮化 膜。 3.—種具有元件分離絕緣膜之半導體裝置的製造方法， 其特徵爲具有：在以多個元件分離絕緣膜來區分多 個元件領域之前述元件領域上，於形成氧化膜之半 導體基板之表面上形成蝕刻除去以第1元件領域爲 形成已曝光之第1光阻劑膜之第1光阻劑膜作爲罩 480671 修正 "a補充 —~· 1 1 六、申請專利範圍 幕 的 刖 述 氧化膜之步 驟；於前述半導體基板上形 成 第 1 閘極 氧化膜之步 驟；蝕刻除去以第2元件領 域 爲 已 曝 光 之第2光阻 劑膜作爲罩幕的前述氧化膜 之 步 驟 9 以 及於前述半〗 導體基板上形成第2閘極氧 化 膜 之 步 驟 〇 4 ·如 串 請 專 利範圍第1 項的具有元件分離絕緣膜之 半 導 體 裝 置 的製造方法 ，其中前述元件分離絕緣膜 爲 以 L0C0S 法來形成。 5 .如 串 m 專 利範圍第2 項的具有元件分離絕緣膜之 半 導 體 裝 置 的製造方法 ，其中前述元件分離絕緣膜 爲 以 LOCOS 法來形成。 6 .如 串 請 專 @範圍第3 項的具有元件分離絕緣膜之 半 導 體 裝 置 @製造方法 ，其中前述元件分離絕緣膜 爲 以 LOCOS 法來形成。 7.如 串 請 專 利範圍第1 至6項中任一項的具有元件 分 離 絕 緣 膜 $半導體裝 置的製造方法，其中前述元 件 分 離 絕 緣 膜爲埋設於 半導體基板之表面所形成之 溝 槽 中 來 形 成。 8.如 串 請 專 利範圍第1 至6項中任一項的具有元件 分 離 絕 緣 膜 ;^半導體裝 置的製造方法，其中前述元 件 分 離 絕 緣 膜爲矽氧化膜。 9·如 串 請 專 @範圍第7 項的具有元件分離絕緣膜之 半 導 體 裝 置 的製造方法 ，其中前述元件分離絕緣膜 爲 矽 氧 化 膜 〇
TW089111039A 1999-06-08 2000-06-07 Manufacturing method for a semi-conductive device with element isolation TW480671B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11161682A JP2000349164A (ja) 1999-06-08 1999-06-08 素子分離絶縁膜を有する半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW480671B true TW480671B (en) 2002-03-21

Family

ID=15739853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089111039A TW480671B (en) 1999-06-08 2000-06-07 Manufacturing method for a semi-conductive device with element isolation

Country Status (5)

Country Link
US (1) US6380020B1 (zh)
JP (1) JP2000349164A (zh)
KR (1) KR20010007278A (zh)
CN (1) CN1165987C (zh)
TW (1) TW480671B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331492B2 (en) * 1997-12-31 2001-12-18 Texas Instruments Incorporated Nitridation for split gate multiple voltage devices
JP4712207B2 (ja) * 2000-07-21 2011-06-29 三洋電機株式会社 半導体装置の製造方法
JP2002313941A (ja) * 2001-04-12 2002-10-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2002343879A (ja) * 2001-05-15 2002-11-29 Nec Corp 半導体装置及びその製造方法
JP4859290B2 (ja) 2001-06-21 2012-01-25 富士通セミコンダクター株式会社 半導体集積回路装置の製造方法
KR100408863B1 (ko) * 2001-06-29 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성 방법
KR100387531B1 (ko) * 2001-07-30 2003-06-18 삼성전자주식회사 반도체소자 제조방법
US7241662B2 (en) 2002-06-24 2007-07-10 Micron Technology, Inc. Reduction of field edge thinning in peripheral devices
EP1496548B1 (en) * 2003-07-11 2008-01-02 STMicroelectronics S.r.l. Method for manufacturing differential isolation structures in a semiconductor electronic device and corresponding structure
KR100481890B1 (ko) * 2003-08-27 2005-04-11 주식회사 하이닉스반도체 반도체소자의 게이트 산화막 형성방법
JP2005353892A (ja) * 2004-06-11 2005-12-22 Seiko Epson Corp 半導体基板、半導体装置及びその製造方法
JP2006253499A (ja) * 2005-03-11 2006-09-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4551795B2 (ja) * 2005-03-15 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2006278633A (ja) * 2005-03-29 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
TWI319898B (en) * 2006-12-28 2010-01-21 Method of manufacturing gate dielectric layer
JP5167721B2 (ja) * 2007-08-10 2013-03-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5052580B2 (ja) * 2009-09-30 2012-10-17 株式会社東芝 半導体装置及びその製造方法
JP5357121B2 (ja) * 2010-09-16 2013-12-04 シャープ株式会社 半導体装置の製造方法、および電気機器
JP5951213B2 (ja) 2011-10-11 2016-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
US8492228B1 (en) 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
JP6341802B2 (ja) * 2014-08-21 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN105529254B (zh) * 2014-09-29 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271659A (ja) 1989-04-13 1990-11-06 Fujitsu Ltd 半導体装置の製造方法
JPH06196639A (ja) 1992-12-25 1994-07-15 Toshiba Corp マルチゲート半導体装置の製造方法
KR0138312B1 (ko) * 1994-05-13 1998-04-28 김광호 비휘발성 반도체 메모리장치의 제조방법
JPH07335883A (ja) * 1994-06-15 1995-12-22 Toshiba Corp 半導体装置の製造方法
JP3290827B2 (ja) * 1994-09-01 2002-06-10 東芝マイクロエレクトロニクス株式会社 半導体装置とその製造方法
JPH0936243A (ja) 1995-07-19 1997-02-07 Ricoh Co Ltd 半導体装置とその製造方法
JP3304803B2 (ja) * 1997-02-07 2002-07-22 ヤマハ株式会社 多電源半導体装置の製造方法
JPH10308497A (ja) * 1997-05-08 1998-11-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH113974A (ja) 1997-06-11 1999-01-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6037222A (en) * 1998-05-22 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology
JP2000188338A (ja) 1998-12-21 2000-07-04 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6380020B1 (en) 2002-04-30
JP2000349164A (ja) 2000-12-15
CN1276626A (zh) 2000-12-13
CN1165987C (zh) 2004-09-08
KR20010007278A (ko) 2001-01-26

Similar Documents

Publication Publication Date Title
TW480671B (en) Manufacturing method for a semi-conductive device with element isolation
CA1194612A (en) Process for forming complementary integrated circuit devices
TW408465B (en) The manufacture method of anti-electrostatic discharge device
US6657249B2 (en) Nonvolatile semiconductor memory device with peripheral circuit part comprising at least one of two transistors having lower conductive layer same perpendicular structure as a floating gate
JP2872585B2 (ja) 電界効果型トランジスタとその製造方法
TW439103B (en) Semiconductor device and method of making thereof
TW512515B (en) Semiconductor device and method of manufacturing the same
TW503513B (en) A device with differential field isolation thicknesses and related methods
TW573365B (en) Semiconductor integrated circuit device and manufacturing method of the same
CN107026128B (zh) 半导体装置的制造方法和半导体装置
TW504752B (en) Process for fabricating semiconductor device and photolithography mask
TW457645B (en) A semiconductor device and method for fabricating the same
JP4421629B2 (ja) 半導体装置の製造方法
TW560008B (en) Method for manufacturing mask ROM
JPS6054792B2 (ja) 半導体装置
KR100259948B1 (ko) 반도체 장치 및 그 제조 방법
EP0293979A2 (en) Zero bird-beak oxide isolation scheme for integrated circuits
TW200941589A (en) Semiconductor device and fabrication method thereof
TW416135B (en) Non-volatile semiconductor device and manufacturing method thereof
TW452968B (en) CMOS process
TW517391B (en) Method for manufacturing semiconductor device
TW424268B (en) Method for making gate oxides with different thickness
TW426955B (en) Method for making contact in semiconductor device
JPS61276342A (ja) 半導体装置の製造方法
JP5187988B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees