CN107026128B - 半导体装置的制造方法和半导体装置 - Google Patents

半导体装置的制造方法和半导体装置 Download PDF

Info

Publication number
CN107026128B
CN107026128B CN201710016857.6A CN201710016857A CN107026128B CN 107026128 B CN107026128 B CN 107026128B CN 201710016857 A CN201710016857 A CN 201710016857A CN 107026128 B CN107026128 B CN 107026128B
Authority
CN
China
Prior art keywords
region
insulating film
forming
gate electrode
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710016857.6A
Other languages
English (en)
Other versions
CN107026128A (zh
Inventor
槙山秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107026128A publication Critical patent/CN107026128A/zh
Application granted granted Critical
Publication of CN107026128B publication Critical patent/CN107026128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开涉及半导体装置的制造方法和半导体装置。将用作偏移间隔膜并且形成在偏移监测区域中的绝缘膜的厚度被管理为形成在SOTB晶体管STR的栅极电极的侧壁表面等之上的偏移间隔膜的厚度。当所测量的厚度在标准厚度的容差内时，设置标准注入能量和标准剂量。当所测量的厚度小于标准厚度时，设置分别低于其标准值的注入能量和剂量。当所测量的厚度大于标准厚度时，设置分别高于其标准值的注入能量和剂量。

Description

半导体装置的制造方法和半导体装置
相关申请的交叉引用
通过引用将2016年2月2日提交的日本专利申请No.2016-017816的公开(包括说明书、附图和摘要)整体地并入本文。
技术领域
本发明涉及半导体装置的制造方法和半导体装置，并且可以优选地用于其中例如通过使用SOI衬底在SOI区域中形成电场效应型晶体管的半导体装置的制造方法以及半导体装置中。
背景技术
适用于低功耗装置的半导体装置处于研发中。在这种半导体装置中，使用SOI衬底。电场效应型晶体管形成在SOI衬底之上的硅层中。这种类型的电场效应型晶体管被称为SOTB(薄掩埋氧化物上硅)MISFET(金属绝缘体半导体场效应晶体管)。在本说明书中，该电场效应型晶体管写为“SOTB晶体管”。描述SOTB晶体管的专利文献的示例包括专利文献1和2。
在SOTB晶体管中，要求减小将要形成栅极电极正下方的沟道的区域的微观或局部杂质浓度的变化(局部变化)。为了稳定地操作具有低电压和低漏电流的低功耗装置，不仅需要减小这种局部变化，而且需要减小全局变化。全局变化意味着芯片(过程)或批量(过程)的变化。
相关文献
专利文献
[专利文献1]日本未经审查的专利申请公开No.2014-38878
[专利文献2]日本未经审查的专利申请公开No.2013-219181
发明内容
本发明人已经评估了与SOTB晶体管的变化相关的晶体管特性。结果，已经发现由于偏移间隔膜的厚度的变化而引起的晶体管特性的变化相对较大。
偏移间隔膜是形成在栅极电极的侧壁表面等之上的绝缘膜。通过使用偏移间隔膜和栅极电极作为注入掩模将杂质注入到硅层中，形成SOTB晶体管的延伸区域。
偏移间隔膜的厚度由形成在监测区域中的用作偏移间隔膜的绝缘膜的厚度来管理。在形成在监测区域中后立即测量用作偏移间隔膜的绝缘膜的厚度。监测区域布置在体区域中。在监测区域中，用作偏移间隔膜的绝缘膜的厚度随着在要成为偏移间隔膜的绝缘膜的形成与执行延伸注入之间执行的过程(步骤)而变化。
因此，当执行延伸注入时，绝缘膜的厚度可能与原始的厚度不同。也就是说，在监测区域中形成的绝缘膜的厚度与实际的偏移间隔膜的厚度之间产生差异，并且所测量的厚度相对于实际的偏移间隔膜的厚度而变化。
如果作为偏移间隔膜的厚度测量的厚度变化，则延伸区域与栅极电极之间的重叠长度和延伸区域的电阻变化。结果，SOTB晶体管的特性(电流特性等)变化。
根据本说明书的描述和附图，其它问题和新特性将变得清楚。
根据一个实施例的半导体装置的制造方法包括以下步骤。在半导体衬底中限定包括第一元件形成区域和第一监测区域的多个区域，在半导体衬底的表面之上通过插入掩埋绝缘膜形成半导体层。形成多个栅极电极，包括在位于第一元件形成区域中的半导体层中形成第一栅极电极的步骤。形成包括第一绝缘膜的层叠绝缘膜，所述层叠绝缘膜覆盖第一元件形成区域中的半导体层的表面和第一栅极电极的侧壁表面中的每一个，并且覆盖第一监测区域中的衬底。形成第一掩模部件，所述掩模部件暴露位于第一元件形成区域中的层叠绝缘膜，并且覆盖位于第一监测区域中的层叠绝缘膜。对层叠绝缘膜执行第一过程，包括通过使用第一掩模部件作为蚀刻掩模对层叠绝缘膜执行蚀刻过程的步骤：形成包括包含第一绝缘膜的偏移间隔膜的第一侧壁绝缘膜以覆盖第一元件形成区域中的第一栅极电极的侧壁表面和半导体层；并且所述层叠绝缘膜留在所述第一监测区域中。在去除第一掩模部件之后，通过外延生长过程，在位于第一元件形成区域中的暴露的半导体层的表面之上形成升高的外延层。对所述层叠绝缘膜执行第二过程，包括以下步骤：在所述第一元件形成区域中去除所述第一侧壁绝缘膜的除所述偏移间隔膜以外的膜；并且在所述第一监测区域中去除所述层叠绝缘膜的除所述第一绝缘膜以外的膜。测量位于第一监测区域中的第一绝缘膜的厚度。基于厚度设置用于形成延伸区域的注入条件。通过基于设置的注入条件注入杂质，在位于第一元件形成区域中的半导体层中形成延伸区域。
根据另一个实施例的半导体装置包括衬底、多个区域、第一晶体管、偏移间隔膜和层间绝缘膜。衬底具有半导体衬底和通过插入掩埋绝缘膜而在半导体衬底的表面之上形成的半导体层。区域包括限定在半导体层中的第一元件形成区域和第一监测区域。第一晶体管包括形成在第一元件形成区域中的第一栅极电极、延伸区域和第一杂质区域。偏移间隔膜形成以覆盖第一栅极电极的侧壁表面和延伸区域。层间绝缘膜形成以覆盖第一晶体管。在第一元件形成区域中，偏移间隔膜包括形成为与第一栅极电极的侧壁表面的表面和延伸区域的表面接触的第一绝缘膜第一部分。在第一监测区域中，形成第一绝缘膜第二部分以与半导体层的表面接触。
根据又一个实施例的半导体装置包括衬底、多个区域、第一晶体管、偏移间隔膜和层间绝缘膜。衬底具有半导体衬底和通过插入掩埋绝缘膜而在半导体衬底的表面之上形成的半导体层。区域包括限定在半导体层中的第一元件形成区域和限定在半导体衬底中的第一监测区域。第一晶体管包括形成在第一元件形成区域中的第一栅极电极、延伸区域和第一杂质区域。偏移间隔膜形成以覆盖第一栅极电极的侧壁表面和延伸区域。层间绝缘膜形成以覆盖第一晶体管。在第一元件形成区域中，偏移间隔膜包括形成为与第一栅极电极的侧壁表面的表面和延伸区域的表面接触的第一绝缘膜第一部分。在第一监测区域中，形成第一绝缘膜第二部分以与半导体衬底的表面接触。
本发明的优点
根据一个实施例的半导体装置的制造方法，可以抑制具有第一栅极电极和延伸区域的晶体管的特性的变化。
根据另一个实施例的半导体装置，可以抑制第一晶体管的特性的变化。
根据又另一个实施例的半导体装置，可以抑制第一晶体管的特性的变化。
附图说明
图1是示出根据实施例的SOI衬底中的半导体装置的布置的一个示例的平面图；
图2是示出根据实施例的作为图1所示的粗线框中的芯片的半导体装置中的布局的一个示例的平面图；
图3是实施例的半导体装置的截面图；
图4是示出根据实施例的半导体装置的制造方法的一个步骤的截面图；
图5是示出根据实施例的图4所示的步骤后执行的步骤的截面图；
图6是示出根据实施例的图5所示的步骤后执行的步骤的截面图；
图7是示出根据实施例的图6所示的步骤后执行的步骤的截面图；
图8是示出根据实施例的图7所示的步骤后执行的步骤的截面图；
图9是示出根据实施例的图8所示的步骤后执行的步骤的截面图；
图10是示出根据实施例的图9所示的步骤后执行的步骤的截面图；
图11是示出根据实施例的图10所示的步骤后执行的步骤的截面图；
图12是示出根据实施例的图11所示的步骤后执行的步骤的截面图；
图13是示出根据实施例的图12所示的步骤后执行的步骤的截面图；
图14是示出根据实施例的图13所示的步骤后执行的步骤的截面图；
图15是示出根据实施例的图14所示的步骤后执行的步骤的截面图；
图16是示出根据实施例的图15所示的步骤后执行的步骤的截面图；
图17是示出根据实施例的图16所示的步骤后执行的步骤的截面图；
图18是示出根据实施例的图17所示的步骤后执行的步骤的截面图；
图19是示出根据实施例的图18所示的步骤后执行的步骤的截面图；
图20是示出根据实施例的图19所示的步骤后执行的步骤的截面图；
图21是示出根据实施例的图20所示的步骤后执行的步骤的截面图；
图22是示出根据实施例的图21所示的步骤后执行的步骤的截面图；
图23是比较示例的半导体装置的截面图；
图24是示出比较示例的半导体装置的制造方法的一个步骤的截面图；
图25是示出图24所示的步骤后执行的步骤的截面图；
图26是示出图25所示的步骤后执行的步骤的截面图；
图27是示出根据实施例的流程图的图示，在流程图中示出了设置注入条件的方法；
图28是包含比较示例的图示，该图示用于说明根据实施例的设置注入能量的方法；
图29是包含比较示例的图示，该图示用于说明根据实施例的设置剂量的方法；
图30是示出根据实施例的一个变形例的SOI衬底中的半导体装置的布置的另一个示例的平面图；
图31是示出根据本实施例的作为图30所示的粗线框中的芯片的半导体装置及其周边的布局的一个示例的平面图；
图32是示出根据本实施例的另一变形例的半导体装置的制造方法的一个步骤的局部截面图；以及
图33是根据实施例的另一变形例的半导体装置的局部截面图。
具体实施方式
将描述根据实施例的具有使用SOI衬底的SOTB晶体管的半导体装置的一个示例。
图1示出了其中布置了形成在SOI衬底SUB中的芯片(半导体装置)的图案的一个示例。图2中示出了图1所示的芯片中的一个芯片(粗框)的平面布局图案的一个示例。如图1和2所示，在半导体装置SD中限定SOI区域SLR和体区域BUR。SOI区域SLR是留下SOI衬底SUB之上的硅层的区域。体区域BUR是硅衬底中去除SOI衬底之上的硅层和掩埋氧化物膜的区域。
在SOI区域SLR中，例如，核心晶体管形成区域SSR被布置为其中的每一个将要形成SOI元件的区域中的一个。在核心晶体管形成区域SSR中，例如，形成SOTB晶体管。在SOI区域SLR中，布置了SOI监测区域SMR和偏移监测区域GMR。
例如，如后所述，要形成在SOI监测区域SMR中的硅外延生长层的厚度被管理为SOTB晶体管STR的升高的外延生长层的厚度(参见图3)。形成在偏移监测区域GMR中的用作偏移间隔膜的绝缘膜的厚度被管理为形成在SOTB晶体管STR的栅极电极的侧壁表面之上的偏移间隔膜的厚度等(参见图3)。
另一方面，在体区域BUR中，例如，体晶体管形成区域BSR被布置为其中的每一个将要形成体元件的区域中的一个。例如，在体晶体管形成区域BSR中形成体晶体管BTR(参见图3)。体监测区域BMR布置在体区域BUR中。如后所述，例如，要形成在体监测区域BMR中的氧化硅膜的厚度被管理为体晶体管BTR的栅极氧化物膜的厚度(参见图3)。
随后，将更详细地描述半导体装置SD中的SOI区域SLR和体区域BUR中的每一个的结构的一个示例。
如图3所示，SOTB晶体管STR形成在SOI区域SLR的核心晶体管形成区域SSR中。通过插入栅极氧化物膜SGO在硅层SL之上形成栅极电极SGE。
形成氮化硅膜SN1、氧化硅膜SO1、氧化硅膜SO2和氮化硅膜SN，以覆盖栅极电极SGE的侧壁表面和硅层SL的表面。如后所述，在这些绝缘膜中，氮化硅膜SN1、氧化硅膜SO1和氧化硅膜SO2将用作偏移间隔膜OSS(参见图14)。
在栅极电极SGE的两侧上形成延伸区域SETR和源极/漏极区域SSDR。延伸区域SETR形成在位于氮化硅膜SN1(偏移间隔膜的一部分)正下方的硅层SL中。源极/漏极区域SSDR形成在升高的外延层EEL中(参见图12)。在栅极电极SGE和源极/漏极区域SSDR中的每一个的表面之上形成金属硅化物膜MSF。
在体区域BUR的体晶体管形成区域BSR中形成体晶体管BTR。通过插入栅极氧化物膜BGO在硅衬底SSUB之上形成栅极电极BGE。形成氮化硅膜SN1、氧化硅膜SO1、氧化硅膜SO2和氮化硅膜SN，以覆盖栅极电极BGE的侧壁表面和硅衬底SSUB的表面。
在栅极电极BGE的两侧上形成延伸区域BETR和源极/漏极区域BSDR。延伸区域BETR和源极/漏极区域BSDR形成在硅衬底SSUB中。在栅极电极BGE和源极/漏极区域BSDR中的每一个的表面之上形成金属硅化物膜MSF。
金属硅化物膜MSF形成在SOI区域SLR的SOI监测区域SMR中的升高的外延层EEL的表面之上。绝缘膜的用作偏移间隔膜的部分留在偏移监测区域GMR中。氮化硅膜SN1形成为与硅层SL的表面接触。氧化硅膜SO1形成为与氮化硅膜SN1接触。在偏移监测区域GMR中不形成金属硅化物膜。金属硅化物膜MSF形成在体区域BUR的体监测区域BMR中的硅衬底SSUB的表面之上。
在半导体装置SD中，形成氮化硅膜CESL以覆盖SOTB晶体管STR和体晶体管BTR。形成接触层间绝缘膜CIL以覆盖氮化硅膜CESL。在核心晶体管形成区域SSR中形成穿透接触层间绝缘膜CIL以到达金属硅化物膜MSF的接触插塞SCP。另一方面，在体晶体管形成区域BSR中形成穿透接触层间绝缘膜CIL以到达金属硅化物膜MSF的接触插塞BCP。
形成布线层间绝缘膜WIL以覆盖接触层间绝缘膜CIL。在布线层间绝缘膜WIL中的布线沟槽中形成有布线ML。在核心晶体管形成区域SSR中，一条布线ML经由接触插塞SCP电耦接到一个源极/漏极区域SSDR。另一条布线ML经由接触插塞SCP电耦接到另一个源极/漏极区域SSDR。又另一条布线ML经由接触插塞SCP电耦接到栅极电极SGE。在体晶体管形成区域BSR中，布线ML经由接触插塞BCP电耦接到栅极电极BGE。
在布线ML之上，如果需要，进一步形成包括多层布线MLS和多层层间绝缘膜MIL的多层布线结构。如上所述形成具有SOTB晶体管的半导体装置。
随后，将描述具有SOTB晶体管的上述半导体装置的制造方法的一个示例。
如图4所示，首先提供SOI衬底SUB。在SOI衬底SUB中，通过插入掩埋氧化物膜BOL在硅衬底SSUB中形成硅层SL。随后，在SOI衬底SUB中的预定区域中形成沟槽(未示出)。随后，如图5所示，通过在沟槽中形成沟槽隔离绝缘膜TIL，形成沟槽隔离区域TIR。SOI区域SLR和体区域BUR由沟槽隔离区域TIR限定。
随后，如图6所示，通过执行预定的光刻过程形成暴露用作体区域BUR的区域并覆盖用作SOI区域SLR的区域的抗蚀剂图案PR1。随后，如图7所示，通过使用抗蚀剂图案PR1作为蚀刻掩模来执行蚀刻过程，去除暴露的硅层SL和掩埋氧化物膜BOL。由此，硅衬底SSUB被暴露，从而形成体区域BUR。此后，如图8所示，通过去除抗蚀剂图案PR1来暴露硅层SL，从而形成(限定)SOI区域SLR和体区域BUR。
随后，通过执行热处理，在硅层SL和硅衬底SSUB中的每一个的表面之上形成氧化硅膜(未示出)。在这种情况下，形成在体监测区域BMR中的氧化硅膜的厚度被管理为栅极氧化物膜的厚度。随后，形成多晶硅膜(未示出)以覆盖氧化硅膜。随后，形成用作硬掩模的氮化硅膜(未示出)以覆盖多晶硅膜。
随后，通过对氮化硅膜执行预定的光刻过程和蚀刻过程，形成用于对栅极电极图案化的硬掩模SHM和BHM(参见图9)。随后，如图9所示，通过使用硬掩模SHM和BHM作为蚀刻掩模，对多晶硅膜执行蚀刻过程。由此，在核心晶体管形成区域SSR中，通过插入栅极氧化物膜SGO，在硅层SL之上形成栅极电极SGE。在体晶体管形成区域BSR中，通过插入栅极氧化物膜BGO，在硅衬底SSUB之上形成栅极电极BGE。
随后，如图10所示，通过使用例如CVD(化学气相沉积)过程，依次形成氮化硅膜SN1、氧化硅膜SO1、氧化硅膜SO2和氮化硅膜SN2作为层叠绝缘膜以覆盖栅极电极SGE和BGE等。氮化硅膜SN1、氧化硅膜SO1和氧化硅膜SO2是用作偏移间隔膜的绝缘膜。
随后，通过执行预定的光刻过程形成抗蚀剂图案PR2(参见图11)，该抗蚀剂图案PR2覆盖体晶体管形成区域BSR、偏移监测区域GMR和体监测区域BMR并暴露核心晶体管形成区域SSR和SOI监测区域SMR。随后，如图11所示，通过使用抗蚀剂图案PR2作为蚀刻掩模，对暴露的氮化硅膜SN2、氧化硅膜SO2、氧化硅膜SO1和氮化硅膜SN1执行蚀刻过程。
由此，在核心晶体管形成区域SSR中，在栅极电极SGE的侧壁表面之上形成包括氮化硅膜SN2、氧化硅膜SO2、氧化硅膜SO1和氮化硅膜SN1的侧壁绝缘膜SSW1。侧壁绝缘膜SSW1包括包含氮化硅膜SN2、氧化硅膜SO2和氧化硅膜SO1的偏移间隔膜。硅层SL的表面在SOI监测区域SMR中暴露。之后，去除抗蚀剂图案PR2。
随后，如图12所示，通过外延生长过程，在核心晶体管形成区域SSR中的暴露的硅层SL的表面之上形成升高的外延层EEL。在SOI监测区域SMR中，在暴露的硅层SL的表面之上形成升高的外延层EEL。升高的外延层EEL的厚度由形成在SOI监测区域SMR中的外延层的厚度来管理。
随后，通过执行预定的光刻过程形成抗蚀剂图案PR3(参见图13)，该抗蚀剂图案PR3覆盖核心晶体管形成区域SSR、SOI监测区域SMR和偏移监测区域GMR并暴露体晶体管形成区域BSR和体监测区域BMR。
随后，如图13所示，通过使用抗蚀剂图案PR3作为蚀刻掩模，对暴露的氮化硅膜SN2和氧化硅膜SO2执行蚀刻过程。由此，在体晶体管形成区域BSR中的栅极电极BGE的侧壁表面之上形成侧壁绝缘膜BSW1。此时，留下位于硅层SL的表面之上的氧化硅膜SO1和氮化硅膜SN1。此外，在体监测区域BMR中，留下氧化硅膜SO1和氮化硅膜SN1。之后，去除抗蚀剂图案PR3。
随后，如图14所示，通过执行预定的蚀刻过程来去除氮化硅膜SN2。由此，偏移间隔膜OSS在核心晶体管形成区域SSR中暴露。在偏移监测区域GMR中，留下与偏移间隔膜OSS是相同的膜的氮化硅膜SN1、氧化硅膜SO1和氧化硅膜SO2。
随后，测量留在偏移监测区域GMR中的包括氮化硅膜SN1、氧化硅膜SO1和氧化硅膜SO2的绝缘膜的厚度。该厚度作为偏移间隔膜OSS的厚度来管理。通过将所测量的厚度与标准厚度(最大值和最小值)进行比较来设置要在随后的步骤中执行的延伸注入的注入条件。稍后将详细描述设置这些注入条件的方法。
随后，如图15所示，通过执行预定的光刻过程形成抗蚀剂图案PR4，该抗蚀剂图案PR4覆盖体晶体管形成区域BSR并暴露核心晶体管形成区域SSR等。随后，通过使用抗蚀剂图案PR4作为注入掩模，基于设置的注入条件执行延伸注入。也就是说，通过以预设的注入能量和剂量注入杂质而使得杂质穿过偏移间隔膜OSS，在核心晶体管形成区域SSR中的硅层SL中形成期望的延伸区域SETR。之后，去除抗蚀剂图案PR4。
随后，在体晶体管形成区域BSR中形成延伸区域BETR(参见图16)。随后，形成氮化硅膜(未示出)以覆盖栅极电极SGE和BGE、偏移间隔膜OSS等。随后，如图16所示，在核心晶体管形成区域SSR中，通过对氮化硅膜执行各向异性蚀刻过程，在栅极电极SGE的侧壁表面之上形成包括氮化硅膜SN的侧壁绝缘膜SSW2。在体晶体管形成区域BSR中，在栅极电极BGE的侧壁表面之上形成包括氮化硅膜SN的侧壁绝缘膜BSW2。
随后，通过执行预定的光刻过程形成覆盖体晶体管形成区域BSR并暴露核心晶体管形成区域SSR的抗蚀剂图案(未示出)。随后，通过使用该抗蚀剂图案作为注入掩模，将杂质注入到核心晶体管形成区域SSR中。此后，去除抗蚀剂图案。
随后，通过执行预定的光刻过程形成暴露体晶体管形成区域BSR并覆盖核心晶体管形成区域SSR的抗蚀剂图案(未示出)。随后，通过使用该抗蚀剂图案作为注入掩模，将杂质注入体晶体管形成区域BSR中。此后，去除抗蚀剂图案。
由此，如图17所示，在核心晶体管形成区域SSR中，在升高的外延层EEL等中形成源极/漏极区域SSDR。在体晶体管形成区域BSR中，在硅衬底SSUB中形成源极/漏极区域BSDR。
随后，形成用于防止金属硅化物膜的形成的硅化物保护膜(未示出)。随后，如图18所示，通过执行预定的光刻过程和蚀刻过程，暴露核心晶体管形成区域SSR中的升高的外延层和体区域BUR中的硅衬底SSUB中的每一个的表面。此时，在偏移监测区域GMR中，留在硅层SL的表面之上的氧化硅膜SO1的厚度被减小。硅衬底SSUB的表面在体监测区域BMR中暴露。
随后，如图19所示，通过自对准硅化物(SALICIDE：自对准硅化物)过程，形成包括例如硅化钴膜等的金属硅化物膜MSF。在核心晶体管形成区域SSR中，在暴露的源极/漏极区域SSDR(升高的外延层EEL)和栅极电极SGE中的每一个的表面之上形成金属硅化物膜MSF。
在体晶体管形成区域BSR中，在暴露的源极/漏极区域BSDR和栅极电极BGE中的每一个的表面之上形成金属硅化物膜MSF。在SOI监测区域SMR中，金属硅化物膜MSF形成在暴露的升高的外延层EEL的表面之上。在体监测区域BMR中，金属硅化物膜MSF形成在暴露的硅衬底SSUB的表面之上。
随后，如图20所示，形成氮化硅膜CESL以覆盖金属硅化物膜MSF。随后，形成包括例如氧化硅膜等的接触层间绝缘膜CIL以覆盖氮化硅膜CESL。随后，通过执行预定的光刻过程和蚀刻过程，形成暴露金属硅化物膜MSF的接触孔(未示出)。
随后，分别在接触孔中形成接触插塞SCP和BCP(参见图21)。如图21所示，在核心晶体管形成区域SSR中，形成与金属硅化物膜MSF接触的接触插塞SCP。在体晶体管形成区域BSR中，形成与金属硅化物膜MSF接触的接触插塞BCP。
随后，如图22所示，形成布线层间绝缘膜WIL以覆盖接触层间绝缘膜CIL。随后，通过使用例如镶嵌过程，在布线层间绝缘膜WIL中形成布线ML。在核心晶体管形成区域SSR中，形成与接触插塞SCP接触的布线ML。在体晶体管形成区域BSR中，形成与接触插塞BCP接触的布线ML。然后，如果需要，形成包括多层布线MLS和多层层间绝缘膜MIL的多层布线结构，从而完成图3所示的半导体装置的主要部分。
在上述半导体装置中，形成在偏移监测区域GMR中的绝缘膜的厚度被管理为核心晶体管形成区域SSR中的偏移间隔膜OSS的厚度。由此，可以抑制延伸注入的变化。这将与比较示例的半导体装置进行比较来描述。
图23中示出了比较示例的半导体装置SD。在比较示例的半导体装置SD中，如图23所示，SOI监测区域SMR和体监测区域BMR形成为厚度监测区域。除了没有形成偏移监测区域，比较示例的半导体装置SD与图3所示的半导体装置类似；因此相同的部件用相同的符号示出，并且除非有必要，否则不重复其描述。
在比较示例的半导体装置中，形成在SOI监测区域SMR中的外延层的厚度被管理为SOTB晶体管STR的升高的外延层EEL的厚度。在体监测区域BMR中形成的氧化硅膜的厚度被管理为体晶体管的栅极氧化物膜的厚度。此外，形成在体监测区域BMR中的用作偏移间隔膜的绝缘膜的厚度被管理为SOTB晶体管STR的偏移间隔膜的厚度。
随后，将描述比较示例的半导体装置SD的制造方法。在首先执行与图4至10所示的步骤类似的步骤之后，如图24所示，在体监测区域BMR中形成用作偏移间隔膜的绝缘膜(氮化硅膜SN1、氧化硅膜SO1和氧化硅膜SO2)和氮化硅膜SN2。随后，在执行与图11至13所示的步骤类似的步骤之后，如图25所示，在体晶体管形成区域BSR中形成侧壁绝缘膜BSW1。
此时，在体监测区域BMR中去除氮化硅膜SN2和氧化硅膜SO2等。因此，留在体监测区域BMR中的绝缘膜的厚度变得与SOTB晶体管STR的偏移间隔膜的厚度不同。也就是说，在比较示例的半导体装置中，在体监测区域BMR中用作偏移间隔膜的绝缘膜的厚度随着在其中形成用作偏移间隔膜的绝缘膜的步骤之后的制造步骤而变化。
随后，如图26所示，通过去除核心晶体管形成区域SSR中的留下的氮化硅膜SN2来暴露偏移间隔膜OSS。随后，测量留在体监测区域BMR中的绝缘膜(氮化硅膜SN1和氧化硅膜SO1)的厚度。通过将所测量的厚度与标准厚度进行比较来设置用于延伸注入的注入条件，从而允许形成延伸区域。此后，执行与图16至22所示的步骤类似的步骤，然后完成图23所示的比较示例的半导体装置的主要部分。
在比较示例的半导体装置中，通过留在体监测区域BMR中的绝缘膜(氮化硅膜SN1和氧化硅膜SO1)的厚度来管理用于延伸注入的注入条件。然而，在体监测区域BMR中，用作偏移间隔膜的绝缘膜的厚度随着在绝缘膜的形成与紧接在执行延伸注入之前的步骤(测量绝缘膜的厚度的步骤)之间所执行的制造步骤而变化。如上所述，例如，当在栅极电极BGE的侧壁表面之上形成侧壁绝缘膜BSW1时，留在体监测区域BMR中的绝缘膜的部分被蚀刻。
因此，所测量的绝缘膜的厚度并不对应于实际形成在核心晶体管形成区域SSR中的偏移间隔膜OSS的厚度。因此，用于延伸注入的注入条件变得与预定的注入条件不同，因此不能形成期望的延伸区域SETR。
这里，偏移间隔膜OSS的位于栅极电极SGE的侧壁表面中的部分(偏移部分)对在平面图中在延伸区域SETR与栅极电极SGE之间的重叠长度具有影响。另外，偏移间隔膜OSS的位于硅层SL的表面中的部分(贯通部分)对延伸区域SETR的杂质浓度(电阻)具有影响。
与比较示例的半导体装置不同，在根据实施例的半导体装置中形成了偏移监测区域GMR。在偏移监测区域GMR中，在形成将用作偏移间隔膜的绝缘膜(氮化硅膜SN1和氧化硅膜SO1和SO2)的步骤(图10)与紧接在执行延伸注入之前的步骤(图14)之间，不会施加诸如其中可能蚀刻绝缘膜的影响。例如，即使在栅极电极BGE的侧壁表面之上形成侧壁绝缘膜BSW1时，由于形成抗蚀剂图案PR3以覆盖绝缘膜，因此形成在偏移监测区域GMR中的绝缘膜不被蚀刻。
因此，形成在偏移监测区域GMR中的绝缘膜的厚度变得大致等于核心晶体管形成区域SSR中的偏移间隔膜OSS的厚度。由此，形成在偏移监测区域GMR中的绝缘膜的厚度可以作为偏移间隔膜OSS的厚度(偏移部分的厚度，贯通部分的厚度)来管理。测量形成在偏移监测区域GMR中的绝缘膜的厚度，使得基于所测量的厚度来设置用于延伸注入的注入条件。这里，偏移部分的厚度和贯通部分的厚度被处理为相同的厚度。
随后，将描述设置用于延伸注入的注入条件的流程。如图27所示，在步骤S1中，测量形成在偏移监测区域GMR中的绝缘膜的厚度(偏移部分的厚度L，贯通部分的厚度T)。随后，在步骤S2中，确定所测量的厚度(L，T)是否在标准厚度的容差内。当所测量的厚度(L，T)在其容差内时，在步骤S3中，将标准注入能量(标准值)设置为注入能量，并将标准剂量(标准值)设置为剂量。
一方面，当所测量的厚度(L，T)小于标准厚度(最小厚度)时，在步骤S4中，将低于标准值的注入能量设置为注入能量，并将低于标准值的剂量设置为剂量。另一方面，当所测量的厚度(L，T)大于标准厚度(最大厚度)时，在步骤S5中，将高于标准值的注入能量设置为注入能量，并将高于标准值的剂量设置为剂量。
随后，在步骤S6中，在设置的注入条件下注入杂质，使得在硅层SL中形成延伸区域SETR。这种设置注入条件的方法被称为APC(自动过程控制)。
随后，将更详细地描述设置注入能量的方法。首先将描述当实际偏移间隔膜OSS的厚度(L，T)在容差内形成的并在标准注入能量下形成的延伸区域SETR。在这种情况下，如图28的上行所示，延伸区域SETR和栅极电极SGE之间的重叠长度被设置为长度LL(标准值)。
随后，将描述以下情况作为比较示例的一个示例，例如，在该情况中虽然确定所测量的厚度在容差内，但是实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜OSS的厚度小于最小厚度(L-ΔL，T-ΔT)。
在这种情况下，虽然偏移部分的实际厚度(L-ΔL)小于最小厚度，但是仍以标准注入能量形成延伸区域SETR。因此，如图28的中间行的左侧所示，延伸区域SETR和栅极电极SGE之间的重叠长度变得大于标准值(LL)。
随后，将描述以下情况作为比较示例的另一个示例，例如，在该情况中虽然确定所测量的厚度在容差内，但是实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜OSS的厚度大于最大厚度(L+ΔL，T+ΔT)。
在这种情况下，虽然偏移部分的实际厚度(L+ΔL)大于最大厚度，但是仍以标准注入能量形成延伸区域SETR。因此，如图28的中间行的右侧所示，延伸区域SETR和栅极电极SGE之间的重叠长度变得小于标准值(LL)。
与比较示例不同，在本实施例中，包括与核心晶体管形成区域SSR中的偏移间隔膜OSS相同的膜的绝缘膜形成在偏移监测区域GMR中，并且测量绝缘膜的厚度。
由此，当确定所测量的厚度小于最小厚度(L-ΔL，T-ΔT)时，确定实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜OSS的厚度小于最小厚度。在这种情况下，注入能量被设置为低于标准值的值。通过以低于标准值的注入能量形成延伸区域SETR，如图28的下行的左侧所示，可以使延伸区域SETR和栅极电极SGE之间的重叠长度等于标准长度(LL)。
另一方面，当确定所测量的厚度大于最大厚度(L+ΔL，T+ΔT)时，确定实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜OSS的厚度大于最大厚度。在这种情况下，注入能量被设置为高于标准值的值。通过以高于标准值的注入能量形成延伸区域SETR，如图28的下行的右侧所示，可以使延伸区域SETR和栅极电极SGE之间的重叠长度等于标准长度(LL)。
通过使延伸区域SETR和栅极电极SGE之间的重叠长度等于标准长度(LL)，由此可以抑制SOTB晶体管的特性的变化。
随后，将更详细地描述设置剂量的方法。首先将描述当实际偏移间隔膜OSS的厚度(L，T)在容差内时形成的并在标准剂量下形成的延伸区域SETR。在这种情况下，如图29的上行所示，延伸区域SETR的电阻被设置为R(标准值)。
随后，将描述以下情况作为比较示例的一个示例，例如，在该情况中虽然确定所测量的厚度在容差内，但是实际形成在硅层SL的表面等之上的偏移间隔膜OSS的厚度小于最小厚度(L-ΔL，T-ΔT)。
在这种情况下，尽管贯通部分的实际厚度(T-ΔT)小于最小厚度，但是仍以标准剂量形成延伸区域SETR。因此，如图29的中间行的左侧所示，延伸区域SETR的杂质浓度变高，并且其电阻(R-ΔR)变得低于标准值(R)。
随后，将描述以下情况作为比较示例的另一个示例，例如，该情况中虽然确定所测量的厚度在容差内，但是实际形成在硅层SL的表面等之上的偏移间隔膜OSS的厚度大于最大厚度值(L+ΔL，T+ΔT)。
在这种情况下，尽管贯通部分的实际厚度(T+ΔT)大于最大厚度，但是仍以标准剂量形成延伸区域SETR。因此，如图29的中间行的右侧所示，延伸区域SETR的杂质浓度变低，并且其电阻(R+ΔR)变得高于标准值(R)。
与比较示例不同，在本实施例中，在偏移监测区域GMR中形成包括与核心晶体管形成区域SSR中的偏移间隔膜OSS相同的膜的绝缘膜，并且测量绝缘膜的厚度。
由此，当确定所测量的厚度小于最小厚度(L-ΔL，T-ΔT)时，确定实际形成在硅层SL的表面等之上的偏移间隔膜OSS的厚度小于最小厚度。在这种情况下，剂量被设置为低于标准值的值。通过以低于标准值的剂量形成延伸区域SETR，如图29的下行的左侧所示，可以使延伸区域SETR的电阻等于标准电阻值(R)。
另一方面，当确定所测量的厚度大于最大厚度(L+ΔL，T+ΔT)时，确定实际形成在硅层的表面等之上的偏移间隔膜OSS的厚度大于最大厚度。在这种情况下，剂量被设置为高于标准值的值。通过以高于标准值的剂量形成延伸区域SETR，如图29的下行的右侧所示，可以使延伸区域SETR的电阻等于标准电阻值(R)。
通过使延伸区域SETR的电阻等于标准电阻值(R)，由此可以抑制SOTB晶体管的特性的变化。
在上述设置注入条件的方法中，形成在偏移监测区域GMR中的包括与偏移间隔膜OSS相同的膜的绝缘膜(氮化硅膜SN1、氧化硅膜SO1和氧化硅膜SO2)的厚度与实际形成在栅极电极SGE的侧壁表面和硅层SL的表面之上的偏移间隔膜OSS的厚度之间相差无几。
因此，所测量的厚度相对于实际的偏移间隔膜的厚度的变化被抑制，并且因此可以通过测量形成在偏移监测区域GMR中的绝缘膜的厚度来获知实际形成在栅极电极SGE的侧壁表面和硅层SL的表面之上的偏移间隔膜OSS的厚度。由此，根据所测量的厚度，可以将注入能量和剂量设置为形成期望的延伸区域的条件。
结果，可以使延伸区域SETR和栅极电极SGE之间的重叠长度等于标准长度(LL)，并且可以使延伸区域SETR的电阻等于标准电阻值(R)，从而允许抑制SOTB晶体管的特性的变化。
在上述实施例中，已经描述了其中SOI监测区域SMR、偏移监测区域GMR和体监测区域BMR布置在芯片中的情况作为示例(参见图1和2)。
在半导体装置中，除了这种布置之外，例如，如图30和31所示，SOI监测区域SMR、偏移监测区域GMR和体监测区域BMR可以例如布置在切割线DLR中。在这种布置中，可以根据通过测量形成在偏移监测区域GMR中的绝缘膜的厚度得到的厚度来设置期望的注入条件(注入能量、剂量)。
在上述实施例中，已经描述了其中偏移监测区域GMR布置在SOI区域SLR中的情况作为示例。在半导体装置中，偏移监测区域GMR可以布置在体区域BUR中。
在这种情况下，在与图14所示的步骤类似的步骤中，可以通过测量形成为与位于偏移监测区域GMR中的硅衬底SSUB的表面接触的氮化硅膜SN1、氧化硅膜SO1和氧化硅膜SO2的总厚度，来获知实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜OSS的厚度(参见图14)，如图32所示。
由此，根据所测量的厚度，可以将注入能量和剂量设置为形成期望的延伸区域的条件。结果，可以抑制SOTB晶体管的特性的变化。
在这种情况下，在完成的半导体装置中的体区域BUR中的偏移监测区域GMR中，形成了至少留下与硅衬底SSUB的表面接触的氮化硅膜SN1等的结构，如图33所示。
在实施例中描述的半导体装置中，如果需要，元件可以进行各种组合。
以上基于优选的实施例具体地描述了本发明人的发明，但本发明不应当受限于优选实施例，并且毋庸质疑，在不脱离本发明的要旨的范围内，可以对本发明进行各种修改。

Claims (15)

1.一种半导体装置的制造方法，包括以下步骤：
提供半导体衬底，在所述半导体衬底的表面之上通过插入掩埋绝缘膜而形成半导体层；
在所述半导体衬底中限定包括第一元件形成区域和第一监测区域的多个区域；
形成多个栅极电极，包括在位于所述第一元件形成区域中的半导体层中形成第一栅极电极的步骤；
形成层叠绝缘膜，所述层叠绝缘膜包括覆盖所述第一元件形成区域中的所述半导体层的表面和所述第一栅极电极的侧壁表面中的每一个并覆盖所述第一监测区域中的衬底的第一绝缘膜；
形成第一掩模部件，所述第一掩模部件暴露位于所述第一元件形成区域中的所述层叠绝缘膜并覆盖位于所述第一监测区域中的所述层叠绝缘膜；
对所述层叠绝缘膜执行第一过程，包括以下步骤：通过使用所述第一掩模部件作为蚀刻掩模对所述层叠绝缘膜执行蚀刻过程，形成包括包含所述第一绝缘膜的偏移间隔膜的第一侧壁绝缘膜以覆盖所述第一元件形成区域中的所述第一栅极电极的侧壁表面和半导体层，并且所述层叠绝缘膜留在所述第一监测区域中；
在去除所述第一掩模部件之后，通过外延生长过程在位于所述第一元件形成区域中的暴露的半导体层的表面之上形成升高的外延层；
对所述层叠绝缘膜执行第二过程，包括以下步骤：去除所述第一元件形成区域中的所述第一侧壁绝缘膜的除偏移间隔膜以外的膜，并去除所述第一监测区域中的所述层叠绝缘膜的除所述第一绝缘膜以外的膜；
测量位于所述第一监测区域中的所述第一绝缘膜的厚度；
基于所述厚度设置用于形成延伸区域的注入条件；以及
基于所设置的注入条件，通过注入杂质，在位于所述第一元件形成区域中的半导体层中形成所述延伸区域，其中所述延伸区域位于所述升高的外延层与所述第一栅极电极之间的所述半导体层中。
2.根据权利要求1所述的半导体装置的制造方法，
其中，在设置所述注入条件的步骤中，确定所测量的所述第一绝缘膜的厚度是否为在可接受的厚度的最大值与最小值之间的第一厚度、小于所述最小值的第二厚度或大于所述最大值的第三厚度，以及
其中，当所述第一绝缘膜的厚度为所述第一厚度时，设置第一注入能量和第一剂量，以及
其中，当所述第一绝缘膜的厚度为所述第二厚度时，设置低于所述第一注入能量的第二注入能量和小于所述第一剂量的第二剂量，以及
其中，当所述第一绝缘膜的厚度为所述第三厚度时，设置高于所述第一注入能量的第三注入能量和大于所述第一剂量的第三剂量。
3.根据权利要求1所述的半导体装置的制造方法，
其中限定多个区域的步骤包括在半导体层中限定所述第一监测区域的步骤，以及
其中所述形成层叠绝缘膜的步骤包括形成所述层叠绝缘膜以覆盖位于所述第一监测区域中的半导体层的步骤。
4.根据权利要求1所述的半导体装置的制造方法，
其中限定多个区域的步骤包括在所述半导体衬底中限定所述第一监测区域的步骤，以及
其中所述形成层叠绝缘膜的步骤包括形成层叠绝缘膜以覆盖位于所述第一监测区域中的半导体衬底的步骤。
5.根据权利要求1所述的半导体装置的制造方法，
其中限定多个区域的步骤包括在所述半导体衬底中限定第二元件形成区域的步骤，以及
其中所述形成多个栅极电极的步骤包括在位于所述第二元件形成区域中的半导体衬底中形成第二栅极电极的步骤，以及
其中所述形成层叠绝缘膜的步骤包括形成层叠绝缘膜以覆盖所述第二元件形成区域中的所述半导体衬底的表面和所述第二栅极电极的侧壁表面中的每一个的步骤，以及
其中所述形成第一掩模部件的步骤包括形成第一掩模部件以覆盖位于所述第二元件形成区域中的层叠绝缘膜的步骤，以及
其中在形成升高的外延层的步骤与对层叠绝缘膜执行第二过程的步骤之间，包括形成覆盖所述第一元件形成区域中的所述第一侧壁绝缘膜和所述第一栅极电极并覆盖所述第一监测区域中的层叠绝缘膜的第二掩模部件的步骤、以及通过使用所述第二掩模部件作为蚀刻掩模对层叠绝缘膜执行蚀刻过程而在所述第二栅极电极的侧壁表面之上形成第二侧壁绝缘膜的步骤，以及
其中对所述层叠绝缘膜执行第二过程的步骤包括至少去除所述第二元件形成区域中的所述层叠绝缘膜中的除所述第一绝缘膜以外的膜的步骤。
6.根据权利要求5所述的半导体装置的制造方法，在形成所述延伸区域之后，包括以下步骤：
在所述第一栅极电极的两侧的位于所述第一元件形成区域中的所述升高的外延层中形成一对第一杂质区域；
在所述第二栅极电极的两侧的位于所述第二元件形成区域中的所述半导体衬底中形成一对第二杂质区域；
在所述第一杂质区域的表面、所述第一栅极电极的表面、所述第二杂质区域的表面和所述第二栅极电极的表面之上形成金属硅化物膜；
形成接触层间绝缘膜以覆盖所述金属硅化物膜；以及
在所述接触层间绝缘膜之上形成多层布线结构。
7.根据权利要求1所述的半导体装置的制造方法，
其中所述形成层叠绝缘膜的步骤包括形成第一氮化硅膜、第一氧化硅膜和第二氧化硅膜作为所述第一绝缘膜的步骤。
8.根据权利要求1所述的半导体装置的制造方法，
其中所述形成所述层叠绝缘膜的步骤包括形成第二氮化硅膜作为除所述第一绝缘膜以外的膜的步骤。
9.一种半导体装置，包括：
衬底，具有半导体衬底和通过插入掩埋绝缘膜而在所述半导体衬底的表面之上形成的半导体层；
多个区域，包括限定在所述半导体层中的第一元件形成区域和第一监测区域；
第一晶体管，形成在所述第一元件形成区域中，并且包括第一栅极电极、延伸区域和第一杂质区域，其中所述第一栅极电极在位于所述第一元件形成区域中的所述半导体层之上，所述第一杂质区域在第一栅极电极两侧的位于所述第一元件形成区域中的所述半导体层的表面上方的升高的外延层中；
偏移间隔膜，形成为覆盖所述第一栅极电极的侧壁表面和所述延伸区域；以及
层间绝缘膜，形成为覆盖所述第一晶体管，
其中，在所述第一元件形成区域中，所述偏移间隔膜包括形成为与所述第一栅极电极的侧壁表面和所述延伸区域中的每一个的表面接触的第一绝缘膜第一部分，以及
其中，在所述第一监测区域中，第一绝缘膜第二部分形成为与所述半导体层的表面接触；并且
其中所述延伸区域通过如下处理来形成：
测量位于所述第一监测区域中的所述第一绝缘膜第二部分的厚度；
基于所述厚度设置用于形成延伸区域的注入条件；以及
基于所设置的注入条件，通过注入杂质，在位于所述第一元件形成区域中的半导体层中形成所述延伸区域，其中所述延伸区域位于所述升高的外延层与所述第一栅极电极之间的所述半导体层中。
10.根据权利要求9所述的半导体装置，
其中，所述多个区域包括限定在所述半导体衬底中的第二元件形成区域，以及
其中，在所述第二元件形成区域中形成第二晶体管，所述第二晶体管包括第二栅极电极、第二延伸区域和第二杂质区域，其中所述第二栅极电极在位于所述第二元件形成区域中的所述半导体衬底中，所述第二延伸区域形成于第二栅极电极侧的所述半导体衬底中，所述第二杂质区域在第二栅极电极侧的位于所述第二元件形成区域中的所述半导体衬底中。
11.根据权利要求10所述的半导体装置，
其中所述多个区域包括限定在所述半导体衬底中的第二监测区域，以及
其中在以下表面之上形成金属硅化物膜：在所述第一元件形成区域中的所述第一栅极电极和所述第一杂质区域中的每一个的表面之上；在所述第二元件形成区域中的所述第二栅极电极和所述第二杂质区域中的每一个的表面之上；以及在所述第二监测区域中的半导体衬底的表面之上。
12.根据权利要求11所述的半导体装置，
其中所述第一监测区域和所述第二监测区域布置在其中要形成芯片的芯片形成区域中，其中所述第一元件形成区域和所述第二元件形成区域布置在所述芯片形成区域中。
13.根据权利要求11所述的半导体装置，
其中，所述第一监测区域和所述第二监测区域布置在其中要形成芯片的芯片形成区域外的切割线中，其中所述第一元件形成区域和所述第二元件形成区域布置在所述芯片形成区域中。
14.根据权利要求9所述的半导体装置，
其中所述第一绝缘膜第一部分和所述第一绝缘膜第二部分中的每一个包括氮化硅膜。
15.一种半导体装置，包括：
衬底，具有半导体衬底和通过插入掩埋绝缘膜而在所述半导体衬底的表面之上形成的半导体层；
多个区域，包括限定在所述半导体层中的第一元件形成区域和限定在所述半导体衬底中的第一监测区域；
第一晶体管，形成在所述第一元件形成区域中，并且包括第一栅极电极、延伸区域和第一杂质区域，其中所述第一栅极电极在位于所述第一元件形成区域中的所述半导体层之上，所述第一杂质区域在第一栅极电极两侧的位于所述第一元件形成区域中的所述半导体层的表面上方的升高的外延层中；
偏移间隔膜，形成为覆盖所述第一栅极电极的侧壁表面和所述延伸区域；以及
层间绝缘膜，形成为覆盖所述第一晶体管，
其中，在所述第一元件形成区域中，所述偏移间隔膜包括形成为与所述第一栅极电极的侧壁表面和所述延伸区域中的每一个的表面接触的第一绝缘膜第一部分，以及
其中在所述第一监测区域中，第一绝缘膜第二部分形成为与所述半导体衬底的表面接触；并且
其中所述延伸区域通过如下处理来形成：
测量位于所述第一监测区域中的所述第一绝缘膜第二部分的厚度；
基于所述厚度设置用于形成延伸区域的注入条件；以及
基于所设置的注入条件，通过注入杂质，在位于所述第一元件形成区域中的半导体层中形成所述延伸区域，其中所述延伸区域位于所述升高的外延层与所述第一栅极电极之间的所述半导体层中。
CN201710016857.6A 2016-02-02 2017-01-11 半导体装置的制造方法和半导体装置 Active CN107026128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016017816A JP6617045B2 (ja) 2016-02-02 2016-02-02 半導体装置の製造方法および半導体装置
JP2016-017816 2016-02-02

Publications (2)

Publication Number Publication Date
CN107026128A CN107026128A (zh) 2017-08-08
CN107026128B true CN107026128B (zh) 2021-11-19

Family

ID=59385689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710016857.6A Active CN107026128B (zh) 2016-02-02 2017-01-11 半导体装置的制造方法和半导体装置

Country Status (4)

Country Link
US (2) US9806165B2 (zh)
JP (1) JP6617045B2 (zh)
CN (1) CN107026128B (zh)
TW (1) TW201740506A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149662A1 (ja) 2016-03-01 2017-09-08 三菱電機株式会社 半導体装置の製造方法
CN109103082B (zh) * 2018-08-06 2020-09-11 上海华虹宏力半导体制造有限公司 浮栅的制作方法和分裂栅闪存
CN113130516A (zh) * 2020-01-15 2021-07-16 联华电子股份有限公司 半导体影像感测元件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430279A (zh) * 2001-12-25 2003-07-16 株式会社东芝 具有部分soi结构的半导体器件及其制造方法
CN103959456A (zh) * 2011-12-05 2014-07-30 索泰克公司 具有改进的电特性的绝缘体上半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130045418A (ko) * 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2013016602A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 半導体装置の製造方法および半導体装置
JP5956809B2 (ja) 2012-04-09 2016-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5944266B2 (ja) 2012-08-10 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430279A (zh) * 2001-12-25 2003-07-16 株式会社东芝 具有部分soi结构的半导体器件及其制造方法
CN103959456A (zh) * 2011-12-05 2014-07-30 索泰克公司 具有改进的电特性的绝缘体上半导体结构

Also Published As

Publication number Publication date
JP6617045B2 (ja) 2019-12-04
US9806165B2 (en) 2017-10-31
TW201740506A (zh) 2017-11-16
US20180019315A1 (en) 2018-01-18
JP2017139284A (ja) 2017-08-10
CN107026128A (zh) 2017-08-08
US10014385B2 (en) 2018-07-03
US20170222013A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
US20100096702A1 (en) Semiconductor device and method of fabricating the same
KR102068395B1 (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
CN107026128B (zh) 半导体装置的制造方法和半导体装置
KR100973866B1 (ko) 반도체 장치 및 반도체 장치 제조방법
JP2006253376A (ja) 半導体装置及びその製造方法
JP2006210584A (ja) 半導体装置およびその製造方法
US9257353B1 (en) Integrated circuits with test structures including bi-directional protection diodes
US20160005734A1 (en) Integrated circuit product comprised of multiple p-type semiconductor devices with different threshold voltages
KR940008730B1 (ko) 반도체장치
US11810926B2 (en) Semiconductor device
US6933203B2 (en) Methods for improving well to well isolation
US8507339B2 (en) BiCMOS device
US20050148138A1 (en) Method of manufacturing semiconductor device
US20080217664A1 (en) Gate self aligned low noise JFET
US8405156B2 (en) Semiconductor device and manufacturing method thereof
CN111200026B (zh) 半导体元件的制造方法
JP2018081978A (ja) 半導体装置
US20080237731A1 (en) Semiconductor device and method of producing the same
JP2010016059A (ja) 半導体装置の製造方法
KR0147869B1 (ko) 반도체 장치의 제조방법
KR100791712B1 (ko) 반도체 소자의 게이트 전극 형성 방법
CN112509981A (zh) 半导体器件及其制造方法
KR100266026B1 (ko) 이피롬 트랜지스터 및 그의 제조방법
JP2008153508A (ja) 半導体装置およびその製造方法
JP2006261487A (ja) フィールド酸化膜形成法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant