JP2872585B2 - 電界効果型トランジスタとその製造方法 - Google Patents
電界効果型トランジスタとその製造方法Info
- Publication number
- JP2872585B2 JP2872585B2 JP6238605A JP23860594A JP2872585B2 JP 2872585 B2 JP2872585 B2 JP 2872585B2 JP 6238605 A JP6238605 A JP 6238605A JP 23860594 A JP23860594 A JP 23860594A JP 2872585 B2 JP2872585 B2 JP 2872585B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductor
- resistor
- resistance
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 239000004020 conductor Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims 6
- 238000000059 patterning Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 15
- 239000000872 buffer Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- -1 silicide compound Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、抵抗を有する集積回路
とその製造方法に関する。
とその製造方法に関する。
【０００２】
【従来の技術】集積回路（ＩＣ）の出力バッファを静電
放電（electrostatic discharge：ＥＳＤ）から保護す
ることは、設計上考慮しなければならない点である。特
に、ＩＣの寸法が製造過程において、縮むことを考慮し
て設計しなければならない。この静電放電は、ＩＣに入
力／出力（Ｉ／Ｏ）のボンドパッドを介して流れる。あ
る場合においては、ＩＣは、直接回路導体にボンドパッ
ドを介して、多数チップモジュール（マルチチップモジ
ュール：ＭＣＭ）のように接続されている。このＩＣ
は、パッケージをする前に、ＥＳＤに曝されるが、さら
に、パッケージした後でも、あるいは輸送中、あるいは
取扱い中にＥＳＤに曝されることがある。特に、ｎ−チ
ャネルのトランジスタは、ＥＳＤのダメージを受けやす
く、特に、今日のＣＭＯＳのプロセスには、そのような
傾向があるが、ｐ−チャネルの保護もまた同時に必要で
もある。出力バッファをＥＳＤから保護する設計技術
は、ダイオードあるいはトランジスタのような出力抵抗
および／または電圧クランプ素子を用いることである。
様々な電圧クランプ素子が従来公知で、例えば、米国特
許第４８２１０８９号と４８０６９９９号を参照のこ
と。これらの電圧クランプ素子は出力トランジスタのド
レイン電極に発生する最大電圧を制限するよう機能す
る。このＥＳＤから保護する１つの形態としては、電圧
クランプ手段と共にポリシリコン製の出力抵抗、あるい
は、ケイ化物製の出力抵抗を用いることである。これに
関しては米国特許第４９９０８０２号を参照のこと。
放電（electrostatic discharge：ＥＳＤ）から保護す
ることは、設計上考慮しなければならない点である。特
に、ＩＣの寸法が製造過程において、縮むことを考慮し
て設計しなければならない。この静電放電は、ＩＣに入
力／出力（Ｉ／Ｏ）のボンドパッドを介して流れる。あ
る場合においては、ＩＣは、直接回路導体にボンドパッ
ドを介して、多数チップモジュール（マルチチップモジ
ュール：ＭＣＭ）のように接続されている。このＩＣ
は、パッケージをする前に、ＥＳＤに曝されるが、さら
に、パッケージした後でも、あるいは輸送中、あるいは
取扱い中にＥＳＤに曝されることがある。特に、ｎ−チ
ャネルのトランジスタは、ＥＳＤのダメージを受けやす
く、特に、今日のＣＭＯＳのプロセスには、そのような
傾向があるが、ｐ−チャネルの保護もまた同時に必要で
もある。出力バッファをＥＳＤから保護する設計技術
は、ダイオードあるいはトランジスタのような出力抵抗
および／または電圧クランプ素子を用いることである。
様々な電圧クランプ素子が従来公知で、例えば、米国特
許第４８２１０８９号と４８０６９９９号を参照のこ
と。これらの電圧クランプ素子は出力トランジスタのド
レイン電極に発生する最大電圧を制限するよう機能す
る。このＥＳＤから保護する１つの形態としては、電圧
クランプ手段と共にポリシリコン製の出力抵抗、あるい
は、ケイ化物製の出力抵抗を用いることである。これに
関しては米国特許第４９９０８０２号を参照のこと。
【０００３】出力抵抗の他のタイプとしては、ドープし
た半導体層内に形成される（これは通常拡散抵抗と称す
る）。例えば、図１に示すように、ｎチャネルの出力ト
ランジスタは、ゲート誘電体１０５とゲート導電体１０
６とがｐ−基板領域１００の上に形成されている。ｎ＋
ソース領域１０４は、電圧供給導体（ＶSSあるいは
ＶDD）に接続されている。ドレイン領域１０３は、ボン
ドパッド２１３にｎ−ウエル領域１０１とｎ＋ウエル接
点領域１０２を介して接続されている。このｎ−ウエル
領域１０１は、ドレイン領域１０３とｎ＋ウエル接点領
域１０２との間の抵抗（フィールド酸化物領域１０７）
を提供する。しかし、ドレイン領域１０３とｎ＋ウエル
接点領域１０２はその高いドーピングレベルに起因し
て、抵抗値が比較的小さく、特に、ケイ化物層（図示せ
ず）が存在する時には、ほとんど抵抗を形成しえない。
このｎ−ウエル１０１の抵抗の長さは、フィールド酸化
物領域１０７の大きさによって決定され、このフィール
ド酸化物領域１０７は、ｎ＋ウエル接点領域１０２、ド
レイン領域１０３、ｎ＋ソース領域１０４を形成するｎ
−型のイオン注入ステップ（あるいは、他のタイプのド
ーパント拡散操作）を実行する際、マスクとして機能す
る。このフィールド酸化物領域１０７は、公知の酸化物
成長技術により形成される。しかし、フィールド酸化物
領域１０７により規定されるｎ−ウエル拡散抵抗により
提供される抵抗は、このフィールド酸化物領域１０７の
長さＬが変化するために、精度良く制御することはでき
ない。これらの変化により回路設計者は、「最悪の場
合」を想定し、そのために出力トランジスタのサイズが
大きくなる傾向がある。さらに、フィールド酸化物領域
１０７の長さＬは、最初のリソグラフサイズ（ゲート導
電体１０６の長さに等しい）よりも通常大きく、その理
由は、公知の「バードビーク（birds beak）」の影響に
より成長酸化物領域の長さが延びることになる。それ故
に、抵抗の大きさは好ましくないほど増大する。
た半導体層内に形成される（これは通常拡散抵抗と称す
る）。例えば、図１に示すように、ｎチャネルの出力ト
ランジスタは、ゲート誘電体１０５とゲート導電体１０
６とがｐ−基板領域１００の上に形成されている。ｎ＋
ソース領域１０４は、電圧供給導体（ＶSSあるいは
ＶDD）に接続されている。ドレイン領域１０３は、ボン
ドパッド２１３にｎ−ウエル領域１０１とｎ＋ウエル接
点領域１０２を介して接続されている。このｎ−ウエル
領域１０１は、ドレイン領域１０３とｎ＋ウエル接点領
域１０２との間の抵抗（フィールド酸化物領域１０７）
を提供する。しかし、ドレイン領域１０３とｎ＋ウエル
接点領域１０２はその高いドーピングレベルに起因し
て、抵抗値が比較的小さく、特に、ケイ化物層（図示せ
ず）が存在する時には、ほとんど抵抗を形成しえない。
このｎ−ウエル１０１の抵抗の長さは、フィールド酸化
物領域１０７の大きさによって決定され、このフィール
ド酸化物領域１０７は、ｎ＋ウエル接点領域１０２、ド
レイン領域１０３、ｎ＋ソース領域１０４を形成するｎ
−型のイオン注入ステップ（あるいは、他のタイプのド
ーパント拡散操作）を実行する際、マスクとして機能す
る。このフィールド酸化物領域１０７は、公知の酸化物
成長技術により形成される。しかし、フィールド酸化物
領域１０７により規定されるｎ−ウエル拡散抵抗により
提供される抵抗は、このフィールド酸化物領域１０７の
長さＬが変化するために、精度良く制御することはでき
ない。これらの変化により回路設計者は、「最悪の場
合」を想定し、そのために出力トランジスタのサイズが
大きくなる傾向がある。さらに、フィールド酸化物領域
１０７の長さＬは、最初のリソグラフサイズ（ゲート導
電体１０６の長さに等しい）よりも通常大きく、その理
由は、公知の「バードビーク（birds beak）」の影響に
より成長酸化物領域の長さが延びることになる。それ故
に、抵抗の大きさは好ましくないほど増大する。
【０００４】拡散出力抵抗を形成する他の方法が図２に
示されている。同図において、出力トランジスタは、ｐ
−基板２００の上にゲート誘電体２０７とゲート導電体
２０８が形成されている。このトランジスタは、側壁酸
化物領域２０９と２１０とを有し、それらは公知の酸化
物堆積と異方性エッチングにより形成される。この側壁
酸化物領域２０９と２１０は、以前にイオン注入された
ｎ−領域２０４と２０５の上にマスクを形成し、これは
公知の低濃度でドープしたドレイン（lightlydoped dra
in：ＬＤＤ）のプロセスにより形成された低濃度でドー
プしたドレイン領域として機能する。それ故に、側壁酸
化物領域２０９と２１０は、ｎ＋ソース領域２０３とｎ
＋ドレイン領域２０６と接点領域２０２がイオン注入に
より形成される時に、ｎ＋ドーパントによってｎ−領域
２０４と２０５がドープされないようにしている。この
方法による拡散トランジスタは、低濃度でドープしたｎ
−型領域２０１を有し、このｎ−型領域２０１は、堆積
された酸化物領域２１２と薄い酸化物領域２１１により
同様にマスクされている。この酸化物領域２１１は、ゲ
ート誘電体２０７と同時に成長する。この酸化物領域２
１２は、側壁酸化物領域２０９と２１０の製造ステップ
と同一ステップで堆積される。しかし、この抵抗形成技
術は、酸化物領域２１１と２１２を規定するために、余
分なリソグラフステップを必要とする。その理由は、側
壁酸化物領域２０９と２１０は、リソグラフステップを
必要としないような異方性エッチングにより形成される
からである。さらに、拡散抵抗を形成するこのプロセス
は、ｎ−型注入ステップを実行することが必要となり、
そのために、非ＬＤＤプロセスがｎ−チャネルトランジ
スタを形成するために用いられる時には容易には実行で
きない。
示されている。同図において、出力トランジスタは、ｐ
−基板２００の上にゲート誘電体２０７とゲート導電体
２０８が形成されている。このトランジスタは、側壁酸
化物領域２０９と２１０とを有し、それらは公知の酸化
物堆積と異方性エッチングにより形成される。この側壁
酸化物領域２０９と２１０は、以前にイオン注入された
ｎ−領域２０４と２０５の上にマスクを形成し、これは
公知の低濃度でドープしたドレイン（lightlydoped dra
in：ＬＤＤ）のプロセスにより形成された低濃度でドー
プしたドレイン領域として機能する。それ故に、側壁酸
化物領域２０９と２１０は、ｎ＋ソース領域２０３とｎ
＋ドレイン領域２０６と接点領域２０２がイオン注入に
より形成される時に、ｎ＋ドーパントによってｎ−領域
２０４と２０５がドープされないようにしている。この
方法による拡散トランジスタは、低濃度でドープしたｎ
−型領域２０１を有し、このｎ−型領域２０１は、堆積
された酸化物領域２１２と薄い酸化物領域２１１により
同様にマスクされている。この酸化物領域２１１は、ゲ
ート誘電体２０７と同時に成長する。この酸化物領域２
１２は、側壁酸化物領域２０９と２１０の製造ステップ
と同一ステップで堆積される。しかし、この抵抗形成技
術は、酸化物領域２１１と２１２を規定するために、余
分なリソグラフステップを必要とする。その理由は、側
壁酸化物領域２０９と２１０は、リソグラフステップを
必要としないような異方性エッチングにより形成される
からである。さらに、拡散抵抗を形成するこのプロセス
は、ｎ−型注入ステップを実行することが必要となり、
そのために、非ＬＤＤプロセスがｎ−チャネルトランジ
スタを形成するために用いられる時には容易には実行で
きない。
【０００５】
【発明が解決しようとする課題】従って、本発明の目的
は、静電放電から半導体素子を保護するような半導体を
提供し、およびそのような半導体を形成する方法を提供
するものである。
は、静電放電から半導体素子を保護するような半導体を
提供し、およびそのような半導体を形成する方法を提供
するものである。
【０００６】
【課題を解決するための手段】本発明による集積回路
は、ドープしたウエル領域内に抵抗が形成される。この
抵抗は、ゲート導体を形成するために用いられる導電体
レベルを有するマスク層により規定される。
は、ドープしたウエル領域内に抵抗が形成される。この
抵抗は、ゲート導体を形成するために用いられる導電体
レベルを有するマスク層により規定される。
【０００７】
【実施例】図４において、本発明のｎ−チャネル出力ト
ランジスタは、ボンドパッド４１３に本発明の拡散抵抗
技術により接続される。この出力トランジスタは、ｐ−
基板４００内に形成されるが、ｐ−基板内に形成された
ｐ−ウエル内に形成してもよい。本発明の出力トランジ
スタはゲート誘電体４０５の上に配置されたゲート導電
体４０６を有し、このゲート誘電体４０５は、ｎ＋ソー
ス領域４０４とｎ＋ドレイン領域４０３とを分離する。
このゲート導電体４０６は、通常ドープしたポリシリコ
ンからなり、金属ケイ化物層を有していてもよい。金属
をゲート導体として用いることも可能である。ｎ＋ドレ
イン領域４０３は、ボンドパッド４１３にｎ−ウエル４
０１内に形成された抵抗手段により接続される。この抵
抗は抵抗／導電体領域４０８により規定され、この抵抗
／導電体領域４０８は通常「抵抗マスク導電体」とも称
する。この抵抗／導電体領域４０８は、ｎ−型ドーパン
トが、ｎ＋接点領域４０２、ｎ＋ドレイン領域４０３、
ｎ＋ソース領域４０４を形成するイオン注入ステップ
（あるいは、他の拡散プロセス）の間、基板内に導入さ
れるのを阻止する。
ランジスタは、ボンドパッド４１３に本発明の拡散抵抗
技術により接続される。この出力トランジスタは、ｐ−
基板４００内に形成されるが、ｐ−基板内に形成された
ｐ−ウエル内に形成してもよい。本発明の出力トランジ
スタはゲート誘電体４０５の上に配置されたゲート導電
体４０６を有し、このゲート誘電体４０５は、ｎ＋ソー
ス領域４０４とｎ＋ドレイン領域４０３とを分離する。
このゲート導電体４０６は、通常ドープしたポリシリコ
ンからなり、金属ケイ化物層を有していてもよい。金属
をゲート導体として用いることも可能である。ｎ＋ドレ
イン領域４０３は、ボンドパッド４１３にｎ−ウエル４
０１内に形成された抵抗手段により接続される。この抵
抗は抵抗／導電体領域４０８により規定され、この抵抗
／導電体領域４０８は通常「抵抗マスク導電体」とも称
する。この抵抗／導電体領域４０８は、ｎ−型ドーパン
トが、ｎ＋接点領域４０２、ｎ＋ドレイン領域４０３、
ｎ＋ソース領域４０４を形成するイオン注入ステップ
（あるいは、他の拡散プロセス）の間、基板内に導入さ
れるのを阻止する。
【０００８】それ故に、ｎ＋ドレイン領域４０３とｎ＋
接点領域４０２との間の抵抗は、抵抗／導電体領域４０
８の大きさにより、およびｎ−ウエル４０１の抵抗値に
より主に決定される。このｎ−ウエル４０１の抵抗値
は、ｎ＋ドープ領域よりもはるかに高い抵抗値を有す
る。この抵抗は、ｐ−基板４００に関し、抵抗の電極
（４０２、４０３）の上の電圧に影響される。則ち、こ
の電圧が高くなると、ｎ−ウエル４０１とｐ−基板４０
０との間の接合部は逆バイアスされる。これにより、こ
の接合部において、ディプレーション領域が増大し、抵
抗が増加することになる。しかし、これは、抵抗／導電
体領域４０８の直下にあるｎ−ウエル４０１内にｎ−型
のキャリアを蓄積することにより、部分的にオフセット
されて、抵抗を減少させることもできる。
接点領域４０２との間の抵抗は、抵抗／導電体領域４０
８の大きさにより、およびｎ−ウエル４０１の抵抗値に
より主に決定される。このｎ−ウエル４０１の抵抗値
は、ｎ＋ドープ領域よりもはるかに高い抵抗値を有す
る。この抵抗は、ｐ−基板４００に関し、抵抗の電極
（４０２、４０３）の上の電圧に影響される。則ち、こ
の電圧が高くなると、ｎ−ウエル４０１とｐ−基板４０
０との間の接合部は逆バイアスされる。これにより、こ
の接合部において、ディプレーション領域が増大し、抵
抗が増加することになる。しかし、これは、抵抗／導電
体領域４０８の直下にあるｎ−ウエル４０１内にｎ−型
のキャリアを蓄積することにより、部分的にオフセット
されて、抵抗を減少させることもできる。
【０００９】本発明においては、抵抗／導電体領域４０
８は、ゲート導電体４０６を形成する同一の導電体層か
ら形成される。同様に誘電体層４０７は、ゲート誘電体
４０５を形成する同一の誘電体層から形成される。それ
故に、同一のリソグラフステップを用いて、ゲート導電
体４０６と抵抗／導電体領域４０８（その下のゲート誘
電体４０５とゲート導電体４０６も含めて）の両方を形
成することもできる。このリソグラフステップと後続の
エッチングステップは公知の技術を用いて行うことがで
きる。それ故に、本発明の方法は、ゲートリソグラフィ
とエッチング処理は所望のチャネル長さを得るために集
積回路形成のプロセスで、通常十分精度高く制御されて
いるので、この抵抗の大きさも精度良く制御することが
できる。さらに、抵抗／導電体領域４０８の長さは図１
に示すように、フィールド酸化物領域の最低長さよりも
短くすることができる。必要によっては、この抵抗の長
さは最小のリソグラフ寸法でも良い。それ故に、出力バ
ッファのサイズ（出力トランジスタとそれに関連する抵
抗も含めて）は、抵抗が本発明の方法により形成される
時には、図１の従来の抵抗に比較して小さくすることが
できる。さらに、本発明は多くの集積回路のプロセス
で、通常存在するようなドープしたウエル領域（ｎ−ウ
エル）を利用するものである。それ故に、本発明の方法
は、ＬＤＤ構造体（図２）を形成するのに余分なイオン
注入を必要としない。もちろん、ＬＤＤの構造体を使用
することも可能である。また、本発明の方法は図２の従
来の抵抗を規定するのに必要な余分リソグラフステップ
を必要としない。
８は、ゲート導電体４０６を形成する同一の導電体層か
ら形成される。同様に誘電体層４０７は、ゲート誘電体
４０５を形成する同一の誘電体層から形成される。それ
故に、同一のリソグラフステップを用いて、ゲート導電
体４０６と抵抗／導電体領域４０８（その下のゲート誘
電体４０５とゲート導電体４０６も含めて）の両方を形
成することもできる。このリソグラフステップと後続の
エッチングステップは公知の技術を用いて行うことがで
きる。それ故に、本発明の方法は、ゲートリソグラフィ
とエッチング処理は所望のチャネル長さを得るために集
積回路形成のプロセスで、通常十分精度高く制御されて
いるので、この抵抗の大きさも精度良く制御することが
できる。さらに、抵抗／導電体領域４０８の長さは図１
に示すように、フィールド酸化物領域の最低長さよりも
短くすることができる。必要によっては、この抵抗の長
さは最小のリソグラフ寸法でも良い。それ故に、出力バ
ッファのサイズ（出力トランジスタとそれに関連する抵
抗も含めて）は、抵抗が本発明の方法により形成される
時には、図１の従来の抵抗に比較して小さくすることが
できる。さらに、本発明は多くの集積回路のプロセス
で、通常存在するようなドープしたウエル領域（ｎ−ウ
エル）を利用するものである。それ故に、本発明の方法
は、ＬＤＤ構造体（図２）を形成するのに余分なイオン
注入を必要としない。もちろん、ＬＤＤの構造体を使用
することも可能である。また、本発明の方法は図２の従
来の抵抗を規定するのに必要な余分リソグラフステップ
を必要としない。
【００１０】図５、６に本発明の半導体を形成するのに
用いられる製造プロセスを示す。図５において、ｐ−基
板４００にはｎ−ウエル４０１が形成され、このｎ−ウ
エル４０１は通常のリソグラフステップ、マスキングス
テップ、イオン注入ステップにより形成される。薄い誘
電体層５０１は、ｐ−基板４００の表面を酸化すること
により形成されるが、他の誘電体形成プロセスと材料を
用いることも可能である。この薄い誘電体層５０１は、
ＭＯＳのトランジスタのゲート誘電体として機能する。
しかし、ある種のＧａＡｓ、あるいは他のＩＩＩ−Ｖ族
半導体において、薄い誘電体領域は必ずしも必要なもの
ではない。導電層５０２は、誘電体層５０１の上に形成
される。この導電層５０２は、通常ドープしたポリシリ
コン製、あるいは他の材料製でゲート導体として機能す
る。リソグラフレジスト材料層５０３がその上に堆積さ
れて、所望のタイプの化学放射（紫外線、Ｘ−線、電子
ビーム）で露光される。図６において、このリソグラフ
レジスト材料層５０３は必要によりウェット処理、ある
いはドライ処理（現像）によって除去されて、レジスト
エッチマスク領域６０１と６０２が残る。このエッチン
グ処理は、通常異方性反応イオンエッチングで、レジス
トのパターンをその下の誘電体層５０１と導電体５０２
に転写し、レジストエッチマスク領域６０１と６０２が
残る。レジストエッチマスク領域６０１と６０２がその
後除去される。
用いられる製造プロセスを示す。図５において、ｐ−基
板４００にはｎ−ウエル４０１が形成され、このｎ−ウ
エル４０１は通常のリソグラフステップ、マスキングス
テップ、イオン注入ステップにより形成される。薄い誘
電体層５０１は、ｐ−基板４００の表面を酸化すること
により形成されるが、他の誘電体形成プロセスと材料を
用いることも可能である。この薄い誘電体層５０１は、
ＭＯＳのトランジスタのゲート誘電体として機能する。
しかし、ある種のＧａＡｓ、あるいは他のＩＩＩ−Ｖ族
半導体において、薄い誘電体領域は必ずしも必要なもの
ではない。導電層５０２は、誘電体層５０１の上に形成
される。この導電層５０２は、通常ドープしたポリシリ
コン製、あるいは他の材料製でゲート導体として機能す
る。リソグラフレジスト材料層５０３がその上に堆積さ
れて、所望のタイプの化学放射（紫外線、Ｘ−線、電子
ビーム）で露光される。図６において、このリソグラフ
レジスト材料層５０３は必要によりウェット処理、ある
いはドライ処理（現像）によって除去されて、レジスト
エッチマスク領域６０１と６０２が残る。このエッチン
グ処理は、通常異方性反応イオンエッチングで、レジス
トのパターンをその下の誘電体層５０１と導電体５０２
に転写し、レジストエッチマスク領域６０１と６０２が
残る。レジストエッチマスク領域６０１と６０２がその
後除去される。
【００１１】上記のプロセスにより分離したゲート誘電
体４０５と４０７とゲート導電体４０６と抵抗／導電体
領域４０８が形成される（図４）。イオン注入プロセ
ス、あるいは他のドーパント導入プロセスをその後用い
て、図４に示すようにｎ＋接点領域４０２、ｎ＋ドレイ
ン領域４０３、ｎ＋ソース４０４を形成する。これらの
領域を形成するに際し、ｎ−ウエル４０１の端部をゲー
ト導電体４０６の近接する端部から十分離間することに
より、ゲート下のチャネル領域のｐ−基板を反対の型に
ドーピングする（counter-doping）のを回避するのが好
ましい。０．９μｍのプロセスにおいては、１．５μｍ
の離間で十分である。種々の電極への接点は導電体４０
９、４１０、４１１、４１２により提供される。一般的
に、これらの導電体はアルミ製で、あるいは、他の材料
（耐火金属、銅、金属ケイ化物、窒化金属）を用いるこ
とも可能である。抵抗／導電体領域４０８を公知の電圧
ポテンシャルに接続して、ウエル抵抗が導通するのが阻
止するような「浮遊ゲート」を回避する。それ故に、抵
抗／導電体領域４０８は導電体４０９により、この実施
例においてはボンドパッド４１３に接続されている。こ
の実施例はボンドパッドの電圧は正のＥＳＤが発生する
間上昇するので、前述のディプレション効果に起因して
抵抗値が増加することにより、ＥＳＤの性能を改善して
いる。さらに、抵抗のゲート誘電体のブレークダウンが
起こるのを回避する。さらに、フローティングゲートを
回避する他の方法も利用できる。
体４０５と４０７とゲート導電体４０６と抵抗／導電体
領域４０８が形成される（図４）。イオン注入プロセ
ス、あるいは他のドーパント導入プロセスをその後用い
て、図４に示すようにｎ＋接点領域４０２、ｎ＋ドレイ
ン領域４０３、ｎ＋ソース４０４を形成する。これらの
領域を形成するに際し、ｎ−ウエル４０１の端部をゲー
ト導電体４０６の近接する端部から十分離間することに
より、ゲート下のチャネル領域のｐ−基板を反対の型に
ドーピングする（counter-doping）のを回避するのが好
ましい。０．９μｍのプロセスにおいては、１．５μｍ
の離間で十分である。種々の電極への接点は導電体４０
９、４１０、４１１、４１２により提供される。一般的
に、これらの導電体はアルミ製で、あるいは、他の材料
（耐火金属、銅、金属ケイ化物、窒化金属）を用いるこ
とも可能である。抵抗／導電体領域４０８を公知の電圧
ポテンシャルに接続して、ウエル抵抗が導通するのが阻
止するような「浮遊ゲート」を回避する。それ故に、抵
抗／導電体領域４０８は導電体４０９により、この実施
例においてはボンドパッド４１３に接続されている。こ
の実施例はボンドパッドの電圧は正のＥＳＤが発生する
間上昇するので、前述のディプレション効果に起因して
抵抗値が増加することにより、ＥＳＤの性能を改善して
いる。さらに、抵抗のゲート誘電体のブレークダウンが
起こるのを回避する。さらに、フローティングゲートを
回避する他の方法も利用できる。
【００１２】出力抵抗の抵抗値は、ｎ−ウエル４０１の
抵抗率と大きさに依存する。そして、それはそのドーピ
ングレベルに依存する。一般的に、ｎ−ドーピングレベ
ルはシリコン基板材料中で１０11−１０13ドーパントイ
オン／ｃｍ2の範囲内である。これにより、スクエア当
たり４００−５０００Ωの範囲内の抵抗率となる。ｎ−
ウエル出力抵抗のこの寸法（長さと幅）はレイアウトの
便宜上ソースまたはドレイン領域とほぼ同一のものであ
る。もちろん、他の所望の抵抗を得るためには、他の寸
法を用いることは構わない。０．９μｍのＬＤＤを実現
する設計においては、ｎ−ウエルシート抵抗は３１００
Ω／スクエアで、抵抗／導電体領域４０８の長さが０．
９μｍの時には、リンのｎ−型ドーパントの拡散に起因
して、抵抗の長さは若干短い（約０．２μｍ）。全体の
抵抗値は０．７μｍ長さのｎ−ウエル抵抗とｎ−ウエル
抵抗の何れかの側の約０．３μｍ長のｎ−ＬＤＤ抵抗の
組み合わせである。これは１５００μｍ幅の抵抗に対
し、約２Ωの抵抗を、そして、１０μｍの幅の抵抗に対
しては、約３００Ωの抵抗となる。この幅とは基板表面
の面の長さに直交する方向の寸法である。多くの場合、
１−５００Ωの範囲内の抵抗値は、ＥＳＤを回避する本
発明の目的を実現するのに最も適当な値である。
抵抗率と大きさに依存する。そして、それはそのドーピ
ングレベルに依存する。一般的に、ｎ−ドーピングレベ
ルはシリコン基板材料中で１０11−１０13ドーパントイ
オン／ｃｍ2の範囲内である。これにより、スクエア当
たり４００−５０００Ωの範囲内の抵抗率となる。ｎ−
ウエル出力抵抗のこの寸法（長さと幅）はレイアウトの
便宜上ソースまたはドレイン領域とほぼ同一のものであ
る。もちろん、他の所望の抵抗を得るためには、他の寸
法を用いることは構わない。０．９μｍのＬＤＤを実現
する設計においては、ｎ−ウエルシート抵抗は３１００
Ω／スクエアで、抵抗／導電体領域４０８の長さが０．
９μｍの時には、リンのｎ−型ドーパントの拡散に起因
して、抵抗の長さは若干短い（約０．２μｍ）。全体の
抵抗値は０．７μｍ長さのｎ−ウエル抵抗とｎ−ウエル
抵抗の何れかの側の約０．３μｍ長のｎ−ＬＤＤ抵抗の
組み合わせである。これは１５００μｍ幅の抵抗に対
し、約２Ωの抵抗を、そして、１０μｍの幅の抵抗に対
しては、約３００Ωの抵抗となる。この幅とは基板表面
の面の長さに直交する方向の寸法である。多くの場合、
１−５００Ωの範囲内の抵抗値は、ＥＳＤを回避する本
発明の目的を実現するのに最も適当な値である。
【００１３】本発明の技術は、様々な出力バッファに適
用できる。その一例が図３に示されており、同図には従
来の出力バッファでｎ−チャネルのプルアップトランジ
スタ３０１とｎ−チャネルのプールダウントランジスタ
３０２を有する。インバータ３００がトランジスタ３０
２が導通状態の時に、３０１を非導通状態にしている。
そして、その逆も行う。この種の設計は小さなコンピュ
ータシステムのインタフェースに用いられる。トランジ
スタ３０１と３０２は、そのソース／ドレイン電極と出
力ノード３０４（ボンドパッド３０５に接続される）と
の間の出力抵抗によって保護される。所望のＥＳＤの保
護を得るために、さらに、ダイオードトランジスタ、あ
るいは他の電圧クランプ素子（図示せず）を用いること
ができる。本発明を利用する他のバッファタイプはＣＭ
ＯＳ出力段を有し、ｐ−チャネルプルアップトランジス
タとｎ−チャネルプルダウントランジスタが使用され
る。この出力端の解放ドレインタイプでも本発明を用
い、この構成においては、ｎ−チャネルトランジスタは
プルダウン素子として機能し、外部の抵抗がプルアップ
素子として機能する。
用できる。その一例が図３に示されており、同図には従
来の出力バッファでｎ−チャネルのプルアップトランジ
スタ３０１とｎ−チャネルのプールダウントランジスタ
３０２を有する。インバータ３００がトランジスタ３０
２が導通状態の時に、３０１を非導通状態にしている。
そして、その逆も行う。この種の設計は小さなコンピュ
ータシステムのインタフェースに用いられる。トランジ
スタ３０１と３０２は、そのソース／ドレイン電極と出
力ノード３０４（ボンドパッド３０５に接続される）と
の間の出力抵抗によって保護される。所望のＥＳＤの保
護を得るために、さらに、ダイオードトランジスタ、あ
るいは他の電圧クランプ素子（図示せず）を用いること
ができる。本発明を利用する他のバッファタイプはＣＭ
ＯＳ出力段を有し、ｐ−チャネルプルアップトランジス
タとｎ−チャネルプルダウントランジスタが使用され
る。この出力端の解放ドレインタイプでも本発明を用
い、この構成においては、ｎ−チャネルトランジスタは
プルダウン素子として機能し、外部の抵抗がプルアップ
素子として機能する。
【００１４】図４の実施例においては、誘電体の側壁ス
ペーサが存在しないが、必要によってそれらを追加する
ことができる。例えば、図２に示すＬＤＤ構造を形成す
るために、側壁スペーサを用いるが、あるいは、ＬＤＤ
の注入領域無しに、ゲート導体をソース／ドレイン電極
から離間することもできる。このような離間構成により
ゲートとソース／ドレイン電極との間の短絡を防止で
き、このような短絡は、例えば、ケイ化物電極が用いら
れた時に起こりやすい。ケイ化物電極は他のタイプの電
極に比較して、ＥＳＤの損傷を受けやすい。その結果、
本発明は特にこのようなシリサイド化合物の電極に利用
できる。本発明はｎ−チャネル出力トランジスタについ
て説明したが、ｐ−チャネルト出力ランジスタについて
も、ドーピングの導電型を逆転させることにより可能で
ある。
ペーサが存在しないが、必要によってそれらを追加する
ことができる。例えば、図２に示すＬＤＤ構造を形成す
るために、側壁スペーサを用いるが、あるいは、ＬＤＤ
の注入領域無しに、ゲート導体をソース／ドレイン電極
から離間することもできる。このような離間構成により
ゲートとソース／ドレイン電極との間の短絡を防止で
き、このような短絡は、例えば、ケイ化物電極が用いら
れた時に起こりやすい。ケイ化物電極は他のタイプの電
極に比較して、ＥＳＤの損傷を受けやすい。その結果、
本発明は特にこのようなシリサイド化合物の電極に利用
できる。本発明はｎ−チャネル出力トランジスタについ
て説明したが、ｐ−チャネルト出力ランジスタについて
も、ドーピングの導電型を逆転させることにより可能で
ある。
【００１５】上記の実施例は単一のソース領域とドレイ
ン領域を有するトランジスタについて説明したが、出力
電流の容量を上げるために、多数のソース／ドレイン領
域を有するトランジスタに適用することもできる。本発
明の技術は、さらに、またドレイン領域を出力ボンドパ
ッドに接続する抵抗を形成するのにも用いることができ
る。図４に示した実施例は、ｎ−チャネルトランジスタ
のドレインと同一のｎ＋ドープ領域（４０３）を共有す
る抵抗接点電極の１つとを示している。しかし、トラン
ジスタのドレインと抵抗の接点電極を別個のｎ＋ドープ
領域に形成して、金属あるいは他の導電層でもって、電
気的に接続することも可能である。ある応用例において
は、出力トランジスタのソースはＶSSあるいはＶDDに直
接接続されてはいないが、高速制御あるいは電圧破壊に
対する保護を行うために、電圧を減少させるために、他
の抵抗を介して接続することもできる。さらに、本発明
の抵抗は従来の保護抵抗（ドープしたポリシリコン）、
あるいは、保護トランジスタ（バイポーラ）を介して、
ボンドパッドに接続することもできる。多くの場合電圧
クランプダイオード、あるいはトランジスタはボンドパ
ッドに接続して、ＥＳＤの保護を向上している。ここで
述べたボンドパッドは少なくとも出力信号を搬送する
が、出力信号と多重化された入力信号を搬送してもよ
い。この多重化した場合には、ボンドパッドは入力／出
力（Ｉ／Ｏボンドパッド）とも称する。
ン領域を有するトランジスタについて説明したが、出力
電流の容量を上げるために、多数のソース／ドレイン領
域を有するトランジスタに適用することもできる。本発
明の技術は、さらに、またドレイン領域を出力ボンドパ
ッドに接続する抵抗を形成するのにも用いることができ
る。図４に示した実施例は、ｎ−チャネルトランジスタ
のドレインと同一のｎ＋ドープ領域（４０３）を共有す
る抵抗接点電極の１つとを示している。しかし、トラン
ジスタのドレインと抵抗の接点電極を別個のｎ＋ドープ
領域に形成して、金属あるいは他の導電層でもって、電
気的に接続することも可能である。ある応用例において
は、出力トランジスタのソースはＶSSあるいはＶDDに直
接接続されてはいないが、高速制御あるいは電圧破壊に
対する保護を行うために、電圧を減少させるために、他
の抵抗を介して接続することもできる。さらに、本発明
の抵抗は従来の保護抵抗（ドープしたポリシリコン）、
あるいは、保護トランジスタ（バイポーラ）を介して、
ボンドパッドに接続することもできる。多くの場合電圧
クランプダイオード、あるいはトランジスタはボンドパ
ッドに接続して、ＥＳＤの保護を向上している。ここで
述べたボンドパッドは少なくとも出力信号を搬送する
が、出力信号と多重化された入力信号を搬送してもよ
い。この多重化した場合には、ボンドパッドは入力／出
力（Ｉ／Ｏボンドパッド）とも称する。
【００１６】上記の説明はＥＳＤの性能を改良する観点
から記載したが、本発明により形成された抵抗の他の有
利な使用方法も可能である。例えば、本発明の抵抗を用
いて、過電圧からの保護を改良することもできる。さら
に、本発明の抵抗をボンドパッドに接続された出力導体
以外の回路導体に接続することも可能である。本発明の
抵抗にトランジスタを接続して、出力バッファの出力ト
ランジスタ以外の機能を持たせることも可能である。
から記載したが、本発明により形成された抵抗の他の有
利な使用方法も可能である。例えば、本発明の抵抗を用
いて、過電圧からの保護を改良することもできる。さら
に、本発明の抵抗をボンドパッドに接続された出力導体
以外の回路導体に接続することも可能である。本発明の
抵抗にトランジスタを接続して、出力バッファの出力ト
ランジスタ以外の機能を持たせることも可能である。
【００１７】
【発明の効果】以上述べたように、本発明の抵抗層を設
けることにより、静電放電からトランジスタを保護する
ことができる。
けることにより、静電放電からトランジスタを保護する
ことができる。
【図１】従来の拡散の出力抵抗を形成するプロセスを表
す図。
す図。
【図２】従来の拡散の出力抵抗を形成するプロセスを表
す図。
す図。
【図３】従来の出力バッファの構成を表す従来例。
【図４】本発明による拡散出力抵抗を有する集積回路の
断面図。
断面図。
【図５】本発明にかかる集積回路を製造するのに用いら
れるステップを表す図。
れるステップを表す図。
【図６】本発明にかかる集積回路を製造するのに用いら
れるステップを表す図。
れるステップを表す図。
１００ ｐ−基板領域 １０１ ｎ−ウエル領域 １０２ ｎ＋ウエル接点領域 １０３ ドレイン領域 １０４ ｎ＋ソース領域 １０５ ゲート誘電体 １０６ ゲート導電体 １０７ フィールド酸化物領域 ２００ ｐ−基板 ２０２ 接点領域 ２０３ ｎ＋ソース領域 ２０４、２０５ ｎ−領域 ２０６ ｎ＋ドレイン領域 ２０７ ゲート誘電体 ２０８ ゲート導電体 ２０９、２１０ 側壁酸化物領域 ２１１、２１２ 酸化物領域 ２１３ ボンドパッド ３００ インバータ ３０１、３０２ トランジスタ ３０４ 出力ノード ３０５ ボンドパッド ４００ ｐ−基板 ４０１ ｎ−ウエル ４０２ ｎ＋ソース ４０３ ｎ＋ドレイン領域 ４０４ ｎ＋ソース領域 ４０５ ゲート誘電体 ４０６ ゲート導電体 ４０８ 抵抗／導電体領域 ４０９、４１０、４１１、４１２ 導電体 ４１３ ボンドパッド ５０１ 誘電体層 ５０２ 導電層 ５０３ リソグラフレジスト材料層 ６０１、６０２ レジストエッチマスク領域
Claims (7)
- 【請求項１】 第２の導電型（ｐ）の半導体本体（４０
０）の上に形成されたゲート導電体（４０６）と、回路
導電体（４１０，４１３）に抵抗を介して接続される第
１の導電型（ｎ）のドレイン領域（４０３）とソース領
域（４０４）とを有する電界効果型のトランジスタにお
いて、 前記抵抗は、前記第１の導電型（ｎ）のウエル領域（４
０１）に形成され、 前記ウエル領域（４０１）は、前記回路導体（４１０）
に、前記ウエル領域（４０１）内に形成された前記第１
の導電型（ｎ）で高濃度ドープされた接点領域（４０
２）を介して接続され、 前記抵抗は、前記導電体層（４１０）から形成された抵
抗／導電体領域（４０８）の下に存在し、 前記抵抗の大きさは、前記抵抗／導電体領域（４０８）
で規定されることを特徴とする電界効果型トランジス
タ。 - 【請求項２】 前記抵抗／導電体領域（４０８）は、前
記回路導電体（４１０）に接続（４０９）されることを
特徴とする請求項１の電界効果型トランジスタ。 - 【請求項３】 前記回路導電体（４１０）は、その出力
導電体がボンドパッド（４１３）に接続されることを特
徴とする請求項１の電界効果型トランジスタ。 - 【請求項４】 薄い誘電体層の第１部分から形成される
ゲート誘電体（４０５）は、ゲート導電体（４０６）の
下に形成され、 前記薄い誘電体層の第２部分（４０７）は、前記抵抗／
導電体領域（４０８）の下に形成されることを特徴とす
る請求項１の電界効果型トランジスタ。 - 【請求項５】 （Ａ） 第２の導電型（ｐ）の半導体本
体（４００）の一部内に第１の導電型（ｎ）のウエル領
域（４０１）を形成するステップと、 （Ｂ） 前記半導体本体（４００）の上に導電体層（５
０２）を形成するステップと、 （Ｃ） 前記導電体層の第１部分からゲート導電体（４
０６）を形成するために、前記導電体層をリソグラフで
パターン化するステップと、 前記導電体層の第２部分の抵抗／導電体領域層（４０
８）は、前記ウエル領域（４０１）の上に形成され、 （Ｄ） 前記第１の導電型のドーパントを前記導電体層
の第１部分と第２部分によりマスクされていない半導体
本体の領域（４０２，４０３，４０４）に注入するステ
ップと、これにより、ソース／ドレイン領域（４０３、
４０４）と、前記ウエル領域（４０１）内にドープした
接点領域（４０２）が形成され、 （Ｅ） 前記ウエル領域（４０１）内のドープした接点
領域（４０２）内と回路導体（４１０）との間に電気的
接続を形成するステップとからなることを特徴とする電
界効果型トランジスタの製造方法。 - 【請求項６】 前記（Ｂ）ステップの前に、前記半導体
本体（４００，４０１）の上に薄い誘電体層（５０１）
を形成するステップをさらに有することを特徴とする請
求項５の方法。 - 【請求項７】 前記（Ｅ）ステップの後に、前記抵抗／
導電体領域層（４０８）と回路導体（４１０）とを接続
するステップをさらに有することを特徴とする請求項５
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/118,109 US5838033A (en) | 1993-09-08 | 1993-09-08 | Integrated circuit with gate conductor defined resistor |
| US118109 | 1993-09-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183516A JPH07183516A (ja) | 1995-07-21 |
| JP2872585B2 true JP2872585B2 (ja) | 1999-03-17 |
Family
ID=22376546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6238605A Expired - Lifetime JP2872585B2 (ja) | 1993-09-08 | 1994-09-07 | 電界効果型トランジスタとその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5838033A (ja) |
| JP (1) | JP2872585B2 (ja) |
| KR (1) | KR100204986B1 (ja) |
| GB (1) | GB2281813B (ja) |
| HK (1) | HK1002526A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4423591C2 (de) * | 1994-07-06 | 1996-08-29 | Itt Ind Gmbh Deutsche | Schutzstruktur für integrierte Schaltungen |
| US5654860A (en) * | 1995-08-16 | 1997-08-05 | Micron Technology, Inc. | Well resistor for ESD protection of CMOS circuits |
| US6507074B2 (en) | 1995-11-30 | 2003-01-14 | Micron Technology, Inc. | Structure for ESD protection in semiconductor chips |
| AU1123597A (en) * | 1995-11-30 | 1997-06-19 | Micron Technology, Inc. | Structure for esd protection in semiconductor chips |
| JP3169844B2 (ja) | 1996-12-11 | 2001-05-28 | 日本電気株式会社 | 半導体装置 |
| JPH10288950A (ja) * | 1997-04-14 | 1998-10-27 | Casio Comput Co Ltd | 液晶表示装置 |
| US6096591A (en) * | 1997-06-30 | 2000-08-01 | Advanced Micro Devices, Inc. | Method of making an IGFET and a protected resistor with reduced processing steps |
| JP3673643B2 (ja) * | 1997-07-30 | 2005-07-20 | キヤノン株式会社 | 印刷レイアウト装置及び印刷レイアウト方法並びに記憶媒体 |
| KR100482362B1 (ko) * | 1997-10-14 | 2005-08-01 | 삼성전자주식회사 | 정전기보호용반도체장치및그제조방법 |
| JP3033548B2 (ja) * | 1997-11-12 | 2000-04-17 | 日本電気株式会社 | 半導体装置、静電保護素子及び絶縁破壊防止方法 |
| US6100125A (en) * | 1998-09-25 | 2000-08-08 | Fairchild Semiconductor Corp. | LDD structure for ESD protection and method of fabrication |
| US6063672A (en) * | 1999-02-05 | 2000-05-16 | Lsi Logic Corporation | NMOS electrostatic discharge protection device and method for CMOS integrated circuit |
| US6236073B1 (en) * | 1999-04-20 | 2001-05-22 | United Microelectronics Corp. | Electrostatic discharge device |
| US6380570B1 (en) * | 2000-04-21 | 2002-04-30 | International Business Machines Corporation | Gate overvoltage control networks |
| EP1347511A1 (en) * | 2002-03-22 | 2003-09-24 | STMicroelectronics S.r.l. | Method for manufacturing a MOS transistor and MOS transistor. |
| JP4390465B2 (ja) * | 2003-03-12 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 抵抗素子、半導体装置及びそれらの製造方法 |
| US7329926B2 (en) | 2003-04-01 | 2008-02-12 | Agere Systems Inc. | Semiconductor device with constricted current passage |
| US8563336B2 (en) * | 2008-12-23 | 2013-10-22 | International Business Machines Corporation | Method for forming thin film resistor and terminal bond pad simultaneously |
| JP5210414B2 (ja) * | 2011-04-26 | 2013-06-12 | シャープ株式会社 | 半導体装置 |
| US20180374838A1 (en) * | 2017-06-23 | 2018-12-27 | Macronix International Co., Ltd. | Semiconductor structure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695563B2 (ja) * | 1985-02-01 | 1994-11-24 | 株式会社日立製作所 | 半導体装置 |
| US4830976A (en) * | 1984-10-01 | 1989-05-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Integrated circuit resistor |
| US4806999A (en) * | 1985-09-30 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Area efficient input protection |
| EP0242383B1 (en) * | 1985-10-15 | 1991-08-28 | AT&T Corp. | Protection of igfet integrated circuits from electrostatic discharge |
| JPS63305545A (ja) * | 1987-06-05 | 1988-12-13 | Hitachi Ltd | 半導体集積回路装置 |
| US4990802A (en) * | 1988-11-22 | 1991-02-05 | At&T Bell Laboratories | ESD protection for output buffers |
| US5051860A (en) * | 1989-05-12 | 1991-09-24 | Western Digital Corporation | Electro-static discharge protection circuit with bimodal resistance characteristics |
| US5157573A (en) * | 1989-05-12 | 1992-10-20 | Western Digital Corporation | ESD protection circuit with segmented buffer transistor |
-
1993
- 1993-09-08 US US08/118,109 patent/US5838033A/en not_active Expired - Lifetime
-
1994
- 1994-08-31 GB GB9417498A patent/GB2281813B/en not_active Expired - Fee Related
- 1994-09-07 KR KR1019940022412A patent/KR100204986B1/ko not_active IP Right Cessation
- 1994-09-07 JP JP6238605A patent/JP2872585B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-26 HK HK98101485A patent/HK1002526A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK1002526A1 (en) | 1998-08-28 |
| JPH07183516A (ja) | 1995-07-21 |
| GB2281813A (en) | 1995-03-15 |
| US5838033A (en) | 1998-11-17 |
| KR950010052A (ko) | 1995-04-26 |
| GB2281813B (en) | 1997-04-16 |
| KR100204986B1 (ko) | 1999-06-15 |
| GB9417498D0 (en) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2872585B2 (ja) | 電界効果型トランジスタとその製造方法 | |
| US6004838A (en) | ESD protection using selective siliciding techniques | |
| US6338986B1 (en) | Electrostatic discharge protection device for semiconductor integrated circuit method for producing the same and electrostatic discharge protection circuit using the same | |
| US6365941B1 (en) | Electro-static discharge circuit of semiconductor device, structure thereof and method for fabricating the structure | |
| JP5527922B2 (ja) | 直流ノード拡散領域の下に埋め込み酸化物を有さず、酸化物ホールを有する差別化ｓｏｉ構造 | |
| US7557413B2 (en) | Serpentine ballasting resistors for multi-finger ESD protection device | |
| KR101195720B1 (ko) | 반도체 집적 회로 디바이스 및 그 제조 방법 | |
| US6844596B2 (en) | Si-MOS high-frequency semiconductor device | |
| US6410413B2 (en) | Semiconductor device with transparent link area for silicide applications and fabrication thereof | |
| US6380598B1 (en) | Radiation hardened semiconductor memory | |
| US5953601A (en) | ESD implantation scheme for 0.35 μm 3.3V 70A gate oxide process | |
| JP2002305254A (ja) | 半導体装置およびその製造方法 | |
| JP3345296B2 (ja) | 保護回路および絶縁物上半導体素子用回路 | |
| US6225166B1 (en) | Method of manufacturing electrostatic discharge protective circuit | |
| US7595245B2 (en) | Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor | |
| JP2643904B2 (ja) | 静電保護素子 | |
| US7102195B2 (en) | Transistor structure for electrostatic discharge protection circuit | |
| US6114194A (en) | Method for fabricating a field device transistor | |
| JPH022666A (ja) | 分離能力を高めたｍｏｓトランジスタ | |
| US6469351B1 (en) | Electrostatic breakdown prevention circuit for semiconductor device | |
| US20040110334A1 (en) | Effective Vcc TO Vss power ESD protection device | |
| KR100290916B1 (ko) | 이에스디(ｅｓｄ) 보호회로 및 그의 제조 방법 | |
| JP3419606B2 (ja) | 半導体装置とその製造方法 | |
| US6445601B1 (en) | Electrostatic discharge protection circuit | |
| JP3319445B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120108 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |