KR20020070075A - 비휘발성 반도체 기억 장치 및 그 제조 방법 - Google Patents
비휘발성 반도체 기억 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020070075A KR20020070075A KR1020010061855A KR20010061855A KR20020070075A KR 20020070075 A KR20020070075 A KR 20020070075A KR 1020010061855 A KR1020010061855 A KR 1020010061855A KR 20010061855 A KR20010061855 A KR 20010061855A KR 20020070075 A KR20020070075 A KR 20020070075A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- silicon nitride
- trench
- nitride layer
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 101
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000002955 isolation Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 34
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 58
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 58
- 238000009413 insulation Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 83
- 229920005591 polysilicon Polymers 0.000 description 83
- 230000002093 peripheral effect Effects 0.000 description 72
- 239000010410 layer Substances 0.000 description 68
- 229920002120 photoresistant polymer Polymers 0.000 description 54
- 238000000206 photolithography Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000013078 crystal Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 10
- -1 phosphorus ions Chemical class 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229960002050 hydrofluoric acid Drugs 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910018182 Al—Cu Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
본 발명의 비휘발성 반도체 기억 장치는, 반도체 기판(1)의 주표면에 형성된 소자 분리용의 복수의 트랜치(3)와, 트랜치(3)의 벽면을 따라 형성되는 질화 실리콘층(25)과, 트랜치(3) 내에 형성된 소자 분리용의 실리콘 산화막(21)과, 질화 실리콘층(25)의 주위에 위치하는 상기 주표면 상에서 질화 실리콘층(25) 상으로 연장하여, 질화 실리콘층(25) 상에 위치하는 부분의 두께가 질화 실리콘층(25)의 주위에 위치하는 부분의 두께 이상인 열산화막(4)과, 열산화막(4) 상에 형성된 플로팅 게이트 전극(8), 절연막(9) 및 제어 게이트 전극(35)을 구비한다.
Description
본 발명은 비휘발성 반도체 기억 장치 및 그 제조 방법에 관한 것으로, 보다 특정적으로는, 소자 분리 절연막의 팽창에 기인하는 결정 결함의 발생을 억제하면서 소자 분리 절연막의 주연부 근방에서의 절연막의 박막화를 억제할 수 있는 비휘발성 반도체 기억 장치의 구조 및 그 제조 방법에 관한 것이다.
종래부터, 비휘발성 반도체 기억 장치의 고밀도화를 추진하기 위한 트랜치 소자 분리(STI : Shallow Trench Isolation)는 알려져 있다. 이 STI는 반도체 기판에 트랜치를 형성하고, 거기에 실리콘 산화막 등의 절연막을 매립하여, 그 절연막을 평탄화함으로써 실현된다.
도 30에, 상기 STI를 채용한 종래의 비휘발성 반도체 기억 장치의 단면도를 나타낸다.
도 30에 도시하는 바와 같이, 비휘발성 반도체 기억 장치는 주변 회로부와 메모리셀부를 구비한다. 주변 회로부에서의 반도체 기판(1)의 주표면에 소자 분리용의 트랜치(29)와 실리콘 산화막(21)을 형성하고, 메모리셀부에서의 반도체 기판(1)의 주표면에 소자 분리용의 트랜치(3) 및 실리콘 산화막(21)을 형성한다. 트랜치(3, 29)의 벽면에는, 질화 실리콘층(25)이 형성된다.
메모리셀부에는, 메모리셀 트랜지스터를 형성하고, 그 메모리셀 트랜지스터는 반도체 기판(1)의 주표면 상에 열산화막(4)을 거쳐서 형성된 플로팅 게이트 전극(8)과 절연막(9)과 제어 게이트 전극(35)을 갖는다.
플로팅 게이트 전극(8)은 도핑된 폴리실리콘막(6)으로 구성되고, 제어 게이트 전극(35)은 도핑된 폴리실리콘막(10)과 WSi 막(11)을 갖는다. 제어 게이트 전극(35) 상에는 실리콘 산화막(12)을 형성한다.
주변 회로부에는, MOS(Metal Oxide Semiconductor) 트랜지스터를 형성하고, 그 MOS 트랜지스터는 열산화막(5)을 거쳐서 반도체 기판(1) 상에 형성된 게이트 전극(13)을 갖는다. 게이트 전극(13)은 도핑된 폴리실리콘막(10)과 WSi 막(11)을 갖는다. 게이트 전극(13) 상에도 실리콘 산화막(12)을 형성한다.
상기 메모리셀 트랜지스터와 MOS 트랜지스터를 덮도록, 층간 절연막(14)을 형성한다. 층간 절연막(14)은 콘택트 홀(15)을 갖고, 콘택트 홀(15) 내에 W 플러그(16)를 형성한다. 층간 절연막(14) 상에는, W 플러그(16)와 전기적으로 접속되는 배선막(17)을 형성한다.
다음에, 상기 구조를 갖는 비휘발성 반도체 기억 장치의 제조 방법에 대하여 도 31 내지 도 41을 이용하여 설명한다.
도 31에 도시하는 바와 같이, 반도체 기판(1)의 주표면 상에 열산화막(30)을 형성하고, 열산화막(30) 상에 실리콘 질화막(18)을 형성한다. 사진 제판에 의해 실리콘 질화막(18) 상에 소정 형상의 포토레지스트(34)를 형성하고, 포토레지스트(34)를 마스크로 해서 실리콘 질화막(18)과 열산화막(30)을 에칭한다.
포토레지스트(34)를 제거한 후, 실리콘 질화막(18)을 마스크로 해서 반도체 기판(1)을 에칭하여, 도 32에 도시하는 바와 같이, 트랜치(3)를 형성한다. 이 트랜치(3)의 내벽을 NO나 N2O 등으로 질화하여, 질화 실리콘층(25)을 형성한다.
다음에, 실리콘 산화막(21)을 퇴적하여, 도 33에 도시하는 바와 같이, 트랜치(3) 내에 실리콘 산화막(21)을 매립한다. 그 후, 도 34에 도시하는 바와 같이, 실리콘 산화막(21)에 CMP(Chemical Mechanical Polishing)를 실시한다.
다음에, 도 35에 도시하는 바와 같이, 실리콘 산화막(21)을 플루오르산으로소정량 습식 에칭하고, 실리콘 질화막(18)을 열인산으로 제거하며, 열산화막(30)을 플루오르산으로 제거한다.
그 후, 메모리셀부의 터널 산화막이 되는 열산화막(4)을 형성한다. 이 때, 도 36에 도시하는 바와 같이, 질화 실리콘층(25)이 반도체 기판(1)의 표면에 나타나는 영역(40) 상에서는, 열산화막(4)이 국부적으로 얇게 되어, 소자 분리 산화막의 주위에서 열산화막(4)에 박육부(薄肉部)(4a)가 형성된다.
다음에, 열산화막(4) 상에 도핑된 폴리실리콘막(6)을 형성하고, 도핑된 폴리실리콘막(6) 상에 포토레지스트(36)를 형성한다. 이 포토레지스트(36)를 마스크로 해서, 도 37에 도시하는 바와 같이, 도핑된 폴리실리콘막(6)을 에칭한다.
포토레지스트(36)를 제거한 후, 도핑된 폴리실리콘막(6) 상에 절연막(9)을 퇴적하고, 도 38에 도시하는 바와 같이, 절연막(9) 상에 소정 형상의 포토레지스트(37)를 형성한다. 이 포토레지스트(37)를 마스크로 해서 에칭을 실행함으로써, 주변 회로부 상의 절연막(9), 도핑된 폴리실리콘막(6) 및 열산화막(4)을 제거한다.
다음에, 도 39에 도시하는 바와 같이, 주변 회로부에 열산화막(5)을 형성한다. 이 때, 질화 실리콘층(25)이 반도체 기판(1)의 표면에 나타나는 영역에서는, 열산화막(5)이 국부적으로 얇게 되어, 소자 분리 산화막의 주위에서 열산화막(5)에 박육부가 형성된다.
열산화막(5) 및 절연막(9) 상에 도핑된 폴리실리콘막(10), WSi 막(11) 및 실리콘 산화막(12)을 퇴적한다. 실리콘 산화막(12) 상에, 도 39에 도시하는 바와 같이, 소정 형상의 포토레지스트(38)를 형성하고, 포토레지스트(38)를 마스크로 해서 실리콘 산화막(12)을 에칭한다.
포토레지스트(38)를 제거한 후, 실리콘 산화막(12)을 마스크로 해서 WSi 막(11) 및 도핑된 폴리실리콘막(10)을 에칭한다. 그에 따라, 도 40에 도시하는 바와 같이, 메모리셀부의 제어 게이트 전극(35)과 주변 회로부의 MOS 트랜지스터의 게이트 전극(13)을 형성한다.
다음에, 도 41에 도시하는 바와 같이, 주변 회로부를 덮는 포토레지스트(39)를 형성하고, 포토레지스트(39)를 마스크로 해서 메모리셀부의 절연막(9)과 도핑된 폴리실리콘막(6)을 에칭한다. 그에 따라, 메모리셀부의 플로팅 게이트 전극(8)을 형성한다.
그 후, 소정의 불순물 주입을 실행한 후, 층간 절연막(14)을 퇴적한다. 이 층간 절연막(14)에 콘택트 홀(15)을 형성하고, 콘택트 홀(15) 내에 W 플러그를 형성하여, 층간 절연막(14) 상에 배선막(17)을 형성한다. 이상의 공정을 거쳐 도 30에 나타내는 비휘발성 반도체 기억 장치가 형성된다.
그런데, 상기 열산화막(4) 등의 형성을 위한 열산화 처리를 실행하면, 트랜치 내벽으로부터 산화가 진행되어, 매립된 실리콘 산화막(21)이 팽창될 우려가 있다. 실리콘 산화막(21)이 팽창되면, 반도체 기판(1)에 큰 응력이 걸려, 반도체 기판(1)에서의 결정 결함 밀도가 증대한다는 문제가 발생한다.
그러나, 도 30에 나타내는 비휘발성 반도체 기억 장치에서는, 트랜치(3, 29)의 내벽에 질화 실리콘층(25)을 형성하고 있기 때문에, 상기한 바와 같은 실리콘산화막(21)의 팽창을 억제할 수 있어, 반도체 기판(1)에 있어서의 결정 결함 밀도의 증대를 억제할 수 있다.
하지만, 질화 실리콘층(25)은, 도 35에 도시하는 바와 같이, 반도체 기판(1)의 주표면까지 도달하기 때문에, 후(後) 공정에서 열산화막(4)을 형성했을 때, 질화 실리콘층(25) 상에서 열산화막(4)의 성장이 방해된다. 그 때문에, 도 36에 도시하는 바와 같이, 질화 실리콘층(25) 상에서 열산화막(4)의 두께가 얇아져, 이미 설명한 바와 같이, 박육부(4a)가 형성되어 버린다.
이러한 박육부(4a)가 존재함으로써, 이 부분에서의 절연 내압 등이 저하하는 등, 소망하는 전기 특성이나 신뢰성을 확보할 수 없다는 문제가 있었다.
본 발명은, 상기 과제를 해결하기 위해서 된 것으로, 소자 분리용의 트랜치 내벽에 질화 실리콘층을 형성한 비휘발성 반도체 기억 장치의 전기 특성 및 신뢰성을 향상시키는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 따른 비휘발성 반도체 기억 장치의 단면도,
도 2 내지 도 13은 도 1에 도시된 비휘발성 반도체 기억 장치의 제조 공정의 제 1 내지 제 12 공정을 나타내는 단면도,
도 14는 본 발명의 실시예 2에 따른 비휘발성 반도체 기억 장치의 단면도,
도 15는 도 14에 도시된 비휘발성 반도체 기억 장치의 제조 공정에 있어서의 특징적인 공정을 나타내는 단면도,
도 16은 본 발명의 실시예 3에 따른 비휘발성 반도체 기억 장치의 단면도,
도 17 내지 도 27은 도 16에 도시된 비휘발성 반도체 기억 장치의 제조 공정의 제 1 내지 제 11 공정을 나타내는 단면도,
도 28은 본 발명의 실시예 4에 따른 비휘발성 반도체 기억 장치의 단면도,
도 29는 도 28에 도시된 비휘발성 반도체 기억 장치의 제조 공정에 있어서의 특징적인 공정을 나타내는 단면도,
도 30은 종래의 비휘발성 반도체 기억 장치의 단면도,
도 31 내지 도 41은 종래의 비휘발성 반도체 기억 장치의 제조 공정의 제 1내지 제 11 공정을 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판2, 12, 21 : 실리콘 산화막
3, 29 : 트랜치4, 5, 20, 26, 30 : 열산화막
6, 7, 10 : 도핑된 폴리실리콘막8 : 플로팅 게이트 전극
9 : 절연막11 : WSi 막
13 : 게이트 전극14 : 층간 절연막
15 : 콘택트 홀16 : W 플러그(a plug)
17 : 배선막18 : 실리콘 질화막
19, 22, 23, 24, 27, 28, 31, 32, 33, 34, 36, 37, 38, 39 : 포토레지스트
25 : 질화 실리콘층35 : 제어 게이트 전극
40 : 영역
본 발명에 따른 비휘발성 반도체 기억 장치는 주표면을 갖는 반도체 기판과, 반도체 기판에 형성된 소자 분리용의 복수의 트랜치와, 트랜치의 벽면을 따라 형성되는 질화 실리콘층과, 트랜치 내에 형성된 소자 분리용의 제 1 절연막과, 질화 실리콘층의 주위에 위치하는 상기 주표면 상으로부터 질화 실리콘층 상으로 연장하여, 질화 실리콘층 상에 위치하는 부분의 두께가 질화 실리콘층의 주위에 위치하는 부분의 두께 이상인 제 2 절연막과, 제 2 절연막 상에 형성되는 플로팅 게이트 전극과, 플로팅 게이트 전극 상에 제 3 절연막을 거쳐서 형성되는 제어 게이트 전극을 구비한다.
상기한 바와 같이, 트랜치의 벽면을 따라 질화 실리콘층을 형성함으로써, 소자 분리용의 제 1 절연막이 산화되어 팽창하는 것을 억제할 수 있어, 반도체 기판에서의 결정 결함 밀도를 저하시킬 수 있다. 또한, 질화 실리콘층 상에 위치하는 제 2 절연막의 두께를 질화 실리콘층의 주위에 위치하는 제 2 절연막의 두께 이상으로 함으로써, 질화 실리콘층 상에서의 소망하는 전기 특성 및 신뢰성을 확보할 수 있다.
상기 트랜치는 바람직하게는, 플로팅 게이트 전극의 적어도 일부를 마스크로 해서 반도체 기판을 에칭함으로써 형성된다.
이와 같이 플로팅 게이트 전극에 대하여 자기 정합적으로 트랜치 형성함으로써, 비휘발성 반도체 기억 장치의 고밀도화를 행할 수 있다.
상기 질화 실리콘층은 바람직하게는, 트랜치의 벽면을 산화시킨 후에 질화함으로써 형성된다.
그에 따라, 질화 실리콘층의 형성 전에 트랜치의 측벽 상단부에 소망하는 두께의 산화막을 미리 형성할 수 있고, 그 아래에 질화 실리콘층을 형성할 수 있다. 그 결과, 질화 실리콘층에 의해 제 2 절연막의 성장이 방해되는 것을 회피할 수 있고, 질화 실리콘층 상에 위치하는 제 2 절연막의 두께를 질화 실리콘층의 주위에위치하는 제 2 절연막의 두께 이상으로 할 수 있다. 또, 트랜치 벽면의 산화에 의한 버즈비크(bird's beak)를 질화 실리콘층의 형성 영역상으로 연장시킨 경우에는, 질화 실리콘층 상에 위치하는 제 2 절연막의 두께를 질화 실리콘층의 주위에 위치하는 제 2 절연막의 두께보다 크게 할 수 있다.
상기 비휘발성 반도체 기억 장치는 메모리셀 트랜지스터가 형성되는 메모리셀부와, 상기 메모리셀 트랜지스터의 동작 제어를 실행하는 주변 회로가 형성되는 주변 회로부를 구비한다. 그리고, 메모리셀부 내에 상기 트랜치를 형성한다.
그에 따라, 메모리셀부에서의 소자(메모리셀 트랜지스터)의 고밀도화를 촉진하면서 결정 결함의 발생을 억제하고, 또한 메모리셀부 내에서의 전기 특성 및 신뢰성도 향상시킬 수 있다.
상기 주변 회로부 내에, 반도체 기판을 선택 산화(LOCOS : Local Oxidation of Silicon)함으로써 소자 분리용의 제 4 절연막을 형성하여도 좋다. 그에 따라, 트랜치 분리의 경우와 비교하여 간단한 프로세스로 제 4 절연막을 형성할 수 있다.
비휘발성 반도체 기억 장치는 메모리셀부와, 주변 회로부와, 주변 회로부 내에 MOS(Metal Oxide Semiconductor) 트랜지스터를 구비한다. 이 경우, 상기 트랜치는 메모리셀부 내에 형성된 제 1 트랜치와, 주변 회로부 내에 형성된 제 2 트랜치를 포함하고, 질화 실리콘층은 제 1 및 제 2 트랜치의 벽면을 따라 각각 형성된 제 1 및 제 2 질화 실리콘층을 포함한다. 제 1 절연막은 제 1 트랜치 내에 형성되며, 제 2 트랜치 내에 소자 분리용의 제 4 절연막을 형성한다. 제 1 트랜치의 주위에 제 2 절연막을 형성하며, 제 2 트랜치의 주위에 제 5 절연막을 형성한다. 제2 절연막은 제 1 질화 실리콘층의 주위에 위치하는 주표면 상으로부터 제 1 질화 실리콘층 상으로 연장하고, 제 2 절연막에서 제 1 질화 실리콘층 상에 위치하는 부분의 두께가 제 2 절연막에서 제 1 질화 실리콘층 주위의 주표면 상에 위치하는 부분의 두께 이상이다. 제 5 절연막은 제 2 질화 실리콘층의 주위에 위치하는 주표면 상으로부터 제 2 질화 실리콘층 상으로 연장하고, 제 5 절연막에서 제 2 질화 실리콘층 상에 위치하는 부분의 두께가 제 5 절연막에서 제 2 질화 실리콘층의 주위의 주표면 상에 위치하는 부분의 두께 이상이다. 제 5 절연막 상에 MOS 트랜지스터의 게이트 전극을 형성한다.
이와 같이 메모리셀부와 주변 회로부의 쌍방에 본 발명의 트랜치 분리 구조를 형성함으로써, 메모리셀부와 주변 회로부의 쌍방에서, 소자의 고밀도화를 촉진하면서 결정 결함의 발생을 억제하고, 또한 전기 특성 및 신뢰성도 향상시킬 수 있다.
본 발명에 따른 비휘발성 반도체 기억 장치의 제조 방법은 하기의 각 공정을 포함한다. 반도체 기판의 주표면 상에, 제 1 절연막을 거쳐서, 제 1 도전막을 포함하는 마스크막을 형성한다. 이 마스크막을 이용하여 반도체 기판을 에칭함으로써 소자 분리용의 복수의 트랜치를 형성한다. 트랜치의 벽면을 산화시킨다. 이 산화 후에 트랜치의 벽면을 질화함으로써, 트랜치의 벽면을 따라 연장하는 질화 실리콘층을 형성한다. 트랜치 내에 소자 분리용의 제 2 절연막을 형성한다. 마스크막의 두께를 감소시킴으로써, 제 1 도전막을 노출시킨다. 제 1 도전막 상에 제 3 절연막을 거쳐서 제 2 도전막을 형성한다. 제 2 도전막, 제 3 절연막 및 제 1 도전막을 패터닝함으로써, 플로팅 게이트 전극과 제어 게이트 전극을 형성한다.
상기한 바와 같이, 제 1 절연막의 형성 후에 트랜치의 벽면을 산화시키고, 그 후에 트랜치의 벽면을 질화시키고 있기 때문에, 제 1 절연막 아래에 질화 실리콘층을 형성할 수 있다. 그에 따라, 종래예와 같이 질화 실리콘층 상에 산화막을 성장시키는 경우와는 달리, 질화 실리콘층 상에 소망하는 두께의 제 1 절연막을 형성할 수 있다. 그에 따라, 상술한 바와 같이 비휘발성 반도체 기억 장치의 전기 특성 및 신뢰성을 향상시킬 수 있다.
트랜치의 벽면을 산화시키는 공정은 바람직하게는, 트랜치의 벽면 상에 제 1 절연막에 도달하도록 산화막을 형성하는 공정을 포함한다. 이 때, 질화 실리콘층을 형성하는 공정은 바람직하게는, 산화막 상으로부터 트랜치의 벽면을 질화함으로써, 산화막의 주위에 있고 제 1 절연막 아래에 위치하는 영역에, 트랜치를 따라 연장하도록 질화 실리콘층을 형성하는 공정을 포함한다.
이와 같이 트랜치의 벽면 상에 미리 형성한 상기 산화막 상으로부터 트랜치의 벽면을 질화함으로써, 해당 산화막의 주위에 있고 제 1 절연막 아래에 위치하는 질화 실리콘층을 형성할 수 있다. 이 때, 질화 실리콘층의 형성 영역 상에 버즈비크를 형성할 수 있고, 이 경우에는 질화 실리콘층 상에 위치하는 제 1 절연막의 두께를, 질화 실리콘층의 주위에 위치하는 제 1 절연막의 두께 이상으로 할 수 있다.
플로팅 게이트 전극은 제 1 도전막 상에 적층된 제 3 도전막을 가져도 무방하다. 이 경우, 제 2 도전막을 형성하는 공정은 제 2 절연막 상으로 연장하도록 제 1 도전막 상에 제 3 도전막을 형성하는 공정과, 제 3 도전막을 덮도록 제 3 절연막을 형성하는 공정을 포함한다. 또한, 플로팅 게이트 전극과 제어 게이트 전극을 형성하는 공정은 제 2 도전막, 제 3 절연막, 제 3 도전막 및 제 1 도전막을 패터닝함으로써, 플로팅 게이트 전극과 제어 게이트 전극을 형성하는 공정을 포함한다.
상기한 바와 같이, 제 1 도전막 상에 제 3 도전막을 적층함으로써, 도전막의 적층 구조에 의해 플로팅 게이트 전극을 구성할 수 있다. 또한, 제 1 및 제 3 도전막을 개별적으로 형성함으로써, 제 1 및 제 3 도전막과 접하는 다른 요소와의 계면 상태를 양호하게 유지하면서 소망하는 두께로 제 1 및 제 3 도전막을 형성할 수 있다. 또한, 제 1 및 제 3 도전막에 도핑되는 불순물 농도를 적절히 조정함으로써, 플로팅 게이트 전극의 저항값을 소망하는 값으로 할 수도 있다. 또한, 제 3 도전막이 제 2 절연막 상으로 연장하기 때문에, 제 3 도전막의 표면적을 제 1 도전막의 표면적보다도 크게 할 수 있어, 플로팅 게이트 전극의 표면적을 증대시킬 수 있다. 그에 따라, 플로팅 게이트 전극과 제어 게이트 전극 사이의 커플링비를 향상시킬 수 있다.
상기 비휘발성 반도체 기억 장치는 메모리셀부와 주변 회로부를 구비한다. 그리고 트랜치를 메모리셀부 내에 형성하여, 주변 회로부 내에 소자 분리용의 제 4 절연막을 형성한다. 이 경우, 마스크막을 형성하는 공정은 주변 회로부 내에 제 4 절연막을 형성한 후에 마스크막을 형성하는 공정을 포함한다. 또한, 반도체 기판을 선택적으로 산화시킴으로써 상기 제 4 절연막을 형성하여도 좋다.
이와 같이 메모리셀부의 형성 전에 주변 회로부 내에 소자 분리용의 제 4 절연막을 형성함으로써, 주변 회로부와 메모리셀부에 각각 적절한 소자 분리 구조를 선택할 수 있다. 또한, 주변 회로부 내에, 예컨대, LOCOS 법에 의해서 제 4 절연막을 형성함으로써, 트랜치 분리의 경우와 비교하여 간단한 프로세스로 제 4 절연막을 형성할 수 있다.
상기 비휘발성 반도체 기억 장치는 메모리셀부와, 주변 회로부와, 주변 회로부 내에 MOS 트랜지스터를 구비하고, 트랜치는 메모리셀부 내에 형성된 제 1 트랜치와, 주변 회로부 내에 형성된 제 2 트랜치를 포함하고, 질화 실리콘층은 제 1 및 제 2 트랜치의 벽면을 따라 각각 형성된 제 1 및 제 2 질화 실리콘층을 포함하고, 제 2 절연막은 제 1 및 제 2 트랜치 내에 형성된다. 이 경우, 트랜치를 형성하는 공정은 메모리셀부 내에 제 1 트랜치를 형성하고, 또한 주변 회로부 내에 제 2 트랜치를 형성하는 공정을 포함한다. 트랜치의 벽면을 산화시키는 공정은 제 1 및 제 2 트랜치의 벽면을 산화시키는 공정을 포함한다. 질화 실리콘층을 형성하는 공정은 제 1 및 제 2 트랜치의 벽면을 따라 제 1 및 제 2 질화 실리콘층을 형성하는 공정을 포함한다. 제 2 절연막을 형성하는 공정은 제 1 및 제 2 트랜치 내에 제 2 절연막을 형성하는 공정을 포함한다. 플로팅 게이트 전극과 제어 게이트 전극을 형성하는 공정은 제 2 도전막, 제 3 절연막 및 제 1 도전막을 패터닝함으로써, 메모리셀부 내에 플로팅 게이트 전극과 제어 게이트 전극을 형성하고, 또한 주변 회로부 내에 MOS 트랜지스터의 게이트 전극을 형성하는 공정을 포함한다.
이와 같이 메모리셀부 내와 주변 회로부 내에 동시에 트랜치 분리 영역을 형성함으로써, 각부 내에 다른 공정으로 분리 영역을 형성하는 경우와 비교하여 공정의 간략화를 도모할 수 있다. 또한 메모리셀부 내와 주변 회로부 내 쌍방의 트랜치의 벽면에 상기 방법으로 질화 실리콘층을 형성함으로써, 메모리셀부 내와 주변 회로부 내의 쌍방에서 소자의 전기 특성 및 신뢰성을 향상시키면서 결정 결함 밀도의 증대도 억제할 수 있다.
상기 플로팅 게이트 전극과 상기 MOS 트랜지스터의 게이트 전극은 제 1 도전막 상에 제 3 도전막을 가져도 무방하다. 이 경우, 제 2 도전막을 형성하는 공정은 제 2 절연막 상으로 연장하도록 제 1 도전막 상에 제 3 도전막을 형성하는 공정과, 제 3 도전막을 덮도록 제 3 절연막을 형성하는 공정을 포함하고, 플로팅 게이트 전극과 제어 게이트 전극을 형성하는 공정은 제 2 도전막, 제 3 절연막, 제 3 도전막 및 제 1 도전막을 패터닝함으로써, 메모리셀부 내에 플로팅 게이트 전극과 제어 게이트 전극을 형성하고, 또한 주변 회로부 내에 MOS 트랜지스터의 게이트 전극을 형성하는 공정을 포함한다.
이 경우에는, 플로팅 게이트 전극과 제어 게이트 전극 사이의 커플링비를 향상시키면서, 주변 회로부 내의 MOS 트랜지스터의 게이트 전극도 제 1 내지 제 3 도전막을 포함하는 다층 구조로 할 수 있다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
이하, 도 1 내지 도 29를 이용하여, 본 발명의 실시예에 대하여 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 있어서의 비휘발성 반도체 기억 장치의 주변 회로부와 메모리셀부의 단면도이다. 또, 도 1에 있어서, W 방향이란 메모리셀부의 폭 방향이고, L 방향이란 메모리셀부의 길이 방향이고 W 방향과 직교하는 방향이다.
도 1에 도시하는 바와 같이, 주변 회로부에서의 반도체 기판(1)의 주표면에 소자 분리용의 실리콘 산화막(2)을 형성하고, 메모리셀부에서의 반도체 기판(1)의 주표면에 소자 분리용의 트랜치(3) 및 실리콘 산화막(21)을 형성한다. 또, 상기 실리콘 산화막(2)을 주변 회로부에 마련한 트랜치(도시하지 않음) 내에 형성하여도 된다.
트랜치(3)는 400㎚ 정도의 깊이를 갖고, 후술하는 도핑된 폴리실리콘막(6)을 마스크로 해서 반도체 기판(1)을 에칭함으로써 자기 정합적으로 형성된다. 그에 따라, 비휘발성 반도체 기억 장치의 고밀도화가 가능해진다.
트랜치(3)의 내벽을 따라 질화 실리콘층(25)을 형성한다. 이 질화 실리콘층(25)의 존재에 의해, 실리콘 산화막(21) 형성 후의 열산화 처리에 의해 실리콘 산화막(21)이 팽창하는 것을 억제할 수 있다. 그에 따라, 이 팽창에 기인하는 반도체 기판(1)에서의 결정 결함 밀도의 증대도 억제할 수 있다.
또한, 도 1에 도시하는 바와 같이, 질화 실리콘층(25) 상에 위치하는 열산화막(절연막)(4)의 두께가 질화 실리콘층(25) 주위에 위치하는 열산화막(4)의 두께 이상으로 되어 있다. 그 때문에, 소자 분리용의 실리콘 산화막(21)의 에지부에 종래예에서 문제로 되었던 박육부(4a)가 존재하지 않아, 소자의 전기 특성 및 신뢰성을 향상시킬 수 있다.
메모리셀부에는, 메모리셀 트랜지스터를 형성하고, 그 메모리셀 트랜지스터는 반도체 기판(1)의 주표면 상에 열산화막(터널 절연막)(4)을 거쳐서 형성된 플로팅 게이트 전극(8)과, 절연막(9)과, 제어 게이트 전극(35)을 갖는다.
열산화막(4)의 두께는 10㎚ 정도이다. 플로팅 게이트 전극(8)은 100㎚ 정도 두께의 도핑된 폴리실리콘막(6)으로 구성된다. 플로팅 게이트 전극(8) 상에, 절연막(9)을 거쳐서 제어 게이트 전극(35)을 형성한다.
절연막(9)은, 예컨대, 5㎚ 정도 두께의 산화막과, 10㎚ 정도 두께의 질화막과, 5㎚ 정도 두께의 산화막을 적층한 3층 절연막(ONO 막)으로 구성된다.
제어 게이트 전극(35)은 100㎚ 정도 두께의 도핑된 폴리실리콘막(10)과 100㎚ 정도 두께의 WSi 막(11)을 갖는다. 제어 게이트 전극(35) 상에는 200㎚ 정도 두께의 실리콘 산화막(12)을 형성한다.
주변 회로부에는, MOS 트랜지스터를 형성하고, 그 MOS 트랜지스터는 열산화막(게이트 절연막)(5)을 거쳐서 반도체 기판(1)의 주표면 상에 형성된 게이트 전극(13)을 갖는다. 게이트 전극(13)은 도핑된 폴리실리콘막(10)과 WSi 막(11)을 갖는다. 게이트 전극(13) 상에도 실리콘 산화막(12)을 형성한다.
상기 메모리셀 트랜지스터와 MOS 트랜지스터를 덮도록 1000㎚ 정도 두께의 실리콘 산화막 등으로 이루어지는 층간 절연막(14)을 형성한다. 층간 절연막(14)은 콘택트 홀(15)을 갖고, 콘택트 홀(15) 내에 W 플러그(16)를 형성한다. 층간 절연막(14) 상에는, W 플러그(16)와 전기적으로 접속되는 Al-Cu 등으로 이루어지는 배선막(17)을 형성한다.
다음에, 상기 구조를 갖는 비휘발성 반도체 기억 장치의 제조 방법에 대하여 도 2 내지 도 13을 이용하여 설명한다.
도 2에 도시하는 바와 같이, 주변 회로부에서의 반도체 기판(1)의 주표면을 선택적으로 산화(LOCOS : Local Oxidation of Silicon)함으로써, 소자 분리용의 실리콘 산화막(절연막)(2)을 형성한다.
또, 트랜치 분리 영역을 형성하기 위해서는, 주지의 수법으로 주변 회로부에 트랜치를 형성하고, 이 트랜치 내에 실리콘 산화막 등의 절연막을 매립하면 좋다. 이 때, 메모리셀부에는, 아직 소자 분리 영역을 형성하지 않는다. 또한, 트랜치 내벽의 질화 처리는 행하지 않는다.
다음에, 사진 제판 후, 도시하지 않은 포토레지스트를 마스크로 해서, 인 이온 또는 비소 이온을 반도체 기판(1)에 주입하여, 도시하지 않은 n 웰을 형성한다. 그 후, 다시 사진 제판을 행하고, 도시하지 않은 포토레지스트를 마스크로 해서, 보론 이온을 반도체 기판(1)에 주입하여, 도시하지 않은 p 웰을 형성한다.
다음에, 메모리셀부의 터널 절연막이 되는 열산화막(4)을 형성한다. 이 열산화막(4) 상에, CVD(Chemical Vapor Deposition) 법 등을 이용하여, 도핑된 폴리실리콘막(6)을 퇴적하고, 계속해서 200㎚ 정도 두께의 실리콘 질화막(절연막)(18)을 퇴적한다.
사진 제판에 의해, 실리콘 질화막(18) 상에 포토레지스트(19)를 도포한 후,포토레지스트(19)를 소정 형상으로 패터닝한다. 이 포토레지스트(19)를 마스크로 해서, 도 3에 도시하는 바와 같이, 실리콘 질화막(18), 도핑된 폴리실리콘막(6) 및 열산화막(4)을 건식 에칭한다.
포토레지스트(19)를 제거한 후, 실리콘 질화막(18), 도핑된 폴리실리콘막(6) 및 열산화막(4)을 마스크(마스크막)로 하여, 반도체 기판(1)을 건식 에칭한다.
그에 따라, 도 4에 도시하는 바와 같이, 소자 분리용의 트랜치(3)를 메모리셀부에 형성한다. 상기 마스크막을 이용하여 트랜치(3)를 형성함으로써, 도핑된 폴리실리콘막(플로팅 게이트 전극의 적어도 일부로 되는 도전막)(6)에 대하여 자기 정합적으로 트랜치(3)를 형성할 수 있다.
다음에, 트랜치(3)의 내벽을 50㎚ 정도 열산화한다. 그에 따라, 도 5에 도시하는 바와 같이, 열산화막(20)을 형성한다. 이 시점에서, 최종적인 필드 에지가 확정된다. 이 때, 버즈비크를 형성함으로써, 버즈비크가 열산화막(4)에 도달하여, 질화 실리콘층(25)의 형성 영역 상에 두꺼운 산화막(절연막)을 형성할 수 있다.
다음에, 트랜치(3)의 내벽을 NO나 N2O와 같은 질소원자를 포함하는 가스에 의해 열질화한다. 그에 따라, 도 6에 도시하는 바와 같이, 질화 실리콘층(25)을 형성한다. 이 때, 이미 열산화막(4)이 형성되어 있기 때문에, 종래예와 같이, 필드 에지에서 국부적으로 열산화막(4)이 얇아지는 일은 없다.
또한, 주변 회로부는 도핑된 폴리실리콘막(6)과 실리콘 질화막(18)으로 덮여져 있기 때문에, 주변 회로부 내의 반도체 기판(1)은 질화되지 않는다. 따라서,이후의 공정에서 주변 회로부의 트랜지스터의 게이트 산화막으로 되는 열산화막(5)을 형성할 때에도, 필드 에지에서 국부적으로 열산화막(4)이 얇아지는 일은 없다.
그 후, 도 7에 도시하는 바와 같이, CVD 법 등을 이용하여, 500㎚ 정도의 실리콘 산화막(절연막)(21)을 퇴적하고, 트랜치(3) 내에 실리콘 산화막(21)을 매립하며, 또한 실리콘 질화막(18) 상에 실리콘 산화막(21)을 형성한다.
다음에, 실리콘 산화막(21)의 두께를 감소시킨다. 구체적으로는, 예컨대, CMP(Chemical Mechanical Polishing)에 의해 실리콘 산화막(21)을 연마하여, 실리콘 산화막(21)의 두께를 감소시킨다. 그에 따라, 도 8에 도시하는 바와 같이, 실리콘 질화막(18)의 표면을 노출시킨다.
다음에, 실리콘 산화막(21)을 플루오르산으로 소정량만큼 습식 에칭한 후, 열인산으로 실리콘 질화막(18)을 제거한다. 결국, 상기 마스크막의 두께를 감소시킨다. 그에 따라, 도 9에 도시하는 바와 같이, 도핑된 폴리실리콘막(6)을 노출시킨다. 이 시점에서, 본 발명의 트랜치 소자 분리(STI)가 형성된다.
다음에, CVD 법 등에 의해, 산화막, 질화막, 산화막으로 이루어지는 3층 구조의 절연막(9)을 퇴적한다. 이 절연막(9) 상에, 사진 제판에 의해, 메모리셀부를 덮는 포토레지스트(22)를 형성하고, 도 10에 도시하는 바와 같이, 포토레지스트(22)를 마스크로 해서 주변 회로부의 절연막(9) 및 도핑된 폴리실리콘막(6)을 건식 에칭에 의해 제거하고, 플루오르산으로 열산화막(4)을 제거한다.
다음에, 도 11에 도시하는 바와 같이, 주변 회로부의 트랜지스터의 게이트 산화막으로 되는 20㎚ 정도 두께의 열산화막(5)을 형성한다. 이 때, 메모리셀부에서는, 절연막(9)에서의 질화막에 의해, 하지(下地)의 산화를 방지할 수 있다.
다음에, CVD 법 등을 이용하여, 주변 회로부의 트랜지스터의 게이트 전극(13) 및 메모리셀부의 제어 게이트 전극(35)으로 되는 도핑된 폴리실리콘막(10) 및 WSi 막(11)과, 실리콘 산화막(12)을 순서대로 퇴적한다. 사진 제판에 의해 실리콘 산화막(12) 상에 소정 형상의 포토레지스트(23)를 형성하여, 포토레지스트(23)를 마스크로 해서 실리콘 산화막(12)을 에칭한다.
포토레지스트(23)를 제거한 후, 패터닝한 실리콘 산화막(12)을 마스크로 해서, 도핑된 폴리실리콘막(도전막)(10) 및 WSi 막(11)을 건식 에칭한다. 그에 따라, 도 12에 도시하는 바와 같이, 주변 회로부의 트랜지스터의 게이트 전극(13) 및 메모리셀부의 제어 게이트 전극(35)을 형성한다.
다음에, 도 13에 도시하는 바와 같이, 사진 제판에 의해 주변 회로부를 덮는 포토레지스트(24)를 형성하고, 포토레지스트(24)를 마스크로 해서, 메모리셀부의 절연막(9), 도핑된 폴리실리콘막(6)을 건식 에칭한다. 그에 따라, 메모리셀부의 플로팅 게이트 전극(8)을 형성한다.
사진 제판 후, 포토레지스트(도시하지 않음)를 마스크로 해서 인 이온 또는 비소 이온을 반도체 기판(1)에 주입하여, 메모리셀 트랜지스터의 드레인을 형성한다.
다시 사진 제판을 행하여, 주변 회로부 및 메모리셀 트랜지스터의 드레인을 포토레지스트(도시하지 않음)로 덮고, 제어 게이트 전극(35)에 대하여 자기 정합적으로 메모리셀 트랜지스터의 소스 측의 실리콘 산화막(21)을 건식 에칭에 의해 제거한다. 그 후, 인 이온 또는 비소 이온을 반도체 기판(1)에 주입하여, 메모리셀 트랜지스터의 소스를 형성한다.
또한 사진 제판을 행하여, 포토레지스트(도시하지 않음)를 마스크로 해서 인 이온 또는 비소 이온을 반도체 기판(1)에 주입하여 주변 회로부의 n채널 트랜지스터의 소스/드레인을 형성한다.
또한 사진 제판을 행하여, 포토레지스트(도시하지 않음)를 마스크로 해서 보론 이온 또는 BF2이온을 반도체 기판(1)에 주입해서, 주변 회로부의 p 채널 트랜지스터의 소스/드레인을 형성한다.
다음에, CVD 법 등에 의해, 주변 회로부의 트랜지스터 및 메모리셀 트랜지스터를 덮도록 실리콘 산화막 등으로 이루어지는 층간 절연막(14)을 퇴적한다. 사진 제판을 행하여, 포토레지스트(도시하지 않음)를 마스크로 해서 층간 절연막(14)을 건식 에칭하여, 콘택트 홀(15)을 형성한다.
다음에, 500㎚ 정도의 텅스텐(W)을 퇴적한 후, 에치백을 행하여, W 플러그(16)를 형성한다. 계속해서 층간 절연막(14) 상에 Al-Cu 막을 퇴적하고, 사진 제판을 행하여, 포토레지스트(도시하지 않음)를 마스크로 해서 Al-Cu 막을 건식 에칭한다. 그에 따라, 배선막(17)을 형성한다.
이상의 공정을 거쳐, 도 1에 도시된 비휘발성 반도체 기억 장치를 형성할 수 있다.
(실시예 2)
다음에, 도 14 및 도 15를 이용하여, 본 발명의 실시예 2에 대하여 설명한다. 도 14는 본 실시예에 있어서의 비휘발성 반도체 기억 장치의 단면도이다.
도 14에 도시하는 바와 같이, 본 실시예에 있어서의 비휘발성 반도체 기억 장치에서는, 플로팅 게이트 전극(8)은 100㎚ 정도 두께의 도핑된 폴리실리콘막(6)과, 도핑된 폴리실리콘막(6) 상에 형성된 50㎚ 정도 두께의 도핑된 폴리실리콘막(도전막)(7)으로 구성된다. 그 이외의 구성에 대해서는, 실시예 1의 경우와 마찬가지이므로, 중복 설명은 생략한다.
상기한 바와 같이, 플로팅 게이트 전극(8)이 도전막의 적층 구조를 갖는 것에 의해, 도핑된 폴리실리콘막(6, 7)과 접하는 다른 요소와의 계면 상태를 양호하게 유지하면서 이들을 형성할 수 있고, 또한 도핑된 폴리실리콘막(6, 7)에 도입하는 불순물 농도를 적절히 조정함으로써 플로팅 게이트 전극(8)의 저항값을 소망하는 것으로 할 수 있다.
또한, 도핑된 폴리실리콘막(6, 7)의 두께도 소망하는 것으로 할 수 있어, 각각의 형성을 용이하게 행할 수 있다.
또한, 도핑된 폴리실리콘막(7)이 실리콘 산화막(21) 상으로 연장되기 때문에, 도핑된 폴리실리콘막(7)의 표면적을 도핑된 폴리실리콘막(6)의 표면적보다도 크게 할 수 있다. 그에 따라, 플로팅 게이트 전극(8)의 표면적을 증대시킬 수 있어, 플로팅 게이트 전극(8)과 제어 게이트 전극(35) 사이의 커플링비를 향상시킬 수 있다.
다음에, 도 15를 이용하여, 본 실시예의 비휘발성 반도체 기억 장치의 제조 방법에 대하여 설명한다.
우선 실시예 1과 마찬가지의 공정을 거쳐 도핑된 폴리실리콘막(6)의 표면을 노출시킨다. 이 도핑된 폴리실리콘막(6) 상에, CVD 법 등을 이용하여, 도핑된 폴리실리콘막(7)을 퇴적한다.
이 때, 도핑된 폴리실리콘막(6)에 포함되는 불순물 농도와, 도핑된 폴리실리콘막(7)에 포함되는 불순물 농도를 다르게 한다. 구체적으로는, 도핑된 폴리실리콘막(6)에 포함되는 불순물 농도를 낮게 억제하고, 도핑된 폴리실리콘막(7)에 포함되는 불순물 농도를 그것보다도 높게 한다.
그에 따라, 도핑된 폴리실리콘막(6)과 하지의 계면 상태를 양호하게 유지하면서 도핑된 폴리실리콘막(6)을 형성할 수 있고, 또한 플로팅 게이트 전극(8)을 저 저항화할 수 있다.
사진 제판 후, 도핑된 폴리실리콘막(7) 상에 포토레지스트(26)를 형성하고, 이 포토레지스트(26)를 마스크로 해서 도핑된 폴리실리콘막(7)을 에칭한다. 그에 따라, 실리콘 산화막(21) 상으로 연장되도록 도핑된 폴리실리콘막(7)을 형성한다.
또, 도핑된 폴리실리콘막(7)의 두께를 도핑된 폴리실리콘막(6)의 두께보다도 얇게 함으로써, 얇은 하지막 상에서도 용이하게 도핑된 폴리실리콘막(7)의 패터닝을 행할 수 있다.
상기한 바와 같이 하여 도핑된 폴리실리콘막(7)을 패터닝한 후, 포토레지스트(26)를 제거한다. 그 후는, 실시예 1과 마찬가지의 공정을 거쳐 도 14에 도시된비휘발성 반도체 기억 장치를 형성할 수 있다.
(실시예 3)
다음에, 도 16 내지 도 27을 이용하여, 본 발명의 실시예 3에 대하여 설명한다. 도 16은 본 실시예에 있어서의 비휘발성 반도체 기억 장치의 단면도이다.
도 16에 도시하는 바와 같이, 본 실시예에 있어서의 비휘발성 반도체 기억 장치에서는, 주변 회로부에 트랜치(29)를 마련하고, 트랜치(29) 내에 실리콘 산화막(21)을 형성하여, 주변 회로부의 트랜지스터의 게이트 전극(13)이 도핑된 폴리실리콘막(6, 10)과 WSi 막(11)의 적층 구조를 갖고 있다.
또한, 트랜치(29)의 벽면을 따라 질화 실리콘층(25)을 형성하고, 이 질화 실리콘층(25) 상에 위치하는 열산화막(절연막)(5)의 두께가 질화 실리콘층(25)의 주위에 위치하는 열산화막(5)의 두께 이상으로 되어 있다.
그 이외의 구성에 대해서는 실시예 1의 경우와 기본적으로 마찬가지이기 때문에 중복 설명은 생략한다.
본 실시예의 경우도, 실시예 1의 경우와 기본적으로 같은 구성을 갖고 있기 때문에, 실시예 1의 경우와 같은 효과가 얻어진다. 그것에 부가하여, 본 실시예에 따르면, 주변 회로부의 트랜치 분리 영역에서도 질화 실리콘층(25)을 형성하고 있기 때문에, 주변 회로부 내에 위치하는 반도체 기판(1)에서의 결정 결함 밀도의 증대도 억제할 수 있다.
또한, 주변 회로부에서도 질화 실리콘층(25) 상에 위치하는 열산화막(5)의두께가 질화 실리콘층(25)의 주위에 위치하는 열산화막(5)의 두께 이상으로 되어있기 때문에, 주변 회로부에서도 소자의 전기 특성 및 신뢰성을 향상시킬 수 있다.
다음에, 도 17 내지 도 27을 이용하여, 본 실시예 3에 있어서의 비휘발성 반도체 기억 장치의 제조 방법에 대하여 설명한다.
미리 반도체 기판(1)에 n웰 영역과 p웰 영역을 형성한 후, 10㎚ 정도의 열산화막(26)을 형성한다. 사진 제판에 의해 열산화막(26) 상에 주변 회로부를 덮는 포토레지스트(27)를 형성하고, 도 17에 도시하는 바와 같이, 포토레지스트(27)를 마스크로 해서 열산화막(26)을 플루오르산에 의해 선택적으로 제거한다.
포토레지스트(27)를 제거한 후, 메모리셀부의 터널 절연막으로 되는 10㎚ 정도의 열산화막(4)을 형성한다. 이 때, 주변 회로부에서는, 열산화막(26)을 다시 산화하게 되므로, 열산화막(4)보다도 두꺼운 열산화막(5)이 형성된다. 이 열산화막(5)이 주변 회로부의 트랜지스터의 게이트 절연막으로 된다.
다음에, 실시예 1과 마찬가지의 방법으로 도핑된 폴리실리콘막(6)과 실리콘 질화막(18)을 퇴적하고, 사진 제판에 의해 소정 형상의 포토레지스트(28)를 실리콘 질화막(18) 상에 형성한다. 이 포토레지스트(28)를 마스크로 해서, 도 18에 도시하는 바와 같이, 실리콘 질화막(18), 도핑된 폴리실리콘막(6), 열산화막(4) 및 열산화막(5)을 건식 에칭한다. 그에 따라, 메모리셀부와 주변 회로부에서의 소자 분리용의 트랜치 형성 영역을 노출시킨다.
포토레지스트(28)를 제거한 후, 패터닝한 실리콘 질화막(18), 도핑된 폴리실리콘막(6), 열산화막(4) 및 열산화막(5)을 마스크로 해서, 반도체 기판(1)을 건식에칭한다. 그에 따라, 도 19에 도시하는 바와 같이, 400㎚ 정도 깊이의 트랜치(3, 29)를 형성한다.
이와 같이 메모리셀부와 주변 회로부의 트랜치(3, 29)를 동일 공정으로 형성함으로써, 프로세스를 간략화할 수 있다.
다음에, 도 20에 도시하는 바와 같이, 트랜치(3, 29)의 내벽을 50㎚ 정도 열산화하여 열산화막(20, 30)을 형성한다. 이 상태에서 실시예 1의 경우와 마찬가지의 방법으로 트랜치(3, 29)의 내벽을 질화한다. 그에 따라, 도 21에 도시하는 바와 같이, 질화 실리콘층(25)을 메모리셀부와 주변 회로부의 쌍방에 형성한다.
본 실시예의 경우도, 질화 실리콘층(25)의 형성 전에 이미 열산화막(4, 5)이 형성되어 있기 때문에, 필드 에지에서 종래예와 같이 열산화막(4, 5)이 국부적으로 얇아지는 일은 없다.
다음에, 도 22에 도시하는 바와 같이, 500㎚ 정도의 실리콘 산화막(21)을 퇴적한다. 그에 따라, 트랜치(3, 29) 내에 실리콘 산화막(21)을 매립한다. 그 후, 실시예 1의 경우와 마찬가지로, 실리콘 산화막(21)에 CMP를 실시하여, 도 23에 도시하는 바와 같이, 실리콘 질화막(18)을 노출시킨다.
다음에, 플루오르산으로 실리콘 산화막(21)을 소정량만큼 습식 에칭하고, 열인산으로 실리콘 질화막(18)을 제거하여, 도핑된 폴리실리콘막(6)의 표면을 노출시킨다. 그에 따라, 도 24에 도시하는 바와 같이, 트랜치 분리(STI)가 형성된다.
다음에, 실시예 1과 마찬가지의 방법으로 절연막(9)을 형성하고, 도 25에 도시하는 바와 같이, 사진 제판을 실행하여 절연막(9) 상에 소정 형상의 포토레지스트(31)를 형성한다. 포토레지스트(31)는 주변 회로부의 트랜지스터의 게이트 전극형성 영역 상에 개구를 갖는다. 이 포토레지스트(31)를 마스크로 해서 절연막(9)을 건식 에칭함으로써, 주변 회로부의 트랜지스터의 게이트 전극 형성 영역에서의 도핑된 폴리실리콘막(6)의 표면을 노출시킨다.
포토레지스트(31)를 제거한 후, 실시예 1과 마찬가지의 방법으로, 도핑된 폴리실리콘막(10), WSi 막(11) 및 실리콘 산화막(12)을 퇴적한다. 이 때 주변 회로부에서는, 도 26에 도시하는 바와 같이, 절연막(9)을 제거한 영역에서, 도핑된 폴리실리콘막(10)과 도핑된 폴리실리콘막(6)이 접해서, 이들이 전기적으로 접속되어, 도핑된 폴리실리콘막(6)이 주변 회로부의 트랜지스터의 하층 게이트 전극으로 된다.
사진 제판에 의해 실리콘 산화막(12) 상에 소정 형상의 포토레지스트(32)를 형성하고, 포토레지스트(32)를 마스크로 해서 실리콘 산화막(12)을 건식 에칭한다.
포토레지스트(32)를 제거한 후, 도 27에 도시하는 바와 같이, 패터닝한 실리콘 산화막(12)을 마스크로 해서 WSi 막(11), 도핑된 폴리실리콘막(10), 절연막(9), 도핑된 폴리실리콘막(6)을 건식 에칭한다. 그에 따라, 주변 회로부의 트랜지스터의 게이트 전극(13)과, 제어 게이트 전극(35)과, 플로팅 게이트 전극(8)이 형성된다.
그 이후는, 실시예 1과 마찬가지의 공정을 거쳐, 도 16에 도시된 비휘발성 반도체 기억 장치가 형성된다.
(실시예 4)
다음에, 도 28 및 도 29를 이용하여, 본 발명의 실시예 4에 대하여 설명한다. 도 28은 본 실시예에 있어서의 비휘발성 반도체 기억 장치의 단면도이다.
도 28에 도시하는 바와 같이, 본 실시예에 있어서의 비휘발성 반도체 기억 장치에서는, 플로팅 게이트 전극(8)이 100㎚ 정도 두께의 도핑된 폴리실리콘막(6)과, 도핑된 폴리실리콘막(6) 상에 형성된 50㎚ 정도 두께의 도핑된 폴리실리콘막(7)으로 구성된다.
또한, 주변 회로부의 게이트 전극(13)이 도핑된 폴리실리콘막(6, 7, 10)과, WSi 막(11)의 적층 구조를 갖고 있다. 그 이외의 구성에 대해서는, 실시예 3의 경우와 기본적으로 마찬가지이기 때문에, 중복 설명은 생략한다.
상기한 바와 같이, 플로팅 게이트 전극(8)이 도전막의 적층 구조를 갖기 때문에, 실시예 2의 경우와 마찬가지로, 도핑된 폴리실리콘막(6, 7)과 접하는 다른 요소와의 계면 상태를 양호하게 유지하면서, 플로팅 게이트 전극(8)의 저항값을 소망하는 것으로 할 수 있다.
또한, 도핑된 폴리실리콘막(6, 7)의 두께도 소망하는 것으로 할 수 있어, 플로팅 게이트 전극(8)과 제어 게이트 전극(35) 사이의 커플링비도 향상시킬 수 있다.
다음에, 도 29를 이용하여, 본 실시예의 비휘발성 반도체 기억 장치의 제조 방법에 대하여 설명한다.
우선 실시예 3과 마찬가지의 공정을 거쳐 도핑된 폴리실리콘막(6)의 표면을노출시킨다. 이 도핑된 폴리실리콘막(6) 상에, 실시예 2의 경우와 마찬가지의 방법으로, 도핑된 폴리실리콘막(7)을 퇴적한다.
사진 제판 후, 도핑된 폴리실리콘막(7) 상에 포토레지스트(33)를 형성하고, 이 포토레지스트(33)를 마스크로 해서 도핑된 폴리실리콘막(7)을 에칭한다. 그에 따라, 실리콘 산화막(21) 상으로 연장하도록 도핑된 폴리실리콘막(7)을 형성한다.
이렇게 하여 도핑된 폴리실리콘막(7)을 패터닝한 후, 포토레지스트(33)를 제거한다. 그 후는 실시예 3과 마찬가지의 공정을 거쳐 도 28에 도시된 비휘발성 반도체 기억 장치를 형성할 수 있다.
(실시예 5)
상술한 실시예 3에서는, 도 19에 도시하는 바와 같이, 주변 회로부의 트랜치(29)와 메모리셀부의 트랜치(3)를 동시에 형성했지만, 주변 회로부의 트랜치(29)를 메모리셀부의 트랜치(3)보다 먼저 형성하여도 관계없다. 이 때, 주변 회로부의 트랜치(29)의 내벽은 질화시키지 않는다.
또한, 도 18에 나타내는 공정에서, 메모리셀부 상에 위치하는 포토레지스트(28)에만 개구를 마련하고, 주변 회로부를 덮는 부분에는 개구를 마련하지 않는다. 이 포토레지스트(28)를 마스크로 해서 메모리셀부 내에 위치하는 실리콘 질화막(18), 도핑된 폴리실리콘막(6) 및 열산화막(4)만을 에칭한다.
그 이외는 실시예 3과 마찬가지의 공정을 거쳐, 도 16에 도시된 비휘발성 반도체 기억 장치를 형성할 수 있다.
또, 주변 회로부의 트랜치 분리의 대신에 LOCOS 법에 의해 형성한 실리콘 산화막을 소자 분리용의 절연막으로 사용하여도 된다. 이 경우, 주변 회로부의 소자 분리용의 실리콘 산화막을 메모리셀부의 트랜치(3)의 형성 전에 형성한다.
그에 따라, 도 16에 나타내는 주변 회로부의 트랜치(29) 및 실리콘 산화막(21) 대신에, 도 1에 나타내는 실리콘 산화막(2)을 갖는 비휘발성 반도체 기억 장치를 형성할 수 있다.
(실시예 6)
실시예 5에 있어서, 플로팅 게이트 전극(8)을 도핑된 폴리실리콘막(6)과 도핑된 폴리실리콘막(7)의 적층 구조로 하여도 무방하다. 이 경우, 실시예 2와 마찬가지의 방법으로 도핑된 폴리실리콘막(6) 상에 도핑된 폴리실리콘막(7)을 형성한다.
그 이후는 실시예 5와 마찬가지의 공정을 거쳐, 본 실시예의 비휘발성 반도체 기억 장치를 형성할 수 있다. 즉, 실시예 5에 있어서, 플로팅 게이트 전극(8)을 도핑된 폴리실리콘막(6)과 도핑된 폴리실리콘막(7)의 적층 구조로 한 비휘발성 반도체 기억 장치를 형성할 수 있다.
본 발명에 따르면, 트랜치의 벽면을 따라 질화 실리콘을 형성하고 있기 때문에 소자 분리 절연막의 팽창에 기인하여 반도체 기판에 결정 결함이 발생하는 것을억제할 수 있고, 또한 질화 실리콘 상의 절연막의 두께가 얇아지는 것을 방지할 수 있기 때문에 소자의 전기 특성 및 신뢰성을 향상시킬 수 있다. 따라서, 비휘발성 반도체 기억 장치의 신뢰성을 향상시킬 수 있다.
Claims (3)
- 주표면을 갖는 반도체 기판과,상기 반도체 기판에 형성된 소자 분리용의 복수의 트랜치와,상기 트랜치의 벽면을 따라 형성되는 질화 실리콘층과,상기 트랜치 내에 형성된 소자 분리용의 제 1 절연막과,상기 질화 실리콘층의 주위에 위치하는 상기 주표면 상으로부터 상기 질화 실리콘층 상으로 연장되고, 상기 질화 실리콘층 상에 위치하는 부분의 두께가 상기 질화 실리콘층의 주위에 위치하는 부분의 두께 이상인 제 2 절연막과,상기 제 2 절연막 상에 형성된 플로팅 게이트 전극과,상기 플로팅 게이트 전극 상에 제 3 절연막을 거쳐서 형성되는 제어 게이트 전극을 구비한 비휘발성 반도체 기억 장치.
- 제 1 항에 있어서,상기 질화 실리콘층은 상기 트랜치의 벽면을 산화시킨 후에 질화시킴으로써 형성되는 비휘발성 반도체 기억 장치.
- 반도체 기판의 주표면 상에, 제 1 절연막을 거쳐서, 제 1 도전막을 포함하는 마스크막을 형성하는 공정과,상기 마스크막을 이용하여 상기 반도체 기판을 에칭함으로써 소자 분리용의 복수의 트랜치를 형성하는 공정과,상기 트랜치의 벽면을 산화시키는 공정과,상기 산화 후에 상기 트랜치의 벽면을 질화시킴으로써, 상기 트랜치의 벽면을 따라 연장되는 질화 실리콘층을 형성하는 공정과,상기 트랜치 내에 소자 분리용의 제 2 절연막을 형성하는 공정과,상기 마스크막의 두께를 감소시킴으로써, 상기 제 1 도전막을 노출시키는 공정과,상기 제 1 도전막 상에 제 3 절연막을 거쳐서 제 2 도전막을 형성하는 공정과,상기 제 2 도전막, 상기 제 3 절연막 및 상기 제 1 도전막을 패터닝함으로써, 플로팅 게이트 전극과 제어 게이트 전극을 형성하는 공정을 구비한 비휘발성 반도체 기억 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001051779A JP4911826B2 (ja) | 2001-02-27 | 2001-02-27 | 不揮発性半導体記憶装置およびその製造方法 |
JPJP-P-2001-00051779 | 2001-02-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020070075A true KR20020070075A (ko) | 2002-09-05 |
KR100404787B1 KR100404787B1 (ko) | 2003-11-07 |
Family
ID=18912509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0061855A KR100404787B1 (ko) | 2001-02-27 | 2001-10-08 | 비휘발성 반도체 기억 장치 및 그 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6580117B2 (ko) |
JP (1) | JP4911826B2 (ko) |
KR (1) | KR100404787B1 (ko) |
TW (1) | TW522551B (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809033B1 (en) * | 2001-11-07 | 2004-10-26 | Fasl, Llc | Innovative method of hard mask removal |
KR100426483B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
US7064978B2 (en) * | 2002-07-05 | 2006-06-20 | Aplus Flash Technology, Inc. | Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
JP2004095886A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3699956B2 (ja) * | 2002-11-29 | 2005-09-28 | 株式会社東芝 | 半導体装置の製造方法 |
US6773975B1 (en) * | 2002-12-20 | 2004-08-10 | Cypress Semiconductor Corporation | Formation of a shallow trench isolation structure in integrated circuits |
JP2004235313A (ja) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 半導体装置 |
JP4759944B2 (ja) | 2004-07-07 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
US7202125B2 (en) * | 2004-12-22 | 2007-04-10 | Sandisk Corporation | Low-voltage, multiple thin-gate oxide and low-resistance gate electrode |
JP4074292B2 (ja) | 2005-01-17 | 2008-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR100766229B1 (ko) * | 2005-05-30 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
US7981800B1 (en) | 2006-08-25 | 2011-07-19 | Cypress Semiconductor Corporation | Shallow trench isolation structures and methods for forming the same |
JP4843412B2 (ja) | 2006-08-28 | 2011-12-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4836730B2 (ja) * | 2006-09-26 | 2011-12-14 | 株式会社東芝 | 半導体装置、およびその製造方法 |
KR101386430B1 (ko) * | 2007-10-02 | 2014-04-21 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
TWI355087B (en) * | 2008-04-10 | 2011-12-21 | Nanya Technology Corp | Two bits u-shape memory structure and method of ma |
US8330547B2 (en) * | 2009-06-30 | 2012-12-11 | Qualcomm, Incorporated | Gain control linearity in an RF driver amplifier transmitter |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0287677A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 不揮発性mos半導体記憶装置 |
JP3602691B2 (ja) * | 1997-06-27 | 2004-12-15 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
JP3867378B2 (ja) | 1997-12-09 | 2007-01-10 | ソニー株式会社 | 半導体不揮発性記憶装置の製造方法 |
US6333274B2 (en) * | 1998-03-31 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device including a seamless shallow trench isolation step |
US6245638B1 (en) * | 1998-08-03 | 2001-06-12 | Advanced Micro Devices | Trench and gate dielectric formation for semiconductor devices |
US6140208A (en) * | 1999-02-05 | 2000-10-31 | International Business Machines Corporation | Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications |
JP3651760B2 (ja) * | 1999-03-18 | 2005-05-25 | 株式会社東芝 | 半導体装置の製造方法 |
JP3833854B2 (ja) * | 1999-06-30 | 2006-10-18 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP3875455B2 (ja) * | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
JP2000323565A (ja) * | 1999-05-13 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
US6313011B1 (en) * | 1999-10-28 | 2001-11-06 | Koninklijke Philips Electronics N.V. (Kpenv) | Method for suppressing narrow width effects in CMOS technology |
-
2001
- 2001-02-27 JP JP2001051779A patent/JP4911826B2/ja not_active Expired - Fee Related
- 2001-08-06 US US09/921,913 patent/US6580117B2/en not_active Expired - Lifetime
- 2001-10-03 TW TW090124395A patent/TW522551B/zh not_active IP Right Cessation
- 2001-10-08 KR KR10-2001-0061855A patent/KR100404787B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100404787B1 (ko) | 2003-11-07 |
JP4911826B2 (ja) | 2012-04-04 |
TW522551B (en) | 2003-03-01 |
US6580117B2 (en) | 2003-06-17 |
US20020117706A1 (en) | 2002-08-29 |
JP2002252291A (ja) | 2002-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100296004B1 (ko) | 반도체장치및그제조방법 | |
KR100404787B1 (ko) | 비휘발성 반도체 기억 장치 및 그 제조 방법 | |
US7365400B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4027446B2 (ja) | 不揮発性メモリ製造方法 | |
JPH0878533A (ja) | 半導体装置及びその製造方法 | |
JP2006339446A (ja) | 半導体装置およびその製造方法 | |
JP2000040797A (ja) | 半導体素子を有する半導体構造体とその形成方法 | |
JP2865289B2 (ja) | フローティングゲート素子の製造方法 | |
KR100424241B1 (ko) | 비휘발성 반도체 기억 장치의 제조 방법 | |
JPH1174508A (ja) | 半導体装置及びその製造方法 | |
KR0146401B1 (ko) | 스택 게이트 구조를 갖고 있는 반도체 집적 회로 장치의 제조 방법 | |
US6221732B1 (en) | Method of producing semiconductor device | |
US6350638B2 (en) | Method of forming complementary type conductive regions on a substrate | |
US6974999B2 (en) | Semiconductor device and method of manufacturing the same | |
US5705440A (en) | Methods of fabricating integrated circuit field effect transistors having reduced-area device isolation regions | |
JP2004055826A (ja) | 半導体装置の製造方法 | |
KR20030057282A (ko) | 반도체 장치 및 그 제조 방법 | |
JPH11111639A (ja) | 半導体装置及びその製造方法 | |
EP0967637A1 (en) | Semiconductor device and manufacturing method | |
JPS5856436A (ja) | 半導体装置の製造方法 | |
KR100486120B1 (ko) | Mos 트랜지스터의 형성 방법 | |
JPH1012733A (ja) | 半導体装置およびその製造方法 | |
KR100211947B1 (ko) | 다결정규소 소오스/드레인 모스 트랜지스터 및 그 제조방법 | |
JPH11274486A (ja) | 半導体装置およびその製造方法 | |
JPH11150266A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment | ||
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20141007 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |