TW522551B - Non-volatile semiconductor memory device and method of manufacturing the same - Google Patents
Non-volatile semiconductor memory device and method of manufacturing the same Download PDFInfo
- Publication number
- TW522551B TW522551B TW090124395A TW90124395A TW522551B TW 522551 B TW522551 B TW 522551B TW 090124395 A TW090124395 A TW 090124395A TW 90124395 A TW90124395 A TW 90124395A TW 522551 B TW522551 B TW 522551B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- trench
- insulating film
- gate electrode
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000007667 floating Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims description 69
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 49
- 150000004767 nitrides Chemical class 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 22
- 239000004575 stone Substances 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 13
- -1 nitride nitride Chemical class 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000005121 nitriding Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 59
- 239000013039 cover film Substances 0.000 claims 5
- 238000000059 patterning Methods 0.000 claims 3
- 230000003247 decreasing effect Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052710 silicon Inorganic materials 0.000 abstract description 27
- 239000010703 silicon Substances 0.000 abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 46
- 229920002120 photoresistant polymer Polymers 0.000 description 39
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 241001674048 Phthiraptera Species 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 210000004907 gland Anatomy 0.000 description 3
- 229960002050 hydrofluoric acid Drugs 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002689 soil Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000839 emulsion Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 101100234002 Drosophila melanogaster Shal gene Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 235000005206 Hibiscus Nutrition 0.000 description 1
- 235000007185 Hibiscus lunariifolius Nutrition 0.000 description 1
- 244000284380 Hibiscus rosa sinensis Species 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 235000015076 Shorea robusta Nutrition 0.000 description 1
- 244000166071 Shorea robusta Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 201000001883 cholelithiasis Diseases 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000034994 death Effects 0.000 description 1
- 231100000517 death Toxicity 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 210000001198 duodenum Anatomy 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 108090000765 processed proteins & peptides Proteins 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229920006268 silicone film Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000344 soap Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 210000000952 spleen Anatomy 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- 210000002268 wool Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Description
522551 五、發明說明（1) 〔發明之背景〕 〔發明之領域〕 本發明係關於非揮發性半導體記憶裝置以及其製造方 法，更特定的說，係關於能夠抑制起因於元件隔離絕緣膜 脉脹而造成的晶體缺陷，並能夠在元件隔離絕緣膜的邊緣 =近抑制絕緣膜的薄膜化之非揮發性半導體記憶裝置的 構造以及其製造方法。 〔習知之技術〕
先2技術，為推進非揮發性半導體記憶裝置的高密度 化，吊使用溝渠元件隔離（STI : Shall0w Trench 淺溝渠隔離）法。該STI為在半導體基板上形成 :^氧化石夕膜等絕緣膜填入其中，使得該絕緣膜更能 平坦化。 圖3 0所示，係為採用上诚ς τ τ Μ止、， 憶裝置之剖面圖。 的先W非揮發性半導體記 :圖30戶…非揮發性半導體記憶裝置，具備有週邊電 ^和記憶単：部。在週邊電路部的半導體基幻的主表 二上」升:成：件隔離用的溝渠29和氧化石夕膜21，而在記憶 早7L 口 P的主表面上，則形成元件隔
矽膜21。另外在溝渠3和溝竿29的辟品L ^化 25。 '本29的壁面上’形成氮化石夕層 在記憶單元部上，形成記情置士— 曰触—丄…曾触*上/ 早凡電晶體，該記憶單元電 曰在半 '體基板丨的主表面上，具有介由熱氧化膜4而 形成的浮動閘⑴oating gate)電極8、絕緣膜9、及控制
522551
五、發明說明（2) 閘（control gate)電極35。 浮動閘電極8，係以摻雜吝s石々脂;β %碰1 35 Ρ丨丨且古换找夕日Α 所構成，控制閘電極 35則”有摻才准夕日日矽膜1M〇WSi膜u。 形成氧化矽膜12。 牡L制閘電極35上 ^週邊電路部形成M0S(Metal 〇xide以…⑶Mu 日日體，該M0S電晶體，且右A w c r )電 甘α , 具有；|由熱乳化膜5而形成在丰導髀 基板1上的閘極1 3。閘極;[3呈右&雜夕 立 ,,^ H j 具有掺雜多晶矽膜10和WSi膜 。在閘極1 3上也形成氧化石夕膜1 2。 、 曰：成m邑ΐ膜14以覆蓋上述記憶單元電晶體和m〇s電 日日月豆。層間絕緣膜1 4上有桩鏑ς 如冰㈣ 电
栓窠1R . . 上有接觸孔U，在接觸孔15内形成W t 在層間、巴緣膜1 4上形成和W栓塞1 6電氣性連接的 配線膜1 7。 电十U王埂接的 =著’用圖31〜圖41來說明具有上述構造 導體記憶裝置的製造方法。 皁毛牛 如圖31所示，在半導體基板1的主 嫩化_。以光微影在 八 日疋形狀的光阻（Photo resist)34，以光阻 為罩幕將氮化石夕膜18和熱氧化膜㈣刻。 先阻 蝕：去2 f後：以氮化矽膜18為罩幕將半導體基板1 辟二 >，回 斤不形成溝渠3。以N 0或者& 0將此溝渠3内 i進订亂化，形成氮化矽層2 5。 氧:ΐί膜ί積ΐ化矽膜21，如圖33所示’在溝渠3内填人 rMpr ，、後’如圖34所示，在氧化矽膜21上施以 CMP(Chemical p〇Ushing)。
\\326\2d-\90-12\90124395.ptd 第6頁 522551 —--- 五、發明說明（3) 丨丨丨 r 其次，如圖35所示，將氧化矽膜21 式蝕刻，以熱磷酸除去氮化 r 齓1作指定量的濕 30。 膑18 ’卩氟酸除去熱氧化膜 其後’形成作為記憶單元部的 & 4。此時，如圖36所示，在氮化石夕二乳命化膜的熱氧化膜 的表面上之區域40上，熱氧化=路出於半導體基板1 件隔離絕緣膜的周圍，献氧膜卜。些局部變薄，在元 接著，在熱氧化膜4上形=較薄部分^ 晶矽膜6上形成光阻36。以此 夕=二=6 ’又在摻雜多 將摻雜多晶矽膜6蝕刻。 d6為罩幕’如圖37所示 除去光阻36之後，在摻雜多曰 圖38所示，在絕緣膜9上形曰夕=6 =積絕緣膜9，如 阻37為罩幕進行敍刻，藉=曰去^狀電的路光阻^。以此光 9、捧雜多晶石夕膜6以及熱氧化膜4。 °白〇絕緣膜 此ί下二在週邊電路部形成熱氧化膜5。 “化m 出於半導體基板1表面的區域上， …、氧化膜5的某也局部_續 —— 熱氧化膜5上形』薄;：。在70件隔離絕緣膜的周圍， 緣膜9亡’沈積掺雜多晶㈣ 有$ —并石 ' 。在虱化矽膜丨2上如圖39所示形成具 疋形狀的光阻38 ’卩此光阻38為罩幕將氧化矽膜12蝕 灿1^ ΐ光阻38之後’以氧化石夕膜1 2為罩幕將WSi膜1 1和摻 夕曰曰石夕膜10飯刻。如此，即可如圖4〇所示，形成記憶單
第7頁 \\326\2d-\90-12\90124395.ptd 二厶丄 五、發明說明（4) =部的控制閘電極35和週邊電路部議s電晶體的閉極 光阻二為罩所不’形成覆蓋週邊電路部的光阻39 ’以 刻。如：罩ί己憶單元部的絕緣膜9和摻雜多晶矽膜6蝕 其後，L ·! I形成記憶單元部的浮動閘電極8。 此層間J?雜質滲入之後，沈積層間絕緣膜14。在 形成形成配線膜17。經過以上的過程， 但θ Y、不的非揮發性半導體記憶裝置。 理，ί從氧：;4有等：進行的熱氧化處 膜21膨脹之岸。fi & 虱化，可此有造成所填入的氧化矽 1上產生很大*的應力/夕擔膜2\膨脹*的話’就會在半導體基板 陷密度增加之問"題。、β，在半導體基板1上會發生晶體缺 、故 <一疋’圖3 〇所示的非捏發极主道， 巧、29的内壁上形成氮:二體⑽裝置中’因為在 勺氣化石夕膜21之月^阻 ® 所以可遏止如上述 陷密度增加之問題笋生因而可遏止半導體基板〗上晶體缺 所欲解決的 &是，氮化矽層2 S，j· π。 1的主表面上，在其後的^圖斤示，因為到達半導體基板 妨害熱氧化膜4在氮化矽二1當中形成熱氧化膜4之際，會 示’在氮化石夕層25上的1 層25上成長。因此，如圖36所 的較薄部分4a。 ‘，，、虱化膜4的厚度變薄，形成上述 $ 8頁 522551
五、發明說明（5) 降ί ΐ有：：：：::::分4: ’使得這部，絕緣耐壓能力 難。、/王的電特性以及可靠度方面會發生困 〔本發明之概要〕 本發明為解沐μ、+、Ba 成氮化矽居的非4述問^ ’在元件隔離用的溝渠内壁上-形 以及可靠度為目的“…“置，以提昇其電特性 的i i:之非揮發性半導體記憶裝置，且備·呈有主声* =導體基板；多數個形成於前述半導體u主：面 離用之溝渠；沿菩俞、+、、、装^ ^ I干令版基板上的兀件隔 於前述溝渠内的元件隔離= 的ί”層；形成 前述氮化石夕層位置上的ί 前述氮化石夕層上，位於 的周圍位置上的部分的厚；更=第比位於前述氮化石夕層 第三絕緣膜而形成的控制=極在河述浮動間電極上介由 離前述溝渠壁面而形成的氮化石”，可* 隹用的弟一絕緣膜之氧化賸勝 m u 9 了抑制元件隔 晶體缺陷密度。而且，將位^t可降低半導體基板上 置上的第二絕緣膜的厚=位：？=化石夕層的周圍位 ，的電特性以及可厂:，可措以在氮化石夕層上確保 :t溝渠，以前述浮動閘電 對則边半導體基板進行_而形成較佳。。卩分為罩幕，
^22551 五、發明說明（6) 非==浮動閘電極自行整合的溝準妒戌 ~~ 非=性;f導體記憶裝置的高密度化乂成，可藉以進行 則\之氮化矽層，係先將前述溝渠辟 而形成較佳。 〇 土面氧化以後再氮化 士此在形成氮化發之前，gp 74 ί::望的厚度的氧化膜，就可以在的侧壁上形 一結果，可以避免 0妗 在下面形成氮化矽層。 ::於氮化矽層的周圍一::2膜厚度，形成為 層的區域上的情形，也可將延伸到形成氮化石夕 :度㊉成得位於比氮化石夕 心絕緣膜 尺7子 J罘一、纟巴緣膜的厚度 上述非揮發性半導體 體所形成的記憶單元；具備：記憶單元電晶 部内形成;：=路所形成的週邊電路部，而在：以 的高密度：：：：進：f單元部的元件(記憶單元電晶體） 元部内的電特：抑制晶體缺陷發生，並且在記憶單 在上€特性和可靠度也可提升。 化（LOCO^ :、L週邊電路部内，將前述半導體基板作選擇性氧 件隔離用第：二〇』：Τ〇η 〇f SUicon)，藉以形成元 起來’可以更㈣的：Z :如1"匕’和溝渠分離的情形比較 更的過程來形成第四絕緣膜。 第10頁 522551 五、發明說明（7) 1揮發性半導體記憶裝 憶衮置’具備：記憶單元 行前述記憶單元電晶體的 邊電路部；以及前述週邊 Semiconductor)電晶體。 單元部内的第一溝渠，和 溝渠，前述氮化石夕層，包 面，分別形成的第一和第 形成於前述第一溝渠内， 件隔離用的第四絕緣膜。 二絕緣膜，在前述第二溝 二絕緣膜，從位於前述第 面，延伸到前述第一氮化 於前述第一氮化矽層上的 膜上位於前述第一氮化石夕 厚度更厚。前述第五絕緣 圍的前述主表面上，延伸 弟五絕緣膜上位於前述第 在前述第五絕緣膜上位於 表面上的部分的厚度更厚 M0S電晶體的閘極。 置，其中 電晶體所 動作控制 電路部内 前述溝渠 形成於前 括沿著前 一氮化石夕 具有形成 在前述第 渠周圍形 一氮化矽 矽層上， 部分的厚 層周圍的 膜，從位 到前述第 二氮化矽 前述第- 。在前述 前述非揮 形成的記 之週邊電 的M0S(Me ，包含形 述週邊電 述第一和 層。前述 於前述第 一溝渠周 成第五絕 層周圍位 在前述第 度，比在 前述主表 於前述第 二氮化矽 層上的部 氮化ί夕層 弟五絕緣 發性半 憶單元 路所形 t a 1 〇χ 成於前 路部内 第二溝 第一絕 二溝渠 圍形成 緣膜。 置的前 二絕緣 前述第 面上的 二氮化層上， 分的厚 周圍的 膜上形 導體記 部；進 成的週 ide 述記憶 的第二 渠的壁 緣層， 内的元 前述第 前述第 述主表 膜上位 二絕緣 部分的 矽層周 在前述度，比 前述主 成前述
如此在記憶單元部和週邊電 渠隔離構造，可藉以在記憶單-祁兩者上形成本發明之溝 在促進記憶單元部的元件:部和週邊電路部兩者上， 阿饮度化之同時，也抑制晶體
- 丨— 五、發明說明（8) :陷發生’並且在記憶單 ^ 升。 妁电特性和可靠度也可提 本么明之非揮發性半導體記壯 下各步驟：在半導體基板的主；：的製造方法’具備以 形成包含第一導電膜的罩幕膜 ，介由第一絕緣臈， 述半導體基板蝕刻，藉以形、_ =驟；用前述罩幕膜將前 步，將前述溝渠的^面氧化二隔離用的多數個溝渠之 將，述溝渠之壁面氮化， 二驟；在前述氧化之後， 的氮化矽層之步驟，·寸延伸到沿前述溝渠壁面 絕緣膜之步驟；減少=^萁糸内形成元件隔離用的第二 -導電膜露出之步驟的厚度，藉以使得前述第 膜形成第二導電膜之步η-導電膜上介由第三絕緣 第三絕緣膜、以及前：二=對前述第二導電膜、前述 成淨動閘電極以及控 =電版施以圖形佈局，藉以形 如同上述，因為在閘電極之步驟。 化，其後再將溝渠壁2，第一絕緣膜之後才將溝渠壁面氧 成氮化矽層。如此，氮化所以可以在第一絕緣膜下形 化矽層上成長的情形二，會，生先前技術t使氧化膜在氮 的第一絕緣膜。如此，可在氮化矽層上形成所需要的厚度 記憶裝置的電特性以，=上述，可提升非揮發性半導體 將溝渠壁面氧化的2，靠度。 達前述第一絕緣膜上S，，包含在前述溝渠壁面上形成到 驟，從前述氧化膜上脎，化膜之步驟，形成氮化矽層之步 述氧化膜周圍的前楚别述溝渠壁面氮化，藉以在位於前 4一絕緣膜下之區域上，开細著前 \\326\2d.\90-12\90124395.ptd 第12頁 522551 -^一 五、發明說明（9) 述屢、延伸的氮化石夕層之步驟為佳。 如此在溝渠壁面上所預先形成=。知 壁面氮化，可藉此在該氧化膜周二乳化膜上將溝渠的 化矽層。此時，在形成氮化矽層戸 絕緣膜下形成氮 f此情形下’可使得位於氮化矽岸：二亡可以形成鳥嘴， 又，比位於氮化矽層周圍位置的二一、弟—絕緣膜的厚 “浮動間電極，具有層積在前：J緣膜的厚度更厚。 膜，形成前述第二導電膜的步驟包，=上的第三導電 上形成延伸到前述第二絕緣膜上二f前述第一導電膜 及形成覆蓋前述第三導電膜的前：：：膜之步驟；以 :成前迷浮動閑電極和控制閑電極f 步驟’而 導電、前述第三絕緣膜、；=導將前述 前述控制閑電極之步驟。精以形成两述浮動閑電極和 士 ：μ上所述’藉由將第三導電膜沈積於第 :以導電膜的層沈積構造來構成浮動閘電極。 只要
〜π 9 ，广不二守带腺的Μ哲，目D ⑽一 電極的叫机但e 你尸/Τ萬要的範圍。此外，因為第三带 =:到第二：緣膜上’所以可使第三導電膜的表面積比 第v電膜的表面積更大，故可增加浮動閘電極的表 積如此，即可提尚浮動閘電極含控制閘電極之間的耦入
第13頁 三導電膜分別形成’藉此，在使第-和第三i電 可妾的其他凡件之間的界面保持良好狀態之同時，a 成所期望的厚度的第一和第三導電膜。而且： i度的調節滲入第-和第三導電膜的雜質，即可將浮= 阻抗值控制在所需要的範圍。此外，因為第三: >22551 五、發明說明（JO) 比0 上述非揮發性丰遒舢 所形成的記憶單元紐记4置，具備··記憶單_。曰 作控制之週邊電路；：：及進行前述記憶單元電：2晶體 渠，形成於前述成r週邊電路部，而且；體：動 义。匕惊早兀部内，乂 剐述溝 第四絕緣膜。：路部内形成 驟。而且，將半導體基板作選擇弟四絕緣骐之步 四絕緣膜亦可。 藉以形成前述第 如此在形成記憶單元部之前， 離元件用的第四絕緣膜，藉此，可^:電路部内形成隔 單元部分別選擇適當的元件隔離構造。=邊電路部和記憶 部内，例如以LOCOS法形成第四絕緣、膜，而且’在週邊電路 隔離更輕易的過程來形成第四絕緣膜、。精此可以比溝渠 前述非揮發性半導體記憶裝置，且· 所形成的記憶單元部；進行前述記憶單元^ =兀電晶體
制之週邊電路所形成的週邊電路部^以^ 1晶體的動作控 内的M0S(Metal Oxide SemiC0nduct’〇r)電=述週邊=路部 含形成於前述記憶單元部内的第一瀵泪〃日日體，溝渠，包 邊電路部的第二溝渠，前述氮化矽層7勺η:前述週 和第二溝渠的壁面，分別形成的第_和=—:著則述第一 述第二絕緣層，形成於前述第一和第-氮化矽層，月;j 述第溝渠的步驟，包含在將前述第一溝泪乂 ；別 早兀部内之同時，也在W述週邊電路部内形成前述第二^
第14頁 五、發明說明（11) π:::將前述溝渠壁面氧化之步驟，^ 驟，包含沿著前述第一 _ ν成刖述氮化矽層之牛 第二氮化矽層之步驟：：：=之壁面形成前述第： 在前述第-和第二U成别述弟二絕緣膜之步驟\和 成前述浮動閘電極和y形^前述第二絕緣膜之步/含 對第二導電膜、逑控制閑電極之步冑，包二:形 局，藉以在將浮動G =電膜、以及第一導電祺進行s =由 内之同時，也：==和控制閑電極形成於記：以佈 驟。 4邊電路部内形成MOS電晶體::早凡部 7⑺極的步 如此，在記憶單元 區域，藉此可以比久:#週邊電路部都同時形成溝泪一 略牛驟 V驟分別形成隔離區奸从 /知卩南離 Μ:二匕以上述手法心以以為省 元部内以及：邊;：=;氮化”，可藉 靠度’並且還可以抑;昇元件的電特性以;1 前述浮動閉電極和；：=密度的增加。 Τ 導電膜上又具有第三 電曰曰體的閘極，在前述第— 膜之步驟，包含：在、&。此情形’形成前述第二導 上的第三導電膜之镡膜上形成延伸到第二絕 絕緣膜之步驟，形成；動；f成覆蓋第三導電膜之第三 含：經由對第二導電動^電極和控制閘電極之步驟，包 一導電膜進行圖形佈局，一 了纟巴緣膜、第三導電膜以及第 極形成於記憶單元部二猎j在將浮動閘電極和控制閘電 之同^，也在週邊電路部内形成
\\326\2d-\90-i2\90124395.ptd 第15頁 522551 五、發明說明（12) MOS電晶體的閘極的步驟。 乂種情形下，不但可以提升浮動閘電極和控制閘電極之 門的耦σ比，也可以同時使得週邊電路部内的MOS電晶體 成為包含第一、第二、第三導電膜的多層構造。 〔，發明之實施形態〕 ,1 ^ 翏照圖1〜圖2 9說明本發明之實施形態。 i貫施形態丨》 、 邊=1敗為吨本發明實施形態1之非揮發性半導體記憶裝置的週 的w方向為々_ w —加认试^ 口其中，在圖1中，所明 怜單元1 μ思早兀邛的k幅方向，而所謂的L·方向則為記 ^早兀4的長度方向而為與w 如圖工所 王正父之方向。 α、 於週邊電路部在半導俨其妃1从七主二 成元件隔離用的氧化矽膜2 t:基板1的主表面上形 主表面上，則γ Λ、—从 在5己憶早元部的半導體基板1 .. 則形成兀件隔離用的溝準q 4 b /L A jη 外，也可將卜、+一 A J薄木3和虱化矽膜21。此 广上 卞上述虱化矽膜2形成於机户、m * (未圖示）内。 ' 成於汉在週邊電路部的溝渠 描β籌^木3 /、有大約4 0 0 n m左右的深产 M6為罩幕， 衣度从後述的掺雜多曰石々 士、， 將+導體基板1蝕刻，μ κ 4^滩夕日日石夕 成。如此，即可碴士此城„ 精此可以自行整入而报 性。 丰¥ 把憶褒置的高密度 沿著溝渠3的内辟形占劳几 在，可以退L鬥土形成虱化矽層2 5。哕*儿 化矽膜21夕乳化矽膜21形成後因埶氧1 *矽層25的存 曰-5膨脹。⑹此，起因於此膨ί處理所造成的氧 日日體缺陷密廑 罗賬的半暮姊1 k， X之增加也可得以抑制。 千令肢基板1的
此外，如圖1所示，在位於氮化矽芦 緣膜）4的厚度，比在氮化石夕層25㈢ I、、氧化膜（、吧 m ^ φ j, m lL - m R ^ ϋ的周圍位置的熱氧化膜4 五、發明說明（13) : 的氧化石夕膜21的邊緣部上， 升：.：=前 ：造成問題的較薄部分4a，而可提 升70件的電特性以及可靠度。 -在m i部上形成記憶單元電晶·，該記憶單元電晶 ϊ二，"基板1的主表面λ ’具有介由熱氧化膜(隧道 =、·彖版）4而形成的浮動閘電極8、、絕緣膜9、以控制閘電極 ，氧化膜4的厚I，大致為1()nm左右，浮動閘電極8則以 厗度大約l〇〇nm左右的摻雜多晶矽膜6所構成。在浮動閑電 極8上，介由絕緣膜9而形成控制閘電極3 5。 絕緣膜9為，例如厚度為5nm左右的氧化膜，和厚度為 1〇·左右的氮化膜、以及厚度大約5nm左右的氧化膜沈積 而成的3層絕緣膜（0N0膜）所構成。 、 =制閘電極35，具有厚度大約為lOOnm左右的摻雜多晶 矽膜ίο、和厚度大約在100nm左右的WSi膜丨丨。在控制閘電 極35上，形成厚度大約2〇〇nm左右的氧化矽膜12。 在週，電路部上，形成M0S電晶體，該M0S電晶體，具有 介由熱氧化膜（閑絕緣膜）5而形成於半導體基板1的主表面 上的間極13。間極13，具有摻雜多晶矽膜10和WSi膜11。 在閘極1 3上也形成氧化石夕膜1 2。 “以氧化if，等材料，形成厚度大約1〇〇〇nm左右的，可覆 盖上述記憶單凡電晶體和M〇s電晶體之層間絕緣膜丨4。層
522551 五、發明說明（14) 間絕緣膜1 4具有接觸孔1 5，在接鎚π，Γ 在層間絕緣膜i 4上，以A i - C u ^材觸^ 5内形«检塞1 6。 性連接的配線膜17。 *材枓形成能和W栓塞Η電氣 接著，以圖2至圖1 3，說明且有 憶裝置之製造方法之構造。”有上迷非揮發性半導體記 Γ:?二二=電路部的半導體基板1之主表面，進 灯 k 擇性的乳化（LOCOS .LoCal Oxidati〇n 〇f
Si 1 icon)，藉以形成元件隔籬用 而形成溝渠分離區域，夕膜(絕緣膜)2。 部形成溝渠，在該溝渠内；手法在週邊電路 時，在記憶單元部，尚未形成= 7 進行溝渠内壁的氮化處理。 时3 也不 接著，在光微影之後，以未圖示 子或者砷離子滲入半導體基板 ”、、 ，將磷離 後，再度進行光微影，以_井。其 渗入半導體基板丨，形成並未㈣==為罩幕’將㈣子 接下來，形成熱氧化膜4作為記憶單 膜。在此熱氧化膜4上，用、、巴-
Deposition)法等，沈積摻雜多晶矽膜6，接著 約為20〇nm&右的氮化矽膜（絕緣膜）18。 、子度大 以=微影，在氮切膜18上塗敷光阻 進行圖形佈局而成所指定的形狀。 =阻1: m將氛切膜18、摻雜多晶補、以； 4進行乾式蝕刻。 久熱虱化Μ 522551 五、發明說明（15) 除去光阻1 9之後，以氮化矽膜〗8、摻雜多晶矽膜6、 ^熱氧化膜4作為罩幕（罩幕膜），將半導體基板^乾式餘 如此田’如圖4所示’在記憶單元部形成元件隔離 =°用上述的罩幕膜來形成溝渠3，可藉以對推雜多 Ϊ的=為魏〗電極的一部分的導電膜)6形成自：整 :妾：，將溝渠3内壁氧化大約5〇nm左右。如此 f如圖5所示的熱氧化膜2〇。在這個時候，確： 邊緣。此時，藉由形成鳥嘴效應，使鳥嘴效萑 、： 可在氮化石夕層25的形成區域上形成較厚心的氧化膜= 其次，將溝渠3的内壁，以包含有N〇 氣體進行熱氮化。如此，即可如圖6 2之類鼠原子的 時，因為已經形成熱；= = ^ 例子般在場邊緣讓局部的熱氧化膜4變=不會如同原先 而且，週邊電路部因為被摻雜多 所覆蓋，…邊電路部的半導二 ==膜： 體的閘氧化膜的熱氧化膜5之^，成也作不為^邊電θ路部的電晶 的熱氧化膜4變薄。 曰讓在场邊緣局部 其後，如圖7所示，用CVD法等， 氧化矽膜（絕緣膜）21，在溝準3内埴二为5〇〇nm左右的 時，也在氮化石夕膜18上形成填膜匕石夕賴的同 第19頁 \\326\2d-\90-12\90124395.ptd 522551
例如可以用 矽膜2 1加以 圖8所示， 厚度。具體而言， Pol ishing)將氧化 厚度。如此，藉如 接著，減少氧化矽膜2 1的 CMPCChemical Mechanical 研磨，以減少氧化矽膜2 1的 使得氮化矽膜1 8的表面露出 其次，帛敦酸將氧化石夕膜21濕式银刻除去所規定 之後，用熱磷酸將氮化矽膜18除去。換句話說， = 罩幕膜的厚度。如此，如圖9所示，可使得接雜多晶^ 露出。在這個時候，就形成本發明的溝渠元件隔、b Shallow Trench Isolation) 〇 · 此後，以CVD法等，沈積由氧化膜、氮化膜、氧化 成的3層構造之絕緣膜9。在該絕緣膜9上，、 成復孤ό己fe早兀0卩的光阻2 2，如圖1 〇所示，以光阻2 2 幕，對週邊電路部的絕緣膜9、以及摻雜多晶矽膜6進二^ 式蝕刻將之除去，再以氟酸將熱氧化膜4除去。 仃^ 接著，如圖11所示，形成厚度20nm左右的熱氧化膜5， 作為週邊電路部的電晶體之閘氧化膜。此時，在記情^/一 部，可以用絕緣膜9上的氮化膜，防止下層的氧化°。思早兀 接下來，用CVD等法，依序沈積作為週邊電路部的 體的閘極1 3以及記憶單元部的控制閘電極3 5之摻雜多曰曰曰 膜1 0、以及WS i膜11、和氧化矽膜1 2。以光微影在氧^化日曰石矽 膜1 2上形成規定形狀的光阻2 3，以光阻2 3為罩幕將&砂 膜1 2蝕刻。 ：氣化石夕 除去光阻2 3之後’將圖形佈局之後的氧化石夕膜1 2作 幕，對摻雜多晶矽膜（導電膜）1 〇以WS i膜11進行乾式餘、、、罩
\\326\2d-\90-12\90124395.ptd
a、發明說明（17) 刻 如&，如圖]2所示，可行成週 :以及記億單元部的控制閘 路部的電晶體之閘 接者，如圓】3所示，以光微影形5二 :且24，以光阻24為罩幕，對記/ :盍週邊電路部 夕晶矽臈6進行乾式银刻。如此' 兀。P的絕緣膜9、穆雜 斤動閘電極8。 P可形成記憶單元部的 在光微影之後，以（未圖示）阻 坤離子滲入半導體基板〗，形成為”罩幕，將磷離子或者 再度進行光微影，以（未圖二早兀電晶體的汲極。 記憶單元部的汲極，對控制閉二，蓋週邊電路部以及 蝕刻將記憶單元電晶體的源極仃整合的，以乾式 後’將磷離子或者砷離子滲八半導：：膜21除去。其 元電晶體的源極。 夺版基板1，形成記憶單 再度進行光微影，以（未圖示 者砷離子滲入半導#其此〗 先阻作罩幕，將磷離子或 體的源極/汲極。土 形成週邊電路部的η隧道電晶 再度進行光微影，以（夫圄— 者BF2離子滲入半導，美^^圖不）光阻作罩幕，將侧離子或 晶體的源極/汲極。且土 ，形成週邊電路部的P隧道電 膜m m等法’沈積氧化矽膜等所成之層間絕緣 :二，，盍週邊電路部電晶體以及記憶單元部電晶體。用 . 以未圖不）光阻為罩幕將層間絕緣膜1 4作乾式蝕 刻’形成接觸孔15。 接著’沈積厚度大約50Onm左右的鎢（W)以後，進行回蝕 522551
五、發明說明（18) 亥，J ( e tch back)，形忐 w， 一 積A卜Cu膜，進行光^检基16。接著在層間絕緣膜Π上沈 膜進行乾式蝕刻。如：’以（未圖不）光阻為罩幕對Α 1 —Cu 經過以上的過程，即可形成配線膜17。 憶裝置 ρ可形成圖1所示非揮發性半導體記 《實施形態2》 接下來，用圖1 4釦m , Γ 為本實施形態的非摧說明本發明實施形態2。圖μ 如圖14所示，性半導體記憶裝置之剖面圖。 中，浮動閘電極8是/上形態的非揮發性半導體記憶裝置 6、和形成在摻雜^厚度大約⑽⑽左右的播雜多晶石夕膜 多晶石夕m導電膜)7 = f6Jl的厚度大約50nm左右的摻雜 形態1同#，故省略其二J ?、外的構成’因為都和實施 此如：ί Ϊ、表動閘電極8具有導電膜的沈積構造，因 ； 接於摻雜多晶矽膜6、7的A他元件t # 面狀態保持在自榀处… 日他凡仵之間的界 調節滲入摻雜多曰々恶下而將其等形&，而且只要適當的 I抗值凋整到所期望的數值。 數：且可t矽膜6、7的厚度’也可調整為所希望的 m J以谷易的將之形成。 上此：以：為摻雜多晶矽膜(導電膜)7延伸到氧化矽膜21 多晶石夕膜6/^#雜多晶石夕膜（導電膜）7的表面積比摻雜 積增大，、而表積更大。因此，可以將浮動閘電極8的表面 可提昇浮動閘電極8和控制閘電極35之間的耦
522551 五、發明說明（19) 合比。 接ί 1用圖15說明本實施形態的非揮發性半導卜… 置之製造方法。 干k 1王千命肽屺憶裝
首先’經過和竇姑^T 膜6的表面露出。在此的步驟’使得摻雜多晶矽 積摻雜多晶矽膜(導電膜6上，用CVD等法，沈 此時，使得捧雜多晶石夕膜6所 多晶矽膜（導電膜）7所含有的雜 j ^辰度，和摻雜 將務雜多晶石夕臈6所含有的雜質嚷产=同°具體而言， 石夕膜(導電膜)7所含雜質濃度比較； 使得摻雜多晶 如此，可以將摻雜多晶矽 持在良好的狀態下，並在之間的界面狀態保 可降低浮動閉電極8的阻^。同日守形成推雜多晶石夕則，且 光微影之後，在摻雜多晶矽膜（導電膜 26，以此光阻26為罩幕，將摻雜 膜 可以=成延伸到氧化石夕膜21上的摻雜多⑭如此’ 此外，使摻雜多晶矽膜7的厚度比曰、 更薄，藉此可以在較薄的下声膜/雜户日日矽膜6的厚度 晶石夕膜7的圖形佈局專的下層艇上也能輕易的進行摻雜多 如：上述，對摻雜多晶矽膜7進行圖形佈局之後 光,26。然後，經過和實施形態i同樣的步形 圖1 4所示的非揮發性半導體記憶裝置。 y成 《實施形態3》 " ° 接下來用圖U〜27說明本發明的實施形態3。圖16為本實 第23頁 522551 五、發明說明（20) 施形態之非揮發性半導體記憶裝置的剖 如圖16所示’本實施形態的非揮發性半 中，在週邊電路部設置有溝渠29，在 ^记憶裝置 膜21，週邊電路部的電晶體的閘極13，= 形成氧化矽 6、摻雜多晶矽膜⑴口…膜丨丨的槿穆雜多晶石夕膜 而且’沿著溝渠29的壁面形成氮化石; 化石夕層25上面的熱氧化膜（絕緣膜）5的厚曰度，’在位於&該氮 矽層25周圍的熱氧化膜5的厚度更厚。又^位於氮化 ?於其他的構成基本上和實施形態 爷略重覆說明。 J ^化同樣，因此 其他的構成，因為基本上都和 成，所以可以獲得和實施形態2同 〜果1 同樣的構 也仍形成有氮化矽層25，所 邛々溝朱隔離區域， +導體基板1中的晶體缺陷密度的增加。邊電路部上之 R Λ ?P使在週邊電路部之位於氮化矽層2 5上白… 5的厚度，比在氮化\25上=”膜 厚。所以連在週邊電路 扪…虱化膜5厚度更 靠度。 ％路#上也成提升元件的電特性以及可 接著，用圖17〜27，說明本實施 k« 記憶裝置的製造方法。 心^的非揮發性半導體严 預先在半導體基板1 成厚度大約10咖左右的勒〃成井區域和P井區域之後，形 26上形成覆蓋週邊電路；==。：光微影在熱氧化膜 邛的先阻2 7，如圖1 7所示，以光阻 第24頁 \\326\2d-\90-12\90124395.ptd 522551 五、發明說明（21) 2 7為罩幕將熱氧化膜2 6作選擇性的除去。 將光阻27除去之後，形成厚度大約1〇埶 為記憶單元部的隨道絕緣膜。此0夺，在週邊c乍 將熱氧化膜26更加氧化的關係，比 。為 熱氧化膜5。該熱氧化膜5，成為 ;;，化M4更居的 絕緣膜。 攻為週邊電路部的電晶體的閘 接著，用和實施形態！同樣的手法將 化矽膜18沈積’以光微影將指才隹夕日日矽版6和氮 彻8上。以此光阻28為罩Ϊ疋阻28形成在氮化 18、摻雜多晶矽膜6、埶氧化膜/圖18所不，對氮化矽膜 刻。如此，即可使記憶單元部 ：二匕，進订姓 離用溝渠的區域露出來。 電路邛上形成元件隔 雜：ί::除去：後’ #以圖形佈局後的氮化秒膜18、# 才隹夕日日石夕膜6、埶氧化膜4、LV ’联1 δ 修 導卿a杧1:、、、 及熱氧化膜5為罩慕，脾主 ，基板1作乾式蝕刻。如Λ， ：卓幕，將+ 度大約40 0nm的溝渠3、29。 019所不，形成深 3 ^V29^ ^ ^ ^ 未9即可猎此將整個過程簡略化。 J再木 接著’如圖2 〇所示，將溝準 〇 左右，形成熱氧化劇、3Q。在 壁，化大約5〇nm ::將氮化他形成在記憶單元部和此週邊^ 在本實施形態中，因為也是在氮切層25形成之前就已 522551 五、發明說明（22)
經形成熱氧化膜45，所以不會在場邊緣如同先前 讓熱氧化膜4、5局部的變薄。 X 接下，如圖2 2所示，沈積大約5 0 〇 nm左右的氧化矽膜 21。如此，在溝渠3、29内填入氧化矽膜21。其後，和實 施形態1同樣的，對氧化矽膜21施以CMP，使得氮 ° K 如圖2 3所示的露出。 、 接下來，以氟酸僅僅將氧化矽膜2丨濕式蝕刻一規定旦， 用熱磷酸將氮化矽膜18除去，使得摻雜多晶矽膜6' &里， 露出。如此，如圖24所示，可行成溝渠元件隔離（s '
Shal low Trench I solation)。 · 所其ί::和實施形態1同樣的手法形成絕緣膜9，如圖25 ，在絕緣膜9上形成規定形狀的光阻31。 J阻31，在週邊電路部的電晶體的閘極形成 開口。以該光阻31為罩幕’將絕緣膜9作乾式餘 葬、有 在週邊電路部的電晶體的間極形成區雜曰 β表面露出。 Κ心雜夕日日矽膜 除去光阻31之後，以和實施形態}同樣的 雜多晶秒膜ίο、wsi膜u，以及氧化 /沈^ 邊電路部，如圖26所示，在已 夕 此日寸，在週 雜多曰切腺1 η 4 μ 杜匕、丄除去、纟巴緣膜9的區域，摻 雜夕曰曰矽朕1 0和摻雜多晶矽膜6相連接， ^ 接，推雜容曰β B _L、寻為電氣性連 極。“隹夕…6即成為週邊電路部的電晶體的下層問 以光微影在氧化石夕膜1 2 阻3 2為罩幕將氧化石夕膜1 2 上形成規定形狀的光 作乾式蝕刻。 阻32 ，以光
522551 五、發明說明（23) ^^ — 示去光阻3 2之後，如圖2 7所示，以已經圖形佈 夕匕：月果12作為罩幕，將摻雜多晶矽膜10、絕緣膜9?的氧 ::矽膜6作乾式蝕刻。如此，即可形成週邊電路：‘ 晶體的問極1 . σ卩的電 、控制閘電極3 5、和浮動閘電極8。 示此Π『二和實施形態1同樣的步驟’如圖U所 y风非揮發性半導體記憶裝置。 π 《實施形態4》 28接：本圖28和圖29 ’說明本發明的實施形態“圖 山ϋ只形態的非揮發性半導體記憶裝置之剖面图 如圖28所不，本實施形態的非揮 ：。 中，浮動閘電極8係以厚度大約刚㈣左二：以二 6、以及形成在摻雜多晶矽膜6上的厚度大約5〇n、：夕臈 雜多晶矽膜7所構成。 又大、力5〇nm左右的摻 i。此邊二部;=’造具 本上都跟實施形態3相同，故在此不重覆=成，因為基 如同上述，因為浮動閘電極8具有導 造，所以和實施形態2的情形相同“"日層沈積構 7和其他元件之間的界面可以維持：心晶矽膜6、 時=將I;”；8的阻抗降低到；期值並且同 而且，也可使得摻雜多晶矽膜6 Ί数值 加提昇浮動閘電極8和控制閘電極3 5 、旱度苻合期望，更 其次，用圖29，說明本實施形曰的輕合比。 裝置之製造方法。 '〇非揮發性半導體記憶 522551 五、發明說明（24) 首先經由和實施形態3同樣 表面露出。在此摻雜多θ欲^ π便t雜夕曰日矽膑6的 手法，彳籍妷Μ夕、日日夕fe 6上，以和實施形態2同樣的 予法，沈積摻雜多晶矽膜7。 m w 光微影之後，a ；}失汹；夕曰 光阻33為罩ΐ ft雜夕晶矽膜7上形成光阻33，再以此 ΐ Λ ί 摻雜多晶矽膜7作蝕刻。如此，即可炉 成延伸到氧化石夕膜21上的摻雜多晶石夕膜7。 Ρ 了也 後如參？多晶石夕膜7圖形佈局之後，除去光阻33。其 之非ί ίΠ施形態3同樣的步驟，即可形成如圖28所示 之非揮發性半導體記憶裝置。 77 丁 《實施形態5》 溝Ϊ2ΐί實態3中’如圖19所示’係將週邊電路部的 邊ΐ路；:ί ΐ早元部的溝渠3同時形成’不過也可以將週 形中週^ ί渠29比記憶單元部的溝渠3先形成。此種情 此外。邊電路部的溝渠2 9的内壁，並不加以氮化。 的光^ Ϊ圖Μ所示的步驟中’僅僅在位於記憶單元部上 口。以设有開口，覆蓋週邊電路部的部分並未設開 石夕膜18 ^阻28為罩幕，僅僅將位於記憶單元部内的氮化 ^ 、♦雜多晶矽膜6、以及熱氧化膜4作蝕刻。 如H =夕-卜’都經由和實施形態3同樣的步驟’即可形成 D所不之非揮發性半導體記憶裝置。 形 可以 L〇c〇sa〇cai〇xidati〇n 〇f suic〇n)法 部的椹泪t膜作為元件隔離用的絕緣膜，來代替週邊電路 渠3形離使用。在這樣的情形下’在記憶單元部的溝 /风之河，先形成週邊電路部的元件隔離用氧化石夕絕
522551 五、發明說明（25) 緣膜。 士此即可^成具有圖1所示的氧化石夕膜 導體記憶裝置，藉以代替圖16所示的、』非揮發性半 以及氧化矽膜2 1。 逼路部的溝渠2 9 《實施形態6》 μ在實施形態5中’也可使浮動閘電極8 膜6和摻雜多晶矽膜7的層疊沈積構造。在稽二雜多晶矽 和實施形態2同樣的手法，在掺雜多 =下’以 晶矽膜7。 7 上形成摻雜多 其後，經由和實施形態5同樣的步驟， 性半導體記憶裝置。也就是說，可以摻雜= 雜多晶矽膜7的層疊沈積構造，形成具有實施形能5和4二 動閘電極8的非揮發性半導體記憶裝置。 〜、^予 〔發明的效果〕 f ^照本發明，因為沿著溝渠的壁面形成氮化矽，所以 可抑制起因於元件隔離絕緣膜膨脹所造成的 ?體：陷發生’而且可以阻止氮化石夕上的絕緣 溥，故可提升元件的電特性以及可靠度。從而， Η 揮發性半導體記憶裝置的可靠度。 杈升非 〔元件編號說明〕 1 半導體基板 2 氧化砂膜 3 溝渠 4 熱氧化膜
\\326\2d-\90-12\90124395.ptd
522551 五、發明說明（26) 4a 較薄部分 5 熱氧化膜 6 摻雜多晶矽膜 7 摻雜多晶矽膜 8 浮動閘電極 9 絕緣膜 10 播雜多晶碎膜 11 WSi膜 12 氧化矽膜 13 閘極 14 層間絕緣膜 15 接觸孔 16 W栓塞 17 配線膜 18 氮化矽膜 19 光阻 20 熱氧化膜 21 氧化矽膜 22 光阻 23 光阻 24 光阻 25 氮化矽層 26 熱氧化膜 27 光阻 ! 第30頁 522551 五、發明說明 (27) 28 光阻 29 溝渠 30 熱氧化膜 31 光阻 32 光阻 33 光阻 34 光阻 35 控制閘電極 36 光阻 37 光阻 38 光阻 39 光阻
Bil 第31頁
A m 522551 圖式簡單說明 圖1為本發明實施形態1之非揮發性半導體記憶装置之剖 面圖。 圖2〜圖1 3為圖1所示非揮發性半導體記憶裝置之製造過 程的第1步驟〜第1 2步驟的剖面圖。 圖1 4為本發明實施形態2之非揮發性半導體記憶裝置之 剖面圖。 圖1 5為圖1 4所示非揮發性半導體記憶裝置之製造過程的 具有特徵的步驟的剖面圖。 圖1 6為本發明實施形態3之非揮發性憶裝置之 剖面圖。 ' 圖1 7〜圖2 7為圖1 6所示非揮發性半導體圮憒裝置之製造 過程的第1步驟〜第1 1步驟的剖面圖。且〇 " 圖2 8為本發明實施形態4之非揮發 ρ萨罟+ 剖面圖。 平知Γ生+導體記憶衣置之 圖2 9為圖2 8所示非揮發性丰盡歸 1古4主4 ^^ 千^ 5己憶裝署夕制造過程的 具有特被的步驟的剖面圖。 、置之承 的 圖3 0為先前的非揮發性半導 圖3卜圖4!為先前非揮發性半Y二-置之剖面二。 的第1步驟〜第11步驟的剖面圖。且。仫裝置之装过過程
第32頁
Claims (1)
- 522551 六、申請專利範圍 1. 一種非揮發性半導體記憶裝置，其特徵為具備： 具有主表面的半導體基板， 多數個形成於前述半導體基板上的元件隔離用之溝渠； 沿著前述溝渠壁面而形成的氮化石夕層； 形成於前述溝渠内的元件隔離用第一絕緣膜； 從位於前述氮化石夕層周圍位置的前述主表面延伸到前述 氮化石夕層上，位於前述氮化石夕層位置上的部分的厚度，比 位於前述氮化矽層的周圍位置上的部分的厚度更厚的第二 絕緣膜； 形成於前述第二絕緣膜上的浮動閘電極；以及 在前述浮動閘電極上介由第三絕緣膜而形成的控制閘電 極° 2. 如申請專利範圍第1項之非揮發性半導體記憶裝置， 其中，前述溝渠，係以前述浮動閘電極的至少一部分為罩 幕，對前述半導體基板進行餘刻而形成。 3. 如申請專利範圍第1項之非揮發性半導體記憶裝置， 其中，前述氮化矽層，係先將前述溝渠壁面氧化以後再氮 化而形成。 4. 如申請專利範圍第1項之非揮發性半導體記憶裝置， 其中，前述非揮發性半導體記憶裝置，又具備··記憶單元 電晶體所形成的記憶單元部；以及進行前述記憶單元電晶 體的動作控制之週邊電路所形，成的週邊電路部， 而在前述記憶單元部内形成前述溝渠。 5. 如申請專利範圍第4項之非揮發性半導體記憶裝置，522551 六、申請專利範圍 其中，前述週邊電路部内，具備將前述半導體基板作選擇 性氧化，藉以形成的元件隔離用的第四絕緣膜。 6.如申請專利範圍第1項之非揮發性半導體記憶裝置， 其中，前述非揮發性半導體記憶裝置，具備：記憶單元電 晶體所形成的記憶單元部；進行前述記憶單元電晶體的動 作控制之週邊電路所形成的週邊電路部；以及前述週邊電 路部内的MOS電晶體， 前述溝渠，包含形成於前述記憶單元部内的第一溝渠， 和形成於前述週邊電路部内的第二溝渠， 前述氮化石夕層，包括沿著前述第一和第二溝渠的壁面， 分別形成的第一和第二氮化石夕層， 前述第一絕緣層，形成於前述第一溝渠内， 具有形成於前述第二溝渠内的元件隔離用的第四絕緣 膜， 在前述第一溝渠周圍形成前述第二絕緣膜，在前述第二 溝渠周圍形成第五絕緣膜， 前述第二絕緣膜，從位於前述第一氮化矽層周圍位置的 前述主表面，延伸到前述第一氮化石夕層上， 在前述第二絕緣膜上位於前述第一氮化矽層上的部分的 厚度，比在前述第二絕緣膜上位於前述第一氮化矽層周圍 的前述主表面上的部分的厚度更厚， 前述第五絕緣膜，從位於前述第二氮化矽層周圍的前述 主表面上，延伸到前述第二氮化石夕層上， 在前述第五絕緣膜上位於前述第二氮化矽層上的部分的522551 六、申請專利範圍 厚度，比在前 的前述主表面 在前述第五 述第五絕緣膜上位於前述第二氮化矽層周圍 上的部分的厚度更厚， 絕緣膜上形成前述MOS電晶體的閘極。 7. —種非揮發性半導體記憶裝置之製造方法，其特徵為 具備： 在半 第一導 用前 離用的 將前 在前 伸到沿 在前 減少 之步驟 在前 步驟； 對前 電膜施 之步驟 8.如 製造方 述溝渠 驟， 導體基板的主表面上，介由第一絕緣膜，形成包含 電膜的罩幕膜之步驟； 述罩幕膜將前述半導體基板蝕刻，藉以形成元件隔 多數個溝渠之步驟； 述溝渠的壁面氧化之步驟； 述氧化之後，將前述溝渠之壁面氮化，藉以形成延 前述溝渠壁面的氮化矽層之步驟； 述溝渠内形成元件隔離用的第二絕緣膜之步驟； 前述罩幕膜的厚度，藉以使得前述第一導電膜露出 y 述第一導電膜上介由第三絕緣膜形成第二導電膜之 以及 述第二 以圖形 〇 申請專 法，其 壁面上 導電膜、前述第三絕緣膜、以及前述第一導 佈局，藉以形成浮動閘電極以及控制閘電極 利範圍第7項之非揮發性半導體記憶裝置之 中，前述將溝渠壁面氧化的步驟，包含在前 形成到達前述第一絕緣膜上的氧化膜之步第35頁 522551 六、申請專利範圍 形成氮化矽層之步驟，從前述氧化膜上將前述溝渠壁面 氮化，藉以在位於前述氧化膜周圍的前述第一絕緣膜下之 區域上，形成沿著前述溝渠延伸的氮化矽層之步驟。 9 ·如申請專利範圍第7項之非揮發性半導體記憶裝置之 製造方法，其中，前述浮動閘電極，具有層積在前述第一 導電膜上的第三導電膜， 形成前述第二導電膜的步驟包括： 在前述第一導電膜上形成延伸到前述第二絕緣膜上的第 三導電膜之步驟；以及 形成覆蓋前述第三導電膜的前述第三絕緣膜之步驟，而 形成前述浮動閘電極和控制閘電極的步驟，包含：將前述 第二導電膜、前述第三絕緣膜、前述第三導電膜、以及前 述第一導電膜施以圖形佈局，藉以形成前述浮動閘電極和 前述控制閘電極之步驟。 1 0.如申請專利範圍第7項之非揮發性半導體記憶裝置之 製造方法，其中，前述非揮發性半導體記憶裝置，具備： 記憶單元電晶體所形成的記憶單元部；以及進行前述記憶 單元電晶體的動作控制之週邊電路所形成的週邊電路部， 前述溝渠，形成於前述記憶單元部内， 在前述週邊電路部内形成元件隔離用的第四絕緣膜， 前述形成罩幕膜的步驟，包含在前述週邊電路部内形成 第四絕緣膜之後形成前述罩幕膜之步驟。 11.如申請專利範圍第1 0項之非揮發性半導體記憶裝置 之製造方法，其中，將前述半導體基板作選擇性氧化，藉第36頁 522551 六、申請專利範圍 以形成前述第四絕緣膜。 1 2.如申請專利範圍第7項之非揮發性半導體記憶裝置之 製造方法，其中，前述非揮發性半導體記憶裝置，具備： 記憶單元電晶體所形成的記憶單元部；進行前述記憶單元 電晶體的動作控制之週邊電路所形成的週邊電路部；以及 前述週邊電路部内的MOS電晶體， 前·述溝渠，包含形成於前述記憶單元部内的第一溝渠， 和形成於前述週邊電路部内的第二溝渠， 前述氮化石夕層，包括沿著前述第一和第二溝渠的壁面， 分別形成的第一和第二氮化矽層， 前述第二絕緣層，形成於前述第一和第二溝渠内， 形成於前述溝渠的步驟，包含在將前述第一溝渠形成於 前述記憶單元部内之同時，也在前述週邊電路部内形成前 述第二溝渠之步驟， 將前述溝渠壁面氧化之步驟，包含將前述第一和第二溝 渠之壁面氧化之步驟， 形成前述氮化矽層之步驟，包含沿著前述第一和第二溝 渠之.，壁面形成前述第一和第二氮化矽層之步驟， 形成前述第二絕緣膜之步驟，包含在前述第一和第二溝 渠内形成前述第二絕緣膜之步驟， 形成前述浮動閘電極和前述控制閘電極之步驟，包含： 經由對前述第二導電膜、前述第三絕緣膜、以及前述第一 導電膜進行圖形佈局，藉以在將前述浮動閘電極和前述控 制閘電極形成於前述記憶單元部内之同時，也在前述週邊\\326\2d-\90-12\90124395.ptd 第37頁 522551 六、申請專利範圍 電路部内形成前述MOS電晶體的閘極的步驟。 1 3.如申請專利範圍第1 2項之非揮發性半導體記憶裝置 之製造方法，其中，前述浮動閘電極和前述MOS電晶體的 閘極，在前述第一導電膜上具有第三導電膜， 形成前述第二導電膜之步驟，包含·· 在前述第一導電膜上形成延伸到前述第二絕緣膜上的前 述第三導電膜之步驟；以及 形成覆蓋前述第三導電膜之前述第三絕緣膜之步驟， 形成前述浮動閘電極和前述控制閘電極之步驟，包含： 經由對前述第二導電膜、前述第三絕緣膜、前述第三導電 膜以及前述第一導電膜進行圖形佈局，藉以在將前述浮動 閘電極和前述控制閘電極形成於前述記憶單元部内之同 時，也在前述週邊電路部内形成前述MOS電晶體的閘極的 步驟。\\326\2d-\90-12\90124395.ptd 第38頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001051779A JP4911826B2 (ja) | 2001-02-27 | 2001-02-27 | 不揮発性半導体記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW522551B true TW522551B (en) | 2003-03-01 |
Family
ID=18912509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090124395A TW522551B (en) | 2001-02-27 | 2001-10-03 | Non-volatile semiconductor memory device and method of manufacturing the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6580117B2 (zh) |
| JP (1) | JP4911826B2 (zh) |
| KR (1) | KR100404787B1 (zh) |
| TW (1) | TW522551B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809033B1 (en) * | 2001-11-07 | 2004-10-26 | Fasl, Llc | Innovative method of hard mask removal |
| KR100426483B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| US7064978B2 (en) * | 2002-07-05 | 2006-06-20 | Aplus Flash Technology, Inc. | Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout |
| JP2004095886A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3699956B2 (ja) * | 2002-11-29 | 2005-09-28 | 株式会社東芝 | 半導体装置の製造方法 |
| US6773975B1 (en) * | 2002-12-20 | 2004-08-10 | Cypress Semiconductor Corporation | Formation of a shallow trench isolation structure in integrated circuits |
| JP2004235313A (ja) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 半導体装置 |
| JP4759944B2 (ja) | 2004-07-07 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US7202125B2 (en) * | 2004-12-22 | 2007-04-10 | Sandisk Corporation | Low-voltage, multiple thin-gate oxide and low-resistance gate electrode |
| JP4074292B2 (ja) | 2005-01-17 | 2008-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100766229B1 (ko) * | 2005-05-30 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| US7981800B1 (en) | 2006-08-25 | 2011-07-19 | Cypress Semiconductor Corporation | Shallow trench isolation structures and methods for forming the same |
| JP4843412B2 (ja) | 2006-08-28 | 2011-12-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP4836730B2 (ja) * | 2006-09-26 | 2011-12-14 | 株式会社東芝 | 半導体装置、およびその製造方法 |
| KR101386430B1 (ko) * | 2007-10-02 | 2014-04-21 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| TWI355087B (en) * | 2008-04-10 | 2011-12-21 | Nanya Technology Corp | Two bits u-shape memory structure and method of ma |
| US8330547B2 (en) * | 2009-06-30 | 2012-12-11 | Qualcomm, Incorporated | Gain control linearity in an RF driver amplifier transmitter |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287677A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 不揮発性ｍｏｓ半導体記憶装置 |
| JP3602691B2 (ja) * | 1997-06-27 | 2004-12-15 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| JP3867378B2 (ja) | 1997-12-09 | 2007-01-10 | ソニー株式会社 | 半導体不揮発性記憶装置の製造方法 |
| US6333274B2 (en) * | 1998-03-31 | 2001-12-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device including a seamless shallow trench isolation step |
| US6245638B1 (en) * | 1998-08-03 | 2001-06-12 | Advanced Micro Devices | Trench and gate dielectric formation for semiconductor devices |
| US6140208A (en) * | 1999-02-05 | 2000-10-31 | International Business Machines Corporation | Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications |
| JP3833854B2 (ja) * | 1999-06-30 | 2006-10-18 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JP3651760B2 (ja) * | 1999-03-18 | 2005-05-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3875455B2 (ja) * | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2000323565A (ja) * | 1999-05-13 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US6313011B1 (en) * | 1999-10-28 | 2001-11-06 | Koninklijke Philips Electronics N.V. (Kpenv) | Method for suppressing narrow width effects in CMOS technology |
-
2001
- 2001-02-27 JP JP2001051779A patent/JP4911826B2/ja not_active Expired - Fee Related
- 2001-08-06 US US09/921,913 patent/US6580117B2/en not_active Expired - Lifetime
- 2001-10-03 TW TW090124395A patent/TW522551B/zh not_active IP Right Cessation
- 2001-10-08 KR KR10-2001-0061855A patent/KR100404787B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP4911826B2 (ja) | 2012-04-04 |
| JP2002252291A (ja) | 2002-09-06 |
| US20020117706A1 (en) | 2002-08-29 |
| US6580117B2 (en) | 2003-06-17 |
| KR100404787B1 (ko) | 2003-11-07 |
| KR20020070075A (ko) | 2002-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW522551B (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
| TW560044B (en) | Semiconductor memory device having floating gate and manufacturing method of the same | |
| TWI383490B (zh) | 半導體裝置之製造方法 | |
| TW408424B (en) | Semiconductor device with silicon replacing structure on the insulated layer and the manufacture method thereof | |
| TWI302029B (en) | Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory | |
| TWI267923B (en) | Method for making semiconductor device | |
| JP5466816B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| JP4150661B2 (ja) | Ｃｍｏｓトランジスタを製作するためのゲート・パターン形成用の３層ハードマスク | |
| EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| JP2843410B2 (ja) | Ｅｐｒｏｍセルアレイの製造方法 | |
| TW200915568A (en) | Semiconductor device and method of manufacturing the same | |
| TW200414370A (en) | Semiconductor device | |
| TWI360203B (en) | Non-volatile memory and method of manufacturing th | |
| JPH0414880A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| TW529134B (en) | Method of forming an NROM embedded with mixed-signal circuits | |
| JPH07115143A (ja) | 不揮発性メモリの製造方法 | |
| TW541686B (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| TWI305054B (en) | Semiconductor device and fabricating method for thereof | |
| TW200539457A (en) | Structure and method for low vss resistance and reduced dibl in a floating gate memory cell | |
| TW523915B (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| TWI240414B (en) | A double-gate field effect transistor (DGFET) structure and method of forming such a structure | |
| TWI353640B (en) | Method of forming semiconductor structure | |
| TW200414520A (en) | Nonvolatile semiconductor memory device | |
| TW432504B (en) | Manufacturing method of split gate with insulated sidewall and flash memory cell having the same | |
| TW515094B (en) | Structure and manufacturing method of split-gate flash memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |