CN101622381A - 单晶硅芯片的制造方法 - Google Patents

单晶硅芯片的制造方法 Download PDF

Info

Publication number
CN101622381A
CN101622381A CN200880006135A CN200880006135A CN101622381A CN 101622381 A CN101622381 A CN 101622381A CN 200880006135 A CN200880006135 A CN 200880006135A CN 200880006135 A CN200880006135 A CN 200880006135A CN 101622381 A CN101622381 A CN 101622381A
Authority
CN
China
Prior art keywords
single crystal
silicon single
atmosphere
chip
crystal wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880006135A
Other languages
English (en)
Inventor
速水善范
菊地博康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101622381A publication Critical patent/CN101622381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

本发明为一种单晶硅芯片的制造方法，是制造单晶硅芯片的方法，其特征在于：在氧化性气氛下，对通过切克劳斯基法而制作出来的其径向全面为N区域的单晶硅芯片，进行快速热处理，接着除去在该氧化性气氛下的快速热处理中所形成的氧化膜之后，在氮化性气氛、氩气氛、或这些气体的混合气氛下，进行快速热处理。以此，可提供一种能够价格低廉地制造单晶硅芯片的方法，该单晶硅芯片是在芯片表层形成有DZ层、元件特性优良，同时在基体区域内，充分地形成可发挥作为吸除部位的氧析出物。

Description

单晶硅芯片的制造方法
技术领域
本发明涉及一种单晶硅芯片的制造方法，自芯片表面至成为元件有源区域(active region)的一定深度为止，形成有不发生结晶缺陷的DZ层，且可在芯片内部形成能成为吸除部位(去疵部位(gettering site))的氧析出物。
背景技术
成为半导体元件材料的单晶硅芯片，一般可通过切克劳斯基法(Czochralski Method，以下亦称CZ法)使单晶硅成长，再将所得到的单晶硅通过施以切断、研磨等步骤而制作。
如此地以CZ法所育成的单晶硅，当受到热氧化处理(例如1100℃×2小时)时，会生成以环状发生而被称为OSF(Oxidation Induced stacking Fault)的氧化感应迭层缺陷。除了OSF以外，亦存在有在结晶育成时形成而会对元件性能造成不良影响的微细缺陷(以下亦称原生(Grown-in)缺陷)，此亦渐趋明朗化。
于是，近年例如在日本特开平11-79889号公报和日本特许第3085146号公报中，揭示有用来得到可尽可能地减少这些缺陷的芯片的单结晶制造方法。
图8为表示育成单结晶时的提拉速度和缺陷分布的关系的一例。是通过改变单结晶育成时的提拉速度V(mm/min)来改变其与提拉轴方向的结晶内温度梯度的平均值G(℃/mm)的比，即V/G的情况，该提拉轴方向的结晶内温度梯度是在硅熔点至1300℃的温度范围中。
一般而言，已知单结晶内的温度分布是依存于CZ炉内的构造(以下亦称热区)，即使提拉速度改变，其分布也几乎不变。因此，在同一构造的CZ炉的情况下，V/G仅对应提拉速度的变化而变化。即，提拉速度V和V/G近似于正比例的关系。所以，图8的纵轴是采用提拉速度V。
在提拉速度V较为高速的区域中，在结晶直径全部区域，存在被认为是由称作空位(Vacancy，以下亦称Va)的点缺陷也就是空孔所凝集而成的空隙(void)的COP(结晶起源缺陷(crystal originated particle))、或是被称为FPD(流体图案缺陷(flow pattern defect))的空孔型原生(Grown-in)缺陷，而被称为V-rich区域。
若提拉速度V稍慢于此速度，则自结晶的周边开始，环状地发生OSF，随着提拉速度V的降低，OSF向中心收缩而终至消灭于结晶中心。
若提拉速度V更慢，则存在着其Va或被称为晶格间隙硅(interstitialsilicon，以下亦称I)的晶格间隙型点缺陷，并无过多或过少的中性(Neutral，以下亦称N)区域。此N区域虽有偏向Va或I的情况，但因为在饱和浓度以下，而判断其并不存在如前述COP或FPD般地凝集而成的缺陷、或是以现今的缺陷检验方法无法检验出缺陷的存在。
此N区域可区分为Va占优势的Nv区域和I占优势的Ni区域。
若提拉速度V更进一步地减慢，则I变成过饱和，其结果被认为是凝集I而成的位错环的L/D(large dislocation：晶格间隙位错环的简称，LSEPD、LEPD等)的缺陷，呈低密度地发生，此区域被称为I-rich区域。
根据此等情形，在自结晶的中心至径向全域会成为N区域的范围内，一边控制V/G、一边提拉，然后从如此得到的单结晶，切出芯片，并通过研磨而可得到其径向全面成为N区域、且缺陷极少的芯片。
举例而言，自图8的A-A位置切出的芯片，是如图9(a)所示般，成为全面为Nv区域的芯片。图9(b)表示自图8的B-B位置切出的芯片，其芯片中心部分有Nv区域，其外周部则存在着Ni区域。
图9(c)表示自图8的C-C位置切出的芯片，可得到其芯片的全面是由Ni区域所构成的芯片。
另外，这些仅为一例，依照热区等亦有例如与上述图9的例相反，于芯片中心部有Ni区域，其外周部则存在着Nv区域的情形。
芯片表面若出现存在于V-rich区域或I-rich区域的原生缺陷，则由于例如在形成元件的金属氧化物半导体(MOS(Metal Oxide Semiconductor))构造时，由于会给予元件特性不良影响，例如使氧化膜的耐压程度低下等，因此期望在芯片表层不存在这样的缺陷。
图10是模式地表现出V/G和Va浓度及I浓度的关系，此关系称为Voronkov理论，表示空孔区域和晶格间隙硅区域的界限是依V/G而决定。
更详细而言，当V/G在临界点(V/G)c以上，则形成Va占优势的区域，当在临界点以下则形成I占优势的区域。即，(V/G)c表示Va和I成为相同浓度之V/G值。
图10中的I-rich区域，由于V/G在(V/G)i以下、晶格间隙硅型点缺陷I在饱和浓度Ci以上，所以是发生晶格间隙硅型点缺陷的凝集体即L/D的原生缺陷的区域。
V-rich区域，由于V/G在(V/G)v以上、空孔Va在饱和浓度Cv以上，所以是发生空孔的凝集体即COP等的原生缺陷的区域。
所谓N区域，是表示不存在空孔的凝集体或晶格间隙硅型点缺陷的凝集体的中性区域((V/G)i～(V/G)osf)。
而且，通常邻接于此N区域而存在有OSF区域((V/G)osf～(V/G)v)。
然而，硅芯片通常以过饱和状态含有7～10×1017atoms/cm3(使用日本电子工业振兴协会(JEIDA)所规定的换算系数)左右的氧。
因此，若对这样的硅芯片在元件制程(device process)等施以热处理，则硅芯片内过饱和的氧，会作为氧析出物而析出。这样的氧析出物称为基体微缺陷(BMD(bulk micro defect))。
此BMD若发生于芯片内的元件有源区域，则会对元件特性造成接面漏电流(junction leakage)等的不良影响而成为问题，但是，另一方面，此BMD若存在于元件有源区域以外的基体(bulk)中，则可发挥作为用以捕捉在元件制程中混入之金属不纯物的吸除部位的机能，因而有其效果。
因此，在硅芯片的制造中，在芯片的基体中形成BMD，同时元件有源区域即芯片表面附近必须维持不存在BMD或原生(Grown-in)缺陷等的无缺陷区域(denuted zone，以下称为DZ层)。
近年，作为硅芯片的制造方法，揭示有一种将硅芯片进行RTP(rapidthermal process)处理的方法(快速热处理)，其设计成：在硅芯片的出货阶段虽然未于芯片内部发生BMD，但其后通过进行元件制程等的热处理，而可将元件有源区域即芯片表面附近维持于无BMD的DZ层，而在比元件有源区域深的基体中，则形成有BMD而具有吸除能力(例如可参照日本特开2001-203210号公报、美国USP 5401669号公报、日本特表2001-503009号公报)。
此所谓的RTP处理，是一种热处理方法，其特征在于：在N2或NH3等的氮化物形成气氛、或是这些气体与Ar、H2等非氮化物形成气氛的混合气体气氛中，将硅芯片以例如50℃/秒这样的升温速度从室温开始快速升温，在1200℃左右的温度，加热保持约数十秒后，以例如50℃/秒这样的降温速度快速冷却。
此处，简单地说明在RTP处理后通过进行氧析出热处理而形成BMD的机制。
首先，在RTP处理，例如在N2气氛中，于1200℃的高温保持中，自芯片表面发生Va的注入，于1200℃至700℃的温度范围中，以例如50℃/秒的降温速度冷却时，产生由于Va的扩散所致的再分布和Va与I的再结合所致的消灭。结果，Va于基体中变成不均匀分布的状态。
对于此种状态的芯片，例如通过施以氧析出热处理，氧析出物在高Va浓度的区域中团簇化，团簇化的氧析出物成长而形成BMD。如此，若对RTP处理后的硅芯片施以氧析出热处理，则依照在RTP处理所形成的Va的浓度分布(concentration profile)，而形成分布于芯片深度方向的BMD。
如以上般，以消除会对元件性能造成不良影响的COP或OSF等的结晶缺陷作为目的，而开发了制作由N区域所构成的单晶硅的技术，而且，在制造其表层具有DZ层、基体区域具有BMD的单晶硅芯片之际，进行了运用RTP处理的制造方法。
然而，首先，对于由N区域所构成的单晶硅芯片而言，因初期氧浓度较低，而会有无法充分得到吸除(去疵)所必需的氧析出的情形。进而，即使径向全面为N区域，通常也混合存在Nv、Ni区域，而在I较多的Ni区域有难以发生氧析出、于BMD密度的面内分布显著发生不均的情形。
作为解决这样的在N区域中的氧析出问题的手段，而有一种方法，通过高温的RTP将空孔注入于芯片，并通过此空孔来促进氧析出。
然而，若对混合存在Nv及Ni区域的N区域的单晶硅芯片施以RTP，则即使是Nv区域、或是在通常的检查中未检验出OSF的区域，在进行施以1000℃、3小时和1150℃、100分钟的2段热处理的高敏感度OSF检查时，会被检验出缺陷的区域，其时间相关的电介质击穿(TDDB(time dependentdielectric breakdown))特性低下。此倾向在口径较200mm大的300mm芯片上更为显著。
另外，例如亦考虑使用其径向全面为Ni区域的单晶硅芯片的方法，但单晶硅的制造范围狭窄、生产性低、制造成本也显著升高。
发明内容
本发明鉴于这样的问题点而开发出来，其目的在于提供一种能价格低廉地制造单晶硅芯片的方法，该单晶硅芯片于芯片表层形成有DZ层、元件特性优良，同时在基体区域内能充分地形成可发挥作为吸除(去疵)位置机能的氧析出物。
为了解决上述课题，本发明提供一种单晶硅芯片的制造方法，是制造单晶硅芯片的方法，其特征在于：在氧化性气氛下，对通过切克劳斯基法而制作出来的其径向全面为N区域的单晶硅芯片，进行快速热处理，接着除去在该氧化性气氛下的快速热处理中所形成的氧化膜之后，在氮化性气氛、氩(Ar)气氛、或这些气体的混合气氛下，进行快速热处理。
如此，在本发明的单晶硅芯片的制造方法中，首先，将通过切克劳斯基法而制作出来的其径向全面为N区域的单晶硅芯片，在氧化性气氛下进行快速热处理。通过在此氧化性气氛下进行快速热处理，可将晶格间隙硅注入于芯片，而可利用其将OSF核消灭或去活性化。而且，接着除去通过上述氧化性气氛下的快速热处理所形成的氧化膜，之后在氮化性气氛、氩气氛、或这些气体的混合气氛下进行快速热处理而制造出来，以此，可效率良好地将空孔注入于芯片。此外，通过快速热处理，热处理所花费的时间，能以短时间完成。由此，可有效率而低成本地制造单晶硅芯片，该单晶硅芯片于表层具有DZ层、TDDB特性优良，且能通过氧析出热处理等，而可于基体区域内形成充分的BMD。
此时，可特别将前述径向全面为N区域的单晶硅芯片，设作Ni区域及Nv区域混合存在的芯片。
如此，本发明可制造一种单晶硅芯片，即使是Ni区域及Nv区域混合存在的单晶硅芯片，其TDDB特性在芯片全面是优良的，且于基体区域产生充分的BMD、具有高度吸除(去疵)能力。而且，相较于例如只有Ni区域的情形，其制造范围广、生产性高、可更加价格低廉地制造。
若为本发明的单晶硅芯片的制造方法，则可低成本地制造单晶硅芯片，该单晶硅芯片于表层具有DZ层，且于基体区域内充分地形成BMD。
附图说明
图1为表示本发明的单晶硅芯片的制造方法顺序的一例的步骤图。
图2为表示可用于本发明的制造方法的单结晶提拉装置的一例的概略图。
图3为表示可用于本发明的制造方法的快速热处理装置的一例的概略图。
图4为表示实施例1及比较例1的TDDB特性评价结果的图表。
图5为表示实施例2及比较例2的TDDB特性评价结果的图表。
图6为表示比较例5及比较例6的TDDB特性评价结果的图表。
图7为表示实施例3及比较例7的BMD密度的面内分布评价结果的图表。
图8为表示育成单晶硅晶棒时的提拉速度和缺陷分布的关系的一例的概略说明图。
图9为表示将单晶硅晶棒沿半径方向切片而成的芯片的面内缺陷分布的概略图。
图10为表示V/G和Va浓度以及I浓度的关系的概略说明图。
具体实施方式
以下，参照图面说明本发明的实施形态，但本发明并不限于此实施形态。
图1为表示本发明的单晶硅芯片的制造方法顺序的一例。
如图1所示，作为整体顺序的流程，首先准备N区域单晶硅芯片(步骤1)，再将其于氧化性气氛下施以快速热处理(步骤2)。之后，除去在步骤2所形成的芯片表面的氧化膜(步骤3)。之后，于氮化性气氛、Ar气氛、或这些气体的混合气氛下，再度施以快速热处理(步骤4)。
此处，说明关于可用于上述步骤的装置。
在N区域单晶硅芯片的准备上，通过切克劳斯基法提拉单晶硅之际，例如可使用图2般的单结晶提拉装置。
如图2所示，此单结晶提拉装置1，于提拉室2内设有坩锅3，以容纳将成为单晶硅晶棒10的原料的硅熔液11。而且，此坩锅3具备有坩锅保持轴5及其旋转机构(未图示)，使坩锅3在单结晶的育成中能够旋转。进而，在此坩锅3的周围，配备设有用于加热的加热器4，再于加热器4的外侧周围配置隔热材9。然后，在坩锅3内的硅熔液11的上方，具备有：用以保持硅晶种6的晶种夹头7、用以提拉晶种夹头7的吊线8、及用以旋转或卷取吊线8的卷取构造(未图示)。如此，本发明的制造方法可使用与以往同样的单结晶提拉装置。
通过这样的装置1，自原料的硅熔液11开始，调整提拉速度等而可通过吊线8来提拉单晶硅晶棒10。
接着，说明用来将单晶硅芯片施以各快速热处理的装置，该单晶硅芯片是从通过上述般的单结晶提拉装置1提拉出来的单晶硅晶棒10所切出。
图3所示的快速热处理装置12具有由石英所构成的腔体13(chamber)，在此腔体13内可对单晶硅芯片21进行快速热处理。加热是通过被配置成上下左右地围绕腔体13的加热灯14(例如卤素灯)来进行。此加热灯14可通过各自独立供给的电力来控制。
气体的排气侧，装备有自动阀门15以封锁外来气体。自动阀门15设有一未图标的芯片插入口，该芯片插入口可通过闸阀而构成可以开关。且自动阀门15设有气体排气口20，而能调整炉内气氛。
然后，单晶硅芯片21被配置在已形成于石英托盘16上的3点支持部17上。于托盘16的气体导入口侧，设有石英制的缓冲器(挡板)18，可防止氧化性气体或氮化性气体、Ar气体等的导入气体直接冲击单晶硅芯片21。
另外，腔体13设有未示出的温度测定用特殊窗，通过设置于腔体13外部的高温计(pyrometer)19，而可通过该特殊窗来测定单晶硅芯片21的温度。
快速热处理装置12亦可使用与以往相同的装置。
以下，说明使用图2、图3的各装置而进行的本发明的制造方法中的各步骤。
(步骤1：N区域单晶硅芯片的准备)
在步骤1，是准备其径向全面(径向的整个面)为N区域的单晶硅芯片21，该单晶硅芯片21将在之后施以二阶段的快速热处理(氧化性气氛下的快速热处理(最初阶段的RTO(rapid thermal oxidation)处理)；在氮化性气体环境、Ar气体环境、或这些气体的混合气氛下的快速热处理(第二阶段的RTA(rapidthermal annealing)处理))。
即，首先，使用图2的单结晶提拉装置1，通过切克劳斯基法提拉单晶硅晶棒10。此时，为了能自此提拉而成的单晶硅晶棒10切出径向全面为N区域的单晶硅芯片21，而可例如适当地调整提拉速度来控制V/G，以使单晶硅晶棒10的内部的缺陷区域按照目的分布的方式，来进行提拉。此V/G等的控制方法并未特别限定。如上述，只要通过调整提拉速度、或使炉内构造变化来进行控制即可。
如此地提拉单晶硅晶棒10后，用线锯切成芯片状，获得其径向全面为N区域之单晶硅芯片21。
另外，本发明对于Ni区域及Nv区域混合存在的单晶硅芯片21特别有效。即，对于单晶硅晶棒10的提拉而言，只要是Ni区域及Nv区域混合存在，因为其相较于例如全面为Ni区域的情形可获得较广的制造范围，因此可更简单且低成本地提拉单晶硅晶棒10、谋求生产性的提升。又，即使存在着Nv区域，亦可得到TDDB特性优良的单晶硅芯片。
在以下的步骤2～4中，说明使用Ni区域及Nv区域混合存在的N区域单晶硅芯片的情形。
(步骤2：氧化性气氛下的快速热处理)
接着，作为步骤2，对于所准备的N区域单晶硅芯片21，使用图3的快速热处理装置12施以快速热处理。此时腔体13内的气氛，只要是氧化性气氛即可，例如可为干燥氧气气氛，或者亦可为湿润氧气气氛。另外，通过此氧化性气氛下的快速热处理，于单晶硅芯片21的表面，形成热氧化膜。
作为此时的热处理条件，可例如以50℃/s的升温速度升温，于900～1250℃左右保持10～30秒后，再以50℃/s的降温速度降温。关于此氧化性气氛下的快速热处理，本发明者反复实验而进行研究时了解到，基本上，最高温度越高、或作为快速热处理其在最高温度的保持时间越长，则如后述，在Nv区域、或是会在施以2段热处理(以1000℃加热3小时和以1150℃加热100分钟)的OSF检查中检验出缺陷的区域中，可较显著地得到对TDDB特性等的改善。但是，这些最高温度、保持时间等的条件并无特别限定，可依照切出后的单晶硅芯片21中的OSF核的尺寸等，而每次适当地调整。例如，若OSF核的尺寸原本即较大，则只要将最高温度设定成较高、将保持时间设定成较长即可。
如此，首先，作为步骤2而预先在氧化性气氛下施以快速热处理，并以此改善TDDB特性的机制，可认为是因为将晶格间隙硅注入单晶硅芯片21，而可使存在于芯片内部的OSF核消灭或去活性化。因此，可认为，在之后的步骤4中，为了能够将空孔注入芯片以促进氧析出，而在氮化性气氛、Ar气氛、或这些气体的混合气氛下施以快速热处理，然后即使之后进行为了形成BMD的氧析出热处理、或在元件步骤中的热处理，因为OSF核已经消灭或去活性化，而可防止OSF核成长为结晶缺陷，其结果，可防止元件特性的恶化而得到改善。
另一方面，相对于预先进行上述步骤2的本发明，以往的单晶硅芯片的制造方法，未进行此步骤2(及后述之步骤3)，便施以步骤4的在氮化性气氛、Ar气氛、或这些气体的混合气氛下的快速热处理，由于在步骤4之前未进行OSF核的消灭或去活性化，因此若施以氧析出热处理、或在元件步骤的热处理时，于Nv区域、或是会在高敏感度的OSF检查中检验出缺陷的区域中，核成长而容易发生结晶缺陷、TDDB特性恶化。
(步骤3：氧化膜的除去)
单晶硅芯片21的表面通过步骤2而形成氧化膜，若维持此状态而直接进行后续步骤4，即进行在氮化性气氛、Ar气氛、或这些气体的混合气氛下的快速热处理，则由于此热氧化膜将作为屏蔽而作用，无法效率良好地将空孔注入单晶硅芯片21。
因此，原先于芯片全面便没有充分地注入空孔，所以即使进行氧析出热处理，在基体(bulk)区域的BMD的形成，也会变成不充分，吸除能力(去疵能力)无法得到满足。
然而，在本发明中，因为以步骤3除去在步骤2所形成的氧化膜之后，才进行步骤4，于步骤4中，空孔的注入不会因氧化膜而受到阻碍，可效率良好地注入空孔。因此，空孔充分地注入于芯片全面，成为能促进氧析出物，并能在基体区域充分地形成BMD，而可制造出具有高度吸除能力。
另外，关于步骤3中的氧化膜的除去，其方法并无特别限定，例如可采用当要除去硅氧化膜时经常使用的利用氢氟酸来进行除去的方法。
(步骤4：在氮化性气氛、Ar气氛、或这些气体的混合气氛下的快速热处理)
如上述，在步骤3除去氧化膜后，使用图3的快速热处理装置12，再度对单晶硅芯片21施以快速热处理。但是，此时腔体13内的气氛，设为氮化性气氛、Ar气氛、或这些气体的混合气氛。作为氮化性气氛，例如可举出NH3、N2等。
如上述，通过此快速热处理，可作出一种在单晶硅芯片21中注入有空孔、在基体中具有BMD且进而具有吸除能力的物料。
另外，作为热处理条件，可例如以50℃/s的升温速度升温，于900～1250℃左右保持10～30秒后，再以50℃/s地降温速度降温。此快速热处理的条件并未特别限定，例如可以与以往同样的快速热处理条件进行。
[实施例]
(实施例1、比较例1)
使用图2所示的单结晶提拉装置1育成一种直径为300mm的p型单晶硅晶棒，其电阻率为9.2Ω.cm、初期氧浓度为11.0ppma(JEIDA)、全面为N区域(中心部为Ni区域、外周部为Nv区域)、且通过高敏感度的OSF检查会于外周部检验出102个/cm2的OSF，将自此单晶硅晶棒切片、经化学蚀刻处理的芯片(CW芯片)各自准备用于实施例1及比较例1。
作为本发明的制造方法的实施例1，首先，使用如图3所示的快速热处理装置12，在干燥氧气气氛中，对上述CW芯片以50℃/s的升温速度升温，于1050～1250℃施以10秒或30秒的快速氧化热处理后，再以50℃/s地降温速度降温而冷却芯片(最初阶段的RTO处理)。此时，虽然于芯片上形成有至少3.5nm以上的热氧化膜，但通过HF洗净可将此热氧化膜完全除去。
之后，在NH3 0.75L/min+Ar 14.25L/min的混合气氛中，施以1175℃、10秒的快速热处理(第二阶段的RTA处理)，再以50℃/s的降温速度冷却芯片。之后，进行双面研磨和单面研磨而制作出镜面研磨芯片(PW芯片)。
作为仿真元件制造步骤而成的热仿真，对此PW芯片施以(900℃、30min)+(1000℃、30min)+(800℃、180min)+(900℃、60min)的热处理，之后形成25nm的热氧化膜，测定氧化膜耐压。
另外，作为快速热处理装置，使用市售的应用材料(Applied Materials)公司制造的300mm RTP装置Vantage Radiance。
又，作为以往的制造方法的比较例1，除了不进行第一阶段的RTO处理与之后的HF洗净以外，和实施例1同样地进行第二阶段的RTA处理、仿真元件制造步骤而成的热模拟、氧化膜耐压特性的测定。
将实施例1及比较例1的TDDB评价结果，表示于图4。图表的横轴是表示在最初阶段的RTO处理中的最高温度，纵轴则是评价定电流TDDB之际，将达5C/cm2以上的芯片的晶胞的比例(即，充电达5C/cm2亦不被破坏的晶胞的比例)作为合格率而表示的资料。
如比较例1，本次所使用的CW芯片在未进行最初阶段的RTO处理的情形中，在事先以高敏感度OSF检查被检验出OSF的芯片外周部的区域中，其TDDB特性低下、合格率仅止于92.3％。
另一方面，如实施例1，在最初阶段有进行RTO处理的情形中，不良晶胞数目减少、可得到几乎达95％以上的高数值，可知其相较于比较例1受到改善。另外，数据虽有偏差不齐的情况，但基本上可看出其倾向为：RTO温度越高、在最高温度的保持时间越长，越提升TDDB合格率。如上述，作为快速热处理，利用设成更高温、更长时间的条件，使更多OSF核被消灭或去活性化，而可抑制其成长为结晶缺陷。
(实施例2、比较例2)
育成一种直径为300mm的p型单晶硅晶棒，其电阻率为10.2Ω.cm、初期氧浓度为10.9ppma(JEIDA)、全面为N区域(中心部为Ni区域、外周部为Nv区域)、且通过高敏感度的OSF检查会于外周部检验出76个/cm2的OSF，将自此单晶硅晶棒切片、经化学蚀刻处理的芯片(CW芯片)各自准备用于实施例2及比较例2。
作为实施例2，以几乎与实施例1同样的方式，进行上述CW芯片的处理与TDDB评价(作为最初阶段的RTO处理，在干燥氧气气氛中以50℃/s的升温速度升温，施以900～1200℃、30秒的快速氧化热处理后，再以50℃/s地降温速度降温，将芯片冷却)。
作为比较例2，除了未进行最初阶段的RTO处理和之后的HF洗净以外，与实施例1同样地进行上述CW芯片的处理及TDDB评价。
将实施例2及比较例2的评价结果，表示于图5。
如比较例2，本次使用的CW芯片，在未进行最初阶段的RTO处理的情形下，其TDDB特性的合格率仅止于85.7％。
另一方面，如实施例2，有进行最初阶段的RTO处理的情形下，虽然在1175℃以下时，其TDDB特性的改善程度少，但在1200℃、30秒的情形下，则升至95％以上，相较于比较例2，可见到显著的改善效果。
关于此TDDB特性的改善效果，可认为实施例1和实施例2的不同是因为：在实施例2的芯片的提拉结晶时所形成的OSF核的尺寸，比实施例1的样品大，回复TDDB特性的RTO温度往高温方向偏移。
(比较例3、4)
对于自与实施例1相同的单晶硅晶棒作出的CW芯片，取代最初阶段的RTO处理，不进行快速热处理而对各别芯片进行在干燥氧气气氛中的1150℃、1小时(比较例3)和在Ar气氛中的1200℃、1小时(比较例4)的热处理。此情形的热处理，使用以往使用的批次(batch)式的纵型热处理炉(电阻加热型)。升温速度，设为：至1000℃为止是5℃/min、至1100℃为止是3℃/min、1100℃以上则是1℃/min。
然后，在批次炉的热处理之后，以HF洗净除去热氧化膜、其后的样品处理、TDDB评价则与实施例1相同。
其结果，如比较例3，在干燥氧气气氛中的1150℃、1小时的热处理的情形下，TDDB合格率为79.7％而不佳，特别是芯片外周部发生许多不良晶胞。可认为，虽然与实施例1的RTO处理时同样注入晶格间隙硅，但由于升温速度缓慢，而使得结晶缺陷于升温中成长。因此可知，在最初阶段的RTO处理中，如本发明所实施的实施例1和实施例2般，快速加热是很重要的。
另一方面，如比较例4，在非氧化性Ar气氛中的1200℃、1小时的热处理的情形下，TDDB合格率为99.7％而良好。可认为这是因为在Ar气氛中的高温热处理中，芯片表层的格隙氧朝外侧扩散而消灭结晶缺陷。通过此高温Ar退火(anneal)而对GOI特性的改善是众所周知的，但必须耗费长时间，因而特别是从成本面而言，其实施并不实际。
(比较例5、6)
因在比较例4中已见到在Ar气氛中的1200℃、1小时的热处理，对GOI特性的改善效果，故此处取代实施例中的最初阶段的RTO，而探讨在Ar气氛中的RTA处理。
育成一种直径为300mm的p型单晶硅晶棒，其电阻率为9.2Ω.cm、初期氧浓度为11.1ppma(JEIDA)、全面为N区域(中心部为Ni区域、外周部为Nv区域)、且藉高敏感度的OSF检查会于外周部检验出102个/cm2的OSF，将自此单晶硅晶棒切片、经化学蚀刻处理的芯片(CW芯片)各自准备用于比较例5、6。
作为比较例5，将此CW芯片在Ar气氛中以50℃/s的升温速度升温，施以1200～1250℃、10秒的快速热处理，再以50℃/s的降温速度将芯片冷却。通过HF洗净将自然氧化膜除去之后，在NH3 0.75L/min+Ar 14.25L/min的气氛中施以1175℃、10秒的快速热处理，再以50℃/s的降温速度将芯片冷却。之后，进行与实施例同样的处理及TDDB评价。
又，作为比较例6，则除了未进行在Ar气氛中的RTA处理和之后的HF洗净之外，与比较例5同样地进行样品的处理及评价。
将比较例5及比较例6的评价结果，表示于图6。
如比较例6，未进行在Ar气氛中的RTA处理的情形下，其TDDB特性的合格率为84.7％。
又，如比较例5，即使最初在Ar气氛中进行RTA处理的情形下，其TDDB特性的合格率亦小于90％，相较于合格率为90％以上、甚至可得到95％以上的数据的实施例1和实施例2，比较例5则无法看到显著效果。可认为，这是因为原本在Ar气氛中的热处理的缺陷消灭作用，因此格隙氧的外侧扩散为主，若如RTA处理般，其热处理时间短，则外侧扩散不充分，结果因而无法消灭结晶缺陷。
如以上，可知如实施本发明的实施例1、2般，预先进行RTO处理的方法，最能有效率地改善GOI特性。
(实施例3、比较例7)
接着，检讨在本发明的制造方法中，于最初阶段的RTO处理和第二阶段的RTA处理之间所实施的热氧化膜除去的效果。
育成一种直径为300mm的p型单晶硅晶棒，其电阻率为26.8Ω.cm、初期氧浓度为11.5ppma(JEIDA)、全面为N区域(中心部为Ni区域、外周部为Nv区域)、且通过高敏感度的OSF检查会于外周部检验出48个/cm2的OSF，将自此单晶硅晶棒切片、经化学蚀刻处理的芯片(CW芯片)各自准备用于实施例3及比较例7。
作为实施例3，首先将此CW芯片在干燥氧气气氛中以50℃/s的升温速度升温，施以1175℃、10秒的快速氧化热处理后，再以50℃/s的降温速度将芯片冷却(最初阶段的RTO处理)。此时，于芯片上形成有7.9nm的热氧化膜，但是通过HF洗净将此热氧化膜完全除去。
之后，在NH3 0.75L/min+Ar 14.25L/min的混合气氛中，施以1175℃、10秒的快速热处理(第二阶段的RTA处理)，再以50℃/s的降温速度将芯片冷却。之后，进行双面研磨和单面研磨而制作镜面研磨芯片(PW芯片)。
作为仿真元件制造步骤而成的热仿真，对此PW芯片，施以(900℃、30min)+(1000℃、30min)+(800℃、180min)+(900℃、60min)的热处理，然后以三井金属公司制的内部缺陷测定装置MO-441来评价BMD密度的面内分布。
作为比较例7，在最初阶段的RTO处理后，不除去热氧化膜，之后以维持热氧化膜附着于其上的状态，进行与实施例3同样的样品处理及评价。
将实施例3及比较例7的结果，表示于图7。
如进行本发明的制造方法的实施例3，于最初阶段的RTO处理之后，除去热氧化膜后未进行第二阶段的RTA处理的情形下，于芯片全面检验出1E9/cm3以上的BMD，而可期待充分的吸除能力(去疵能力)。
另一方面，比较例7虽为相当于日本特开2001-44193号公报所揭示的制造方法，但在热氧化膜附着于其上的状态而未进行第二阶段的RTA处理的芯片，其BMD密度小于1E8/cm3，几乎无法期待其吸除效果。而且面内分布显著地发生不均。
即，可知如实施例3般，由于除去热氧化膜(此热氧化膜是通过最初阶段的RTO处理而形成，若不去除则在空孔注入时会造成屏蔽的效果)后，通过实施第二阶段的RTA处理而进行空孔注入，可效率良好且充分地将空孔注入芯片全面，其结果，可制造出一种单晶硅芯片，在其芯片全面具有高BMD密度、且具有吸除能力。
另外，本发明并未限定于上述实施形态。上述实施形态为例示，只要是实质上具有与记载于本发明的保护范围中的技术思想相同的构成、能得到同样的作用效果的内容，不论为何，皆包含在本发明的技术范围内。

Claims (2)

1.一种单晶硅芯片的制造方法，是制造单晶硅芯片的方法，其特征在于：
在氧化性气氛下，对通过切克劳斯基法而制作出来的其径向全面为N区域的单晶硅芯片，进行快速热处理，接着除去在该氧化性气氛下的快速热处理中所形成的氧化膜之后，在氮化性气氛、氩气氛、或这些气体的混合气氛下，进行快速热处理。
2.如权利要求1所述的单晶硅芯片的制造方法，其中上述径向全面为N区域的单晶硅芯片是Ni区域及Nv区域混合存在的芯片。
CN200880006135A 2007-02-26 2008-01-24 单晶硅芯片的制造方法 Pending CN101622381A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP045956/2007 2007-02-26
JP2007045956A JP5167654B2 (ja) 2007-02-26 2007-02-26 シリコン単結晶ウエーハの製造方法

Publications (1)

Publication Number Publication Date
CN101622381A true CN101622381A (zh) 2010-01-06

Family

ID=39720979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880006135A Pending CN101622381A (zh) 2007-02-26 2008-01-24 单晶硅芯片的制造方法

Country Status (7)

Country Link
US (1) US8187954B2 (zh)
JP (1) JP5167654B2 (zh)
KR (1) KR101416094B1 (zh)
CN (1) CN101622381A (zh)
DE (1) DE112008000486B4 (zh)
TW (1) TWI402919B (zh)
WO (1) WO2008105136A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247113A (zh) * 2013-05-21 2016-01-13 Lg矽得荣株式会社 用于半导体的单晶硅锭和晶片
CN107078057A (zh) * 2014-11-26 2017-08-18 信越半导体株式会社 单晶硅晶圆的热处理法
CN107210223A (zh) * 2015-02-19 2017-09-26 信越半导体株式会社 硅晶圆的制造方法
CN111279461A (zh) * 2017-10-26 2020-06-12 硅电子股份公司 由单晶硅组成的半导体晶片

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5251137B2 (ja) * 2008-01-16 2013-07-31 株式会社Ｓｕｍｃｏ 単結晶シリコンウェーハおよびその製造方法
JP5512137B2 (ja) * 2009-01-30 2014-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5515406B2 (ja) 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
CN105900219B (zh) * 2014-01-14 2019-04-26 胜高股份有限公司 硅晶片及其制备方法
JP6118765B2 (ja) * 2014-07-03 2017-04-19 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6317700B2 (ja) * 2015-04-01 2018-04-25 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP6471710B2 (ja) * 2016-02-24 2019-02-20 信越半導体株式会社 単結晶ウェーハの評価方法
DE102016225138A1 (de) 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
WO2018125565A1 (en) 2016-12-28 2018-07-05 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
JP6988737B2 (ja) * 2018-08-21 2022-01-05 株式会社Sumco シリコンウェーハの製造方法及びシリコンウェーハ
US11959191B2 (en) 2019-04-16 2024-04-16 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer and silicon single crystal wafer
JP7090295B2 (ja) * 2020-06-24 2022-06-24 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ、及び、シリコンウェーハの製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541669A (en) 1977-06-06 1979-01-08 Kobe Steel Ltd Electronic integrating wattmeter
JPS62293727A (ja) * 1986-06-13 1987-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2758226B2 (ja) 1989-08-29 1998-05-28 株式会社東芝 超音波診断装置
JPH06163531A (ja) * 1992-11-27 1994-06-10 Oki Electric Ind Co Ltd 半導体装置における素子分離領域の形成方法
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5543343A (en) 1993-12-22 1996-08-06 Sgs-Thomson Microelectronics, Inc. Method fabricating an integrated circuit
US5927992A (en) * 1993-12-22 1999-07-27 Stmicroelectronics, Inc. Method of forming a dielectric in an integrated circuit
US5811865A (en) 1993-12-22 1998-09-22 Stmicroelectronics, Inc. Dielectric in an integrated circuit
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
MY137778A (en) 1997-04-09 2009-03-31 Memc Electronic Materials Low defect density, ideal oxygen precipitating silicon
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JPH11150112A (ja) * 1997-11-19 1999-06-02 Sony Corp 半導体製造装置および半導体装置の製造方法
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
JP3911901B2 (ja) * 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
JP2001007217A (ja) * 1999-06-17 2001-01-12 Nec Corp 半導体装置の製造方法
JP3534001B2 (ja) 1999-07-30 2004-06-07 信越半導体株式会社 シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP3731417B2 (ja) * 1999-11-26 2006-01-05 株式会社Ｓｕｍｃｏ 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP4207577B2 (ja) * 2003-01-17 2009-01-14 信越半導体株式会社 Ｐドープシリコン単結晶の製造方法
KR100398505B1 (ko) * 2003-02-05 2003-09-19 코닉 시스템 주식회사 단결정 실리콘 웨이퍼의 ｃｏｐ 제거방법
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
FR2899380B1 (fr) * 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247113A (zh) * 2013-05-21 2016-01-13 Lg矽得荣株式会社 用于半导体的单晶硅锭和晶片
CN107078057A (zh) * 2014-11-26 2017-08-18 信越半导体株式会社 单晶硅晶圆的热处理法
CN107078057B (zh) * 2014-11-26 2020-08-21 信越半导体株式会社 单晶硅晶圆的热处理法
CN107210223A (zh) * 2015-02-19 2017-09-26 信越半导体株式会社 硅晶圆的制造方法
CN107210223B (zh) * 2015-02-19 2020-08-21 信越半导体株式会社 硅晶圆的制造方法
CN111279461A (zh) * 2017-10-26 2020-06-12 硅电子股份公司 由单晶硅组成的半导体晶片
CN111279461B (zh) * 2017-10-26 2023-08-15 硅电子股份公司 由单晶硅组成的半导体晶片

Also Published As

Publication number Publication date
JP5167654B2 (ja) 2013-03-21
TW200845223A (en) 2008-11-16
WO2008105136A1 (ja) 2008-09-04
DE112008000486T5 (de) 2010-01-21
US8187954B2 (en) 2012-05-29
KR101416094B1 (ko) 2014-07-08
DE112008000486B4 (de) 2017-03-16
US20100105191A1 (en) 2010-04-29
JP2008207991A (ja) 2008-09-11
TWI402919B (zh) 2013-07-21
KR20090116748A (ko) 2009-11-11

Similar Documents

Publication Publication Date Title
CN101622381A (zh) 单晶硅芯片的制造方法
JP5239155B2 (ja) シリコンウエーハの製造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
US8231852B2 (en) Silicon wafer and method for producing the same
JP3407629B2 (ja) シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
JP4942606B2 (ja) シリコンウェハおよびその作製方法
CN101360852B (zh) 单晶硅晶片的制造方法
CN101361171A (zh) 单晶硅晶片的制造方法
EP0942077A1 (en) A method for producing a silicon single crystal wafer and a silicon single crystal wafer
JP2002134515A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
TWI534310B (zh) Silicon substrate manufacturing method and silicon substrate
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
CN103237930A (zh) 制造退火晶片的方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
KR20170026386A (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP5434239B2 (ja) シリコンウェーハの製造方法
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100106