JP4942606B2 - シリコンウェハおよびその作製方法 - Google Patents

シリコンウェハおよびその作製方法 Download PDF

Info

Publication number
JP4942606B2
JP4942606B2 JP2007261153A JP2007261153A JP4942606B2 JP 4942606 B2 JP4942606 B2 JP 4942606B2 JP 2007261153 A JP2007261153 A JP 2007261153A JP 2007261153 A JP2007261153 A JP 2007261153A JP 4942606 B2 JP4942606 B2 JP 4942606B2
Authority
JP
Japan
Prior art keywords
silicon wafer
density
bmd
wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007261153A
Other languages
English (en)
Other versions
JP2008133171A (ja
Inventor
ミュラー ティモ
ヴェーバー マルティン
キッシンガー グードルン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2008133171A publication Critical patent/JP2008133171A/ja
Application granted granted Critical
Publication of JP4942606B2 publication Critical patent/JP4942606B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Description

本発明は、良好な固有ゲッタアビリティ(intrinsic getterability)を有する単結晶シリコンウェハに関する。ここでこのシリコンウェハは、バルクにおいて高いBMD密度と、その表面にBMDフリー層とを有する。本発明はまた上記のようなシリコンウェハを熱処理によって製造する方法に関する。
一般的にチョクラルスキーるつぼ引き出し法(CZ法)で製造されるシリコン単結晶は、所定の範囲と不純物および欠陥を有する。この単結晶はスライスされてウェハになり、複数の処理ステップが施されて所望の表面品質が得られ、最終的には一般的に電子構成部品を製造するために使用される。特有の防止策を施さない場合、上記の欠陥はウェハの表面にも生じることになり、この場合にはウェハ上に作製される電子構成部品の機能に有害な影響を与えることにもなりかねないのである。
つぎに挙げる欠陥タイプは、一般的に単結晶シリコンを作製している最中の条件に依存してシリコンウェハに生じるものであり、それらの原因は、点欠陥、すなわち、結晶格子空孔(crystal lattice vacancy)または格子間原子(interstitial atom)(格子間シリコン原子も格子間原子である)が存在することにある。
調整法または検出法に依存して、結晶格子空孔の凝集体は、FPD(flow pattern defect)欠陥,GOI(gate oxide integrity)欠陥またはCOP(crystal originated particle)欠陥と称される。これらのCOPは、結晶工学的に完全に配向された8面体空洞である。それらの内壁はふつう厚さ1〜4nmの酸化膜によって覆われるため、COPは熱的に安定になる。このためにこの酸化膜を破壊し引き続いて格子間原子を挿入することによってこの欠陥を除去する処理は、約1200℃の温度および30分以上のプロセス時間によってはじめて有効に行われ得るのである。
シリコン単結晶をソーイングし、引き続いて表面をエッチングして研磨する時にCOPは切り込まれて、約200nm以下の直径を有する凹みになる。この凹みは問題になり、例えば、CMOSトランジスタのいわゆるゲート酸化膜における短絡を発生させることになる。それはこの位置において表面酸化膜の成長に欠陥が生じるからである。非等方性エッチングによって形成されかつ一般的なCMOSメモリセルの一部をなす垂直な「トレンチ」も、これらの間にあるCOPによって短絡され得るか、または妥協してこのメモリセルの保護酸化膜を容認することになる。結晶引き出しパラメタの比v/G(v=結晶引き出し速度、G=溶融単結晶と成長単結晶との間の界面における温度勾配)に対してCOP形成がどのように依存するかについては、例えば、V. Voronkov,J. Crystal Growth, Vol. 59, p. 625 (1982)に記載されている。
溶融単結晶と成長単結晶との間の界面において、結晶格子空孔と格子間原子とは平衡濃度で混ざり合っている。この結晶が冷却される場合、2つ点欠陥タイプが再結合することにより、平衡濃度よりも高い濃度(=過飽和)が格子間原子についても空孔についても共に発生しないことになる。このことは、高い濃度の格子間原子が存在するかぎりは当てはまる。その後は、空孔の過飽和が増大する。空孔の濃度は(J. Crystal Growth, Vol. 59, 第625頁(1982)に記載されているように)実質的にパラメタv/Gによって決定される。空孔に富んだ結晶においては、従来技術によれば、空孔が凝集されてCOPが形成されるのは、過飽和が十分に高くなった後である。このCOP凝集の最近のシミュレーションによって示されたのは、小さな過飽和でCOP密度が高くなることである。しかしながら再結合の後、空孔の濃度が十分に小さければ、上記の凝集は1100℃よりも格段に低い温度で発生することになる。しかしながら1000℃以下の理論的な凝集温度では、酸素に対する空孔の親和性は、他の空孔に対する空孔の親和性よりも大きくなり、その結果、空孔と、格子間酸素とが反応して酸素空孔合成物(O2V)が形成される。高濃度のO2Vそのものは、酸素析出物に対するシード形成に大いに貢献する。このように形成される欠陥は、単結晶から作製したシリコンウェハが酸化処理されることによって、後に酸化誘起積層欠陥(OSF oxidatrion induced stacking faults)になり得る。酸化処理の前にすでに存在し、OSFとして検出可能なこれらの欠陥を以下ではOSFシードと称することにする。
OSFシードの密度が高いウェハは、以下のような欠点を有し、構成部材の歩留まりが低くなる。すなわち、(1)金属はもっぱらOSFに結合され(ゲッタされ)、これによって揮発性のSiOに対する核形成中心部の形成が強化されるため、ゲート酸化物が劣化する;
(2)OSFシードは、成分特有の熱処理において成長して大きな析出物が形成される。これは転位ループの形成によってシリコンマトリクスを決定的に弱めてしまう。このことは、シリコンウェハの変形(「歪み」)を強めることにもなり、ひいてはCMOSプロセスにおいて使用されるホトリソグラフィステップの障害になる。それは、極めて重要な最小構造線幅がもはや達成されないからである。
(3)OSFシードによって発生する大きな酸素析出物は、一般的に除去することができないため、熱処理によってもBMDフリーゾーンが形成され、またこれらは能動構成部材ゾーンに欠陥として残るのである。このことは(すでにCOPに対して説明したように)、トレンチキャパシタメモリセルにおいて短絡を発生させるか、またはそのキャパシタンスを小さくしてしまうのである。
シリコン単結晶において、格子間原子の凝集体は数マイクロメートルに延びる転位ループになり、この転位ループもそこに作製される構成部材の機能に有害な作用を及ぼす。
しかしながら従来技術には、結晶成長中にこれらの欠陥が形成されるのを実質的に回避するいつかの方法が含まれている。例えば、結晶引き出し中、正確に定められた条件が守られる場合、結晶格子空孔の凝集体も、格子間原子の凝集体も発生しないことが知られている。上で説明した比v/Gは、このために殊に重要である。
表面全体にわたって結晶格子空孔および格子間原子の凝集体が実質的に存在しないシリコンウェハは一般的に、結晶格子空孔が優勢な点欠陥タイプである半径領域と、格子間原子が優勢である別の半径領域とを含む。例えばDE10047345A1またはT. Mueller等による"Precipitation enhancement of so called defect-free Czochralski silicon material", Solid State Phenomena, Vols. 108-109 (Dec. 2005), 第11〜16頁を参照されたい。後者の領域では後続の熱処理によって一般的に低濃度の酸素析出物(BMD "bulk micro-defect"とも称される)しか形成されない。一方ではこれは望ましいことである。それはウェハ表面における酸素析出物は、関連するコンポーネントの機能障害または破損に結び付き得るからである。しかしながら他方では酸素析出物は、電子構成部材の作製中にシリコンウェハに拡散される金属不純物を結合させる。この作用は、"intrinsic getter effect"または略して「IG効果」と称される。上記のような理由から酸素析出物がシリコンウェハ(「バルク」)の内部に存在することは一般的に望ましいのである。結晶格子空孔が優勢な領域と、格子間原子が優勢な別の領域とを有するシリコンウェハは、酸素析出物を形成する易さが異なることに起因して、これらの領域においてゲッタアビリティが大きく顕著に異なる。例えば、空孔が過多なゾーンにおいて酸化析出物は、空孔を吸収することによってストレスなしに成長する。このことは格子間原子が過多なゾーンにおいては不可能である。したがって空孔に富むゾーンでは一層迅速に成長すること可能であり、格子間原子が過多なゾーンと、空孔が過多なゾーンとの混合状態はウェハにおいて一般的に望ましくないのである。
しかしながらシリコンウェハの全体積において結晶格子空孔が優勢な点欠陥タイプでありまた同時に結晶格子空孔の凝集体が存在しないシリコンウェハの熱処理中には別の問題が発生する。格子間酸素濃度[Oi]が十分に高く選択されて十分にBMDが形成され、したがって十分なゲッタアビリティが得られる場合、結晶成長中、冷却時に、障害となるOSFシードが形成される。さらにこの作用は結晶ロッドの冷却速度にも依存する。それは析出物の成長に関連する温度ゾーンにとどまる時間が長ければ長いほど、OSFシードが相応に一層形成されることになるからである。しかしながら結晶成長中にOSFシードが形成されないように格子間酸素濃度[Oi]が選択されている場合、BMD密度が発生しないか、または十分に大きなゲッタ作用を達成するのには十分でない過少のBMD密度になる(例えば、Sueoka等によるElectrochem. Soc. PV 2000-17, 第164頁, 2000またはHolzl等によるElectrochem. Soc. PV 2002-02, 第602頁, 2002にしたがってBMDの大きさおよび密度によって定められる)。
DE10047345A1 V. Voronkov,J. Crystal Growth, Vol. 59, p. 625 (1982) J. Crystal Growth, Vol. 59, 第625頁(1982) T. Mueller等による"Precipitation enhancement of so called defect-free Czochralski silicon material", Solid State Phenomena, Vols. 108-109 (Dec. 2005), 第11〜16頁 Sueoka等によるElectrochem. Soc. PV 2000-17, 第164頁, 2000 Holzl等によるElectrochem. Soc. PV 2002-02, 第602頁, 2002
本発明の課題は、上記のいずれの欠点も有しないシリコンウェハおよびその作製方法を提供することである。
上記の課題はつぎのようなシリコンウェハによって解決される。すなわちこのウェハの全体積において結晶格子空孔が優勢な点欠陥タイプであり、このシリコンウェハは、その軸に関して回転対称でありかつシリコンウェハの半径の少なくとも80%の幅を有する領域を有しており、この領域は、少なくとも30nmの大きさを有しかつ密度が最大6・103 cm-3である、結晶格子空孔の凝集体と、10nm〜30nmの大きさを有しかつ密度が1・105 cm-3〜3・107 cm-3のである、結晶格子空孔の凝集体とを含んでおり、上記のシリコンウェハには0〜10 cm-2の密度のOSFシードが含まれており、またその内部における平均BMD密度は、5・108 cm-3から5・109 cm-3であり、このBMD密度は、シリコンウェハの全半径にわたって半径方向に最大で10倍変化し、シリコンウェハには、このシリコンウェハの少なくとも表面においてBMDフリー層が含まれており、これは、このシリコンウェハの表面全体における最初のBMDが、少なくとも5μmの深さに発見され、またこの最初のBMDが平均で少なくとも8μmの深さに発見されるという特性を有する。
以下、図面を参照して本発明をさらに詳しく説明する。
以下の説明において、「COPディスク」という語はつぎのように使用する。すなわち、COPディスクは、シリコンウェハの中央における領域であり、このCOPディスクは、少なくとも30nmのサイズを有しかつ6・103cm-3以上の密度の、結晶格子空孔の凝集体を含む。COP密度の測定(図1)は、150mmウェハAを使用して行われる。このウェハは、本発明にしたがって作製された300mmウェハから切り出されて、0%によって示される点は、元のウェハ縁部を表しており、100%で示される点は、元のウェハの中心を示している。US5980720に記載されているCOP検出方法をこのようにして穴あけされたウェハに適用した。本発明にしたがって作製されるすべてのウェハにおいて、COPの検出は、ウェハ半径の20%以下の半径を有するディスクの中央(=COPディスク)においてのみ可能である。
本発明によるシリコンウェハはその全体積にわたって優勢な点欠陥タイプとして結晶格子空孔を有している。この優勢な点欠陥は、例えば、白金拡散(platinum diffusion)および後続のμPCD測定によって、またはBMDテストによって決定される。すなわち、
前者の方法では、フッ化水素酸(HF)に浸した後、シリコンウェハは、200ppmの白金溶液の液浸し槽において意図的に汚染され、引き続いてこの白金は、ふつう730℃で40分間にわたり、ウェハ内部に拡散される。つぎに一般的には20μmの侵食で、いわゆる鏡面エッチング(mirro etch)が行われる。空孔に富んだゾーンと格子間原子に富んだゾーンとで大きく異なる少数電荷の寿命(F. Quast, Dissertation: Untersuchung von Punktdefekten in Silicium mit Hilfe der Platindiffusion [Study of point defects in silicon with the aid of platinum diffusion], Erianger Berichte Mikroelektronik, Ed.: H. Ryssel, Vol. 1/2001, Shaker Verlag)は、引き続いてμPCD(microwave photoconductive decay)法により、例えばSemilab社製のライフタイムスキャナWT-84を使用して決定される。白金はもっぱらいわゆるFrank-Thurnballメカニズムによって拡散する(このためには空孔が必要である)ため、空孔に富んだゾーンにおいて白金が富化する。白金濃度の増大そのものは少数電荷のライフタイム減少に結び付き、このことはμPCDによって検出可能である。
第2の方法であるBMDテストにおいて、ドメイン構造は熱処理によって特徴付けられる。この検出は、酸素析出物に対するシードの大きさの異なることに基づいて行われ、この酸素析出物は、結晶引出しプロセス中の固有欠陥(=空孔=結晶格子空孔)の過飽和および準飽和が種々異なって高いことに起因して形成される。これらのシードそのものは、熱処理における長い加熱中にそれらの大きさに依存して成長または縮小する。半径方向のウェハ位置における固有欠陥の過飽和が大きければ大きいほど、成長するシードの密度も高くなり,これはSIRMを用いることによってBMDとして検出可能である。このようにして半径方向のBMDプロフィールにより、ドメイン構造についての情報を得ることができる。このためにシリコンウェハを1K/minの加熱速度で900℃から1000℃に加熱して2時間1000℃に保ち、その後、室温に急冷する。この熱処理は、不活性ガス雰囲気中で行われる。熱処理の後、半径方向のBMD密度が、SIRMにより、ウェハの中心から縁部に向かって50μmの深さで2mm毎に決定される。
3時間にわたって780℃で熱処理され、引き続いて16時間にわたって1000℃で熱処理されるBMDテストはまた、成長するシードの大きさを介して、ドメイン構造を質的に明らかにする目的も果たし、これは、SIRMを使用して、ウェハの中心から縁部に向かって50μmの深さで2mm毎に半径方向のBMD密度を決定されることによって行われる。
従来技術からの教示とは異なり、本発明のシリコンウェハは、結晶格子空孔フリーではない。このシリコンウェハは、その軸に関して回転対称でありかつその半径の少なくとも80%の幅を有するつぎのような領域を含んでいる。すなわち、MO6またはUS5980720に記載された方法で調査した場合、この領域には、少なくとも30nmの大きさを有する、結晶格子空孔の凝集体が最大6・103cm-3の密度で発生するような領域が含まれているのである。2つの方法は、測定されるCOP密度に関して良好に相関する。例えば、7・101cm-2である現在の検出限界密度以下である密度を達成可能である。
本発明によれば、少なくとも30nmの大きさを有する結晶格子空孔の凝集体の密度は、MO6測定(日本のミツイ製のMO6測定装置)によれば最大で6・103cm-3であり、Cuデポジション/ブレークダウンテストによれば有利には2.5cm-2になる。
この領域には同時に10nm〜30nmの大きさの結晶格子空孔の凝集体が、1・105cm-3から3・107cm-3の高密度で存在する。極めて小さいこれらの結晶格子空孔の凝集体は、電子構成部材を作製する際の計画された最小線幅(「デザインルール」)の実際の障害にはならない。
これらの小さな凝集体はつぎのように検出される。
HF(10ml/l HF)含むCuSO4水溶液(20g/l CuSO4)から、電解によってシリコンウェハまたはシリコンウェハの小片の裏面に銅がデポジットされる。これはG. Kissinger,G. Morgenstern,H. Richter,J. Mater,Res.,Vol. 8, No. 8 (1993)第1900頁に記載されている通りである。シリコンウェハまたはウェハの小片は、つぎに900〜1000℃の範囲の温度で5〜20分間、熱処理される。ウェハまたはウェハの小片にはつぎに10〜30分間、鏡面エッチング(HNO:HF=5:1)が行われて表面層が侵食される。このウェハの欠陥はつぎに30分間のSeccoエッチング溶液による処理によって明らかにされる。
上記の回転対称領域は有利にはシリコンウェハの縁部で始まり、内側に向かってその半径の少なくとも80%以上に広がっている。この回転対称領域がシリコンウェハの全表面をカバーすると殊に有利である。
本発明のシリコンウェハにより、極めて低いOSFシード密度と、高いBMD密度とが組み合わされて、十分なゲッタアビリティが保証される。
本発明によるシリコンウェハは、表面の表面全体にわたる平均で1平方センチメートル当たり0から10、有利には1平方センチメートル当たり0〜2のOSF密度を有し、したがって実質的にOSFシードが存在しない。これらOSFは、3時間にわたって1000℃でドライ酸化させ、その後100分間にわたって1150℃でドライ酸化させ、Wrightエッチングによる処理の後、光学顕微鏡で検出される。光学顕微鏡で観察する間、シリコンウェハの中心から縁部に向かって5mm毎に0.1cm-2の測定エリアが評価される。
上記のシリコンウェハは、5・108cm-3〜5・109cm-3のBMD密度によって従来技術と区別され、これは後続の電子構成部材の作製には最適である。さらにこのBMD密度はシリコンウェハの半径全体にわたって極めて均一である。このBMD密度は、シリコンウェハの半径全体にわたって半径方向に最大で10倍変化するが、有利には最大で3倍で変化する(すなわち、最大BMDと最小BMDとの比は最大で10であり、有利には最大で3である)。それにもかかわらず、2倍またはそれよりも小さな値になるBMD密度のさらに小さな変化を達成することも可能である。したがって十分に高く、安定ししかも均一なゲッタアビリティがシリコンウェハ全体にわたって得られる。このため本発明によるシリコンウェハは、いわゆるゲッタテストの判定基準を満たし、また部材作製の枠内でふつう使用されるいかなる熱処理によっても溶解しない十分な大きさのBMDを有し、安定したBMD密度を示すのである。
BMD密度は、例えば、劈開し、劈開した表面の一部エッチングし、このエッチングの侵食によって拡大された欠陥を光学顕微鏡で数えることによって決定される。典型的な腐食液は、Wright,SeccoおよびYangエッチング溶液であり、典型的なエッチング腐食は1μm程度ある。BMD密度を決定するための典型的な評価カウントでは、半径に沿って5つの等距離の点が記録される。半径方向にBMD密度の高い分解能を得るため、Semilab社製をベースにした自動SIRMベースBMDカウンタを補助的に使用する。このためにウェハ表面からふつう50μmの深さで焦点合わせされるレーザビームが、ウェハ中心から縁部まで移動され、BMDから散乱された光がフォトダイオードを使用して共焦配置構成で決定される。ウェハ半径に沿って2ミリメートルの間隔で、一般的には100×100μm2のエリアをスキャンすることにより、十分な高さの横方向分解能で半径方向のBMD密度を決定することできる。上記の2つの方法は、BMDサイズに関して約70nmの検出限界を有するため、熱成長ステップ(ふつう1000℃で16時間)を使用して、BMDサイズの分布を何倍かに大きくして方法の検出限界を上回るようにする。本明細書および特許請求の範囲で示されるすべてのBMD密度は、この成長ステップを実行した後に決定されるBMD密度である。
5μm以上であればシリコンウェハの表面におけるBMDフリー層は十分に深いため、このBMDフリー層は、電子構成部材を後に構造化する層の厚さ全体をカバーする。BMDフリー層そのものは、光学顕微鏡を用いて破断エッジを分析することにより、また殊にBMD密度が決定されるのと同じ作業ステップにおいて調査される。経験のあるオペレータにとっては1μmの垂直方向分解能でBMDフリー層を決定することが可能である。与えられた位置におけるBMDフリー層は、最初に測定したBMDと、長さ4mmの横方向分析窓(lateral analysis window)における任意の点との距離で決定される。このような調査に対し、ウェハ直径に沿って20mm毎にBMDフリー層の厚さを決定するのがふつうである。シリコンウェハのBMDフリー層の厚さを統計的に評価するための重要な量は、平均厚さ(シリコンウェハのすべての測定結果についての平均)およびシリコンウェハのすべての測定結果から得られる最小厚さである。本発明によると、シリコンウェハの表面全体の最初のBMDは、少なくとも5μmの深さで発見される。すなわち、BMDフリー層の最小厚さは少なくとも5μmである。BMDフリー層の平均厚さは本発明では少なくとも8μmである。しかしながら一層厚さの大きいBMDフリー層も達成可能である。BMDフリー層の平均厚さは、12μmまたはそれ以上にまで及ぶことが可能である。
上記のシリコンウェハには有利には窒素をドーピングしない。それは窒素のドーピングは、窒素空孔合成物(N2V)に空孔をバッファリングしてこれらを単結晶の低い温度において開放することによって酸素析出物を刺激し、したがってCOP形成も抑圧するからである。さらにこの増加した酸素の析出物は、OSF形成を強化し、またOSFリングの幅を広げることになる。
シリコンウェハに存在するスリップの全長は有利には最大で3cmである。
本発明によるシリコンウェハは、つぎのステップを有する方法によって作製可能である。すなわち、
− 4.5・1017 cm-3〜5.8・1017cm-3の範囲の格子間酸素濃度[Oi]を有するシリコンウェハを準備し、ここでこのシリコンウェハの全体積において結晶格子空孔は、優勢な点欠陥タイプであり、またこのシリコンウェハは、その軸に関して回転対称でありかつシリコンウェハ半径の少なくとも80%の幅の領域を有しており、この領域は、少なくとも30nmの大きさを有しかつ密度が最大6・103cm-3である、結晶格子空孔の凝集体と、10nm〜30nmの大きさを有しかつ密度が1・105cm-3〜3・107cm-3である、結晶格子空孔の凝集体とを有しており、
− 不活性または還元性雰囲気中で上記のシリコンウェハを熱処理し、ここでこのシリコンウェハを、350℃〜750℃の負荷温度から開始して0.5K/min〜8K/minの加熱速度で1000℃の温度まで加熱し、さらに0.1K/min〜4K/minの加熱速度で1025℃〜1175℃の範囲の保持温度に達するまで加熱し、引き続きこの保持温度に1〜4時間に保ち、つぎにあらかじめ定めた冷却速度で非負荷温度まで冷却する。
本発明によるシリコンウェハを作製するため、所定の特性を有するシリコンウェハをまず準備して、つぎにこれらを熱処理する。
1つの重要なパラメタは格子間酸素濃度[Oi]であり、これは4.5・1017cm-3〜5.8・1017cm-3の範囲にある。(この明細書および特許請求の範囲における格子間酸素の濃度の表示は、"新ASTM"によるものである)。このシリコンウェハには有利には窒素をドーピングしない。またこのシリコンウェハは有利には低ドーパント濃度を有し、抵抗率は1Ωcm〜100Ωcmの範囲である。
上記のシリコンウェハは、その全体積中に優勢な点欠陥タイプとして結晶格子空孔を含み得る。これにより、冒頭で説明した後続の熱処理中の不均一な酸素析出物についての問題が回避される。
結晶格子空孔の濃度およびサイズ分布は、後続の熱処理中にほとんど変化しない。熱処理の前後において同じ方法をそれぞれ使用して濃度およびサイズを決定することができる。
従来技術の教示とは異なり、上記のシリコンウェハには、凝集された結晶格子空孔が存在する。このシリコンウェハには、その軸に関して回転対称でありかつこのシリコンウェハの半径の少なくとも80%の幅を有する領域が含まれており、この領域では少なくとも30nmの大きさ有する結晶格子空孔の凝集体が、最大6・103cm-3の密度で発生する。したがって比較的大きなこの凝集体は、低い濃度でしか発生しないのである。この場合には最も感度の高い測定モードを使用する。すなわち、赤のスペクトル範囲のレーザビームを使用するのであり、これによって侵入深さは5μmになり、またデータ収集がいわゆる「LOWスループットモード」(LOW throughput mode)で行われるのである。検出限界は、調査するウェハ表面に依存する。
同時に10nm〜30nmの大きさを有する結晶格子空孔の凝集体が、1・105cm-3〜3・107cm-3の高い密度で上記の領域に存在する。結晶格子空孔の極めて小さな凝集体は、電子構成部品の作製中、計画された最小線幅(「デザインルール」)であっても障害とならない。また同時にこれらの凝集体の存在は、実質的にプラスとなる作用を有しており、本発明はこれを利用しているのである。すなわち結晶引出し中、上記の凝集体は、自由な結晶格子空孔の濃度を大きく低減するのである。またこれによって、結晶引出しプロセス中に冷却を行う場合、酸素析出が行われる温度が大幅に低減されるのである。この作用によって今度は冷却時に形成される酸素析出物の大きさが制限される。またこのことと、格子間酸素濃度[Oi]を比較的低く選択したことによって、冷却時のOSFシードの形成を大きく回避できることになるのである。
上記の回転対称領域は有利にはシリコンウェハの縁部で始まり、内側に向かってその半径の少なくとも80%以上に広がっている。この回転対称領域がシリコンウェハの表面全体をカバーすると殊に有利である。
引き続いて熱処理される上記のシリコンウェハは、チョクラルスキーによる適切な結晶引き出し法によって得ることができる。図5には引き出し速度vに依存して、半径位置R、すなわち単結晶の回転軸1からの距離の関数としてさまざまなドメインのシーケンスが略示されている。領域IVは低い引き出し速度によって占められており、凝集された格子間原子が発生することがその特徴である。格子間原子の凝集体はLPITとも称される。引き出し速度が増大すると、領域IIIへの移行が行われ、ここではまだ格子間原子が優勢な点欠陥タイプであるが、凝集体は形成されない。さらに引き出し速度vを上げると、まず領域IIへの移行が行われ、ここでは空孔が優勢な点欠陥タイプであり、30nm以上の大きさを有する空孔凝集体がわずかに6・103cm-3の密度で発生する。つぎに領域Iへの移行が続き、ここでは空孔の凝集体が増大して、30nm以上の大きさを有する空孔の凝集体の密度は、値6・103cm-3を上回る。
引き続いて熱処理が行われる上記のシリコンウェハは相応する結晶から得られ、ここでこの結晶は、例えば、DE10339792A1にしたがってチョクラルスキー結晶引出し法によって作製されるものであり、殊にろつぼ回転および結晶回転、磁場およびリングヒータの点から固有の条件が有利である。互いに向き合い逆の極性を有するコイルによって形成されかつ結晶1の回転軸に関して回転対称な磁場(CUSP磁場)に関連して、るつぼおよび結晶を同じ方向に回転する(同時回転)ことにより、溶融物の対流に作用を及ぼして、成長フロントの中心部を向いた熱流束を形成することができる。このために半径方向のv/Gプロフィールが変化する。それは軸方向の熱勾配Gが成長フロントの中心部において増大するからである。v/Gはこの領域において低減する。磁場の軸方向の成分が値ゼロをとる中性の線は、有利には溶融面の上にある。るつぼおよび結晶は、有利にはそれぞれ2.5〜4rpmおよび6〜12rpmの速度で同時回転する。成長する結晶の縁部の近くでリングヒータを使用することによって、軸方向の熱勾配が、成長フロントの縁部の領域において低減し、したがってv/Gがこの領域において増大する。外側から放射熱を供給するリングヒータを使用すると共にるつぼおよび結晶を同時回転することによって、成長フロントの中心部のv/Gプロフィールは、成長フロントの縁部よりもわずかに高くなる。図5においてさまざまな領域の境界における実線は、このような変形結晶引出しプロセスによって得られたv/Gプロフィールを示している。破線の境界は、従来技術によるプロフィールを示している。リングヒータの出力は有利には8〜12kWであり、殊に有利には8〜10kWである。
格子間酸素濃度の軸方向のプロフィールを制御することによって、ロッド全体にわたり、5.8・1017cm-3,有利には5.5・1017cm-3であるOSF凝集に対する臨界値以下にこの濃度を維持することができる。この臨界値を上回ると、上記のOSFテストによるOSF密度は、100/cm2以上に増大する。本発明による熱処理により、単結晶から高いBMD密度および半径方向に均一なプロフィールでウェハの最大可能歩留まりを達成するため、結晶引出しプロセスを調整して、できるかぎり多くのウェハが少なくとも4.5・1017cm-3の固有酸素濃度を有するようにする(図10を参照されたい)。引き出しシステムにおける圧力を制御してこの圧力が5〜20mbar,有利には10〜15mbarの範囲になるようにし、また引き出しシステムを介してアルゴンの流れを制御することによって、これが2000〜4500 l/h,有利には2800〜3200 l/hの範囲になるようにすることより、酸素濃度は意図した範囲に保たれる。
上記の同時回転は、シリコン溶融物における中央の熱流束に適合されるため、v/Gの半径方向のプロフィールは、中央領域において最大の空孔過飽和を有し、したがって周囲の縁部領域よりも大きなCOP直径を有するCOPゾーンが得られる。図5からわかるようにこの測定により、S2ウェハタイプの格段に大きい歩留まりが得られ、ここでこのウェハタイプは完全に、空孔に富んだ領域II内にある。
単結晶は従来技術にしたがってウェハにスライスされ、有利には従来技術による複数の平坦化およびスムージング処理ステップ、例えばラッピングまたはグラインディング、エッチングおよびポリッシングが施される。
上記のようにして得られまた上記の特性を有するシリコンウェハには、不活性または還元性雰囲気において本発明による熱処理が行われる。
上記のようにして得られまた上記の特性を有する複数のシリコンウェハは、有利にはバッチオーブンにおいて不活性または還元性雰囲気の下で同時に熱処理される。
バッチオーブンは、複数のシリコンウェハが、定められた相互間隔で相互に平行に配置されて同時に熱処理される装置である。垂直形および水平形のオーブンがあり、本発明では垂直形オーブンを使用するのが有利である。垂直形オーブン内のシリコンウェハは、保持装置、いわゆる「ボート」に取り付けられ、各シリコンウェハは個別に支持体、すなわち基板ホルダに置かれる。熱処理中、上記のボートは、横方向の表面から加熱されまた一般的には円筒形のプロセスチャンバに配置される。
熱処理は、不活性または還元性雰囲気で行われる。有利な還元性雰囲気は水素を含んでいる。還元性雰囲気は、1つまたはそれ以上の還元性ガスの他に不活性の成分を含むことができる。不活性雰囲気は、熱処理の条件下で、すなわち、最大1200℃の温度においてシリコンウェハの表面と反応しない成分だけを含んでいる。例えば窒素または希ガスのような不活性ガスを使用することができるが、希ガスは有利であり、またアルゴンは殊に有利である。
シリコンウェハは、350℃〜750℃の負荷温度のバッチオーブンに入れられ、引き続いて0.5 K/min〜8 K/minの加熱速度で、有利には0.5 K/min〜5 K/minの加熱速度で1000℃まで加熱される。判明したのは、これらの加熱速度によってシリコンウェハの酸素含有量が低いのにもかかわらず、十分に密度の高い安定した酸素析出物が得られることである。
いわゆるランプレートアニールにより、成長したBMDシードのサイズ/密度スペクトルを上記の材料について調査した。このため、垂直形オーブンにおいて1 K/minの加熱速度をさまざまな負荷温度および固定の最終温度で実現した(相異なるシリコン単結晶に対する図11,12),500〜1000℃("RAMP500"),600〜1000℃("RAMP600"),700〜1000℃("RAMP700"),800〜1000℃("RAMP800"),900〜1000℃("RAMP900")。それぞれの負荷温度においてなお安定でありかつその大きさが臨界サイズを上回るBMDシードはそれぞれ成長する。ここでこの臨界サイズは、それ以下ではBMDシードが溶解するサイズである。これらの線図を分析することによって定めることができるのは、成長したBMDシードを十分に成長させ、BMDフリー層を形成するのに必要な1050〜1100℃の比較的高いプロセス温度により、過剰なBMDシードが消滅してしまわないようにし、熱処理後に十分なBMD濃度が得られるようにするため、熱処理の枠内で加熱速度の実際のプロフィールをどのようにして構成しなければならないかである。
上記のシリコンウェハはさらに0.1 K/min〜0.4 K/minの加熱速度で1025℃〜1175℃の範囲有利には1025℃〜1125℃の範囲、また殊に有利には1050℃〜1100℃の範囲の保持温度に達するまで加熱される。
シリコンウェハは引き続いて1時間〜4時間、有利には2〜3時間、保持温度に保たれる。
1100℃の保持温度および2時間の時間により、一般的に10μmを上回る深さのBMDフリー層が得られる。1050〜1075℃の保持温度および2〜3時間の保持時間により、一般的に5μmを上回る深さのBMDフリー層が得られる。しかしながらバルクにおけるBMD密度は、保持温度または保持時間のレベルによって大きくは変化しない。したがって本発明による方法は、異なるロッド位置から得られるウェハまたはプロセス変化に対してロバストである。図13にはさまざまな保持温度および時間について、単結晶の開始部、中間部および終端部から得られるウェハに対して時間BMD密度d(BMD)が示されている。「BMDテスト」と記した右側の3つの測定値は、本発明によるものではないシリコンに関するものであり、これにはBMDテストの前に加熱処理を行っていない。1つの列において上下になっている測定値は、シリコンウェハの半径方向のさまざまな位置におけるBMD密度を表しており、したがってBMD密度の半径方向の変化を表している。
つぎにシリコンウェハはあらかじめ定めた冷却速度で有利には450〜650℃の非負荷温度まで冷却されてオーブンから取り出される。この冷却速度は有利には、さまざまな温度範囲に対して示した加熱速度に相応する。
本発明によれば酸素含有量が少なく、また有利にはドーパント含有量が少ないことに起因して、熱処理されるシリコンウェハは、極めて軟らかくまた加熱処理中にスリップが発生し易い。スリップは、電子構成部材を作製中に歩留まりを下げる。それは、例えば、金属不純物がもっぱらこれらの結晶欠陥において蓄積するからである。したがって本発明による加熱処理は、シリコンウェハに存在するスリップの全長が1cmを上回らないように実行される。これらのスリップは、各スリップまたは各スリップ領域に付随した弾性ストレスフィールド測定(SIRD)によって検出される(メーカは、例えば、Jenawave, Jena, Germanyである)。スリップの形成を回避するため、シリコンまたは炭化ケイ素からなるウェハ支持体が有利には使用されて、シリコンウェハが垂直形オーブンに取り付けられる。これはDE102005013831に記載されている通りである。
本発明によるシリコンウェハは有利には、電子構成部材を作製するために使用される前に、上で説明した以外の熱処理をさらに受けることはない。したがって上記の方法により、本発明によるシリコンウェハを比較的コスト的に有利に作製することができるのである。
COPサイズ:MO6およびCuデコレーション測定の比較
図2には本発明によるものではない300mmウェハが示されており、これはMO6測定によれば、半径がウェハ半径の20%を上回るCOPディスクを有する。Cuデコレーション測定をウェハの第2の半分に対して行った。この測定によって示されたのは、COPディスクに隣接する円形ゾーンにおいて欠陥密度が極めて高いことである。これらは、MO6測定によってまたはUS5980720に記載した方法によって検出できなかったほど小さな直径を有するCOPである。
関連する半径方向のスキャンは図3の上側に示されており、またこの半径方向のスキャンにより、検出されたCOP密度d(MO6)が一定に(ウェハの中心から半径方向位置R〜90において)0に減少する様子が示されている。これに対してCuデコレーションによる半径方向スキャンにより、106〜107cm-3の比較的一定の密度d(Cu-def.)が示されている。このことはCOPサイズが半径方向に連続して減少するが、密度は高いままであることを示している。約30nmであるMO6の検出限界を下回るCOPサイズは、この方法によってもはや検出することはできない。中心から約130mmまでの後続のゾーンにはさらに高い密度のCuデコレーション欠陥の発生しており(約3・107cm-3)、これはMO6の分解能限界を下回るCOPサイズのゾーンを表している。縁部において低い欠陥密度に減少するのは、変化した熱流束の影響に依るものであり、これはエッジにおける空孔の過飽和を上昇させ、したがってこのゾーンにおけるCOP直径を増大させる。ここでは80〜90mmの半径ゾーンと類似のCOP密度が形成される。(M06は、測定法に起因して縁部が5mm除外される。)
従来技術によるいわゆる"Pv"ウェハと、COPディスクを有さずかつリングヒータによる引き出し法にしたがって作製されたウェハとの比較
DE10047345A1(図16)には、空孔に富んだ領域内に完全に入ったウェハ(W31)が記載されている。比較のために図5には、本発明によって引き出された単結晶の、空孔が優勢なドメインおよび格子間原子が優勢なドメイン(実線)と、DE10047345A1によるその図16に示された相当のウェハ"W31"(破線)とが、増大する引き出し速度vについて線図で示されている。破線1は、単結晶の長手方向軸を表している。半径が50%を越えたところで違いが生じている。それは、リングヒータの使用によって、v/G境界が移動し、これによって中性のゾーンが曲がるからである(空孔点欠陥および格子間原子点欠陥の濃度は、各半径位置で等しい)。DE10047345A1に記載されているv/G線図において、W31ウェハは、ウェハエッジよりも中心において格段に高い空孔過飽和度を有している。それはこのウェハエッジが、中性ゾーンの近くにあるからである(図16)。しかしながらウェハの中心は、格段に高い空孔濃度を有し得る。それはこれがOSFバンドの隣接しているからである。利用可能でありかつ最も感度の高いCOP測定法を使用して、W31ウェハに存在し得るCOPを検出する。アンモニアを含む洗浄液(いわゆるSC1溶液)によってエッチングされたウェハを、粒子カウンタ(例えば米国KLA-Tencor社製のSp1)を使用して調査して、COPがエッチングされたことに起因して発生したエッチピットを求める。
この方法により、本発明による引き出し法によって作製したシリコンウェハ(図6)には、なお極めて小さいCOPディスクがありた、したがってこれは、DE10047345A1の図16に示されたロッド中心におけるいわゆるCOPフリーの"Pi"ゾーンへの移行部に近い。銅デコレーション法によって測定したCOP密度は、105〜106cm-3であり、またこのシリコンウェハ全体にわたって半径方向に均一に分布している。これとの比較において、格子間原子に富んだ領域と、空孔に富んだ領域との間の境界近くで引き出された測定可能なCOPディスクのないウェハ(図7)は、銅デコレーションによって測定すると、一層高いが実質的に均一である106〜107cm-3のCOP密度を示す。これはDE10047345A1の図16において、ウェハ縁部と同様の空孔濃度を有するゾーンに相当することになる。
これに対してDE10047345A1による"W31"ウェハは、(銅デコレーションによって検出される)COP密度が半径方向に2桁の規模で大きく変化しており、この規模はウェハの中心における約5・105cm-3からウェハ縁部における5・107cm-3にまで及んでいる。
Cuデコレーション欠陥をCOPとして分類
いわゆるFZシリコン(「フロートゾーン」法で作製されるシリコン)は、酸素濃度が少なくとも2桁規模で小さい点がCZシリコンと異なる。このため、FZシリコンではBMDまたはOSFが形成されることはない。ここで使用されるFZ材料は、窒素の同時ドーピングが行われないことによって慣用のFZ材料とは異なる。COPは、空孔に富んだゾーンにおいて形成され、また格子間原子に富んだゾーンにおいてLPITが形成されることも知られている。
半径150mmのFZ結晶から得られるいわゆる厚板(plank)(単結晶を結晶軸に平行に切断することによって作製される)は、図9において調査されており、ここでこのFZ結晶は、FPDによって中心ゾーンの半径に沿ってCOPが形成され、また縁部領域にLPITが形成されるように引き出されたものである。さらに1017 cm-3程度の酸素ドーピングが、適用した石英リングによって引き出しプロセス中に得られる。溶融シリコン領域に接触する石英リング表面は、溶融して成長FZ単結晶ロッドに酸素をドーピングする(図9のOFZ)。このことは、厚板の下側部分におけるV/I境界の相異なる半径方向のプロフィールによってわかる。
FZ結晶の酸素フリーゾーン(図9のFZ)において2つの欠陥タイプ間で区別をすべきであり、これらは共にCuデコレーションによって検出可能であり、発生し得るただ1つの欠陥タイプとしてCOPに帰属させることができる。LPITゾーンへの移行部の近くにあるコントラストの高いゾーンでは、低いデコレーションコントラスでただ1つの欠陥タイプが発生する。比較的大きな直径のCOPを有する内側ゾーンでは小さなCuデコレーション欠陥は発生しないが、大きなCuデコレーション欠陥だけが発生する。この欠陥タイプは、FPD法を用いて上ですでに決定したCOP欠陥に相当する。酸素がドーピングされたゾーン(OFZ)では、量的に同じプロフィールが確認される。
さまざまな欠陥の密度d(Def:)が半径Rに依存する様子は図8に示されている。四角形が付された実線および四角形が付された破線は、酸素がドーピングされているFZ結晶部分における大きな欠陥の密度および小さな欠陥の密度をそれぞれ表している。三角形が付された実線および三角形が付された破線は、酸素がドーピングされていないFZ結晶部分における大きな欠陥の密度および小さな欠陥の密度をそれぞれ表している。
このことが示すのは、V/I境界の近くで高濃度に発生する欠陥は、BMDシードでも、例えば R. Falster 等によるPhys. Status Solidi B,Vol. 222 / 2000,第219頁に記載されているいわゆる「P-バンド」("P-band")でもないことである。酸素をドーピングしたFZシリコンの酸素濃度は、CZシリコンのそれに相当するため、または両方の結晶において同じ空孔に富んだ領域および格子間原子に富んだ領域が発生するため、CZシリコンに対しても同じ結論を導き出すことができる。
シリコン単結晶を本発明にしたがい、CZ法を用いて引き出して、従来技術にしたがってウェハに切り出した。相異なるロッド位置の4つのウェハを、従来技術にしたがって熱処理した。これらのウェハは、MO6による測定において上記のCOPディスクが明らかにされているか、またはこれらはCOPディスクフリーであり、全ウェハにわたってまたはウェハ縁部から測定した場合に少なくとも半径の80%のゾーンにおいて、Cuデコレーション法により、欠陥が明らかされているかのいずれかである(図14)。熱処理に対する加熱速度はつぎのように選択した。
500〜700°C:5 K/min; 700〜900°C:4 K/min; 900〜1000°C:3.5 K/min; 1000〜1050°C:2 K/min; 1050〜1100°C:1 K/min。冷却速度は、対応する温度範囲について示した加熱速度に等しい。
図15にはSIRMを用いた半径方向のBMD測定の結果が示されている(凡例:左側の値は、新ASTMにしたがって1017at/cm3において得られた熱処理前のシリコンウェハにおける格子間酸素濃度[Oi]を表しており、右側の値は、ロッドの開始部からミリメートルで測定したシリコンロッド内におけるシリコンウェハの位置を表している)。BMD密度d(BMD)は、半径方向に10倍以下で変化している。BMDサイズに対する感度が低いため、SIRM測定によって明らかになるのは、割れ、エッチングおよび光学顕微鏡を用いて決定されるBMD密度d(BMD, C&E)よりも低いBMD密度である。上記の2つの方法の相関は、d(BMD)/cm-3 = 1717・d(BMD, C&E)/cm-2 + 104によって決定される。
Secco処理後の半径方向のBMD密度d(BMD, C&E)は図16において横方向に示されており、また5・104〜7・105 cm-2になっている。(凡例は図15と同じである。)
BMDフリー層の最小の厚さtDZ(図17)は上記のように測定され、すべてのウェハに対して5〜18μmの範囲にある。典型的なゲッタアビリティは、2・1012 cm-2の範囲のニッケル不純物を打ち込むことによって約94%になる。(凡例は図15と同じである。)
本発明によるシリコンウェハの例を示す図である。 MO6(上)および銅デコレーション法(下)を同時に使用して、それぞれ30nmよりも直径が大きいCOP欠陥およびこれよりも直径が小さいCOP欠陥の半径方向の分布を示す図である。 M06(上)および銅デコレーション法(下)によって測定した半径方向のCOP密度分布の比較を示す図である。 US5980720による表面分析法にしたがって得られた本発明によるCOPディスクのないシリコンウェハを示す図である。 本発明によるシリコンウェハの格子間原子が優勢な領域および空孔が優勢な領域と、DE10047345A1による"W31"との比較、ならびにリングヒータを使用した場合(実線)および使用していない場合(破線)のv/Gの半径方向のプロフィールの比較を示す図である。 SC1/SP1(上)によって可視化されたCOPディスクを有するウェハを銅デコレーション(下)でCOP密度測定した結果を示す図である。 SC1/SP1(上)によればCOPディスクが存在しないウェハを銅デコレーションでCOP密度測定した結果(下)を示す図である。 酸素がドーピングされたFZシリコン(OFZ)と、酸素がドーピングされていないFZシリコン(FZ)とにおける銅デコレーション欠陥の比較を示す図である。 酸素がドーピングされたFZシリコン(OFZ)と、酸素がドーピングされていないFZシリコン(FZ)とにおける銅デコレーション欠陥の比較を示す図である。 種々異なる格子間酸素濃度における半径方向BMD密度を示す図である。 熱処理中の種々異なる加熱速度が第1シリコン単結晶のBMD密度に与える影響を示す図である。 熱処理中の種々異なる加熱速度が第2シリコン単結晶のBMD密度に与える影響を示す図である。 本発明にしたがって種々異なる熱処理がなされたシリコンウェハのBMD密度を示す図である。 M06またはUS5980720による方法では検出できない直径30nm以下のCOP欠陥の(銅デコレーション後の)光学顕微鏡画像を示す図である。 本発明による4つのシリコンウェハに対し、SIRMによって測定したBMD密度の半径方向の分布を示す図である。 本発明による4つのシリコンウェハに対して、割れ、エッチングおよび光学顕微鏡によって決定されたBMD密度の半径方向の分布を示す図である。 本発明による4つのシリコンウェハに対し、BMDフリー層の深さの半径方向の分布を示す図である。
符号の説明
A 150mm ウェハ

Claims (16)

  1. シリコンウェハにおいて、
    該シリコンウェハの全体積にて結晶格子空孔が優勢な点欠陥タイプであり、
    該シリコンウェハは、その軸に関して回転対称でありかつシリコンウェハの半径の少なくとも80%の幅を有する領域を有しており、
    該領域は、少なくとも30nmの大きさを有しかつ密度が最大6・103 cm-3である、結晶格子空孔の凝集体と、10nm〜30nmの大きさを有しかつ密度が1・105 cm-3〜3・107 cm-3である、結晶格子空孔の凝集体とを含んでおり、
    前記シリコンウェハには0〜10 cm-2の密度のOSFシードが含まれており、
    前記シリコンウェハの内部における平均BMD密度は、5・108 cm-3 5・109 cm-3であり、
    該BMD密度は、前記シリコンウェハの全半径にわたって半径方向に最大で10倍変化し、
    前記シリコンウェハの上面はBMDフリー層を有し、
    該シリコンウェハにおいて、前記BMDフリー層の最小の厚さは5μm以上であり、かつ平均の厚さは8μm以上であることを特徴とする
    シリコンウェハ。
  2. 窒素がドーピングされていない、
    請求項1に記載のシリコンウェハ。
  3. 前記のシリコンウェハに存在するスリップの全長は1cmを上回らない、
    請求項1または2に記載のシリコンウェハ。
  4. 前記の回転対称領域は、シリコンウェハの全表面をカバーする、
    請求項1から3までのいずれか1項に記載のシリコンウェハ。
  5. シリコンウェハを作製する方法において、
    − 4.5・1017 cm-3〜5.8・1017cm-3の範囲の格子間酸素濃度[Oi]を有するシリコンウェハを準備し、ここで当該シリコンウェハの全体積にて結晶格子空孔が優勢な点欠陥タイプであり、また該シリコンウェハは、その軸に関して回転対称でありかつシリコンウェハ半径の少なくとも80%の幅の領域を有しており、該領域は、少なくとも30nmの大きさを有しかつ密度が最大6・103cm-3である、結晶格子空孔の凝集体と、10nm〜30nmの大きさを有しかつ密度が1・105cm-3〜3・107cm-3である、結晶格子空孔の凝集体とを有しており、
    − 不活性または還元性雰囲気中で前記シリコンウェハを熱処理し、ここで該シリコンウェハを、350℃〜750℃の負荷温度から開始して0.5K/min〜8K/minの加熱速度で1000℃の温度まで加熱し、さらに0.1K/min〜4K/minの加熱速度で1025℃〜1175℃の範囲の保持温度に達するまで加熱し、引き続きこの保持温度に1〜4時間に保ち、つぎにあらかじめ定めた冷却速度で非負荷温度まで冷却することを特徴とする、
    請求項1に記載のシリコンウェハを作製する方法。
  6. 窒素がドーピングされていない、
    請求項5に記載の方法
  7. 前記のシリコンウェハは、前記熱処理の前、4.5・1017 cm-3〜5.5・1017 cm-3の範囲の格子間酸素濃度[Oi]を有する、
    請求項5または6に記載の方法。
  8. 最大1000℃以下の温度範囲にて加熱速度が0.5 K/min〜5 K/minである、
    請求項5から7までのいずれか1項に記載の方法。
  9. 保持温度が1025°C〜1125°Cの範囲である、
    請求項5から8までのいずれか1項に記載の方法。
  10. 保持温度が1050°C〜1100°Cの範囲である、
    請求項9に記載の方法。
  11. 前記のシリコンウェハは、2時間〜3時間の間、保持温度に保たれる、
    請求項5から10までのいずれか1項に記載の方法。
  12. 前記の熱処理以外には、さらなる別の熱処理を含まない、
    請求項5から11までのいずれか1項に記載の方法。
  13. 前記の熱処理をバッチオーブンにて複数のシリコンウェハに同時に行う、
    請求項5から12までのいずれか1項に記載の方法。
  14. 0〜2cm-2のOSFシード密度を有する、
    請求項1から4までのいずれか1項に記載のシリコンウェハ。
  15. 4.2・1017 cm-3〜5.5・1017 cm-3の範囲の格子間酸素濃度[Oi]を有する、
    請求項1から請求項4および請求項14のいずれか1項に記載のシリコンウェハ。
  16. 4.2・1017 cm-3〜5.2・1017 cm-3の範囲の格子間酸素濃度[Oi]を有する、
    請求項15に記載のシリコンウェハ。
JP2007261153A 2006-10-04 2007-10-04 シリコンウェハおよびその作製方法 Active JP4942606B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102006046956.9 2006-10-04
DE102006046956 2006-10-04
DE102007027111.7 2007-06-13
DE102007027111A DE102007027111B4 (de) 2006-10-04 2007-06-13 Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung

Publications (2)

Publication Number Publication Date
JP2008133171A JP2008133171A (ja) 2008-06-12
JP4942606B2 true JP4942606B2 (ja) 2012-05-30

Family

ID=39154787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261153A Active JP4942606B2 (ja) 2006-10-04 2007-10-04 シリコンウェハおよびその作製方法

Country Status (7)

Country Link
US (1) US7964275B2 (ja)
JP (1) JP4942606B2 (ja)
KR (1) KR100918287B1 (ja)
CN (1) CN101187059B (ja)
DE (1) DE102007027111B4 (ja)
SG (1) SG141318A1 (ja)
TW (1) TWI376435B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
DE102007005346B4 (de) * 2007-02-02 2015-09-17 Siltronic Ag Halbleiterscheiben aus Silicium und Verfahren zu deren Herstellung
DE102010034002B4 (de) 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
US20130192303A1 (en) * 2012-01-27 2013-08-01 Memc Qualitative crystal defect evaluation method
US9499921B2 (en) * 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
CN102969395B (zh) * 2012-10-31 2015-04-15 南昌大学 一种提高硅片抗碎裂性能的方法
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
JP6418085B2 (ja) * 2015-07-03 2018-11-07 株式会社Sumco シリコン単結晶の検査方法および製造方法
CN108691009B (zh) * 2017-03-31 2021-10-08 环球晶圆股份有限公司 单晶硅的制造方法
CN109507559A (zh) * 2017-09-15 2019-03-22 上海新昇半导体科技有限公司 一种硅片少子寿命的测试方法及测试装置
DE102019207433A1 (de) * 2019-05-21 2020-11-26 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
US11695048B2 (en) 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770091B2 (ja) * 1991-11-22 1998-06-25 コマツ電子金属株式会社 シリコンウェハの処理方法
WO1998000860A1 (fr) * 1996-06-28 1998-01-08 Sumitomo Sitix Corporation Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin
KR100237829B1 (ko) * 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP4231275B2 (ja) * 2002-11-14 2009-02-25 Sumco Techxiv株式会社 シリコンウェーハの製造方法およびその製造装置およびシリコンウェーハ
JP4366956B2 (ja) * 2003-02-19 2009-11-18 株式会社Sumco 高品質ウェーハおよびその製造方法
DE10339792B4 (de) * 2003-03-27 2014-02-27 Siltronic Ag Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
JP3781014B2 (ja) * 2003-03-31 2006-05-31 株式会社Sumco シリコンウェーハ熱処理治具およびシリコンウェーハ熱処理方法
DE10336271B4 (de) 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP2005060168A (ja) * 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd ウエーハの製造方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe

Also Published As

Publication number Publication date
CN101187059B (zh) 2011-04-27
US20080311342A1 (en) 2008-12-18
DE102007027111B4 (de) 2011-12-08
JP2008133171A (ja) 2008-06-12
DE102007027111A1 (de) 2008-04-10
TWI376435B (en) 2012-11-11
KR100918287B1 (ko) 2009-09-18
TW200817541A (en) 2008-04-16
KR20080031651A (ko) 2008-04-10
CN101187059A (zh) 2008-05-28
SG141318A1 (en) 2008-04-28
US7964275B2 (en) 2011-06-21

Similar Documents

Publication Publication Date Title
JP4942606B2 (ja) シリコンウェハおよびその作製方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100369761B1 (ko) 실리콘 웨이퍼 및 그 열처리 방법
JP5121139B2 (ja) アニールウエハの製造方法
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
EP1195455B1 (en) Method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer
JP4699675B2 (ja) アニールウェーハの製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP3601324B2 (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
US6365461B1 (en) Method of manufacturing epitaxial wafer
KR20040107504A (ko) 실리콘 단결정 웨이퍼와 에피텍션 웨이퍼 및 실리콘단결정의 제조방법
JP2001217251A (ja) シリコンウェーハの熱処理方法
JP2009249205A (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
JP4131077B2 (ja) シリコンウェーハの製造方法
JP2001151597A (ja) 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP2001089294A (ja) 点欠陥の凝集体が存在しないシリコン単結晶の連続引上げ法
JP2001053078A (ja) シリコンウェーハのig処理法及びこれにより作られたigウェーハ並びにこれに用いるシリコン単結晶インゴット
JP4259708B2 (ja) Soi基板の製造方法
JP3855527B2 (ja) シリコンウェーハの熱処理方法
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP4124151B2 (ja) Igウェーハの製造方法
JP2001044207A (ja) Ig処理法及びこの処理法で作られたigウェーハ並びにこれに用いるシリコン単結晶インゴット
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110701

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120228

R150 Certificate of patent or registration of utility model

Ref document number: 4942606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250