JP2009249205A - シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス - Google Patents

シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス Download PDF

Info

Publication number
JP2009249205A
JP2009249205A JP2008096540A JP2008096540A JP2009249205A JP 2009249205 A JP2009249205 A JP 2009249205A JP 2008096540 A JP2008096540 A JP 2008096540A JP 2008096540 A JP2008096540 A JP 2008096540A JP 2009249205 A JP2009249205 A JP 2009249205A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
region
wafer
crystal wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008096540A
Other languages
English (en)
Other versions
JP5151628B2 (ja
Inventor
Koji Ebara
幸治 江原
Shizuo Igawa
静男 井川
Tetsuya Oka
鉄也 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008096540A priority Critical patent/JP5151628B2/ja
Priority to KR1020107021935A priority patent/KR20100137492A/ko
Priority to DE112009000569T priority patent/DE112009000569T5/de
Priority to US12/918,896 priority patent/US20110001219A1/en
Priority to PCT/JP2009/000697 priority patent/WO2009122648A1/ja
Priority to TW098106012A priority patent/TW201000690A/zh
Publication of JP2009249205A publication Critical patent/JP2009249205A/ja
Application granted granted Critical
Publication of JP5151628B2 publication Critical patent/JP5151628B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation

Abstract

【課題】空孔リッチのV領域、OSF領域、そしてNv領域の中でCuデポジション法により検出される欠陥の発生するDn領域、また格子間シリコンリッチのI領域のいずれにも属さず、かつ、従来に比べてより確実に酸化膜の経時破壊特性であるTDDB特性を向上させることができるシリコン単結晶ウエーハ、および、その安定した製造方法を提供する。
【解決手段】チョクラルスキー法により育成されたシリコン単結晶ウエーハにおいて、ウエーハ全面が熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、RIE法により検出される欠陥領域が存在しない。
【選択図】図4

Description

本発明は、V領域、OSF領域およびI領域のいずれの欠陥領域でもなく、優れた酸化膜耐圧特性を有するシリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイスに関する。
近年は、半導体回路の高集積化に伴う素子の微細化に伴い、その基板となるチョクラルスキー法(以下、CZ法と略記する)で作製されたシリコン単結晶に対する品質要求が高まってきている。特に、FPD、LSTD、COP等のグローンイン(Grown−in)欠陥と呼ばれる酸化膜耐圧特性やデバイスの特性を悪化させる、単結晶成長起因の欠陥が存在しその密度とサイズの低減が重要視されている。
これらの欠陥を説明するに当たって、先ず、シリコン単結晶に取り込まれるベーカンシー(Vacancy、以下Vと略記することがある)と呼ばれる空孔型の点欠陥とインタースティシアル(Interstitial−Si 以下Iと略記することがある)と呼ばれる格子間型シリコン点欠陥のそれぞれの取り込まれる濃度を決定する因子について、一般的に知られていることを説明する。
シリコン単結晶において、V領域とは、Vacancy、つまりシリコン原子の不足から発生する凹部、穴のようなものが多い領域であり、I領域とは、シリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊の多い領域のことであり、そして、V領域とI領域の間には、原子の不足や余分が無い(少ない)ニュートラル(Neutral、以下Nと略記することがある)領域が存在していることになる。そして、前記グローイン欠陥(FPD、LSTD、COP等)というのは、あくまでもVやIが過飽和な状態の時に発生するものであり、多少の原子の偏りがあっても、過飽和以下であれば、点欠陥が凝集したグローンイン欠陥としては存在しないことが判ってきた。
この両点欠陥の濃度は、CZ法における結晶の引上げ速度(成長速度)と結晶中の固液界面付近の温度勾配Gとの関係から決まり、V領域とN領域の境界近辺にはOSF(酸化誘起積層欠陥 Oxidation Induced Stacking Fault)と呼ばれる欠陥が結晶成長軸に対する垂直方向の断面で見た時に、リング状に分布(以下、OSFリングということがある)していることが確認されている。これらの結晶成長起因の欠陥については、例えば特許文献1で詳細に記載されている。図6は特許文献1に記載されているCZ法で育成したシリコン単結晶の欠陥領域と引上げ速度の関係を示した図である。
結晶起因の欠陥は、固液界面付近の温度勾配Gが小さい炉内構造(ホットゾーン:HZということがある)を使用したCZ引上げ装置で結晶軸方向に成長速度を高速から低速に変化させた場合に、図6に示したような欠陥分布図として得られる。
そしてこれらの結晶成長起因の欠陥を分類すると、例えば成長速度が0.6mm/min前後以上と比較的高速の場合には、空孔タイプの点欠陥(ベーカンシー)が集合したボイド起因とされるFPD、LSTD、COP等のグローイン欠陥が結晶径方向のほぼ全域に高密度に存在し、これらの欠陥が存在する領域はV領域と呼ばれている。。
そして、成長速度を遅くしていくと結晶周辺部に発生していたOSFリングが結晶内部に向かって収縮していき、ついには消滅する。
更に成長速度を小さくすると、VやIの過不足が少ないN領域が出現する。このN領域はVやIの偏りはあるが飽和濃度以下であるため、凝集してグローンイン欠陥とはならないことが判明してきた。
このN領域はVが優勢なNv領域とIが優勢なNi領域に分別される。
Nv領域では、熱処理した際に酸素析出物(以下BMD(Bulk Micro Defect)という)が多く発生し、Ni領域では酸素析出が殆ど無いことがわかっている。このように、Ni領域では熱処理しても酸素析出が殆ど発生しない、すなわちBMDの密度が小さく、デバイス工程中で汚染が生じた場合にその汚染をゲッタリングする能力が弱いという問題がある。
この問題を解決する方法としては、例えば特許文献2に開示されているように、ウエーハを急速熱処理することが挙げられる。この急速熱処理を施すことにより、Ni領域でもウエーハのバルク内に酸素析出物が形成できるようになることが知られている。
また、図6に示すように、更に成長速度を遅くするとIが過飽和となり、その結果Iが集合した転位ループと考えられるL/D(Large Dislocation:格子間転位ループの略語、LSEPD、LEPD等)のグローンイン欠陥が低密度に存在し、I−Rich領域と呼ばれている。
これらのことから、結晶の中心から径方向全域に渡ってN領域となるような範囲に成長速度を制御しながら育成された単結晶を切断、研磨することによりウエーハ全面がN領域になる極めてグローンイン欠陥の少ないウエーハを得ることができる。
特許文献1では、Nv領域においてもOSF領域近傍に酸化膜耐圧特性が劣化する領域が存在しており、その領域にはCuデポジション法により検出される欠陥が存在し、酸化膜耐圧特性の一つであるTZDB(Time Zero Dielectric Breakdown)特性を劣化させることが開示されている(以下Dn領域という)。TZDB特性は、酸化膜に電界を印加した瞬間に酸化膜の絶縁破壊が発生してしまう電界強度を評価するためのものであり、いわゆる初期破壊の評価である。
そして、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するCuデポジション法で検出される欠陥が消滅する境界の成長速度と、更に成長速度を漸減させた場合に格子間転位ループが発生する境界の成長速度との間の成長速度に制御して結晶を引上げることにより、TZDB特性の低下がないN領域のみ(図6の(Nv−Dn)+Ni領域)のシリコン単結晶ウエーハを得ることができることが開示されている。
特開2002−201093号公報 特開2001−503009号公報
しかしながら、最近のデバイスにおいてはフラッシュメモリーに代表されるように、酸化膜の長期信頼性、すなわち経時破壊特性が重要である。本発明者らは、この経時破壊特性であるTDDB(Time Dependent Dielectric Breakdown)特性を詳細に調査した結果、特許文献1に記載の(Nv−Dn)+Ni領域であってもTDDB特性が低下する領域があることを発見した。
本発明は、このような問題点に鑑みてなされたものであり、空孔リッチのV領域、OSF領域、そしてNv領域の中でCuデポジション法により検出される欠陥の発生するDn領域、また格子間シリコンリッチのI領域のいずれにも属さず、かつ、従来に比べてより確実に酸化膜の経時破壊特性であるTDDB特性を向上させることができるシリコン単結晶ウエーハを提供すること、該シリコン単結晶ウエーハを安定した製造条件下で提供することを目的とする。
上記目的を達成するために、本発明は、チョクラルスキー法により育成されたシリコン単結晶ウエーハにおいて、ウエーハ全面が熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、RIE法により検出される欠陥領域が存在しないものであることを特徴とするシリコン単結晶ウエーハを提供する(請求項1)。
本発明者らのCZ法によるシリコン単結晶ウエーハについての研究により、特許文献1に記載の(Nv−Dn)+Ni領域であっても、RIE(Reactive Ion Etching;反応性イオンエッチング)法により検出される欠陥領域が存在すると、この欠陥によりTDDB特性が劣化してしまうことが判った。
しかしながら、本発明のシリコン単結晶ウエーハのように、ウエーハ全面がOSFの外側のN領域であって、RIE法により検出される欠陥領域の存在しないものであれば、デバイスを作製しても、酸化膜の経時破壊特性が極めて劣化しにくい高品質のシリコン単結晶ウエーハとなる。
このとき、前記シリコン単結晶ウエーハに急速熱処理が施されたものとすることができる(請求項2)。
このように、急速熱処理が施されたものであれば、酸素析出が生じにくいNi領域にも、デバイス製造工程等での熱処理によりバルク中にBMDを発生させることが可能なものとなる。したがって、デバイスを作製しても酸化膜の経時破壊特性が劣化しにくいものであるとともに、ゲッタリング能力が高いものとなる。
また、本発明は、チョクラルスキー法により育成されたシリコン単結晶ウエーハにおいて、ウエーハ全面が熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、RIE法により検出される欠陥領域および酸素析出が生じにくいNi領域がウエーハ全面内に存在しないものであることを特徴とするシリコン単結晶ウエーハを提供する(請求項3)。
このようなものであれば、OSFの外側のN領域であって、RIE法により検出される欠陥領域および酸素析出が生じにくいNi領域がウエーハ全面内に存在しないため、デバイスを作製しても酸化膜の経時破壊特性が劣化しにくいものであり、かつ熱処理によってバルク中にBMDが形成されやすく、ゲッタリング能力も高いものとなる。
また、本発明は、チョクラルスキー法によりシリコン単結晶を育成する場合において、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するRIE法により検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間転位ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成することを特徴とするシリコン単結晶の製造方法を提供する(請求項4)。
この本発明のシリコン単結晶の製造方法によって製造されたシリコン単結晶から、OSFの外側のN領域であって、RIE法により検出される欠陥領域の存在しないシリコン単結晶ウエーハをより確実に安定して得ることができる。すなわち、デバイスを作製しても酸化膜の経時破壊特性が極めて劣化しにくい高品質のシリコン単結晶ウエーハを得ることができる。
そして、本発明のシリコン単結晶の製造方法によりシリコン単結晶を育成し、該シリコン単結晶からシリコン単結晶ウエーハを切り出し、該シリコン単結晶ウエーハに急速熱処理を施すことを特徴とするシリコン単結晶ウエーハの製造方法を提供する(請求項5)。
このようなシリコン単結晶ウエーハの製造方法であれば、急速熱処理を施しているので、酸素析出しにくいNi領域にもバルク中においてBMDを発生させることが可能となり、デバイスを作製しても酸化膜の経時破壊特性が劣化しにくく、ゲッタリング能力も高いシリコン単結晶ウエーハを得ることができる。
また、本発明は、チョクラルスキー法によりシリコン単結晶を育成する場合において、育成されたシリコン単結晶ウエーハに熱処理をした際にリング状に発生するOSFリングの外側のN領域であって、RIE法により検出される欠陥領域および酸素析出が生じにくいNi領域が存在しない領域内で結晶を成長させることを特徴とするシリコン単結晶の製造方法を提供する(請求項6)。
この本発明のシリコン単結晶の製造方法によって、製造されたシリコン単結晶から、RIE法による欠陥領域が存在せず、かつ酸素析出の生じにくいNi領域が存在しないシリコン単結晶ウエーハをより確実に安定して得ることができる。したがって、デバイスを作製しても酸化膜の経時破壊特性が劣化しにくいものであるとともに、バルク中にBMDが形成されやすくゲッタリング能力も高いシリコン単結晶ウエーハを得ることができる。
さらに、本発明は、本発明のシリコン単結晶ウエーハ、本発明のシリコン単結晶の製造方法により製造されたシリコン単結晶から切り出されたシリコン単結晶ウエーハ、本発明のシリコン単結晶ウエーハの製造方法により製造されたシリコン単結晶ウエーハのいずれかを用いた半導体デバイスを提供する(請求項7)。
このようなものであれば、酸化膜の経時破壊特性が優れた高品質の半導体デバイスとなる。
以上説明したように、本発明によれば、V領域、OSF領域、I領域のいずれの欠陥領域でもなく更に、RIE法で検出される欠陥もないため、高耐圧で優れた酸化膜の経時破壊特性を有するシリコン単結晶ウエーハ、さらにはそれを用いた半導体デバイスを確実に安定して供給することができる。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
説明に先立ち、RIE法とCuデポジション法につき、予め解説しておく。
1)RIE法
半導体単結晶基板中の酸化珪素(以下SiOxという)を含有する微小な結晶欠陥を深さ方向の分解能を付与しつつ評価する方法として、例えば特許第3451955号公報に開示された方法が知られている。この方法は、基板の主表面に対して、反応性イオンエッチングなどの高選択性の異方性エッチングを一定厚さで施し、残ったエッチング残渣を検出することにより結晶欠陥の評価を行うものである。
SiOxを含有する結晶欠陥の形成領域と含有しない非形成領域とではエッチング速度が相違するので(前者の方がエッチング速度が小さい)、上記エッチングを施すと、基板の主表面にはSiOxを含有する結晶欠陥を頂点とした円錐状の突起が残留する。
この方法では、結晶欠陥が異方性エッチングによる突起部の形で強調され、微小な欠陥であっても容易に検出することができる。
以下、RIE法の具体的な手順について、特許第3451955号公報で開示された結晶欠陥の評価手順を例に挙げ、図7を参照して説明する。
図7(a)に示すシリコン単結晶ウエーハ100には、熱処理によってシリコン単結晶ウエーハ100中に過飽和に溶存していた酸素がSiOxとして析出した酸素析出物(BMD200)が形成されている。
このシリコン単結晶ウエーハ100をサンプルとし、上記RIE法によって、結晶欠陥の評価を行うとき、例えば市販のRIE装置を用いて、ハロゲン系混合ガス(例えばHBr/Cl/He+O)雰囲気中で、シリコン単結晶ウエーハ100内に含まれるBMD200に対して高選択比の異方性エッチングによってシリコン単結晶ウエーハ100の主表面からエッチングする。すると、図7(b)に示すように、BMD200に起因した円錐状突起物がエッチング残渣(ヒロック)300として形成される。このヒロック300に基づいて結晶欠陥を評価することができる。
例えば、得られたヒロック300の数を数えれば、エッチングした範囲のシリコン単結晶ウエーハ100中のBMD200の密度を求めることができる。
2)Cuデポジション法
半導体ウエーハ表面上に酸化炉を用いて所定の厚さの絶縁膜(シリコンの場合はSiO膜)を形成させ、前記ウエーハの表面近くに形成された欠陥部位の絶縁膜を破壊して、欠陥部位にCu等の電解物質を析出(デポジション)するものである。
つまり、まず、Cuイオンが溶存する液体中で、ウエーハ表面に形成した酸化膜に電圧を印加すると、酸化膜が欠陥等を有している部分は、欠陥の無い部分より電流が多く流れる。そしてその結果、CuイオンがCuとなって欠陥部位に析出する。Cuデポジション法はこのことを利用した評価方法である。
酸化膜が劣化しやすい部分はCOP等の欠陥が存在していることが知られている。
Cuが析出したウエーハの欠陥部分は、集光灯あるいは直接目視することにより分布と密度を評価することができる。さらに光学顕微鏡や走査型電子顕微鏡(SEM)等でも確認することができる。また透過電子顕微鏡(TEM)で断面観察をすることにより、Cuが深さ方向の析出位置、すなわち欠陥位置の同定も可能である。
本発明者らは、CZ法によるシリコン単結晶成長に関し、V領域とI領域の境界近辺についてRIE法により検出される欠陥と酸化膜の経時破壊特性(TDDB特性)を詳細に調査した。
後述する実験を行った結果、特許文献1に記載のような(Nv−Dn)+Ni領域には、TDDB特性に影響を与える領域があることを発見した。より具体的には、Nv領域の一部には、Cuデポジション法によって欠陥は検出されないものの、RIE法では欠陥が検出される領域が存在すること、そのRIE法による欠陥領域でTDDB特性が低下することを発見した。
このことから、OSF領域の外側のN領域であって、RIE法により検出される欠陥領域のない領域をウエーハ全面に広げることができれば、前記の種々のグローンイン欠陥がないとともに、TDDB特性を向上することができるウエーハを確実に安定して得ることができることを見出した。
以下に、本発明を見出すに到った実験について述べる。
(実験)
まず、図1に示すMCZ法単結晶引上げ装置(横磁場印加)を用いて直径12インチ(300mm)、方位<100>、導電型p型の単結晶を成長速度(引上げ速度)を漸減しながら引上げた。
ここで、図1の単結晶引上げ装置について説明する。
この単結晶引上げ装置30は、引上げ室31と、引上げ室31中に設けられたルツボ32と、ルツボ32の周囲に配置されたヒータ34と、ルツボ32を回転させるルツボ保持軸33及びその回転機構(図示せず)と、シリコンの種結晶を保持するシードチャック41と、シードチャック41を引上げるワイヤ39と、ワイヤ39を回転又は巻き取る巻取機構(図示せず)を備えて構成されている。ルツボ32は、その内側のシリコン融液(湯)38を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ34の外側周囲には断熱材35が配置されている。
また、製造条件に合わせて、図1のように環状の黒鉛筒(整流筒)36を設けたり、結晶の固液界面37の外周に環状の外側断熱材(図示せず)を設けることもできる。
さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却装置を設けることも可能である。また、引上げ室31の水平方向の外側に、図示しない磁石を設置し、シリコン融液38に水平方向あるいは垂直方向等の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長をはかる、いわゆるMCZ法を用いることができる。
これらの装置の各部は、例えば従来と同様のものとすることができる。
次に、上記の単結晶引上げ装置30による単結晶育成方法について説明する。まず、ルツボ32内でシリコンの高純度多結晶原料を融点(約1420°C)以上に加熱して融解する。次に、ワイヤ39を巻き出すことによりシリコン融液38の表面略中心部に種結晶の先端を接触又は浸漬させる。その後、ルツボ保持軸33を適宜の方向に回転させるとともに、ワイヤ39を回転させながら巻き取り種結晶を引上げることにより、シリコン単結晶40の育成が開始される。以後、引上げ速度と温度を適切に調節することにより略円柱形状のシリコン単結晶40を得ることができる。
本実験では、シリコン単結晶を引上げる際に成長速度を0.7mm/minから0.4mm/minの範囲で結晶頭部から尾部にかけて漸減させるように制御した。また、結晶の酸素濃度は23−25ppma(ASTM ’79値)となるように単結晶を作製した。
そして、引上げたシリコン単結晶インゴットを結晶軸方向に縦割り切断して、複数の板状ブロックを作製した。
そのうち2つはWLT(ウエーハライフタイム)測定(測定器はSEMILAB社製のWT−85を使用)およびOSF領域の測定によりV領域等の各欠陥領域の分布状況を調査し、各領域境界の成長速度を確認した。また、縦割りしたサンプルのうちの別の1つは、図2に示したように、直径8インチのウエーハ形状にくり抜き加工し、1枚は鏡面加工仕上げの上、ウエーハ表面に熱酸化膜を形成した後、Cuデポジション法により、酸化膜欠陥の分布状況(すなわちDn領域)を確認した。
なお、WLTの測定に関しては、縦割りサンプルの1つを結晶軸方向に10cm毎の長さに切断し、ウエーハ熱処理炉で650℃、2時間、窒素雰囲気中で熱処理し、その後800℃まで昇温し4時間保持した後、酸素雰囲気に切り替えて1000℃まで昇温し16時間保持した後、冷却して取り出した。その後、X線トポグラフィ像を撮影し、その後SEMILAB WT−85によりウエーハライフタイムのマップを作成した。
またOSF領域の測定に関しては、縦割りサンプルの1つをOSF熱処理後にセコエッチングしてOSFの分布状況を確認した。
さらに、Cuデポジション法による欠陥領域の測定として、メタノールの溶媒中にCu濃度を0.4〜30ppmに調節し、印加電圧5MV/cmで5分間Cuデポジションを行い、その後洗浄、乾燥し、目視で析出銅の分布を観察した。
これらのサンプルに施した処理の結果に基づいて、V領域、OSF領域、Nv領域、Ni領域、I領域、Dn領域を特定した。
引上げた単結晶の各境界の成長速度は次のようになった。
V領域/OSF領域境界: 0.596mm/min
OSF消滅境界: 0.587mm/min
Cuデポジション欠陥消滅境界: 0.566mm/min
Nv領域/Ni領域境界: 0.526mm/min
Ni領域/I領域境界 : 0.510mm/min
次に、同様の縦割りサンプルを用い、V領域等と、Cuデポジション法による欠陥領域、RIE法による欠陥領域の相対的な位置関係を得る。
まず、上記の結果特定されたNv領域を中心になるように直径8インチのウエーハ形状にくり抜き加工(図2参照)し、その後、切断、ラッピング、エッチング、ポリッシュ等の一連のポリッシュドウエーハを作製する工程に流してポリッシュドウエーハ(以下PWという)を作製し、評価用のサンプルウエーハとした。
1枚目の評価用サンプルウエーハは、熱処理炉で650℃、2時間、窒素雰囲気中で熱処理し、その後800℃まで昇温し4時間保持した後、酸素雰囲気に切り替えて1000℃まで昇温し16時間保持した後、冷却して取り出した。その後、X線トポグラフィ像を撮影した。
2枚目の評価用サンプルウエーハはマグネトロンRIE装置(Applied Materials社製Precision 5000Etch)を用いてエッチングを行った。反応ガスはHBr/Cl/He+O混合ガスである。その後レーザー散乱方式の異物検査装置(KLA―Tencor社製 SP1)でエッチング後の残渣突起を計測した。
3枚目の評価用サンプルウエーハは、Cuデポジション法を行い欠陥発生領域を目視で観察した。測定条件は上記と同様である。
これらの評価結果を図3に示す。図3(a)はX線トポグラフィ像である。また、図3(b)はRIE法で測定した欠陥マップである。点線で囲まれた範囲がRIE法により酸素析出物(欠陥)が検出された領域である。なお、図3(b)においては、図3(a)で測定されたV領域、OSF領域、Nv領域、Ni領域、I領域と、Cuデポジション法で欠陥が観察された領域(斜線部)を合わせて示している。
これらの図3(a)、図3(b)から明白なようにOSF領域に接するV領域とNv領域にRIE法で検出される欠陥領域が存在している。また、Cuデポジション法で検出される欠陥領域(図3(b)の斜線部)はOSF領域に接するNv領域に存在するが、その範囲はRIE法で検出された欠陥領域より狭い範囲であることが判明した。すなわち、Nv領域において、RIE法により検出される欠陥領域は、Cuデポジション法により検出される欠陥領域を含むことになる。
なお、RIE法による欠陥領域が消滅する成長速度は、
RIE法による欠陥消滅境界: 0.536mm/min
であった。上記のCuデポジション欠陥消滅境界とNv領域/Ni領域境界の成長速度の間になっている。
本実験によるシリコン単結晶の成長速度と各欠陥分布の関係を図5に示す。なお、Nv領域の欠陥領域を以下のとおり分割定義することにする。
Nv(Dn)領域:Nv領域でかつCuデポジション法による欠陥検出領域
Nv(RIE―Dn)領域:Nv領域でかつRIE法による欠陥検出領域であって、Cuデポジション法により欠陥が検出されない領域
Super Nv領域(Nv−RIE領域):Nv領域でかつRIE法により欠陥が検出されない領域
ここで、上記の成長速度と欠陥分布の関係を踏まえ、Nv(Dn)領域、Nv(RIE―Dn)領域、Super Nv領域のそれぞれが狙えるように成長速度を制御し、引上げた結晶から鏡面仕上げのウエーハに加工し、酸化膜耐圧特性であるTDDB特性を評価した。
なお、評価に用いたMOS構造はゲート酸化膜厚さ:25nm、電極面積:4mmであり、初期不良(αモード)、偶発不良(βモード)、材料の限界を示す真性不良(γモード)の判定基準は、Qbd(Charge to Breakdown:絶縁破壊に至る電荷量)がそれぞれ0.01C/cm未満、0.01C/cm以上5C/cm未満、5C/cm以上である。
上記に定義した3つの領域のTDDB測定結果を図4に示す。
図4から明確なように、酸化膜の真性破壊であるγモードの発生率はSuper−Nv領域では100%となり優れた結果を示したのに対し、Nv(RIE−Dn)領域では88%、Nv(Dn)領域では65%であった。
すなわち、従来ではそのTZDB特性のために良好であるとされていた、Nv領域でCuデポジション法により欠陥が検出されない領域であっても、RIE法により欠陥が検出する領域(Nv(RIE―Dn)領域)であると、酸化膜の長期信頼性が良好でない。すなわち、特許文献1に開示されているシリコン単結晶ウエーハではTDDB特性が必ずしも良くはない。
しかしながら、本発明のSuper Nv領域のようにRIE法による欠陥が発生しない領域では、TZDB特性のみならず、TDDB特性も優れた高品質のシリコン単結晶ウエーハが得られる。
なお、TZDBのCモードの良品率は、それぞれ100%(Super Nv領域)、99%(Nv(RIE−Dn)領域)、92%(Nv(Dn)領域)であった。
また、Ni領域について同様にしてTDDB特性およびTZDB特性について評価を行ったところ、Super Nvと同様に、γモードの発生率、Cモードの良品率がそれぞれ100%という良好な結果が得られた。
以上の実験から、本発明者は、N領域のうち、RIE法により発生する欠陥領域を除くことによって、TZDB特性のみならず、TDDB特性もまた良好なシリコン単結晶ウエーハを得られることを見出し、本発明を完成させた。
すなわち、本発明のシリコン単結晶ウエーハは、ウエーハ全面がOSF領域の外側のN領域であり、RIE法により検出される欠陥領域が存在しないCZ法によるシリコン単結晶ウエーハである。
この本発明のシリコン単結晶ウエーハ1は、例えば図5に示すように、シリコン単結晶のN−RIE領域から切り出されたものである。N−RIE領域とは、N領域でかつRIE法により欠陥が検出されない領域である。前述したように、RIE領域はCuデポジション法による欠陥領域Dnよりも広く、N−RIE領域にはDn領域は含まれない。
したがって、TZDB特性に加え、TDDB特性も優れている高品質のシリコン単結晶ウエーハとなる。
また特に、ウエーハ全面がN領域であって、RIE法による欠陥領域およびNi領域が存在しないシリコン単結晶ウエーハ、すなわち、Super Nv領域からなるシリコン単結晶ウエーハであれば、同様にTDDB特性が優れたものであるが、さらには、酸素析出の生じにくいNi領域を含まず、全てNv領域(RIE領域を除く)であるため、熱処理を行えば、BMDがバルク中に形成されて優れたゲッタリング能力を有するものとなる。
一方、Ni領域を含むN領域であっても、そのシリコン単結晶ウエーハに急速熱処理が施されたものであれば、酸素析出の生じにくいNi領域にも、酸素析出熱処理をした際にBMDを発生させることが可能となり、ゲッタリング能力が十分高いものとすることができる。
BMDの深さ方向における濃度分布は急速熱処理での処理条件によって変化させることができる。急速熱処理を行うことによって、空孔型点欠陥Vの注入や拡散による再分布、空孔型点欠陥Vと格子間シリコン型点欠陥であるインタースティシャルシリコンIとの再結合による消滅が起き、Vの濃度プロファイルを制御することができる。その後、酸素析出熱処理が施されると、そのVの濃度プロファイルに従って、バルク中にBMDを形成することが可能である。
そして、上記のような本発明のシリコン単結晶ウエーハを用いた半導体デバイスであれば、TDDB特性が優れた高品質のものとなり、市場の要求に応えることができるものとなる。
また、上記本発明のシリコン単結晶ウエーハは、以下に示すような本発明のシリコン単結晶の製造方法によるシリコン単結晶から切り出すことによって得ることができる。このとき、例えば図1のような引上げ装置を用いて行うことができる。この引上げ装置の構成は前述した通りである。
本発明のシリコン単結晶の製造方法では、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するRIE法により検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間転位ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成する。
すなわち、シリコン単結晶の成長速度(引上げ速度)をN−RIE領域の範囲内に制御し、その領域でシリコン単結晶を引上げる。
また、育成されたシリコン単結晶ウエーハに熱処理をした際にリング状に発生するOSFリングの外側のN領域であって、RIE法により検出される欠陥領域および酸素析出が生じにくいNi領域が存在しない領域内で結晶を成長させる。
すなわち、シリコン単結晶の成長速度をSuper Nv領域(Nv−RIE領域)の範囲内に制御し、その領域でシリコン単結晶を引上げる。
これらのように、成長速度を特定の範囲内に制御して所望の欠陥領域のシリコン単結晶を引上げるには、予め、シリコン単結晶の成長速度とその成長速度で引上げられるシリコン単結晶の欠陥領域の関係について予備試験を行っておくと良い。
例えば前述のような本発明者が行った実験を予備試験とすることができる。すなわち、成長速度を漸減しながらシリコン単結晶を引上げ、上記と同様に、各欠陥領域を調査する。そして、得られた成長速度と欠陥領域の関係に基づいて、所望の欠陥領域で単結晶を引上げる。
ここで、上記例に基づき、シリコン単結晶の成長速度をN−RIE領域の範囲に制御して引上げるのであれば、0.536mm/min(RIE法による欠陥消滅境界)〜0.510mm/min(Ni領域/I領域境界)で引上げる。
また、Super Nv領域(Nv−RIE領域)の範囲に制御してシリコン単結晶を引上げるのであれば、0.536mm/min(RIE法による欠陥消滅境界)〜0.526mm/min(Nv領域/Ni領域境界)で引上げる。
このようにして、RIE法による欠陥領域を含まない、所望の欠陥領域の成長速度に制御し、シリコン単結晶を引上げ、それから切り出すことによって、本発明のシリコン単結晶ウエーハを得ることが可能である。
また、上記のようにしてN−RIE領域、特にNi領域を含むシリコン単結晶ウエーハを得た場合、急速熱処理を施すと良い。上述したように、急速熱処理を施すことによって、BMDが生じ難いNi領域であっても、バルク中にBMDを形成することができ、ゲッタリング能力を十分に付与することが可能である。
なお、このとき施す急速熱処理の条件は特に限定されず、後にデバイス工程等での熱処理が行われた際に、所望のBMDプロファイルが得られるように適宜設定することができる。急速熱処理するときに使用する装置も特に限定されず、例えば、従来と同様のものを用いることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
シリコン単結晶を引上げるための装置の一例を示す概略図である。 縦割りしたサンプルからウエーハ形状にくり抜き加工する様子を示す説明図である。 (a)Xトポグラフィ像である。(b)RIE法で測定した欠陥マップである。 各欠陥領域でのTDDB特性の評価結果を示したグラフである。 本発明者が行った実験における単結晶成長速度と結晶欠陥分布の関係を表す説明図である。 単結晶成長速度と結晶欠陥分布の関係を表す説明図である。 RIE法の概略について説明する説明図である。
符号の説明
1、100…シリコン単結晶ウエーハ、
30…単結晶引上げ装置、 31…引上げ室、 32…ルツボ、
33…ルツボ保持軸、 34…ヒータ、 35…断熱材、
36…黒円筒、 37…結晶の固液界面、 38…シリコン融液、
39…ワイヤ、 40…シリコン単結晶、 41…シードチャック、
200…BMD、 300…ヒロック。

Claims (7)

  1. チョクラルスキー法により育成されたシリコン単結晶ウエーハにおいて、ウエーハ全面が熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、RIE法により検出される欠陥領域が存在しないものであることを特徴とするシリコン単結晶ウエーハ。
  2. 前記シリコン単結晶ウエーハに急速熱処理が施されたものであることを特徴とする請求項1に記載のシリコン単結晶ウエーハ。
  3. チョクラルスキー法により育成されたシリコン単結晶ウエーハにおいて、ウエーハ全面が熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、RIE法により検出される欠陥領域および酸素析出が生じにくいNi領域がウエーハ全面内に存在しないものであることを特徴とするシリコン単結晶ウエーハ。
  4. チョクラルスキー法によりシリコン単結晶を育成する場合において、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するRIE法により検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間転位ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成することを特徴とするシリコン単結晶の製造方法。
  5. 請求項4に記載のシリコン単結晶の製造方法によりシリコン単結晶を育成し、該シリコン単結晶からシリコン単結晶ウエーハを切り出し、該シリコン単結晶ウエーハに急速熱処理を施すことを特徴とするシリコン単結晶ウエーハの製造方法。
  6. チョクラルスキー法によりシリコン単結晶を育成する場合において、育成されたシリコン単結晶ウエーハに熱処理をした際にリング状に発生するOSFリングの外側のN領域であって、RIE法により検出される欠陥領域および酸素析出が生じにくいNi領域が存在しない領域内で結晶を成長させることを特徴とするシリコン単結晶の製造方法。
  7. 請求項1から請求項3のいずれか一項に記載のシリコン単結晶ウエーハ、請求項4または請求項6に記載のシリコン単結晶の製造方法により製造されたシリコン単結晶から切り出されたシリコン単結晶ウエーハ、請求項5に記載のシリコン単結晶ウエーハの製造方法により製造されたシリコン単結晶ウエーハのいずれかを用いた半導体デバイス。
JP2008096540A 2008-04-02 2008-04-02 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス Active JP5151628B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008096540A JP5151628B2 (ja) 2008-04-02 2008-04-02 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
KR1020107021935A KR20100137492A (ko) 2008-04-02 2009-02-19 실리콘 단결정 웨이퍼, 실리콘 단결정의 제조방법 또는 실리콘 단결정 웨이퍼의 제조방법 및 반도체 디바이스
DE112009000569T DE112009000569T5 (de) 2008-04-02 2009-02-19 Silizium-Einkristall-Wafer, Verfahren zur Herstellung eines Silizium-Einkristalls oder Verfahren zur Herstellung eines Silizium-Einkristall-Wafers, und Halbleiterbauelement
US12/918,896 US20110001219A1 (en) 2008-04-02 2009-02-19 Silicon single crystal wafer, method for producing silicon single crystal or method for producing silicon single crystal wafer, and semiconductor device
PCT/JP2009/000697 WO2009122648A1 (ja) 2008-04-02 2009-02-19 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
TW098106012A TW201000690A (en) 2008-04-02 2009-02-25 Silicon single crystal wafer, method for fabricating silicon single crystal or method for fabricating silicon single crystal wafer, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008096540A JP5151628B2 (ja) 2008-04-02 2008-04-02 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス

Publications (2)

Publication Number Publication Date
JP2009249205A true JP2009249205A (ja) 2009-10-29
JP5151628B2 JP5151628B2 (ja) 2013-02-27

Family

ID=41135057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008096540A Active JP5151628B2 (ja) 2008-04-02 2008-04-02 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス

Country Status (6)

Country Link
US (1) US20110001219A1 (ja)
JP (1) JP5151628B2 (ja)
KR (1) KR20100137492A (ja)
DE (1) DE112009000569T5 (ja)
TW (1) TW201000690A (ja)
WO (1) WO2009122648A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119614A1 (ja) 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
DE112011101914T5 (de) 2010-07-14 2013-03-28 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen eines Siliziumwafers und Siliziumwafer
JP2013220962A (ja) * 2012-04-13 2013-10-28 Sumco Corp シリコンウェーハの製造方法
KR20140021543A (ko) 2011-02-24 2014-02-20 신에쯔 한도타이 가부시키가이샤 실리콘 기판의 제조방법 및 실리콘 기판
WO2018037755A1 (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083476A1 (ja) * 2006-01-17 2007-07-26 Shin-Etsu Handotai Co., Ltd. シリコン単結晶ウエーハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
JP3451955B2 (ja) 1998-08-13 2003-09-29 株式会社豊田中央研究所 結晶欠陥の評価方法及び結晶欠陥評価装置
JP3994665B2 (ja) 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Soiウエーハ及びsoiウエーハの製造方法
JP4151474B2 (ja) * 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083476A1 (ja) * 2006-01-17 2007-07-26 Shin-Etsu Handotai Co., Ltd. シリコン単結晶ウエーハの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119614A1 (ja) 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
DE112011101914T5 (de) 2010-07-14 2013-03-28 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen eines Siliziumwafers und Siliziumwafer
KR20140001815A (ko) 2010-07-14 2014-01-07 신에쯔 한도타이 가부시키가이샤 실리콘 기판의 제조 방법 및 실리콘 기판
KR20140021543A (ko) 2011-02-24 2014-02-20 신에쯔 한도타이 가부시키가이샤 실리콘 기판의 제조방법 및 실리콘 기판
US9390905B2 (en) 2011-02-24 2016-07-12 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon substrate and silicon substrate
DE112012000607B4 (de) 2011-02-24 2020-01-09 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen eines Siliziumsubstrats und Siliziumsubstrat
JP2013220962A (ja) * 2012-04-13 2013-10-28 Sumco Corp シリコンウェーハの製造方法
WO2018037755A1 (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ

Also Published As

Publication number Publication date
US20110001219A1 (en) 2011-01-06
WO2009122648A1 (ja) 2009-10-08
DE112009000569T5 (de) 2011-02-03
KR20100137492A (ko) 2010-12-30
JP5151628B2 (ja) 2013-02-27
TW201000690A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
JP3994665B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP3943717B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP5439305B2 (ja) シリコン基板の製造方法及びシリコン基板
JP4699675B2 (ja) アニールウェーハの製造方法
JP2001146498A (ja) シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
JP5151628B2 (ja) シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP4092946B2 (ja) シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP2007191320A (ja) シリコン単結晶ウエーハの製造方法
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
WO2003091484A1 (fr) Procede de production d'un cristal unique de silicium et plaquette de cristal unique de silicium
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP2002134514A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5151628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250