CN101361171A - 单晶硅晶片的制造方法 - Google Patents

单晶硅晶片的制造方法 Download PDF

Info

Publication number
CN101361171A
CN101361171A CNA2006800513114A CN200680051311A CN101361171A CN 101361171 A CN101361171 A CN 101361171A CN A2006800513114 A CNA2006800513114 A CN A2006800513114A CN 200680051311 A CN200680051311 A CN 200680051311A CN 101361171 A CN101361171 A CN 101361171A
Authority
CN
China
Prior art keywords
wafer
heat treatment
zone
single crystal
rapid thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800513114A
Other languages
English (en)
Inventor
江原幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101361171A publication Critical patent/CN101361171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种单晶硅晶片的制造方法，是通过切克劳斯基法来提拉单晶硅晶棒，并对自该单晶硅晶棒切出的其径向全面为N区域的晶片进行快速热处理的单晶硅晶片的制造方法，在上述快速热处理后，于热处理温度为800～1100℃、热处理时间为2小时以下的范围内，并至少以由于上述快速热处理而已被注入的点缺陷也就是空孔能扩散的距离，可以比通过在800℃进行30分钟的热处理所扩散的距离更长的方式，调整上述热处理温度及热处理时间，来进行热处理，使空孔型缺陷消灭。由此，可提供一种可廉价地制造硅晶片的制造方法，能确保在晶片表层区域具有充分厚度的DZ层，同时在组件工序的热处理的更早阶段，便能确保在基体区域内具有充分量的氧析出物来发挥作为吸气部位的机能。

Description

单晶硅晶片的制造方法
技术领域
本发明是关于一种单晶硅晶片的制造方法，自晶片表面至成为组件主动区域(有源区域(active region))的一定深度，形成有不发生结晶缺陷的DZ层，且晶片内部可形成成为吸气部位(去疵部位(gettering site))的氧析出物。
背景技术
成为半导体组件材料的硅单晶晶片，一般可通过切克劳斯基法(Czochralski Method，以下也称CZ法)使硅单晶生长，再将所得到的硅单晶通过施以切断、研磨等步骤而制作。
如此地以CZ法所育成的硅单晶，当受到热氧化处理(例如1100℃×2小时)时，会生成以环状发生而被称为OSF的氧化诱生层错。除了OSF以外，也存在有在结晶育成时形成而会对组件性能造成不良影响的微细缺陷(以下也称原生(Grown-in)缺陷)，此也渐趋明朗化。
于是，近年例如在日本特开平11-79889号公报和日本特许第3085146号公报中，揭示有用来得到可尽可能地减少这些缺陷的晶片的单晶制造方法。
图1是表示育成单晶时的提拉速度和缺陷分布的关系的一例。是通过改变单晶育成时的提拉速度V(mm/min)，在从硅熔点至1300℃的范围内，来改变其与提拉轴方向的结晶内温度梯度的平均值G(℃/mm)的比也即V/G的情况。
一般而言，已知单晶内的温度分布是依存于CZ炉内的构造(以下也称热区)，即使提拉速度改变，其分布也几乎不变。因此，在同一构造的CZ炉的情况下，V/G仅对应提拉速度的变化而变化。也即，提拉速度V和V/G近似于正比例的关系。所以，图1的纵轴是采用提拉速度V。
在提拉速度V较为高速的区域中，在结晶直径全部区域，存在被认为是由称作空位(Vacancy，以下也称Va)的点缺陷也就是由空孔所凝集而成的空隙(void)的COP(结晶起源缺陷(crystal originated particle))、或是被称为FPD(流体图案缺陷(flow pattern defect))的空孔型原生(Grown-in)缺陷，而被称为V-Rich区域。
若提拉速度V稍慢于此速度，则自结晶的周边开始，环状地发生OSF，随着提拉速度V的降低，OSF向中心收缩而终至消灭于结晶中心。
若提拉速度V更慢，则存在着其Va和被称为间隙硅(interstitial silicon，以下也称I)的间隙型点缺陷，并无过多或过少的中性(Neutral，以下也称N)区域。此N区域虽有偏向Va或I的情况，但因为在饱和浓度以下，而判断其并不存在如前述COP或FPD般地凝集而成的缺陷、或是以现今的缺陷检验方法无法检验出缺陷的存在。
此N区域可区分为Va占优势的Nv区域和I占优势的Ni区域。
若提拉速度V更进一步地减慢，则I变成过饱和，其结果，被认为是凝集I而成的位错环的L/D(large dislocation：间隙位错环的略称，LSEPD、LEPD等)的缺陷，呈低密度地发生，此区域被称为I-Rich区域。
根据此等情形，在自结晶的中心至径向全局会成为N区域的范围内，一边控制V/G、一边提拉，然后自这样得到的单晶，切出晶片，并通过研磨而得到其径向全面成为N区域、且缺陷极少的晶片。
举例而言，自图1的A-A位置切出的晶片，是如图2(a)所示般，成为全面为Nv区域的晶片。图2(b)表示自图1的B-B位置切出的晶片，其晶片中心部分有Nv区域，其外周部则存在着Ni区域。
图2(c)表示自图1的C-C位置切出的晶片，可得到晶片的全面由Ni区域构成的晶片。
晶片表面若出现存在于V-Rich区域或I-Rich区域的原生(Grown-in)缺陷，则由于例如在形成组件的金属氧化物半导体(MOS(Metal OxideSemiconductor))构造时，由于会给予组件特性不良影响，例如使氧化膜的耐压低下等，因此期望在晶片表层不存在这样的缺陷。
图3模式地表现出V/G和Va浓度及I浓度的关系，此关系称为Voronkov理论，表示空孔区域和间隙硅区域(晶格间硅区域)的界限是依V/G而决定。
更详细而言，当V/G在临界点(V/G)c以上，则形成Va占优势的区域，当在临界点以下则形成I占优势的区域。也即，(V/G)c表示Va和I成为相同浓度的V/G值。
图3中的I-Rich区域，由于V/G在(V/G)i以下、间隙硅型点缺陷I在饱和浓度Ci以上，所以是发生间隙硅型点缺陷的凝集体也即L/D的原生缺陷的区域。
V-Rich区域，由于V/G在(V/G)v以上、空孔Va在饱和浓度Cv以上，所以是发生空孔的凝集体也即COP等的原生缺陷的区域。
所谓N区域，是表示不存在空孔的凝集体或间隙硅型点缺陷的凝集体的中性区域((V/G)i～(V/G)osf)。
而且，通常邻接于此N区域而存在有OSF区域((V/G)osf～(V/G)v)。
然而，硅晶片通常以过饱和状态含有7～10×1017atoms/cm3(使用日本电子工业振兴协会(JEIDA)所规定的换算系数)左右的氧。
因此，若对这样的硅晶片在组件工序(device process)等施以热处理，则硅晶片内过饱和的氧，会作为氧析出物而析出。这样的氧析出物称为基体微缺陷(BMD(bulk micro defect))。
此BMD若发生于晶片内的组件主动区域(有源区域)，则会对组件特性造成接面漏电流(junction leakage)等的不良影响而成为问题，但是，另一方面，此BMD若存在于组件主动区域以外的基体(bulk)中，则可发挥作为用以捕捉在组件工序中混入的金属杂质的吸气(去疵)部位的机能，因而有其效果。
因此，在硅晶片的制造中，在晶片的基体(bulk)中形成BMD，同时组件主动区域也即晶片表面附近必须维持不存在BMD或原生缺陷等的无缺陷区域(denuted zone，以下称为DZ层)。
近年，作为硅晶片的制造方法，揭示一种将硅晶片进行RTP(rapid thermalprocess)处理的方法(快速热处理)，其系设计成：在硅晶片的出货阶段虽然未于晶片内部发生BMD，但其后通过进行组件工序等的热处理，而可将组件主动区域也即晶片表面附近维持于无BMD的DZ层，而在比组件主动区域深的基体中，则形成有BMD而具有吸气能力(例如可参照日本特开2001-203210号公报、美国USP 5401669号公报、日本特表2001-503009号公报)。
此所谓RTP处理，是一种热处理方法，其特征在于：在N2或NH3等的氮化物形成环境、或是这些气体与Ar、H2等非氮化物形成环境的混合气体环境中，将硅晶片以例如50℃/秒这样的升温速度从室温开始快速升温，在1200℃左右的温度，加热保持约数十秒后，以例如50℃/秒这样的降温速度快速冷却。
此处，简单地说明在RTP处理后通过进行氧析出热处理而形成BMD的机制。
首先，在RTP处理，例如在N2环境中，于1200℃的高温保持中，自晶片表面发生Va的注入，于1200℃至700℃的温度范围中，以例如50℃/秒的降温速度冷却时，产生由于Va的扩散所致的再分布和Va与I的再结合所致的消灭。其结果，Va于基体中变成不均匀分布的状态。
对于此种状态的晶片，例如通过施以氧析出热处理，氧析出物在高Va浓度的区域中团簇化，团簇化的氧析出物生长而形成BMD。如此，若对RTP处理后的硅晶片施以氧析出热处理，则依照在RTP处理所形成的Va的浓度分布(concentration profile)，而形成分布于晶片深度方向的BMD。
所以，例如通过控制RTP处理的环境或最高温度、保持时间等条件来进行，在硅晶片形成所期望的Va浓度分布，其后通过对所得到的硅晶片进行氧析出热处理，而可制造出具有所期望的DZ层厚度及深度方向的BMD分布的硅晶片。
通过以这样的RTP处理而新注入Va，可得到所期望的DZ层的厚度和BMD分布，因此是有效的；但是，最近的组件工序，其低温化/短时间化是显著的，即使是对于已进行RTP处理后的晶片，在组件工序中，形成BMD会变成越来越困难，而会成为问题。
作为解决此问题的对策，通过在RTP处理后，施行析出热处理，使氧析出核生长/稳定化，能够在组件工序中，形成充分的BMD。但是，例如日本特开2001-203210号公报所揭示，需要长时间的热处理，而会有导致晶片制造成本增加的问题。
由于在RTP处理中的热处理时间是极短的时间，若在成为材料的硅晶片存在有COP或L/D般的原生(Grown-in)缺陷的情况下，将无法使这些缺陷充分地消灭。其结果，RTP处理具有原生缺陷的硅晶片的情况下，虽可确保自表面至某深度为止是不发生BMD的区域，但关于原生缺陷，则即使表面的极浅区域可利用RTP处理使其消灭，较深区域却仍然是存在原生缺陷的状态，而无法使全体组件主动区域无缺陷。因此，此处理有着使组件特性低下的不良之处。
于是，例如在日本特开2001-203210号公报中，提出有一种方法，是将自不存在Va和I的凝集体的N区域的单晶切出，以使其径向全面由N区域所构成的晶片来作为硅晶片，而以RTP处理该晶片的方法。若使用全面为N区域结晶的晶片，则在RTP处理后应该可得到其表层无缺陷且基体具有BMD的所期望的晶片。可是，即使是如此地使用其径向全面由N区域所构成的晶片来作为材料，在RTP处理之后的晶片，也会有组件特性低下的状况。
发明内容
本发明是鉴于这样的问题点而开发出来，其目的是提供一种可廉价地制造硅晶片的制造方法，能确保在晶片表层区域具有充分厚度的DZ层，同时在组件工序的热处理的更早阶段，便能确保在基体区域内具有充分量的氧析出物来发挥作为吸气部位的机能。
为了解决上述课题，本发明提供一种单晶硅晶片的制造方法，是通过切克劳斯基法来提拉单晶硅晶棒，并对自该单晶硅晶棒切出的其径向全面为N区域的晶片进行快速热处理的单晶硅晶片的制造方法，其特征为：在上述快速热处理后，于热处理温度为800～1100℃、热处理时间为2小时以下的范围内，并至少以由于上述快速热处理而已被注入的点缺陷也就是空孔能扩散的距离，可以比通过在800℃进行30分钟的热处理所扩散的距离更长的方式，调整上述热处理温度及热处理时间，来进行热处理，使空孔型缺陷消灭。
如此，通过切克劳斯基法来提拉单晶硅晶棒，并对自该单晶硅晶棒切出的其径向全面为N区域的晶片进行快速热处理，之后，对此径向全面为N区域的晶片，于热处理温度为800～1100℃、热处理时间(保持时间)为2小时以下的范围内，施行热处理。此热处理，是通过调整上述热处理温度及热处理时间来进行，使得至少由于上述快速热处理而已被注入的点缺陷也就是空孔能扩散的距离，可以比通过在800℃进行30分钟的热处理所扩散的距离更长，于是表层的空孔浓度降低，其结果，可以使空孔型缺陷消灭。
如此，由于能够通过短时间的热处理，简单地消灭在快速热处理中所产生的空孔型缺陷，所以不会增加成本且可将整个N区域作为材料来使用，能够提高产率。同时，由于能够通过上述短时间的热处理来使基体区域的氧析出核生长/稳定，所以即使是在近年来的短时间化、低温化的组件工序中，也能形成充足的BMD。因此，廉价地获得一种高质量的单晶硅晶片，其在表层区域形成有DZ层，而在基体(bulk)区域充分地形成氧析出物来成为吸气部位(去疵部位)。
此时，能够将上述单晶硅晶棒，以使其径向全面可成为Nv区域的方式，来进行提拉。
如上述，以往将将上述单晶硅晶棒，以使其径向全面可成为Nv区域的方式，来进行提拉，然后切出其径向全面为Nv区域的晶片来作为材料时，在RTP后的晶片，其组件特性有低下的情况。然而，若根据本发明，即使以使其径向全面可成为Nv区域的方式来提拉晶棒，对于切片而得到的其径向全面为Nv区域的晶片，由于能够在RTP后有效地消灭已发生的空孔型缺陷，所以能够防止组件特性低下。因此，能够将含有Nv区域的整个N区域，作为原料来使用，能够提高生产效率。并且，由于Nv区域容易析出氧所以吸气能力高。
又，提拉上述单晶硅晶棒时，优选掺杂1×1011～1×1015atoms/cm3浓度的氮及/或1×1016～1×1017atoms/cm3浓度的碳。
如此，通过以1×1011atoms/cm3以上的浓度来掺杂氮，而可扩大提拉单晶硅晶棒时的N区域，使促进氧析出的效果显著。而且，通过设成1×1015atoms/cm3以下的浓度，不会妨碍硅的单晶化，而能防止制造结晶的成本增加。
又，通过以1×1016atoms/cm3以上的浓度来掺杂碳，而可有效地促进氧析出，而且可将碳本身作为吸气部位(去疵部位)。此时，若设为1×1017atoms/cm3以下的浓度，则可防止碳所导致的晶片寿命低下。
进而，在提拉上述单晶硅晶棒时，优选掺杂8ppm以上15ppm以下的浓度的氧。
如此，在提拉上述单晶硅晶棒时，若掺杂8ppm以上的浓度的氧，则通过快速处理后的氧析出热处理，而在空孔浓度比较低的晶片的表层区域，形成充分厚度的DZ层，同时也可在空孔浓度高的晶片的基体区域，有效地形成氧析出物。又，若设为15ppm以下，则在晶片的表层区域能充分地确保具有DZ层，在基体部也充分地形成析出物而具有强力的吸气效果，同时也不会形成超出需要的析出物。因此，可制造具备吸气能力、不会使组件特性低下的高质量的晶片。
而且，优选在非氧化性环境下进行上述快速热处理。
如此，本发明的硅晶片的制造方法，优选在非氧化性环境下进行上述快速热处理，例如，作为环境气体，可使用N2、NH3、NO、N2O、N2O2等来作成氮化物形成环境。又，例如也可使用H2、Ar、He等来作成非氮化物形成环境。进而，也可在混合这些氮化物形成环境及非氮化物形成环境而成的环境下进行。
若是本发明这样的单晶硅晶片的制造方法，能够使在快速热处理后所发生的缺陷，利用之后的热处理来使其消灭，并在组件工序中，在晶片的基体内形成稳定的氧析出核。又，可以作为材料来使用的结晶区域能够设为整个N区域，因而能够提高产率。而且，能够在不增加成本的情况下制造出一种高质量的单晶硅晶片，在成为组件主动区域的晶片的表层区域，可确保没有缺陷存在DZ层，同时在组件工序的更早阶段，便能够在基体区域内充分地形成氧析出物来发挥作为吸气部位的机能。
附图说明
图1是表示育成单晶硅晶棒时的提拉速度与缺陷分布的关系的一例的概要说明图。
图2是表示将单晶硅晶棒沿半径方向切出的晶片的面内缺陷分布的概要图。
图3是表示V/G和Va浓度及I浓度的关系的概要说明图。
图4是表示RTP处理前和RTP处理后的V/G和Va浓度及I浓度的关系的概要说明图。
图5是表示快速热处理的热处理温度和氧化膜耐压测定结果的关系的图表。
图6是表示比较例的氧化膜耐压测定结果的面内缺陷分布的概要图。
图7是表示快速热处理后的热处理中的热处理时间和热处理温度及氧化膜耐压测定结果的关系的图表。
具体实施方式
以下说明关于本发明的实施方式，但本发明不受其限制。
作为能在表层区域具有DZ层，又，在基体区域具有BMD而具备吸气(去疵(gettering))能力的晶片的制造方法，可举出一种方法，通过对晶片施行RTP处理，注入新的Va，而得到所期望的DZ层和BMD分布。但是，伴随着最近的组件工序的低温化/短时间化，在组件工序中形成BMD是困难的，以往，是通过氧析出热处理来使氧析出核生长/稳定化，但是此热处理需要长时间，而会有导致晶片制造成本增加的问题。
因此，例如有一种RTP处理晶片的方法，该晶片是自没有Va或I的凝集体存在的单晶晶棒的N区域切出，以使其径向全面为N区域。然而，像这样，即使准备其内部不含原生缺陷的N区域的硅晶片来作为材料，在RTP处理后测定氧化膜耐压时，也会有该氧化膜耐压低下的问题。
在此，首先说明关于此氧化膜耐压低下的原因。此原因虽然尚不明确，发明者认为是由以下所述般的机制而产生。
图4是用以说明上述机制的图，是表示于RTP处理前和处理后的晶片中的缺陷区域的变迁的概要说明图。另外，于此机制的说明中，因为基本上与OSF区域并无关系，为求简单，故没有记载OSF区域。
如图4所示，于快速热处理前，若将硅晶片的空孔浓度设为Cv1、间隙硅型点缺陷浓度设为Ci1，将各自的饱和浓度设为Cv、Ci，则在Cv1和Cv、Ci1和Ci的交点的V/G值(V/G)v、(V/G)i，分别成为V-Rich区域和N区域、N区域和I-Rich区域的界限。又，将Nv区域和Ni区域的界限设为临界值(V/G)c。
进而，将(V/G)vRTP、(V/G)cRTP，作为于RTP后的V-Rich区域和N区域、Nv区域和Ni区域的界限。
此处，若将RTP处理后通过RTP处理而被注入的空孔浓度设为Cv2，则因为I和Va成对而消灭，快速热处理后之硅晶片中的空孔浓度净值(实质的空孔浓度)Cve，以
Cve＝Cv1-Ci1+Cv2
求得。
所以，RTP处理后的空孔浓度，在Nv区域(Ci1可近似于0)仅增加了Cv2；在Ni区域(Cv1可近似于0)则为自利用RTP处理而被注入的空孔浓度Cv2中扣除原先即存在的I浓度Ci1而得的空孔浓度。
因此，在RTP前，Nv区域之中(Nv区域(RTP前))，V/G为(V/G)vRTP以上的区域的晶片，可认为因为通过RTP处理而使空孔型缺陷浓度净值变成饱和浓度Cv以上，而发生空孔的凝集并形成空孔型缺陷，变成V-Rich区域(V-Rich区域(RTP后))。
根据这样的现象，可理解到在Nv区域(RTP前)之中，靠近OSF区域的部分也即虽未发生Va的凝集但Va浓度比较高的区域，于RTP处理后，上述氧化膜耐压显著低下的理由，其原因为：因为在该区域，存在于快速热处理前的硅晶片中的空孔浓度Cv1高，其快速热处理前的空孔浓度的过饱和度，高于靠近Ni区域(RTP前)的Nv区域(RTP前)，导致由于RTP而被注入空孔，而使点缺陷的凝集更容易发生。
而且，本发明者，进而进行调查有关此RTP后的Va凝集而成的空孔型缺陷，发现此空孔型缺陷的尺寸极小，利用短时间的热处理，便能简单地使其消灭而完成本发明。
根据以上的研究所得到的本发明的单晶硅晶片的制造方法，是通过切克劳斯基法来提拉单晶硅晶棒，并对自该晶棒切出的其径向全面为N区域的晶片，进行快速热处理，进而，之后为了通过快速热处理来消灭已发生的空孔型缺陷，进行其热处理温度为800～1100℃、热处理时间为2小时以下的范围的热处理。
另外，本发明的制造方法可使用和以往同样的提拉装置和快速热处理装置来进行。
首先，在通过切克劳斯基法来提拉上述单晶硅晶棒时，以可以自此提拉而成的单晶硅晶棒切出其径向全面为N区域的晶片的方式，例如适当地调整提拉速度来控制V/G，使得单晶硅晶棒内部的缺陷区域，可以依照目的而分布，以此方式来进行提拉。此V/G的控制方法并无特别限定。如上述般地通过调整提拉速度或是改变炉内构造来进行控制便可以，只要能够从晶棒切出上述N区域的晶片。
此时，在本发明中，能够以使径向全面成为点缺陷也就是空孔占优势的Nv区域的方式，来进行提拉。参照图4来进行说明，Nv区域、特别是靠近OSF区域的Nv区域，其空孔浓度高，若对这样的晶片施行热处理，则由于快速热处理而被注入新的空孔，即使快速热处理前是N区域，也会发生空孔凝集而形成COP等的空孔型原生缺陷的情况。
然而由于此快速热处理而发生的空孔型缺陷尺寸极小，通过在RTP处理后进行本发明的热处理，使空孔扩散，表层的空孔浓度降低，其结果，能够消灭空孔型缺陷。因此，能够有效地防止组件特性低下，也即，由于能够有效地使用Nv区域的晶片来作为材料，可提高产率、改善成品率、生产性。
又，在提拉上述单晶硅晶棒时，可掺杂1×1011～1×1015atoms/cm3浓度的氮。若在这样的浓度范围内掺杂氮，则可不妨碍硅的单晶化，且可显著地扩大提拉晶棒时的N区域、和有效地促进氧析出。
或者，能以1×1016～1×1017atoms/cm3的浓度掺杂碳。通过以这样的浓度范围掺杂碳，而可使晶片不发生寿命的低下、有效地促进氧析出，而且，可将碳本身作为吸气部位(去疵部位)。
进而，自上述单晶硅晶棒切出的晶片的氧浓度，若设为8ppm以上15ppm以下，则可确保在晶片表层区域具有充分厚度的DZ层，同时在氧析出热处理后，在基体区域有效地形成氧析出物。因此，能作成一种使氧化膜耐压等组件特性不低下，并具有充分的吸气能力的高质量的晶片。
接着，对于如此的晶片，改变热处理温度而施以快速热处理。
于此时的快速热处理中的环境，以非氧化性环境优选，例如可使用N2、NH3、NO、N2O、N2O2等，来作成氮化物形成环境。或是，使用H2、Ar、He等、或将这些气体混合的环境也可，只要是非氧化性环境则无特别限定。
另外，在此快速热处理中的热处理温度，例如通过设为1100℃以上，能够容易地形成将成为吸气部位的氧吸出物。又，例如通过设为1300℃以下，可对整个晶片面均匀地加热，能有效地防止热应力所致的滑动(slip)发生。又，若为这样的温度范围，可抑制对晶片的金属污染。
如上述般，对于由单晶硅晶棒所得到的其径向全面为N区域的晶片，进行快速热处理后，在本发明中，进行施行热处理。
如上述般，此热处理是为了消灭由于快速热处理而发生的空孔型缺陷。具体而言，是热处理温度为800～1100℃、热处理时间为2小时以下的热处理，并至少以由于上述快速热处理而已被注入的点缺陷也就是空孔能扩散的距离，可以比通过在800℃下进行30分的热处理所扩散的距离更长的方式，调整上述热处理温度及热处理时间，来进行此热处理。
对于根据上述快速热处理，点缺陷也就是空孔凝集而形成的空孔型缺陷，当热处理温度未满800℃时，空孔不易扩散，因此需要长时间来消灭空孔型缺陷。根据此事实，为了要抑制热处理所耗费的成本、有效率地消灭空孔型缺陷，需要将热处理的温度设为800℃以上。进而，当热处理温度为800℃时，当要使空孔的扩散距离够大、确实地消灭空孔型缺陷，热处理时间至少需要设为30分钟以上。
而且，由于空孔的扩散常数温度越高则越大，当以比800℃更高的温度进行热处理时，只要调整热处理温度和热处理时间，使得其扩散距离比上述在800℃保持30分的情况下的扩散距离长，来进行热处理即可。
但是，热处理炉的投入温度通常为800℃以下，投入后，例如以5℃/min升温至目标的热处理温度，保持一定时间之后，例如以5℃/min左右的降温速度降温至700℃左右，因此可通过热处理温度的高温化来得到保持时间的短时间化的效果，另一方面，升温/降温时间的延长所造成的影响会变大，结果，从投入开始至热处理后取出为止，整体的热处理时间延长，而有导致成本增加的可能性。
因此，根据这些成本方面和高温化的效果等，综合判断的结果，优选最高温度设为1100℃，如上述，将本发明的上述热处理中的热处理温度，设为800～1100℃。进而更优选的热处理温度的范围，是900℃以上、未满1000℃。又，根据同样的理由，将热处理时间设为2小时以内。如此，能在短时间内充分地消灭空孔型缺陷。又，若是在1100℃保持2小时以下，则不会由于该热处理而使晶片遭受金属污染。
根据如此的时间、温度的范围，通过快速热处理使空孔充分地扩散，便可效率佳且不用花费过多的成本地消灭空孔型缺陷。
又，同时能使氧析出核生长/稳定化，即使是近年来的短时间化、低温化的组件工序，也能在基体区域形成充足的BMD。
通过以上本发明的单晶硅晶片的制造方法，如上述般，整个N区域(特别是Nv区域)，能够作为材料来使用，所以可提高成品率和生产性。也即，使用其全面(整个面)为N区域的晶片进行RTP处理后时，即使空孔被注入而发生空孔型缺陷，能够利用之后的热处理来消灭此空孔型缺陷，作出没有原生缺陷、高耐压的晶片。此时，在组件主动区域也就是表层区域，形成有充分厚度的DZ层，即使在快速热处理后，也能有效地防止组件特性低下，故能够抑制成本，廉价地获得高质量的单晶硅晶片。同时，由于能在基体(bulk)中使氧析出核生长/稳定，所以即使是近年来的短时间化、低温化的组件工序，也能够作出可形成充分量的BMD的晶片。
实施例
以下通过实施例及比较例详细地说明本发明，但本发明不受其限定。
实施例1、比较例1
使用与以往所使用的同样的单晶提拉装置，一边控制使直径成为210mm、一边使提拉速度从0.7mm/min连续地降低至0.5mm/min为止，来进行单晶硅晶片的育成。
此情况下的与提拉轴平行的晶棒剖面的缺陷分布，是如同图1所示。
因此，使用同样的热区的单晶提拉装置，以提拉速度为0.595mm/min(图1的A-A位置)的方式，一边控制一边提拉单晶硅晶棒，来准备往径向切出而成的晶片。此晶片的缺陷分布是如图2(a)所示，其全面(整个面)为Nv区域(以下称为Nv晶片)。
又，以提拉速度为0.57mm/min(图1的B-B位置)的方式，一边控制一边提拉单晶硅晶棒，来准备往径向切出而成的晶片。此晶片的缺陷分布是如图2(b)所示，在晶片中心部具有Nv区域，而在晶片外周部则成为Ni区域(以下称NvNi混合晶片)。
另外，当提拉晶棒时，以1×1011atoms/cm3的浓度来掺杂氮。又，切出的各个晶片的氧浓度为12ppm(JEIDA)。
使用市售的快速热处理装置(Steag公司制造的AST-2800)，于NH3流量为0.5L/min和Ar流量为4L/min的混合环境中，使这些晶片以50℃/秒的升温速度自室温快速升温，在1160～1200℃的最高温度保持10秒后，以50℃/秒的降温速度快速冷却。之后，区分成在N2环境下以800℃施行1小时热处理的工序(实施例1)、和没有施行如实施例1般的RTP处理后的热处理而保持原样的工序(比较例1)，分别在晶片表面形成厚25nm的栅极氧化膜后，测定氧化膜耐压(TDDB)。
作为上述实施例1和比较例1的结果，将快速热处理的热处理温度和氧化膜耐压(氧化膜的本征失效模式也就是C模式的成品率)的关系，表示于图5及表1中。
表1
Figure A20068005131100151
根据图5、表1可知，首先，在实施例1中，Nv晶片及NvNi混合晶片的上述成品率，不论快速热处理时的热处理温度为何，皆显示出98～100％相同程度的高值。
另一方面，在比较例1中，对于Nv晶片及NvNi混合晶片而言，快速热处理的热处理温度越高则成品率越低。进而，若比较Nv晶片和NvNi混合晶片的成品率，Nv晶片的成品率较低。
而且，若比较实施例1和比较例1，快速热处理的热处理温度为1160℃时，其成品率大致皆为相同程度，但是随着热处理温度变高，开始产生差异，在热处理温度为1200℃的情况，与比较例1相比，实施例1的成品率非常高。具体而言，1200℃的情况，在实施例1中，Nv晶片为100％、NvNi混合晶片为99％，在比较例1中，Nv晶片为88％、NvNi混合晶片则成为93％，实施例1和比较例1产生大的差异。
如此，快速热处理中的热处理温度即使高温化，在实施例1中，氧化膜耐压没有降低，与比较例1相比，能够维持在高值的原因，认为是基于以下的理由。
如上述，若对晶片施行RTP处理，则会从晶片表面注入Va。因此，使用N区域的晶片、特别是Nv晶片来作为材料时，根据上述Va注入，点缺陷也就是空孔凝集，形成空孔型缺陷的可能性高。而且，由于如此地在晶片的表层区域形成空孔型缺陷，会发生氧化膜耐压的低下。
然而，如实施例1般，在本发明中，在快速热处理后，施行800～1100℃、2小时以内的热处理，通过效率佳地使由于快速热处理而注入的空孔扩散，表层的空孔浓度降低，其结果，可有效地消灭空孔型缺陷。因此，氧化膜耐压几乎不会降低。如图5所示，实施例1中的成品率都很高，判断可通过上述短时间的热处理来进行回复。另外，快速热处理后的上述热处理，如上述般，是在800℃进行1小时的热处理，在RTP处理中注入的空孔扩散的距离，比在800℃施行30分钟的热处理时的扩散距离长。
另一方面，在比较例1中，与实施例1相异，由于没有在快速热处理后施行上述热处理，所以在快速热处理中由于Va的注入而新发生的空孔型缺陷，会照原样地存在，因而被认为其氧化膜耐压会比实施例1低。
另外，快速热处理时的热处理温度越高，则上述Va的注入浓度越高，所以氧化膜耐压的降低程度会越大，如图5所示，实施例1和比较例1的成品率的差异变大。
进而，Nv晶片，相对于NvNi混合晶片，其单晶提拉时的速度大，是更靠近OSF区域，由于晶片中的Va浓度更高，所以由于快速热处理中的Va的注入，空孔凝集而形成空孔型缺陷的比例变高。因此Nv晶片的成品率会比NvNi混合晶片更低。
图6表示比较例1的NvNi混合晶片的TDDB测定结果的一例。
在此晶片中，Nv区域和Ni区域混合存在，Nv区域是自晶片中心算起半径70mm的同心圆内的范围，而其外侧则为Ni区域。根据图6可了解到，氧化膜耐压的低下是发生在自晶片中心算起30～40mm左右的范围，不是Nv区域全体，而仅发生于Nv区域的中心部。
此晶片是自单晶硅晶棒的半径方向切出的晶片，在晶片面内，晶棒的提拉速度V是同样的。然而，在自硅熔点至1300℃的温度范围中的提拉轴方向的结晶内温度梯度的平均值G(℃/mm)，其在晶棒的中心的数值小，而朝周边变大。因此，即使提拉速度相同，V/G越靠近晶片中心部越大，而越靠近晶片中心，即使仍在Nv区域之中，也是越靠近OSF区域的区域。如此，比较例的晶片的Nv区域的中心区域，虽然在晶棒的阶段没有发生Va的凝集，但其为靠近OSF区域的部分，在快速热处理前存在于硅晶片中的空孔浓度高，而在快速热处理后的空孔浓度净值(实质的空孔浓度)的过饱和度，高于靠近Ni区域的Nv区域(也即晶片的Nv区域的外周附近)，空孔容易凝集、容易发生缺陷。
又，对于实施例1和比较例1的晶片，在N2环境中，施行其热处理温度为900℃、热处理时间为10小时之氧析出热处理，然后测定基体(bulk)中的BMD密度。
其结果，实施例1的晶片，其BMD密度平均为7×109个/cm3，比较例1的晶片则为4×107个/cm3，实施例1显著地较高。这是因为实施例1通过在RTP处理后施行800～1100℃、2小时以内的热处理，在晶片的基体中，氧析出物的团簇生长而形成稳定的氧析出核的缘故。通过本发明的制造方法所得到的晶片，有施行如上述般的氧析出热处理时，可迅速地形成更多的BMD。
实施例2、比较例2
接着，使用与实施例1所使用的提拉装置相同热区的单晶提拉装置，以提拉速度为0.595mm/min(图1的A-A位置)的方式，一边控制一边提拉单晶硅晶棒，来准备往径向切出而成的Nv晶片，对于该Nv晶片，在NH3流量为0.5L/min和Ar流量为4L/min的混合环境中，以50℃/秒的升温速度自室温快速升温，在1200℃保持10秒后，以50℃/秒的降温速度快速冷却。之后，在N2环境下，改变热处理温度(700℃、800℃、900℃)及热处理时间(10分钟、30分钟、60分钟)来施行热处理，然后，分别对各个晶片进行氧化膜耐压测定。
作为其结果，在图7、表2中，表示快速热处理后的热处理中的热处理温度、热处理时间、和C模式成品率的关系。
表2
Figure A20068005131100171
在此，首先说明有关在800℃施行30分钟的热处理的情况。如图7所示，此时的成品率为98％，与没有施行热处理的情况相比，充分地改善，氧化膜耐压的低下被充分地抑制，而成为高质量的晶片。
做为材料所准备的Nv晶片，相当于从图1的A-A位置切出而成的晶片，即使仍是在Nv区域中，但是已靠近OSF区域。对此区域的晶片施行快速热处理而形成的结晶缺陷，被认为会比以较慢的提拉速度提拉而成的区域大，也即被认为会比形成在其空孔浓度更低的区域的晶片中的结晶缺陷大。因此，上述区域中的缺陷消灭，则意味着在整个Nv区域，由快速热处理所形成的空孔型缺陷会消灭。
如此，在快速热处理后，若在800℃施行30分的热处理，能够充分地消灭空孔型缺陷，有效地防止氧化膜耐压的低下。
此处，若更延长热处理时间，空孔扩散的距离越长，能够消灭更多的空孔型缺陷，更提高上述成品率。如图7所示，通过800℃、60分钟的热处理，可使成品率改善至100％。
又，若提高热处理温度，由于扩散常数也会变大，所以能够以更短时间的热处理，使空孔扩散的距离，增大至与在800℃施行30分钟的热处理的情况相同的程度。例如，利用900℃、10分钟的热处理，可改善至98％。又，在900℃进行30分钟或60分钟的热处理的情况，则成品率为100％或99％；同样地，能够作出一种高质量的晶片，其几乎不会发生氧化膜耐压的低下(以上为实施例2)。
另一方面，在700℃施行10分钟、30分钟或60分钟的热处理、或是在800℃施行10分钟的热处理的情况(比较例2)，其成品率在89～93％的范围内，与实施例2的情况相比，显著地降低。这些比较例2的热处理，由于无法使在快速热处理中所形成的空孔充分地扩散，空孔型缺陷的消灭不充分，无法得到与800℃、30分钟的热处理的情况相同程度的空孔型缺陷的消灭效果。
如上所述，如本发明般，在RTP处理后，通过施行800～1100℃、2小时以内的热处理，使得在RTP处理中注入的空孔扩散的距离，比在800℃施行30分钟的热处理时扩散的距离更长，有效率地消灭在快速热处理中所形成的空孔型缺陷，能够将晶片表层区域也即组件主动区域作成无缺陷层，同时在基体中形成稳定的氧析出核。因此，若将本发明的晶片投入组件工序，则能够制造出其组件特性的低下有效地被抑制的晶片，进而，即使是近年来的短时间化、低温化的组件工序，也能形成充分密度的BMD，而作出吸气(去疵)能力高的高质量晶片。又，由于能够比以往的晶片在更早阶段就形成BMD，所以可从组件工序的较早阶段开始，便发挥捕捉金属杂质的吸气能力。
而且，本发明对于作为材料而准备的其径向全面为N区域的晶片，是有效的，也即对于以往在RTP处理后其氧化膜耐压低下的Nv区域的晶片，是有效的，能够使氧化膜耐压不会低下，由于能够使用整个Nv区域，所以能够显著地提升生产效率。上述快速热处理后的热处理，由于能以短时间进行，所以不会增大制造成本。
另外，本发明并未被限定于上述实施方式。上述实施方式为例示，只要是具有与被记载于本发明的权利要求中的技术思想实质上相同的构成、能得到同样的作用效果者，不论为何者，皆被包含在本发明的技术范围内。

Claims (5)

1.一种单晶硅晶片的制造方法，是通过切克劳斯基法来提拉单晶硅晶棒，并对自该单晶硅晶棒切出的其径向全面为N区域的晶片进行快速热处理的单晶硅晶片的制造方法，其特征为：
在上述快速热处理后，于热处理温度为800～1100℃、热处理时间为2小时以下的范围内，并至少以由于上述快速热处理而已被注入的点缺陷也就是空孔能扩散的距离，以比通过在800℃进行30分钟的热处理所扩散的距离更长的方式，调整上述热处理温度及热处理时间，来进行热处理，使空孔型缺陷消灭。
2.如权利要求1所述的单晶硅晶片的制造方法，其中，将上述单晶硅晶棒，以使其径向全面成为Nv区域的方式，来进行提拉。
3.如权利要求1或2所述的单晶硅晶片的制造方法，其中，提拉上述单晶硅晶棒时，掺杂1×1011～1×1015atoms/cm3浓度的氮及/或1×1016～1×1017atoms/cm3浓度的碳。
4.如权利要求1～3中任一项所述的单晶硅晶片的制造方法，其中，在提拉上述单晶硅晶棒时，掺杂8ppm以上15ppm以下的浓度的氧。
5.如权利要求1～4中任一项所述的单晶硅晶片的制造方法，其中，在非氧化性环境下进行上述快速热处理。
CNA2006800513114A 2006-01-17 2006-12-21 单晶硅晶片的制造方法 Pending CN101361171A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006008208A JP2007194232A (ja) 2006-01-17 2006-01-17 シリコン単結晶ウエーハの製造方法
JP008208/2006 2006-01-17

Publications (1)

Publication Number Publication Date
CN101361171A true CN101361171A (zh) 2009-02-04

Family

ID=38287433

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800513114A Pending CN101361171A (zh) 2006-01-17 2006-12-21 单晶硅晶片的制造方法

Country Status (6)

Country Link
US (1) US20090000535A1 (zh)
EP (1) EP1975990A4 (zh)
JP (1) JP2007194232A (zh)
KR (1) KR20080083326A (zh)
CN (1) CN101361171A (zh)
WO (1) WO2007083477A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103328696A (zh) * 2011-01-24 2013-09-25 信越半导体股份有限公司 单晶硅晶片的制造方法及退火晶片
CN103578976A (zh) * 2012-08-08 2014-02-12 硅电子股份公司 单晶硅半导体晶片及其制造方法
CN105316767A (zh) * 2015-06-04 2016-02-10 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN109477240A (zh) * 2016-07-06 2019-03-15 株式会社德山 单晶硅板状体及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5262021B2 (ja) * 2007-08-22 2013-08-14 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP4862857B2 (ja) * 2008-05-02 2012-01-25 信越半導体株式会社 シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
WO2009151077A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
GB0910003D0 (en) 2009-06-11 2009-07-22 Univ Leuven Kath Novel compounds for the treatment of neurodegenerative diseases
JP5572569B2 (ja) * 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP7388434B2 (ja) 2019-04-16 2023-11-29 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
DE69806369T2 (de) * 1997-04-09 2003-07-10 Memc Electronic Materials, Inc. Silicium mit niedriger fehlerdichte und idealem sauerstoffniederschlag
KR20050049561A (ko) * 1997-04-09 2005-05-25 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도의 실리콘 웨이퍼 및 잉곳
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP3778146B2 (ja) * 2002-08-23 2006-05-24 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法及びシリコンウェーハ
JP4432317B2 (ja) * 2002-12-11 2010-03-17 信越半導体株式会社 シリコンウエーハの熱処理方法
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JP4529416B2 (ja) * 2003-11-07 2010-08-25 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103328696A (zh) * 2011-01-24 2013-09-25 信越半导体股份有限公司 单晶硅晶片的制造方法及退火晶片
CN103328696B (zh) * 2011-01-24 2016-05-11 信越半导体股份有限公司 单晶硅晶片的制造方法及退火晶片
CN103578976A (zh) * 2012-08-08 2014-02-12 硅电子股份公司 单晶硅半导体晶片及其制造方法
CN103578976B (zh) * 2012-08-08 2016-08-24 硅电子股份公司 单晶硅半导体晶片及其制造方法
CN105316767A (zh) * 2015-06-04 2016-02-10 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN109477240A (zh) * 2016-07-06 2019-03-15 株式会社德山 单晶硅板状体及其制造方法
CN109477240B (zh) * 2016-07-06 2019-12-27 株式会社德山 单晶硅板状体及其制造方法

Also Published As

Publication number Publication date
EP1975990A4 (en) 2009-12-09
KR20080083326A (ko) 2008-09-17
EP1975990A1 (en) 2008-10-01
US20090000535A1 (en) 2009-01-01
WO2007083477A1 (ja) 2007-07-26
JP2007194232A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
CN101361171A (zh) 单晶硅晶片的制造方法
CN101360852B (zh) 单晶硅晶片的制造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
CN101622381A (zh) 单晶硅芯片的制造方法
KR20000005886A (ko) 적은결함을갖는질소가도프된실리콘단결정웨이퍼및그의제조방법
CN107210223A (zh) 硅晶圆的制造方法
CN1697130A (zh) 硅晶片以及用于制造硅晶片的方法
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
JP3255114B2 (ja) 窒素ドープした低欠陥シリコン単結晶の製造方法
CN103003927A (zh) 硅基板的制造方法及硅基板
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
TWI534310B (zh) Silicon substrate manufacturing method and silicon substrate
KR102188589B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2003243404A (ja) アニールウエーハの製造方法及びアニールウエーハ
WO2005053010A1 (ja) アニールウエーハ及びアニールウエーハの製造方法
KR102192287B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
US6544332B1 (en) Method for manufacturing silicon single crystal, silicon single crystal manufactured by the method, and silicon wafer
JP2004250263A (ja) 高品質ウェーハおよびその製造方法
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP2007070132A (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JPH11349394A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JPH082993A (ja) 結晶欠陥の少ないシリコン単結晶の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20090204