CN103578976B - 单晶硅半导体晶片及其制造方法 - Google Patents

单晶硅半导体晶片及其制造方法 Download PDF

Info

Publication number
CN103578976B
CN103578976B CN201310341923.9A CN201310341923A CN103578976B CN 103578976 B CN103578976 B CN 103578976B CN 201310341923 A CN201310341923 A CN 201310341923A CN 103578976 B CN103578976 B CN 103578976B
Authority
CN
China
Prior art keywords
less
wafer
defect
bmd
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310341923.9A
Other languages
English (en)
Other versions
CN103578976A (zh
Inventor
T·米勒
G·基辛格
D·科特
A·扎特勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN103578976A publication Critical patent/CN103578976A/zh
Application granted granted Critical
Publication of CN103578976B publication Critical patent/CN103578976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明涉及单晶硅半导体晶片及其制造方法。该半导体晶片具有不含BMD缺陷并且从半导体晶片的正面延伸至半导体晶片块体内的区域DZ以及包含BMD缺陷并且从DZ进一步延伸至半导体晶片块体内的区域。所述方法包括根据Czochralski法提拉硅单晶，将单晶加工成为经抛光的单晶硅基底晶片，对基底晶片快速的加热和冷却，对经过快速的加热和冷却的基底晶片缓慢的加热，及将该基底晶片在特定的温度下保持特定的时间。

Description

单晶硅半导体晶片及其制造方法
技术领域
本发明涉及单晶硅半导体晶片及其制造方法。该半导体晶片具有不含BMD缺陷并且从半导体晶片正面延伸至半导体晶片块体内的区域DZ，缩写为DZ，以及含有BMD缺陷并且从DZ进一步延伸至半导体晶片块体内的区域。
背景技术
为了制造半导体晶片，首先由根据Czochralski法提拉的单晶切割基底晶片。Czochralski法包括使由石英玻璃制成的坩埚中的硅熔化，将单晶晶种浸入熔体中，及连续地提升晶种离开熔体表面。单晶在此移动过程中在相界面处生长，相界面是在浸入晶种时在熔体与晶种下端之间形成的。将由单晶切割的基底晶片加工成经抛光的单晶硅基底晶片，随后实施热处理。
通过该方法，最后获得单晶硅半导体晶片(“硅单晶晶片”)，其具有从正面延伸至半导体晶片块体内的区域DZ，该区域DZ称作“洁净区”并且不含BMD缺陷(块体微缺陷“bulk mico defects”)。在DZ中，无法检测到缺陷，如尺寸大于20nm且密度不小于2.5×105/cm3的COP缺陷(晶体原生颗粒“crystal originated particles”)和LPit缺陷(大蚀坑缺陷“large etch pit defects”)。半导体晶片的需要形成电子元件(“器件”)的表面通常称作正面。半导体晶片此外还具有延伸至半导体晶片块体内的与DZ相邻接的含有BMD缺陷的区域。
COP缺陷和LPit缺陷属于在制造硅单晶期间由于过饱和的本征点缺陷产生的缺陷，因此还称作“原生缺陷(grown-in defects)”。本征点缺陷是空位(“vacancies”)和硅晶格间隙原子(“interstitials”)。COP缺陷是通过空位聚集产生的缺陷，LPit缺陷是通过硅晶格间隙原子聚集产生的缺陷。
在过饱和的氧聚簇成为氧化物析出物时，产生BMD缺陷。其形成尤其是可以与金属杂质结合的中心(“吸杂位点”)。因此值得期待的是，在半导体晶片块体内存在高密度的持久地使这些杂质远离DZ的BMD缺陷。存在自由的空位有利于形成能够产生BMD缺陷的核心。
EP1975990A1描述了一种可以制造单晶硅半导体晶片的方法，该晶片具有DZ并且具有BMD缺陷的平均密度例如为7×109/cm3的在DZ外部的区域。为了确保不存在“原生缺陷”，根据所述文献的教导在制造硅单晶时应当注意，单晶具有从中心延伸至单晶圆周的N区域。
N区域是在单晶的空位与硅晶格间隙原子的浓度几乎相等从而在此无法检测到尺寸大于20nm的COP缺陷以及LPit缺陷的区域的名称。例如通过IR激光在COP缺陷处的散射并检测散射光(IR激光层析成像)检测尺寸大于20nm的COP缺陷。在此所述的实施例中使用的合适的测量装置是日本Mitsui的MO-441。下面将由此沿着基底晶片的断口边缘实施的IR激光层析成像称作MO-441测量。
此外，N区域还不含OSF缺陷(氧化诱生堆垛层错“oxidation inducedstacking faults”)。OSF缺陷是指位错环。其是在由于氧化产生硅晶格间隙原子并在氧析出物的核心处形核时形成的。其中硅晶格间隙原子的数量超过空位数量的N区域称作Ni区域，而其中本征点缺陷的该浓度比恰好相反的N区域称作Nv区域。
提拉速率V与垂直于生长的单晶的相界面的温度梯度G的比例V/G作为关键参数测定在生长的单晶的晶格内是否过量存在所述类型的本征点缺陷及其程度。因此，通过控制V/G可以制造硅单晶，其例如在其轴向长度上完全或部分地具有其中N区域从中心延伸至单晶圆周的范围或者特征在于具有COP缺陷并且从中心向外延伸的区域及特征在于与其邻接并且延伸至单晶圆周的N区域的范围。
此外通过控制V/G的径向分布可以使N区域完全是Nv区域，或者完全是Ni区域，或者是在径向上彼此相邻的Nv区域和Ni区域的序列。
由该单晶切割并加工成经抛光的基底晶片的半导体晶片相应地具有由其中心直至其边缘的N区域，或者具有包含COP缺陷并且由基底晶片中心向外延伸的区域以及与其邻接并且延伸直至基底晶片边缘的N区域。但是该基底晶片仍然不具有DZ，并且仍然不具有与其相邻的在基底晶片块体内包含BMD缺陷的区域。
EP1975990A1描述了一种方法，其采用对基底晶片的RTP热处理(快速热处理“rapid thermal processing”)以产生DZ。在此，将基底晶片在短时间内加热至约为1180℃的温度，在该温度范围内短时间保持，并在短时间内冷却。RTP热处理在将空位注入基底晶片的气体气氛中进行。所述空位可以通过与硅晶格间隙原子再结合或者通过扩散至基底晶片的表面而消除。但是后一情形只有在扩散长度足以到达表面的情况下才能实现。这一机理的一种后果是，在热处理之后存在空位的在轴向上不均匀的浓度分布，其中空位在与基底晶片的正面和背面邻接的区域内贫化，条件是背面也暴露在注入空位的气氛中。
空位贫化的区域形成DZ(“洁净区”)。在与其邻接的区域内，注入的空位与氧形成复合物，该复合物可以通过随后的热处理形核并发育成为BMD缺陷。
根据在EP1975990A1中所述的方法，对基底晶片在800至1000℃的范围内的温度下实施后期RTP热处理，历时不大于2小时。发育的BMD缺陷的检测包括在900℃的温度下且处理时间为10小时的进一步的热处理。
EP1887110A1描述了由用氮掺杂并且在含有氢的气氛中提拉的单晶制造单晶硅半导体晶片的方法。在半导体晶片中存在氮还促进核心的形成，由此可以产生BMD缺陷。在含有氢的气氛中提拉单晶简化了对比例V/G的控制。该比例必须保持在其中的范围变宽，从而在单晶中形成由中心延伸至单晶圆周的N区域。
所谓的“吸杂”效率GE表明半导体晶片块体内的BMD缺陷使金属杂质离开半导体晶片表面的功效如何。若将特定量的金属杂质例如铜经由背面扩散进入半导体晶片块体内，并对在半导体晶片的正面上可检测的杂质的量进行测量，则可以根据下式计算“吸杂”效率：
GE＝(1-C/Ct)×100％
其中，Ct代表经由半导体晶片背面扩散进入块体内的量，C代表在半导体晶片正面上检测的杂质的量。
为了将杂质驱入半导体晶片块体内，通常对半导体晶片进行加热。Kim等人(Journal of the Electrochemical Society，155(11)H912H917(2008))表明，该“驱入”步骤在特定的条件下即使在室温下也可以进行。为了将杂质从半导体晶片块体内驱离至半导体晶片的正面，可以对半导体晶片实施热处理。该“驱离”热处理促进杂质向半导体晶片的正面扩散，在Kim等人的文献中被称作“低温向外扩散(LTOD)”。
Shabani等人(J.Electrochem.Soc.，Vol.143，No.6，June1996)表明，若在半导体晶片块体内存在不足的具有“吸杂”作用的BMD缺陷，则即使在室温下铜也可以在几天的时间内从p型掺杂的硅半导体晶片块体内几乎完全地向外扩散至半导体晶片的表面。
发明内容
本发明的目的在于确保即使在半导体晶片的较长的储存时间之后仍然保持硅半导体晶片的高的“吸杂”效率。
具体而言，请求保护的方法的发明人发现，必须满足特定的条件以实现所述目的，而不至于将本发明限制在制造具有DZ和与其邻接的包含BMD缺陷的区域的半导体晶片。
该目的是通过用于制造单晶硅半导体晶片的方法实现的，该晶片具有不含BMD缺陷的区域DZ以及与DZ邻接的包含BMD缺陷的区域，该方法包括
根据Czochralski法提拉硅单晶；
将单晶加工成为经抛光的单晶硅基底晶片，该晶片从中心直至边缘由N区域组成或者具有尺寸大于20nm且平均密度小于2.5×105/cm3的COP缺陷，而且该晶片的氮浓度不大于1×1012个原子/cm3，氧浓度不小于5.2×1017个原子/cm3且不大于6.0×1017个原子/cm3；
在基本上由NH3和氩以不小于1∶25且不大于1∶5的体积比组成的气氛中将基底晶片快速加热至不小于1165℃且不大于1180℃的温度并快速冷却，其中加热速率和冷却速率不小于30K/s且不大于50K/s；
将经过快速加热和冷却的基底晶片从不小于500℃且不大于550℃的温度以不小于0.5K/min且不大于1.5K/min的加热速率缓慢加热至不小于930℃且不大于1000℃的温度；及
将基底晶片保持在不小于930℃且不大于1000℃的温度历时不小于7小时且不大于10小时。
根据本发明的方法除了所述的两种热处理以外优选不包括其中使基底晶片处于大于1000℃的温度的对基底晶片的额外的热处理。
COP缺陷的平均密度是指在基底晶片的半径上求平均的COP缺陷密度。
所述目的还是通过所述方法的产品实现的，即单晶硅半导体晶片，其根据缺陷图示/光学显微分析包括：
从半导体晶片的正面延伸至半导体晶片块体内的不含BMD缺陷且平均厚度不小于5μm的区域DZ，及与DZ邻接并且进一步延伸至半导体晶片块体内的包含尺寸不小于50nm的BMD缺陷的区域，其中BMD缺陷的深度分布在所述区域内具有局部最大值，该局部最大值位于相对于半导体晶片正面不小于20μm且不大于200μm的距离处，及其中处于该局部最大值的BMD缺陷的密度不小于2×1010/cm3。
半导体晶片的DZ的平均厚度对应于在半导体晶片的半径上求平均的DZ厚度。
BMD缺陷的密度同样可以借助MO-441测量装置沿着半导体晶片的断口边缘加以测定。替代性地，断口边缘可以利用Secco蚀刻剂或Wright蚀刻剂进行蚀刻，通过蚀刻露出的BMD缺陷可以在光学显微镜下进行计数。与借助MO-441的测量不同，半导体晶片必须在1000℃下实施额外的热处理16小时，该热处理在蚀刻之前实施并且是BMD缺陷的生长步骤。该额外的热处理并不是用于制造根据本发明的半导体晶片的步骤，而是用于检测BMD密度的深度分布的特定特征的步骤。所述的替代性的BMD密度测量由额外的热处理、断口边缘的蚀刻和在光学显微镜下的评估组成，在此称作缺陷图示/光学显微分析。
根据MO-441测量，处于局部最大值的BMD缺陷的密度不小于6×109/cm3。
所述硅半导体晶片不仅在制造之后立即显示出不小于90％的“吸杂”效率，而且在较长的储存时间之后也显示出该效率。因此，半导体晶片的“吸杂”能力持久地保持，而且即使在半导体晶片处于促进杂质向半导体晶片表面向外扩散的温度时也得以保持。根据本发明制造的半导体晶片不需要进一步的热处理以优化BMD缺陷的尺寸和/或密度。其优选进一步加工以制造电子元件，其中在该进一步加工的过程中的热处理特别优选无例外地是LTB过程(低热预算“low thermal budget”)。这是指对半导体晶片在不大于1000℃的温度下进行的热处理。
所述方法包括根据Czochralski法制造硅单晶，其中必须满足关于形成本征点缺陷及关于在单晶中吸收氮和氧的不同条件。
在提拉单晶时，控制提拉速率V与垂直于生长的单晶的相界面的温度梯度G的比例V/G，从而形成至少一个不含LPit缺陷并且其中N区域从中心延伸至单晶圆周的区域，或者形成至少一个其中尺寸大于20nm的COP缺陷从中心直至圆周求平均的密度小于2.5×105/cm3的区域。
所述区域具有对应于单晶的具有单晶名义直径的区段的长度的轴向长度，或者该长度的分量。该名义直径优选不小于300mm，特别优选为450mm。
此外，通过免除了用氮故意掺杂熔体，控制单晶的具有所述点缺陷分布的区域的氮浓度不大于1×1012个原子/cm3。
此外，控制单晶的具有所述点缺陷分布的区域的间隙氧浓度不小于5.2个原子/cm3且不大于6.0×1017个原子/cm3(ASTM F121，1983)。用于调节氧浓度的工艺参数例如是坩埚和晶种的转速、引导通过提拉室的惰性气体的压力和流量以及作用于熔体的磁场的种类和强度。
将单晶的具有所需的关于点缺陷分布及氮和氧的浓度的特性的区域加工成为经抛光的单晶硅基底晶片。
该基底晶片具有经抛光的正面和同样可以进行抛光的背面。该基底晶片具有通过单晶预先确定的点缺陷分布。其不含LPit缺陷，并且从中心直至边缘由N区域组成，或者由其中尺寸大于20nm的COP缺陷从中心直至基底晶片边缘的平均密度小于2.5×105/cm3的区域组成。类似于具有从中心直至边缘的N区域的基底晶片，还优选具有包含尺寸大于20nm的COP缺陷并且从基底晶片中心向外延伸的区域的基底晶片，该区域与延伸直至基底晶片边缘的N区域邻接，条件是COP缺陷从中心直至基底晶片边缘求平均的密度小于2.5×105/cm3。该包含COP缺陷的区域(“COP圆盘”)的半径优选不大于基底晶片半径的30％。
N区域优选包括至少一个Nv区域和至少一个Ni区域，例如Nv区域和与其邻接的Ni区域或者Nv区域、与其邻接的Ni区域和与该Ni区域邻接的另一个Nv区域。
基底晶片中的氮浓度不大于1×1012个原子/cm3，这是通过免除了在制造单晶期间用氮进行掺杂而实现的。免除了该掺杂操作的优点在于，不会发生由氮诱生的BMD形核，并且避免了与此相关的困难。用氮掺杂会导致，由于形成BMD缺陷而无法产生具有足够深度的DZ。
在将空位注入基底晶片的气氛中对经抛光的单晶硅基底晶片实施RTP热处理。RTP热处理是第一热处理并且产生延伸至基底晶片块体内平均不小于5μm并因此具有足够的厚度的DZ。RTP热处理还产生与DZ邻接并且进一步延伸至基底晶片块体内并且其中存在高密度的BMD核心的区域。随后通过对基底晶片进一步的第二热处理使BMD核心发育成为使半导体晶片具有所需“吸杂”能力的BMD缺陷。
在与DZ邻接的区域内BMD密度的深度分布根据缺陷图示/光学显微分析包括BMD缺陷密度不小于2×1010/cm3的局部最大值。该局部最大值优选位于从半导体晶片正面进入半导体晶片块体内不小于20μm且不大于200μm的距离处。所发育的BMD缺陷的尺寸不小于50nm，优选不小于75nm。
RTP热处理必须在特定的条件下进行。其必须在基本上由NH3和氩组成的气氛中进行。NH3/氩的体积比不小于1∶25且不大于1∶5。在更小的比例的情况下，注入基底晶片的空位的数量及于此形成的BMD核心的数量不足。若该比例更大，则包含BMD核心的区域延伸直至接近基底晶片正面，而且DZ的厚度不足。
将基底晶片在短时间内加热至在不小于1165℃且不大于1180℃的范围内的温度，在该温度范围内短时间保持，及在短时间内冷却。在所述温度范围内的停留时间优选为10至25秒。若温度低于下限值，则注入基底晶片的空位的数量及于此形成的BMD核心的数量不足。若温度高于上限值，则包含BMD核心的区域延伸直至接近基底晶片正面，而且DZ的厚度不足。
优选以相等的加热速率和冷却速率对基底晶片进行快速的加热和冷却。加热时的速率(“升温速率”)和冷却时的速率不小于30K/s且不大于50K/s。加热速率小于给定的下限值，由此导致在与DZ邻接的区域内BMD缺陷完全发育之后BMD缺陷的密度和尺寸不足以获得所需的“吸杂”作用。冷却速率大于给定的上限值，由此导致DZ的厚度不足，这是因为包含BMD核心的区域延伸直至接近基底晶片正面。
为了使BMD核心完全发育成为BMD缺陷，在RTP热处理之后对基底晶片实施进一步的第二热处理(后期RTP，“后期RTP退火”)。为此目的，将基底晶片以特定的加热速率从特定的起始温度加热至特定的目标温度，并且在特定的时间之后又冷却。该进一步的热处理的条件同样必须小心地选择。
起始温度是其中实施进一步的热处理的炉中的温度，即在该炉装载基底晶片时。起始温度不小于500℃且不大于550℃。若起始温度低于下限值，则所述方法不太经济。若起始温度高于上限值，则由此导致在与DZ邻接的区域内BMD缺陷完全发育之后BMD缺陷的密度和尺寸不足以获得所需的“吸杂”作用。于是BMD缺陷尤其是小于50nm，这导致其作为“吸杂”中心的作用降低。
加热速率不小于0.5K/min且不大于1.5K/min。若加热速率小于下限值，则所述方法不太经济。若加热速率大于上限值，则由此导致在与DZ邻接的区域内BMD缺陷完全发育之后BMD缺陷的密度和尺寸不足以获得所需的“吸杂”作用。于是BMD缺陷尤其是小于50nm，这导致其作为“吸杂”中心的作用降低。
目标温度在不小于930℃且不大于1000℃的范围内。若目标温度低于下限值，则由此导致在与DZ邻接的区域内BMD缺陷完全发育之后BMD缺陷的密度和尺寸不足以获得所需的“吸杂”作用。于是BMD缺陷尤其是小于50nm，这导致其作为“吸杂”中心的作用降低。在此情况下，基底晶片中的温度和氧浓度不足以使BMD缺陷以所期望的方式发育。若目标温度高于上限值，则使BMD核心消溶。由此同样导致在与DZ邻接的区域内BMD缺陷完全发育之后BMD缺陷的密度和尺寸不足以获得所需的“吸杂”作用。于是BMD缺陷尤其是小于50nm，这导致其作为“吸杂”中心的作用降低。
在不小于930℃且不大于1000℃的温度范围内的目标温度下对基底晶片进一步热处理的持续时间不小于7小时且不大于10小时。若持续时间小于下限值，则由此导致在与DZ邻接的区域内BMD缺陷完全发育之后BMD缺陷的密度和尺寸不足以获得所需的“吸杂”作用。于是BMD缺陷尤其是小于50nm，这导致其作为“吸杂”中心的作用降低。若持续时间大于上限值，则所述方法不太经济。
由于热处理及其后果，半导体晶片中氮和氧的浓度低于基底晶片。
前述的方法并没有利用通过用氮掺杂并且在含有氢的气氛中提拉单晶所带来的优点。而且没有进行优化以对包含浓度比较低的间隙氧的基底晶片进行热处理。
一种同样实现本发明的所述目的并且更加适合于所述基底晶片的替代性方法包括：在含有氢的气氛中提拉单晶，及用氮掺杂单晶。该替代性方法还要求在对基底晶片进一步热处理期间与已述不同的过程。
所述目的还是通过用于制造单晶硅半导体晶片的方法实现的，该晶片具有不含BMD缺陷的区域DZ以及与DZ邻接的包含BMD缺陷的区域，所述方法包括
根据Czochralski法提拉硅单晶，其中生长的单晶用氮掺杂并且在含有氢的气氛中提拉；
将单晶加工成为经抛光的单晶硅基底晶片，其从中心直至边缘由N区域组成，或者由其中尺寸大于20nm的COP缺陷从中心直至基底晶片边缘的平均密度小于2.5×105/cm3的区域组成，而且该晶片的氮浓度不小于3×1013个原子/cm3且不大于3×1014个原子/cm3，氧浓度不小于5.0×1017个原子/cm3且不大于5.8×1017个原子/cm3；
在基本上由NH3和氩以不小于1∶25且不大于1∶5的体积比组成的气氛中将基底晶片快速加热至不小于1165℃且不大于1180℃的温度并快速冷却，其中加热速率和冷却速率不小于30K/s且不大于50K/s；
将经过快速加热和冷却的基底晶片从不小于500℃且不大于550℃的温度以不小于3K/min且不大于7K/min的加热速率缓慢加热至不小于900℃且不大于1000℃的温度；及
将基底晶片保持在不小于900℃且不大于1000℃的温度历时不小于5小时且不大于8小时。
该替代性方法利用了用于在含有氢的气氛中提拉单晶时控制比例V/G的变宽的范围的优点。还利用了氮作为形成BMD核心的促进剂的作用，从而可以发育更大数量的BMD缺陷。由于其数量更大，BMD缺陷还可以更小，不会由此降低“吸杂”作用。该替代性方法还避免产生由氮诱生的缺陷，该缺陷阻止所需的DZ的形成。
在提拉单晶期间氢分压优选为不小于10Pa且不大于80Pa。
在提拉单晶期间，控制单晶的具有所述本征点缺陷分布的区域的间隙氧浓度不小于5.0×1017个原子/cm3且不大于5.8×1017个原子/cm3(ASTM F121，1983)。
通过将含氮化合物溶解在熔体中，从而用氮掺杂生长的单晶。例如使由氮化硅涂覆的硅半导体晶片连同多晶硅一起在坩埚中熔化。
基底晶片中的氮浓度不小于3×1013个原子/cm3且不大于3×1014个原子/cm3。若氮浓度低于给定的下限，则由于氧浓度低而无法形成足够数量的BMD核心。若氮浓度高于给定的上限，则虽然氧浓度比较低，仍然难以获得具有足够深度的DZ。
该基底晶片具有经抛光的正面和同样可以进行抛光的背面。该基底晶片具有通过单晶预先确定的点缺陷分布。其不含LPit缺陷，并且从中心直至边缘由N区域组成，或者由其中尺寸大于20nm的COP缺陷从中心直至基底晶片边缘的平均密度小于2.5×105/cm3的区域组成。类似于具有从中心直至边缘的N区域的基底晶片，还优选具有包含尺寸大于20nm的COP缺陷并且从基底晶片中心向外延伸的区域的基底晶片，该区域与延伸直至基底晶片边缘的N区域邻接，条件是COP缺陷从中心直至基底晶片边缘求平均的密度小于2.5×105/cm3。该包含COP缺陷的区域(“COP圆盘”)的半径优选不大于基底晶片半径的30％。
N区域优选包括至少一个Nv区域和至少一个Ni区域，例如Nv区域和与其邻接的Ni区域或者Nv区域、与其邻接的Ni区域和与该Ni区域邻接的另一个Nv区域。
在对基底晶片实施RTP热处理方面，该替代性方法与已述的方法没有区别。在对基底晶片实施进一步的热处理(后期RTP热处理)方面，区别在于，该替代性方法更经济。
加热速率不小于3K/min且不大于7K/min。若加热速率小于下限值，则所述方法不太经济。若加热速率大于上限值，则由此导致在与DZ邻接的区域内BMD缺陷完全发育之后BMD缺陷的密度和尺寸不足以获得所需的“吸杂”作用。于是BMD缺陷尤其是小于25nm，这导致其作为“吸杂”中心的作用降低。
在不小于900℃且不大于1000℃的温度范围内对基底晶片进一步热处理的持续时间不小于5小时且不大于8小时。若持续时间小于下限值，则由此导致在与DZ邻接的区域内BMD缺陷完全发育之后BMD缺陷的密度和尺寸不足以获得所需的“吸杂”作用。若持续时间大于上限值，则所述方法不太经济。
本发明的目的还是通过该替代性方法的产品实现的。
因此本发明还涉及用氮和氢掺杂的单晶硅半导体晶片，其根据缺陷图示/光学显微分析包括：
从半导体晶片的正面延伸至半导体晶片块体内的不含BMD缺陷且平均厚度不小于5μm的区域DZ，及与DZ邻接并且进一步延伸至半导体晶片块体内的包含尺寸不小于25nm的BMD缺陷的区域，其中BMD缺陷的深度分布在所述区域内具有第一局部最大值，该第一局部最大值位于相对于半导体晶片正面不小于20μm且不大于100μm的距离处，及其中处于该第一局部最大值的BMD缺陷的密度不小于1.0×1010/cm3，BMD缺陷的深度分布具有第二局部最大值，该第二局部最大值位于相对于半导体晶片正面不小于300μm且不大于500μm的距离处，及其中处于该第二局部最大值的BMD缺陷的密度不小于2×1010/cm3。
与通过缺陷图示/光学显微分析进行的测量不同，MO-441测量过程由于检测灵敏度随着测量深度的增大而降低并且缺少额外的热处理而显示出更低的或者显示不出BMD密度的第二局部最大值。
根据MO-441测量，处于第一局部最大值的BMD缺陷的密度不小于6×109/cm3，而在相对于半导体晶片正面不小于300μm且不大于500μm的距离处的平均BMD密度不小于3×109/cm3。
虽然通过该替代性方法制造的根据本发明的半导体晶片块体内的BMD缺陷较小，但是在更深区域(距离半导体晶片正面约50μm起)内存在的数量更大，这对于所需的“吸杂”作用是足够的。BMD缺陷的尺寸不小于25nm且优选不大于100nm。根据缺陷图示/光学显微分析，与DZ邻接的包含BMD缺陷的区域的深度分布具有第一和第二局部最大值。BMD缺陷的密度在第一局部最大值处不小于1.0×1010/cm3，而在第二局部最大值处不小于2×1010/cm3。该第一局部最大值位于相对于半导体晶片正面不小于20μm且不大于100μm的距离处，该第二局部最大值位于相对于半导体晶片正面不小于300且不大于500μm的距离处。
无论是否采用该替代性方法，根据本发明制造的硅半导体晶片不仅在制造之后立即显示出不小于95％的“吸杂”效率，而且在比较长的储存时间之后也显示出该效率。该吸杂效率在制造半导体晶片之后立即为不小于95％。
实施例/比较例：
以根据本发明的方式及以与此不同的方式制造硅半导体晶片，并加以表征及对其“吸杂”能力进行检验。
提拉单晶并加工成为经抛光的单晶硅基底晶片，其具有从中心直至边缘的N区域，或者具有包含尺寸大于20nm且平均密度小于2.5×105/cm3的COP缺陷的区域。
一部分基底晶片源自用氮和氢掺杂的单晶。其他部分不用氢和氮掺杂。首先根据本发明的要求对所有的基底晶片实施RTP热处理。
随后将基底晶片划分成实施根据本发明的要求的进一步的热处理的(实施例)和实施与此不同的进一步的热处理的(比较例)。
对以此方式制造的半导体晶片加以表征及对其“吸杂”能力进行测试。为此将半导体晶片切割成正方形试样。
计算BMD尺寸：
使用Schmolke等人(Electrochemical Society Proc.Vol.2002-2，page658)所述的模拟模型，计算BMD尺寸。利用以下参数进行计算：表面能(Sigma＝0)及每个析出的氧原子的析出物体积＝3.45×10-23cm3。
测量BMD尺寸：一部分试样额外利用MO-441测量其尺寸。为此目的的检测设定为：激光功率100mW，每个数据点的测量时间＝1ms，两个过滤片的强度过滤设定(50和100％)。
利用缺陷图示/光学显微分析测定BMD缺陷的深度分布：
将每个试样在1000℃下在氮气中热处理16小时，随后分成两部分。然后对断口表面进行蚀刻，借助光学显微镜测定取决于相对于半导体晶片正面的距离的BMD缺陷密度。
测定DZ的厚度：
将每个试样在1000℃下在氮气中热处理16小时，随后分成两部分。然后对断口表面进行蚀刻，借助光学显微镜测量在沿着断口边缘的长度为5mm的测量路径上的第1个BMD缺陷的深度。然后测定在该测量路径上的其他7个BMD缺陷的深度，计算所实施的8次深度测量的平均值，并指定为“洁净区”的平均厚度。
测定“吸杂”效率：
a)用铜污染试样：
将每个试样浸入氟化氢水溶液(50重量％HF)中10分钟，随后在背面上用铜离子污染。为此在室温下将试样的背面与包含Cu(NO3)2的水溶液接触5分钟，由此用1×1013cm-2的铜离子污染背面。随后将试样浸入氟化氢水溶液(50重量％HF)中10分钟，并用水冲洗。
b)“驱入”热处理：
将每个试样在1000℃的温度下在氮气氛中热处理历时10分钟。
c)储存：
将每个试样在室温下储存7天。
d)测量铜离子的浓度：
在500×500μm2的面积上利用飞行时间二次离子质谱仪(TOF-SIMS)测量每个试样的正面上的铜浓度。
e)计算“吸杂”效率：
根据式GE＝(1-CCu/CtCu)×100％计算“吸杂”效率(GE)，其中CtCu是污染试样背面的铜离子的浓度，CCu是在试样正面上利用TOF-SIMS检测的铜离子的浓度。
图1至8所示为：
图1：根据缺陷图示/光学显微分析，BMD密度(BMD-D)作为相对于半导体晶片正面的深度(d)的函数的曲线：间隙氧浓度[Oi]为5.4×1017/cm3的基底晶片；第一热处理：RTA，Ar/NH320∶1，在1175℃下，保持时间20秒；第二热处理：500至950℃，升温速率1K/min，保持时间8小时；在缺陷图示/光学显微分析的范畴内的额外的热处理：1000℃，16小时。
图2：根据缺陷图示/光学显微分析，BMD密度(BMD-D)作为相对于半导体晶片正面的深度(d)的函数的曲线：间隙氧浓度[Oi]为5.9×1017/cm3的基底晶片；第一热处理：RTA，Ar/NH320∶1，在1175℃下，保持时间20秒；第二热处理：500至950℃，升温速率1K/min，保持时间6小时；在缺陷图示/光学显微分析的范畴内的额外的热处理：1000℃，16小时。
图3：根据缺陷图示/光学显微分析，BMD密度(BMD-D)作为相对于半导体晶片正面的深度(d)的函数的曲线：间隙氧浓度[Oi]为5.3×1017/cm3且氮浓度为8×1013/cm3的基底晶片；在提拉单晶期间的氢分压：15.5Pa(0.155mbar)；第一热处理：RTA，Ar/NH320∶1，在1175℃下，保持时间20秒；第二热处理：500至950℃，升温速率1K/min，保持时间6小时；在缺陷图示/光学显微分析的范畴内的额外的热处理：1000℃，16小时。
图4：根据MO-411测量，BMD密度(BMD-D)作为相对于半导体晶片正面的深度(d)的函数的曲线：间隙氧浓度[Oi]为5.4×1017/cm3的基底晶片；第一热处理：RTA，Ar/NH320∶1，在1175℃下，保持时间20秒；第二热处理：500至950℃，升温速率1K/min，保持时间10小时。
图5：根据MO-411测量，BMD密度(BMD-D)作为相对于半导体晶片正面的深度(d)的函数的曲线：间隙氧浓度[Oi]为5.9×1017/cm3的基底晶片；第一热处理：RTA，Ar/NH320∶1，在1175℃下，保持时间20秒；第二热处理：500至950℃，升温速率1K/min，保持时间10小时。
图6：根据MO-411测量，BMD密度(BMD-D)作为相对于半导体晶片正面的深度(d)的函数的曲线：间隙氧浓度[Oi]为5.3×1017/cm3且氮浓度为8×1013/cm3的基底晶片；在提拉单晶期间的氢分压：15.5Pa(0.155mbar)；第一热处理：RTA，Ar/NH320∶1，在1175℃下，保持时间20秒；第二热处理：500至950℃，升温速率1K/min，保持时间6小时。
图7：根据MO-411测量，BMD密度(BMD-D)作为相对于半导体晶片正面的深度(d)的函数的曲线：间隙氧浓度[Oi]为5.3×1017/cm3且氮浓度为8×1013/cm3的基底晶片；在提拉单晶期间的氢分压：15.5Pa(0.155mbar)；第一热处理：RTA，Ar/NH320∶1，在1175℃下，保持时间20秒；第二热处理：500至950℃，升温速率1K/min，保持时间8小时。
图8：根据MO-441测量，COP密度(COP-D)作为基底晶片半径(R)的函数的曲线，其中设备设定1000mW以测定尺寸大于20nm的COP缺陷。平均COP密度为5×104/cm3。实线所示为5个数据点的移动平均(从半径150mm位置起计算)。
在一个试验中，试样在室温下储存7天后测定“吸杂”效率。
试验结果汇总于表1和2中。
在表中：
“N+H”和“-”分别代表在用和不用氮和氢掺杂单晶的情况下制造单晶；
[Oi]代表基底晶片中的间隙氧浓度；
“后期RTP”代表在RTP热处理之后进一步的第二热处理。

Claims (7)

1.用于制造单晶硅半导体晶片的方法，该晶片具有不含BMD缺陷的区域DZ以及与DZ邻接的包含BMD缺陷的区域，该方法包括
根据Czochralski法提拉硅单晶；
将单晶加工成为经抛光的单晶硅基底晶片，该晶片从中心直至边缘由N区域组成或者具有尺寸大于20nm且其平均密度小于2.5×105/cm3的COP缺陷，而且该晶片的氮浓度不大于1×1012个原子/cm3，氧浓度不小于5.2×1017个原子/cm3且不大于6.0×1017个原子/cm3；
在由NH3和氩以不小于1:25且不大于1:5的体积比组成的气氛中将基底晶片快速加热至不小于1165℃且不大于1180℃的温度并快速冷却，其中加热速率和冷却速率不小于30K/s且不大于50K/s；
将经过快速加热和冷却的基底晶片从不小于500℃且不大于550℃的温度以不小于0.5K/min且不大于1.5K/min的加热速率缓慢加热至不小于930℃且不大于1000℃的温度；及
将基底晶片保持在不小于930℃且不大于1000℃的温度历时不小于7小时且不大于10小时。
2.用于制造单晶硅半导体晶片的方法，该晶片具有不含BMD缺陷的区域DZ以及与DZ邻接的包含BMD缺陷的区域，所述方法包括
根据Czochralski法提拉硅单晶，其中生长的单晶用氮掺杂并且在含有氢的气氛中提拉；
将单晶加工成为经抛光的单晶硅基底晶片，该晶片从中心直至边缘由N区域组成或者具有尺寸大于20nm且其平均密度小于2.5×105/cm3的COP缺陷，而且该晶片的氮浓度不小于3×1013个原子/cm3且不大于3×1014个原子/cm3，氧浓度不小于5.0×1017个原子/cm3且不大于5.8×1017个原子/cm3；
在由NH3和氩以不小于1:25且不大于1:5的体积比组成的气氛中将基底晶片快速加热至不小于1165℃且不大于1180℃的温度并快速冷却，其中加热速率和冷却速率不小于30K/s且不大于50K/s；
将经过快速的加热和冷却的基底晶片从不小于500℃且不大于550℃的温度以不小于3K/min且不大于7K/min的加热速率缓慢加热至不小于900℃且不大于1000℃的温度；及
将基底晶片保持在不小于900℃且不大于1000℃的温度历时不小于5小时且不大于8小时。
3.根据权利要求1或权利要求2的方法，其特征在于，所述方法不包括其中使基底晶片处于大于1000℃的温度的对基底晶片的额外的热处理。
4.根据权利要求2的方法，其特征在于，在含有分压不小于10Pa且不大于80Pa的氢的气氛中提拉生长的单晶。
5.根据权利要求3的方法，其特征在于，在含有分压不小于10Pa且不大于80Pa的氢的气氛中提拉生长的单晶。
6.氮浓度不大于1×1012个原子/cm3的单晶硅半导体晶片，其根据缺陷图示/光学显微分析包括：
从半导体晶片的正面延伸至半导体晶片块体内的不含BMD缺陷且平均厚度不小于5μm的区域DZ，及与DZ邻接并且进一步延伸至半导体晶片块体内的包含尺寸不小于50nm的BMD缺陷的区域，其中BMD缺陷的深度分布在所述区域内具有局部最大值，该局部最大值位于相对于半导体晶片正面不小于20μm且不大于200μm的距离处，及其中处于该局部最大值的BMD缺陷的密度不小于2×1010/cm3。
7.用氮和氢掺杂的单晶硅半导体晶片，其根据缺陷图示/光学显微分析包括：
从半导体晶片的正面延伸至半导体晶片块体内的不含BMD缺陷且平均厚度不小于5μm的区域DZ，及与DZ邻接并且进一步延伸至半导体晶片块体内的包含尺寸不小于25nm的BMD缺陷的区域，其中BMD缺陷的深度分布在所述区域内具有第一局部最大值，该第一局部最大值位于相对于半导体晶片正面不小于20μm且不大于100μm的距离处，及其中处于该第一局部最大值的BMD缺陷的密度不小于1.0×1010/cm3，BMD缺陷的深度分布具有第二局部最大值，该第二局部最大值位于相对于半导体晶片正面不小于300μm且不大于500μm的距离处，及其中处于该第二局部最大值的BMD缺陷的密度不小于2×1010/cm3。
CN201310341923.9A 2012-08-08 2013-08-07 单晶硅半导体晶片及其制造方法 Active CN103578976B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012214085.9 2012-08-08
DE102012214085.9A DE102012214085B4 (de) 2012-08-08 2012-08-08 Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
CN103578976A CN103578976A (zh) 2014-02-12
CN103578976B true CN103578976B (zh) 2016-08-24

Family

ID=50050493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310341923.9A Active CN103578976B (zh) 2012-08-08 2013-08-07 单晶硅半导体晶片及其制造方法

Country Status (8)

Country Link
US (2) US9458554B2 (zh)
JP (1) JP5693680B2 (zh)
KR (1) KR101494730B1 (zh)
CN (1) CN103578976B (zh)
DE (1) DE102012214085B4 (zh)
MY (1) MY161961A (zh)
SG (1) SG2013056395A (zh)
TW (1) TWI539041B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE102015226399A1 (de) * 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
CN107151817A (zh) 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 单晶硅的生长方法及其制备的单晶硅锭
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
US11142844B2 (en) * 2016-06-08 2021-10-12 Globalwafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
JP7057122B2 (ja) * 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
GB201815815D0 (en) * 2018-09-28 2018-11-14 Metryx Ltd Method and apparatus for controlling the temperature of a semiconductor wafer
JP2022526817A (ja) 2019-04-11 2022-05-26 グローバルウェーハズ カンパニー リミテッド 本体長さ後半の歪みが低減されたインゴットの製造方法
JP7388434B2 (ja) * 2019-04-16 2023-11-29 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
KR102576552B1 (ko) 2019-04-18 2023-09-07 글로벌웨이퍼스 씨오., 엘티디. 연속 쵸크랄스키 방법을 사용하여 단결정 실리콘 잉곳을 성장시키기 위한 방법들
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity
EP3929334A1 (de) * 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法
JP2024008390A (ja) * 2022-07-08 2024-01-19 株式会社Sumco シリコンウェーハ及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1393914A (zh) * 2001-06-28 2003-01-29 三星电子株式会社 快速热退火、由其制造的硅晶片以及直拉法拉晶设备
CN101160420A (zh) * 2005-04-08 2008-04-09 株式会社Sumco 硅单晶的制造方法和硅晶片
CN101361171A (zh) * 2006-01-17 2009-02-04 信越半导体股份有限公司 单晶硅晶片的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6663708B1 (en) 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP4794137B2 (ja) 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP2007045662A (ja) 2005-08-10 2007-02-22 Sumco Corp 半導体シリコンウェーハおよびその製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5072460B2 (ja) 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
DE102008046617B4 (de) 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
JP5537802B2 (ja) 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8357939B2 (en) 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1393914A (zh) * 2001-06-28 2003-01-29 三星电子株式会社 快速热退火、由其制造的硅晶片以及直拉法拉晶设备
CN101160420A (zh) * 2005-04-08 2008-04-09 株式会社Sumco 硅单晶的制造方法和硅晶片
CN101361171A (zh) * 2006-01-17 2009-02-04 信越半导体股份有限公司 单晶硅晶片的制造方法

Also Published As

Publication number Publication date
TWI539041B (zh) 2016-06-21
MY161961A (en) 2017-05-15
KR20140020188A (ko) 2014-02-18
JP2014034513A (ja) 2014-02-24
CN103578976A (zh) 2014-02-12
US20140044945A1 (en) 2014-02-13
DE102012214085B4 (de) 2016-07-07
US9458554B2 (en) 2016-10-04
TW201445013A (zh) 2014-12-01
SG2013056395A (en) 2014-03-28
KR101494730B1 (ko) 2015-02-23
JP5693680B2 (ja) 2015-04-01
DE102012214085A1 (de) 2014-05-15
US20160053405A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
CN103578976B (zh) 单晶硅半导体晶片及其制造方法
JP5537802B2 (ja) シリコンウエハの製造方法
US7563319B2 (en) Manufacturing method of silicon wafer
US20060189169A1 (en) Method for heat treatment of silicon wafers
US20070178668A1 (en) Epitaxial wafer and method for producing epitaxial wafers
TWI398556B (zh) 由單晶矽所構成之半導體晶圓及其製造方法
US10177008B2 (en) Silicon wafer and method for manufacturing the same
WO2003092065A1 (fr) Tranche de silicium a haute resistance et son procede de production
EP1551058B1 (en) Annealed wafer manufacturing method
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
US7244306B2 (en) Method for measuring point defect distribution of silicon single crystal ingot
JP2008160069A (ja) シリコンウエハ及びその製造方法
US7074271B2 (en) Method of identifying defect distribution in silicon single crystal ingot
TW201908542A (zh) 由單晶矽製成的半導體晶圓和其生產方法
JP3933010B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP6131842B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2004189584A (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP3731553B2 (ja) シリコンウェーハの窒素濃度の評価方法
Páscoa Impurities and defects in monocrystalline CZ silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant