JP6296001B2 - シリコンエピタキシャルウェーハの製造方法及び評価方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法及び評価方法 Download PDF

Info

Publication number
JP6296001B2
JP6296001B2 JP2015102441A JP2015102441A JP6296001B2 JP 6296001 B2 JP6296001 B2 JP 6296001B2 JP 2015102441 A JP2015102441 A JP 2015102441A JP 2015102441 A JP2015102441 A JP 2015102441A JP 6296001 B2 JP6296001 B2 JP 6296001B2
Authority
JP
Japan
Prior art keywords
epitaxial wafer
silicon epitaxial
intensity
line
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015102441A
Other languages
English (en)
Other versions
JP2016219585A (ja
Inventor
康 水澤
康 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015102441A priority Critical patent/JP6296001B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US15/571,246 priority patent/US10643908B2/en
Priority to DE112016001907.6T priority patent/DE112016001907T5/de
Priority to CN201680029132.4A priority patent/CN107615470B/zh
Priority to KR1020177033199A priority patent/KR102528848B1/ko
Priority to PCT/JP2016/001223 priority patent/WO2016185644A1/ja
Publication of JP2016219585A publication Critical patent/JP2016219585A/ja
Application granted granted Critical
Publication of JP6296001B2 publication Critical patent/JP6296001B2/ja
Priority to US16/751,601 priority patent/US11205599B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/342—Sorting according to other particular properties according to optical properties, e.g. colour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/66—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light electrically excited, e.g. electroluminescence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Description

本発明は、シリコンエピタキシャルウェーハの製造方法、その製造方法により製造されたシリコンエピタキシャルウェーハを用いて製造された撮像素子、及びシリコンエピタキシャルウェーハの評価方法に関する。
半導体集積回路を作製するための基板として、主にＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法によって作製されたシリコンウェーハが用いられている。近年の最先端撮像素子（ＣＣＤ、ＣＭＯＳイメージセンサ等）では、白キズと呼ばれる暗電流不良が発生している。白キズ発生の原因は、深い準位を形成する何らかの欠陥が存在するためと言われている。具体的には金属不純物が挙げられる。金属不純物がデバイス活性領域に存在することで白キズ不良を引き起こすことが良く知られている。
その他の深い準位を形成する欠陥として知られているものとして、ＣｉＣｓ欠陥やＣｉＯｉ欠陥が挙げられる。ＣｉＣｓ欠陥は格子間炭素と格子位置炭素の複合体、ＣｉＯｉ欠陥は格子間炭素と格子間酸素の複合体で、深い準位を形成するために白キズ不良の原因となる。
特開平４−１０４０４２号公報
深い準位を形成する欠陥が比較的少ない基板として、高感度撮像素子にはエピタキシャルウェーハが用いられる場合が多い。その際に発生する白キズ不良の原因として、エピタキシャル層中の金属不純物が挙げられる。その他に深い準位を形成する欠陥として、ＣｉＣｓ欠陥やＣｉＯｉ欠陥がある。これらのＣｉＣｓ欠陥やＣｉＯｉ欠陥の形成には、酸素もしくは炭素の存在が必要であり、酸素及び炭素が存在していなければ欠陥は発生しない。
これまで、エピタキシャルウェーハにおけるエピタキシャル層には、デバイス工程中に基板からエピタキシャル層へ拡散してくる酸素もしくは炭素以外には、酸素や炭素は存在しないと考えられていた。
しかし、シリコン基板上にエピタキシャル層を成長させた直後に電子線を照射して、低温フォトルミネッセンス法（Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ法；以下ではＰＬ法と言うことがある）で測定すると、ＣｉＣｓ欠陥やＣｉＯｉ欠陥が検出される。この際の測定波長は５３２ｎｍでシリコンに対する侵入長は約１μｍであり、その侵入長よりも十分に厚いエピタキシャル層のエピタキシャルウェーハを用いてもＣｉＣｓ欠陥やＣｉＯｉ欠陥が検出されるので、エピタキシャル層成長直後に存在する酸素や炭素は基板から拡散してきたものではないと言える。
従って、実際にはエピタキシャル成長直後であっても、エピタキシャル層中に酸素や炭素が極めて微量に存在することが分かった。よって、歩留まり良く撮像素子用基板を製造するためには、エピタキシャル層に含まれる酸素及び炭素をさらに少なくすると良い。
しかしながら、最先端撮像素子の白キズ不良に影響するレベルの極めて低濃度の酸素や炭素を直接正確に測定することは難しい。シリコン中の酸素濃度を精度良く求める方法として、特許文献１では、シリコン試料に炭素イオンを注入して、酸素と炭素の複合欠陥を生成させ、そのシリコン試料からのフォトルミネッセンスを測定し酸素濃度を求める方法が示されている。しかしながら、炭素を注入しており、シリコン試料中に元から存在した炭素の濃度は求めることはできない。
さらに、特許文献１には撮像素子の白キズ不良については何も記載されておらず、エピタキシャルウェーハを用いて製造された撮像素子の白キズ不良とエピタキシャルウェーハの酸素に関連するフォトルミネッセンスとの関係は不明である。
本発明は、上記問題点に鑑みてなされたものであって、シリコンエピタキシャルウェーハを用いて撮像素子を製造する場合に、撮像素子の白キズ不良が問題にならないレベルのシリコンエピタキシャルウェーハを、選別して合格とすることができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。また、本発明は、そのシリコンエピタキシャルウェーハの製造方法により製造されたシリコンエピタキシャルウェーハを用いて製造された撮像素子を提供することを目的とする。さらに、本発明は、シリコンエピタキシャルウェーハを用いて撮像素子を製造する場合に、撮像素子の白キズ不良が問題にならないレベルか否かを判断することができるシリコンエピタキシャルウェーハの評価方法を提供することを目的とする。
尚、ここで、「問題にならないレベル」とは、撮像素子の白キズ不良の数が十分に少なく、その撮像素子を用いた、例えばデジタルカメラなどの製品において問題が生じない程度であることを意味する。
上記目的を達成するために、本発明は、シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、
前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００〜５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下となるシリコンエピタキシャルウェーハを選別して合格とする工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
このように、エピタキシャル層を成長させて作製したシリコンエピタキシャルウェーハに対して、ＴＯ線の発光の強度を３００００〜５００００カウントになるようにフォトルミネッセンス測定装置を調整し、フォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下となるシリコンエピタキシャルウェーハを選別して撮像素子を製造することにより、確実に撮像素子の白キズ不良を問題のないレベルまで低減することができる。
尚、３００００〜５００００カウントは、３００００カウント以上５００００カウント以下を意味する。
また、本発明は、上述のシリコンエピタキシャルウェーハの製造方法により製造されたシリコンエピタキシャルウェーハを用いて製造された撮像素子を提供する。
このような撮像素子であれば、白キズ不良が問題のないレベルまで低減されているものとなる。
さらに、上記目的を達成するために、本発明は、シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの評価方法であって、
前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００〜５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度を求め、該発光の強度がＴＯ線の発光の強度の０．８３％以下であるか否かを判断する工程と、
前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＯｉ欠陥に起因する発光の強度を求め、該発光の強度がＴＯ線の発光の強度の６．５％以下であるか否かを判断する工程を有することを特徴とするシリコンエピタキシャルウェーハの評価方法を提供する。
このように、エピタキシャル層を成長させて作製したシリコンエピタキシャルウェーハに対して、ＴＯ線の発光の強度を３００００〜５００００カウントになるようにフォトルミネッセンス測定装置を調整し、フォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下であるか否か、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下であるか否かを判断することで、実際に撮像素子を製造しなくとも、撮像素子の白キズ不良が問題のないレベルのシリコンエピタキシャルウェーハであるか否かを判断することができる。
以上のように、本発明のシリコンエピタキシャルウェーハの製造方法によれば、シリコンエピタキシャルウェーハを選別して撮像素子を製造することにより、撮像素子の白キズ不良を問題のないレベルまで低減し、高性能、高品質の撮像素子を製造することができる。また、本発明のシリコンエピタキシャルウェーハの評価方法によれば、実際に撮像素子を製造しなくとも、撮像素子の白キズ不良が問題のないレベルのシリコンエピタキシャルウェーハであるか否かを判断することができる。
シリコンエピタキシャルウェーハのフォトルミネッセンスの測定結果を示す図である。 ＴＯ線の発光の強度に対するＣｉＣｓ欠陥に起因する発光強度の割合と白キズの関係を示すグラフである。 ＴＯ線の発光の強度に対するＣｉＯｉ欠陥に起因する発光強度の割合と白キズの関係を示すグラフである。 本発明のシリコンエピタキシャルウェーハの製造方法の工程フローを示す図である。 本発明のシリコンエピタキシャルウェーハの評価方法の工程フローを示す図である。
以下、本発明をより詳細に説明する。
上記のように、最先端撮像素子用のシリコンエピタキシャルウェーハにおいて、白キズ不良が問題にならないレベルのシリコンエピタキシャルウェーハを提供する方法が求められている。
本発明者は、上記目的を達成するために鋭意検討を行った結果、シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、
前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００〜５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下となるシリコンエピタキシャルウェーハを選別して合格とする工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法が、上記課題を解決できることを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
最初に、シリコンエピタキシャルウェーハのＣｉＣｓ欠陥及びＣｉＯｉ欠陥に起因するＰＬの発光強度と、そのシリコンエピタキシャルウェーハと同条件で製造したシリコンエピタキシャルウェーハを用いて製造した撮像素子の白キズの関係を調べた。
まず、撮像素子用の直径３００ｍｍのシリコンエピタキシャルウェーハを製造するために、抵抗率１０Ω・ｃｍのｎ型のシリコンの鏡面ウェーハ上に、抵抗率１０Ω・ｃｍ、厚さ１０μｍのエピタキシャル膜（層）を形成したサンプルを用意した。その際のエピタキシャル層成長条件を５水準（水準１、２、３、４、５）とした。これら５水準はエピタキシャル成長中に取り込まれる酸素濃度に差がでると考えられる製造条件によるものである。これらのサンプルで実際に撮像素子を製造し暗電流（白キズ）特性を調査した。
次に、上記の５水準と同じ成長条件でシリコンエピタキシャルウェーハを製造した後に電子線を照射して、電子線照射領域のＰＬスペクトルの測定を行った。測定結果のスペクトル（水準１、３、５）を図１に示した。また、電子線を照射する前のシリコンエピタキシャルウェーハからのＰＬスペクトルも測定し図１に示した。電子線照射前のＰＬスペクトルは水準１からのものを示したが、他の水準のＰＬスペクトルもほとんど同様なスペクトルであった。
図１において、波長１１３０ｎｍ付近の最も強度の強い発光がＴＯ線（ＴＯ−ｌｉｎｅ）であり、ＴＯ（Ｔｒａｎｓｖｅｒｓｅ Ｏｐｔｉｃａｌ）フォノンが関係したバンド間遷移発光によるものである。また、波長１２７８ｎｍ付近の発光がＧ線（Ｇ−ｌｉｎｅ）であり、ＣｉＣｓ欠陥に由来する発光である。さらに、波長１５７１ｎｍ付近の発光がＣ線（Ｃ−ｌｉｎｅ）であり、ＣｉＯｉ欠陥に由来する発光である。電子線照射前のＰＬスペクトルと比較すると、水準１−５のＰＬスペクトルではいずれもＧ線及びＣ線の発光が強くなっており、ＣｉＯｉ欠陥及びＣｉＣｓ欠陥による準位が検出された。
図１のＧ線において、発光強度は水準５が最も大きく、水準１が最も小さく、水準１〜５の順に大きくなった。また、Ｃ線においてもＧ線と同様に、発光強度は水準５が最も大きく、水準１が最も小さく、水準１〜５の順に大きくなった。
ここで、リファレンスとする鏡面ウェーハのＴＯ線の発光の強度が３００００〜５００００カウントになるようにＰＬ測定装置を調整して、以降で用いるＧ線及びＣ線の発光強度を各水準のウェーハについて求めた。ＴＯ線の発光の強度が３００００カウント未満ではＧ線及びＣ線の発光強度が小さくなり精度の高い白キズの評価ができない。また、ＴＯ線の発光の強度が５００００カウントを超えるとＧ線及びＣ線の発光強度が大きくなりすぎて白キズとの相関が得られなくなってしまう。
そして、既に調査した撮像素子の白キズとＣｉＣｓ欠陥に起因する発光（Ｇ線）の強度の関係を図２Ａに、撮像素子の白キズとＣｉＯｉ欠陥に起因する発光（Ｃ線）の強度との関係を図２Ｂに示す。図２Ａ及び図２Ｂにおいて、横軸は白キズの個数、縦軸はＴＯ線の発光の強度に対するＣｉＣｓ欠陥、ＣｉＯｉ欠陥に起因する発光強度の割合を示している。尚、撮像素子の白キズの個数は撮像面の面積等にも依存するので、図２Ａ及び図２Ｂ中の白キズの個数は規格化されたものである。
図２Ａにおいて、最も白キズが少ないのが水準１、最も多いのが水準５で、水準１〜５の順に白キズが多くなった。図２Ｂにおいても同様に、白キズは水準１が最も少なく、水準５が最も多かった。これらのことから、ＣｉＣｓ欠陥に起因するＧ線の発光強度もしくはＣｉＯｉ欠陥に起因するＣ線の発光強度が高くなるに従って、白キズ特性が悪化することが分かった。
ここで、Ｇ線については、発光強度がＴＯ線の発光強度に対して０．８３％を超えると急激に白キズ特性が悪化している。一方、Ｃ線については、発光強度がＴＯ線の発光強度に対して６．５％を超えた場合に、急激に白キズ特性が悪化している。Ｇ線で発光強度がＴＯ線の発光強度に対して０．８３％の場合は白キズの数は１８個と見積もられ、Ｃ線で発光強度がＴＯ線の発光強度に対して６．５％の場合は白キズの数は１８個と見積もられる。これらはいずれも最先端撮像素子においても、実用上問題にならないレベルである。従って、Ｇ線の発光強度がＴＯ線の発光強度に対して０．８３％以下、Ｃ線の発光強度がＴＯ線の発光強度に対して６．５％以下のシリコンエピタキシャルウェーハを用いて撮像素子を製造すれば、白キズ不良を問題にならないレベルとすることができる。
次に、本発明のシリコンエピタキシャルウェーハの製造方法について図３を参照して説明する。
図３は、本発明のシリコンエピタキシャルウェーハの製造方法の工程フローを示す図である。まず、本発明では、リファレンスとなるシリコンの鏡面ウェーハに光を照射して、発生するＰＬスペクトルをＰＬ測定装置で測定する。鏡面ウェーハに照射する光は特に限定されないが、例えば波長５３２ｎｍの固体レーザーとすることができる。その他にも、ＡｒイオンレーザーやＨｅ−Ｃｄレーザー等を用いることもできる。そして、得られたＰＬスペクトルのＴＯ線の発光強度が３００００〜５００００カウントとなるように、ＰＬ測定装置を調整する（Ａ工程）。
このとき、リファレンスとするシリコンの鏡面ウェーハは特に限定されないが、長期にわたって常に同じ鏡面ウェーハを用いることで、測定の時期による発光強度計測値のばらつきが発生しないようにすることが好ましい。また、リファレンスの鏡面ウェーハは、エピタキシャルウェーハの仕様ごとに定めてもよい。その場合でも、仕様ごとに同じ鏡面ウェーハを長期にわたって使用することが好ましい。
次に、選別対象のシリコンエピタキシャルウェーハに電子線を照射し（Ｂ工程）、エピタキシャル層の中にＣｉＣｓ欠陥やＣｉＯｉ欠陥を生成させる。電子線を照射する装置は特に限定されないが、例えば走査型電子顕微鏡のような装置を用いることができる。電子線は選別対象のすべてのエピタキシャルウェーハに照射することもできるが、例えば同じエピタキシャル成長装置で連続して成長させた２０枚のエピタキシャルウェーハ間で、Ｇ線及びＣ線の発光強度に変化がないことが事前に推定される場合は、その２０枚のうちの１枚だけに電子線を照射してもよい。
続いて、シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するＰＬスペクトルを前述の調整されたＰＬ測定装置で測定し（Ｃ工程）、Ｇ線及びＣ線の発光強度を求める。
そして、ＣｉＣｓ欠陥に起因するＧ線の発光強度がＴＯ線の発光強度の０．８３％以下、ＣｉＯｉ欠陥に起因するＣ線の発光強度がＴＯ線の発光強度の６．５％以下である場合には、そのシリコンエピタキシャルウェーハを合格とする（Ｄ工程）。また、前述のように、例えばそのシリコンエピタキシャルウェーハを含む２０枚のウェーハ間でＧ線及びＣ線の発光強度に変化がないことが分かっていれば、残りの１９枚のシリコンエピタキシャルウェーハも合格とすることができる。
このようにして選別され、合格とされたシリコンエピタキシャルウェーハを用いて撮像素子を製造する。そうすると、その撮像素子は白キズ不良が極めて少なくなり、実用上問題のないレベルのものとすることができる。
さらに、本発明のシリコンエピタキシャルウェーハの評価方法について図４を参照して説明する。
本発明のシリコンエピタキシャルウェーハの評価方法は、シリコンの鏡面ウェーハを用いてＰＬスペクトルを測定しＴＯ線の発光強度が３００００〜５００００カウントになるようにＰＬ測定装置を調整する工程（Ａ工程）、評価対象のエピタキシャルウェーハに電子線を照射する工程（Ｂ工程）、その電子線照射領域のＰＬスペクトルを測定する工程（Ｃ工程）を有しており、ここまでは既に説明したシリコンエピタキシャルウェーハを選別して合格とするシリコンエピタキシャルウェーハの製造方法と同様である。
本発明のシリコンエピタキシャルウェーハの評価方法は、さらに、評価対象のシリコンエピタキシャルウェーハからのＰＬスペクトルのＣｉＣｓ欠陥に起因するＧ線の発光強度がＴＯ線の発光強度の０．８３％以下であるか否かを判断する工程と、ＣｉＯｉ欠陥に起因するＣ線の発光強度がＴＯ線の発光強度の６．５％以下であるか否かを判断する工程を有している。
本発明のシリコンエピタキシャルウェーハの評価方法によれば、製造したシリコンエピタキシャルウェーハが撮像素子用のウェーハとして適しているものか否かを評価することができる。具体的には、例えば本発明のシリコンエピタキシャルウェーハの評価方法を用いて、撮像素子用として好適なシリコンエピタキシャルウェーハを製造するためのエピタキシャル層の成長条件の範囲を詳細に求めることができる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
撮像素子用の直径３００ｍｍのシリコンエピタキシャルウェーハを製造するために、抵抗率１０Ω・ｃｍのｎ型のシリコンの鏡面ウェーハ上に、抵抗率１０Ω・ｃｍ、厚さ１０μｍのエピタキシャル層を形成したウェーハを５枚準備した。この５枚のウェーハは、同一のエピタキシャル成長装置を用いて連続して、同一の成長条件でエピタキシャル層を成長させたものであり、５枚のウェーハのエピタキシャル層は均質なものである。
次に、シリコンの鏡面ウェーハを用いて、ＴＯ線の発光強度が４００００カウントとなるように、ＰＬ測定装置を調整した。
さらに、準備したシリコンエピタキシャルウェーハのうちの１枚に電子線を照射した。続いて、このウェーハの電子線照射領域のＰＬスペクトルを調整されたＰＬ測定装置で測定した。この時のＧ線の発光強度はＴＯ線の発光強度の０．６３％、Ｃ線の発光強度はＴＯ線の発光強度の５．２％であり、選別条件を満たしていた。
一方、残りの４枚のシリコンエピタキシャルウェーハで、撮像素子を製造して白キズ不良の評価を行った。製造された撮像素子の白キズの個数は平均値で４個であり、極めて白キズ不良の少ない撮像素子を製造することができた。
（実施例２）
実施例１と同様に、直径３００ｍｍ、抵抗率１０Ω・ｃｍのｎ型のシリコンの鏡面ウェーハ上に、抵抗率１０Ω・ｃｍ、厚さ１０μｍのエピタキシャル層を形成したウェーハを５枚準備した。但し、エピタキシャル成長に使用したエピタキシャル成長装置は、実施例１とは異なる装置とした。そして、シリコンの鏡面ウェーハを用いて、ＴＯ線の発光強度が４００００カウントとなるように、ＰＬ測定装置を調整した。
さらに、準備したシリコンエピタキシャルウェーハのうちの１枚に電子線を照射し、このウェーハの電子線照射領域のＰＬスペクトルを調整されたＰＬ測定装置で測定した。この時のＧ線の発光強度はＴＯ線の発光強度の０．９４％、Ｃ線の発光強度はＴＯ線の発光強度の８．３％であり、選別（評価）条件を満たしていなかった。
そして、残りの４枚のシリコンエピタキシャルウェーハで、撮像素子を製造して白キズ不良の評価を行った。Ｇ線及びＣ線の発光強度の評価から白キズが多いことが予測されたが、実際に製造された撮像素子の白キズの個数は平均値で１０２個と多かった。これは、最先端撮像素子として不適当なレベルであった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (2)

  1. シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、
    前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００〜５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
    前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
    前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
    前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下となるシリコンエピタキシャルウェーハを選別して合格とする工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの評価方法であって、
    前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００〜５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
    前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
    前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
    前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度を求め、該発光の強度がＴＯ線の発光の強度の０．８３％以下であるか否かを判断する工程と、
    前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＯｉ欠陥に起因する発光の強度を求め、該発光の強度がＴＯ線の発光の強度の６．５％以下であるか否かを判断する工程を有することを特徴とするシリコンエピタキシャルウェーハの評価方法。
JP2015102441A 2015-05-20 2015-05-20 シリコンエピタキシャルウェーハの製造方法及び評価方法 Active JP6296001B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015102441A JP6296001B2 (ja) 2015-05-20 2015-05-20 シリコンエピタキシャルウェーハの製造方法及び評価方法
DE112016001907.6T DE112016001907T5 (de) 2015-05-20 2016-03-07 Herstellungsverfahren und Beurteilungsverfahren für Silizium-Epiwafer
CN201680029132.4A CN107615470B (zh) 2015-05-20 2016-03-07 硅外延晶片的制造方法以及评价方法
KR1020177033199A KR102528848B1 (ko) 2015-05-20 2016-03-07 실리콘 에피택셜 웨이퍼의 제조방법 및 평가방법
US15/571,246 US10643908B2 (en) 2015-05-20 2016-03-07 Manufacturing method and evaluation method of silicon epitaxial wafer
PCT/JP2016/001223 WO2016185644A1 (ja) 2015-05-20 2016-03-07 シリコンエピタキシャルウェーハの製造方法及び評価方法
US16/751,601 US11205599B2 (en) 2015-05-20 2020-01-24 Evaluation method of silicon epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015102441A JP6296001B2 (ja) 2015-05-20 2015-05-20 シリコンエピタキシャルウェーハの製造方法及び評価方法

Publications (2)

Publication Number Publication Date
JP2016219585A JP2016219585A (ja) 2016-12-22
JP6296001B2 true JP6296001B2 (ja) 2018-03-20

Family

ID=57319791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015102441A Active JP6296001B2 (ja) 2015-05-20 2015-05-20 シリコンエピタキシャルウェーハの製造方法及び評価方法

Country Status (6)

Country Link
US (2) US10643908B2 (ja)
JP (1) JP6296001B2 (ja)
KR (1) KR102528848B1 (ja)
CN (1) CN107615470B (ja)
DE (1) DE112016001907T5 (ja)
WO (1) WO2016185644A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP6805015B2 (ja) * 2017-02-10 2020-12-23 グローバルウェーハズ・ジャパン株式会社 検量線の作成方法、炭素濃度測定方法及びシリコンウェハの製造方法
CN108956550A (zh) * 2018-06-12 2018-12-07 华灿光电（浙江）有限公司 一种光致发光光谱处理的方法和装置
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP6973361B2 (ja) * 2018-11-29 2021-11-24 信越半導体株式会社 酸素濃度測定方法
JP6933201B2 (ja) * 2018-11-29 2021-09-08 信越半導体株式会社 炭素濃度測定方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006717A (en) * 1988-12-26 1991-04-09 Matsushita Electric Industrial Co., Ltd. Method of evaluating a semiconductor device and an apparatus for performing the same
JPH04104042A (ja) 1990-08-24 1992-04-06 Hitachi Ltd シリコン中の酸素濃度測定方法
JPH104042A (ja) * 1996-06-17 1998-01-06 Sony Corp 半導体製造工程管理システム
US6366861B1 (en) * 1997-04-25 2002-04-02 Applied Materials, Inc. Method of determining a wafer characteristic using a film thickness monitor
US6534774B2 (en) * 2000-09-08 2003-03-18 Mitsubishi Materials Silicon Corporation Method and apparatus for evaluating the quality of a semiconductor substrate
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
GB0216622D0 (en) * 2002-07-17 2002-08-28 Aoti Operating Co Inc Detection method and apparatus
WO2005031850A2 (en) * 2003-09-26 2005-04-07 California Institute Of Technology Detection and reduction of dielectric breakdown in semiconductor devices
US9909986B2 (en) * 2003-10-15 2018-03-06 Applied Research And Photonics, Inc. Thickness determination and layer characterization using terahertz scanning reflectometry
US7158221B2 (en) * 2003-12-23 2007-01-02 Applied Materials, Inc. Method and apparatus for performing limited area spectral analysis
US7481879B2 (en) * 2004-01-16 2009-01-27 Sumitomo Electric Industries, Ltd. Diamond single crystal substrate manufacturing method and diamond single crystal substrate
TWI439684B (zh) * 2005-07-06 2014-06-01 Nanometrics Inc 具自晶圓或其他工件特定材料層所發射光致發光信號優先偵測之光致發光成像
CN101447447B (zh) * 2007-11-27 2010-05-26 上海华虹Nec电子有限公司 用于沟槽隔离的本征吸杂的方法
JP5063325B2 (ja) * 2007-12-14 2012-10-31 独立行政法人理化学研究所 キャリア濃度測定装置およびキャリア濃度測定方法
CN104022056B (zh) * 2008-03-31 2017-04-12 Bt成像股份有限公司 用于晶片成像及处理的方法和设备
JP5343721B2 (ja) * 2009-06-12 2013-11-13 信越半導体株式会社 シリコン基板の評価方法及び半導体デバイスの製造方法
US8742372B2 (en) * 2009-07-20 2014-06-03 Bt Imaging Pty Ltd Separation of doping density and minority carrier lifetime in photoluminescence measurements on semiconductor materials
TWI484156B (zh) * 2010-06-04 2015-05-11 Hemlock Semiconductor Corp 應用側向（ｅｄｇｅ－ｏｎ）光致發光測量半導體材料之整體雜質
DE112012002127B4 (de) * 2011-05-18 2022-10-27 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Verbindungshalbleitersubstrats
CN103091326B (zh) * 2011-10-31 2015-04-22 无锡华润上华科技有限公司 识别缺陷类型的方法
JP5615303B2 (ja) * 2012-01-24 2014-10-29 三菱電機株式会社 不純物濃度測定方法および不純物濃度測定装置
US9410890B2 (en) * 2012-03-19 2016-08-09 Kla-Tencor Corporation Methods and apparatus for spectral luminescence measurement
US9553034B1 (en) * 2012-03-27 2017-01-24 Kla-Tencor Corporation Combined semiconductor metrology system
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
EP2779220B1 (en) * 2013-03-12 2017-10-25 GLobalWafers Japan Co., Ltd. Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
US9354177B2 (en) * 2013-06-26 2016-05-31 Kla-Tencor Corporation System and method for defect detection and photoluminescence measurement of a sample
CN103794473B (zh) * 2014-01-28 2016-04-06 北京大学 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
JP6268039B2 (ja) * 2014-05-23 2018-01-24 グローバルウェーハズ・ジャパン株式会社 検量線の作成方法、不純物濃度の測定方法、及び半導体ウェハの製造方法
US10018565B2 (en) * 2015-05-04 2018-07-10 Semilab Semiconductor Physics Laboratory Co., Ltd. Micro photoluminescence imaging with optical filtering
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法

Also Published As

Publication number Publication date
CN107615470A (zh) 2018-01-19
KR20180010187A (ko) 2018-01-30
US11205599B2 (en) 2021-12-21
DE112016001907T5 (de) 2018-01-04
CN107615470B (zh) 2020-06-19
US20180277450A1 (en) 2018-09-27
WO2016185644A1 (ja) 2016-11-24
JP2016219585A (ja) 2016-12-22
US10643908B2 (en) 2020-05-05
US20200161197A1 (en) 2020-05-21
KR102528848B1 (ko) 2023-05-04

Similar Documents

Publication Publication Date Title
JP6296001B2 (ja) シリコンエピタキシャルウェーハの製造方法及び評価方法
JP4248249B2 (ja) 半導体のマイクロ欠陥の検出と分類
US8411263B2 (en) Method of evaluating silicon wafer and method of manufacturing silicon wafer
JP6516583B2 (ja) 半導体試料の結晶欠陥検出装置及び結晶欠陥検出方法
JP2006208314A (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
JP2008198913A (ja) 半導体基板の検査方法及び半導体基板の検査装置
JP6931995B2 (ja) ＳｉＣウェハの欠陥測定方法、標準サンプル及びＳｉＣエピタキシャルウェハの製造方法
JP4836626B2 (ja) 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
TW200427978A (en) Detection method and apparatus
KR20170122279A (ko) 반도체 기판의 평가 방법 및 반도체 기판의 제조 방법
JP4784192B2 (ja) シリコンウエーハの評価方法
US10872827B2 (en) Manufacturing method and evaluation method for SiC device
JP2018135227A (ja) シリコン単結晶ウエハの欠陥領域判定方法
JP5720560B2 (ja) 半導体基板の評価方法
Wostyn et al. Evaluation of the Si0. 8Ge0. 2-on-Si Epitaxial Quality by Inline Surface Light Scattering: A Case Study on the Impact of Interfacial Oxygen
JP2009054771A (ja) 半導体結晶の欠陥評価方法及び評価装置
JP2004233279A (ja) 半導体ウエハの評価方法および半導体装置の製造方法
JP6032072B2 (ja) 欠陥検出方法
JP5505769B2 (ja) 半導体ウェーハの表層評価方法
JP6593235B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP7259736B2 (ja) 結晶欠陥の検出方法、エピタキシャル成長装置の管理方法およびエピタキシャルウェーハの製造方法
JP7363423B2 (ja) 炭化珪素単結晶の製造方法
JP2019054132A (ja) 半導体ウェーハの評価方法
JP6881387B2 (ja) Ｄｚ層の測定方法
WO2019176419A1 (ja) 炭素濃度評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180205

R150 Certificate of patent or registration of utility model

Ref document number: 6296001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250