KR20170122279A - 반도체 기판의 평가 방법 및 반도체 기판의 제조 방법 - Google Patents

반도체 기판의 평가 방법 및 반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR20170122279A
KR20170122279A KR1020177029722A KR20177029722A KR20170122279A KR 20170122279 A KR20170122279 A KR 20170122279A KR 1020177029722 A KR1020177029722 A KR 1020177029722A KR 20177029722 A KR20177029722 A KR 20177029722A KR 20170122279 A KR20170122279 A KR 20170122279A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
oxide film
evaluation
evaluated
intensity
Prior art date
Application number
KR1020177029722A
Other languages
English (en)
Other versions
KR102147772B1 (ko
Inventor
카즈타카 에리구치
츠요시 구보타
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20170122279A publication Critical patent/KR20170122279A/ko
Application granted granted Critical
Publication of KR102147772B1 publication Critical patent/KR102147772B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/6489—Photoluminescence of semiconductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T19/00—Devices providing for corona discharge
    • H01T19/02—Corona rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Abstract

반도체 기판의 품질을 포토루미네선스 측정에 의해 평가하는 반도체 기판의 평가 방법으로서, 상기 포토루미네선스 측정에 의한 평가는, 평가 대상 반도체 기판의 표면에 전(前)처리를 실시한 후에 여기광을 조사하고, 이 여기광이 조사된 표면으로부터 얻어지는 발광을 검출하는 것을 포함하고, 또한, 상기 전처리는, 상기 여기광이 조사되는 평가 대상 반도체 기판의 표면에 산화막 형성 처리를 실시하는 것 및 형성된 산화막의 표면을 코로나 방전에 의해 대전시키는 것을 포함하는 상기 반도체 기판의 평가 방법이 제공된다.

Description

반도체 기판의 평가 방법 및 반도체 기판의 제조 방법{METHOD OF EVALUATING SEMICONDUCTOR SUBSTRATE AND METHOD OF MANUFACTURING SEMICONDUCTOR SUBSTRATE}
(관련 출원의 상호 참조)
본 출원은, 2015년 3월 18일 출원의 일본특허출원 2015-55160호의 우선권을 주장하고, 그의 전(全)기재는, 여기에 특별히 개시로서 원용된다.
본 발명은, 반도체 기판의 평가 방법 및 반도체 기판의 제조 방법에 관한 것이다.
반도체 기판의 평가 방법으로서, 포토루미네선스(Photoluminescence; 이하, 「PL」이라고도 기재함) 측정을 이용하는 방법(이하, 「PL법」이라고 기재함)이, 예를 들면 일본공개특허공보 2011-54691호(그의 모든 기재는, 여기에 특별히 개시로서 원용됨)에 제안되어 있다.
PL법에 의하면, 반도체 기판의 표면에 여기광(exciting light)을 조사하고, 이 여기광에 의해 여기된 전자 정공쌍(electron hole pair)(캐리어(carrier))이 재결합할 때에 발생하는 발광을 검출함으로써, 반도체 기판의 품질에 관한 정보, 예를 들면 불순물 오염이나 결함의 존재 등의 각종 결정 결함에 관한 정보를 얻을 수 있다.
상기 PL법에 관하여, 일본공개특허공보 2011-54691호에는, 실리콘 웨이퍼에 있어서의 PL 측정의 전(前)처리로서, 불산 세정 및 그 후의 순수(pure water) 린스(이하, 「HF 처리」라고 기재함)를 행하는 것이 제안되어 있다.
일본공개특허공보 2011-54691호에 기재되어 있는 HF 처리는, 실리콘 웨이퍼 표면을 수소 종단(hydrogen terminated) 상태로 함으로써(일본공개특허공보 2011-54691호의 단락 0008 참조), PL 측정에 의한 평가의 감도를 높이기 위한 하나의 수단이다. 그러나 최근, 반도체 기판에는, 디바이스의 고성능화 등에 수반하여, 한층 더 높은 품질을 갖는 것이 요구되고 있다. 이러한 고품질화의 요구에 응하기 위해서는, 반도체 기판의 품질 평가의 감도를 더욱 높이는 것이 요구된다. 그리고 그러기 위해서는, PL 측정에 의해 얻어지는 발광 강도(PL 강도)를 높이는 것이 바람직하다. PL 강도를 높임으로써, 불순물 오염이나 결함의 존재가 저레벨이라도 검출하는 것이 가능해지는, 즉 고감도화가 가능해지기 때문이다.
또한, 반도체 기판의 품질 평가의 신뢰성을 향상하기 위해서는, 평가 결과의 시간 경과적인 변화는 적은 것(평가 결과의 시간의 경과에 수반하는 편차가 적고 평가의 정밀도가 높은 것)이 바람직하다. 그러나, 일본공개특허공보 2011-54691호에 기재되어 있는 HF 처리에서는, 수소 종단 상태로 한 실리콘 웨이퍼 표면이 주변 분위기로부터의 영향으로 시간 경과에 따라 변화하는 것이 예상되기 때문에, HF 처리로부터의 경과 시간에 따라 측정 결과에 편차가 발생해 버린다고 생각된다.
본 발명의 일 실시 형태는, 고감도 또한 고(高)정밀도로의 평가가 가능한, PL 측정에 의한 반도체 기판의 평가 방법을 제공한다.
본 발명자들은 상기 목적을 달성하기 위해 예의 검토를 거듭한 결과, PL 측정의 전(前)처리로서, 산화막 형성 및 형성한 산화막으로의 코로나 방전 처리(corona discharge treatment)를 행함으로써, 일본공개특허공보 2011-54691호에 기재되어 있는 HF 처리에 의한 전처리를 행한 경우와 비교하여, PL 강도가 높아지고, 또한 측정 결과의 시간의 경과에 수반하는 편차가 저감되는 것을 새롭게 발견하여, 본 발명을 완성시켰다.
본 발명의 일 실시 형태는,
반도체 기판의 품질을 포토루미네선스 측정에 의해 평가하는 반도체 기판의 평가 방법으로서,
상기 포토루미네선스 측정에 의한 평가는, 평가 대상 반도체 기판의 표면에 전처리를 실시한 후에 여기광을 조사하고, 이 여기광이 조사된 표면으로부터 얻어지는 발광을 검출하는 것을 포함하고, 또한,
상기 전처리는, 상기 여기광이 조사되는 평가 대상 반도체 기판의 표면에 산화막 형성 처리를 실시하는 것 및 형성된 산화막의 표면을 코로나 방전에 의해 대전시키는 것을 포함하는 반도체 기판의 평가 방법,
에 관한 것이다.
일 실시 형태에서는, 상기 반도체 기판은, p형 반도체 기판이다.
일 실시 형태에서는, 상기 반도체 기판은, n형 반도체 기판이다.
일 실시 형태에서는, 상기 코로나 방전에 의해, 상기 산화막의 표면을 플러스로 대전시킨다.
일 실시 형태에서는, 상기 평가되는 품질은, 반도체 기판의 금속 오염이다.
일 실시 형태에서는, 상기 산화막 형성 처리는, 건식 산화(dry oxidation)에 의해 행해진다.
일 실시 형태에서는, 상기 산화막 형성 처리는, 열산화(thermal oxidation)에 의해 행해진다.
일 실시 형태에서는, 상기 반도체 기판은, 실리콘 기판이다.
본 발명의 더 한층의 실시 형태는,
복수의 반도체 기판을 포함하는 반도체 기판의 로트(lot)를 준비하는 것,
상기 로트로부터 적어도 1개의 반도체 기판을 추출하는 것,
상기 추출된 반도체 기판을 평가하는 것 및,
상기 평가에 의해 양품으로 판정된 반도체 기판과 동일 로트에 포함되어 있던 적어도 1개의 반도체 기판을 제품 기판으로서 출하하는 것,
을 포함하고, 또한
상기 추출된 반도체 기판의 평가를, 상기 반도체 기판의 평가 방법에 의해 행하는, 반도체 기판의 제조 방법,
에 관한 것이다.
본 발명의 일 실시 형태에 의하면, 반도체 기판의 금속 오염 등의 품질을, PL 측정에 의한 평가에 의해 고감도 또한 고정밀도로 평가할 수 있다. 또한 이에 따라, 고품질인 반도체 기판을 안정 공급하는 것도 가능해진다.
도 1은 강 여기(strong excitation) 현미 포토루미네선스법(micro photoluminescence method)에 기초하는 측정 장치의 개략도이다.
도 2는 실시예 1 및 비교예 1에서 얻어진, PL 강도와 금속 오염 농도의 상관을 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
[반도체 기판의 평가 방법]
본 발명의 일 실시 형태는, 반도체 기판의 품질을 포토루미네선스 측정에 의해 평가하는 반도체 기판의 평가 방법에 관한 것이다. 본 발명의 반도체 기판의 평가 방법에 있어서, 상기 포토루미네선스 측정에 의한 평가는, 평가 대상 반도체 기판의 표면에 전처리를 실시한 후에 여기광을 조사하고, 이 여기광이 조사된 표면으로부터 얻어지는 발광을 검출하는 것을 포함하고, 또한, 상기 전처리는, 상기 여기광이 조사되는 평가 대상 반도체 기판의 표면에 산화막 형성 처리를 실시하는 것 및 형성된 산화막의 표면을 코로나 방전에 의해 대전시키는 것을 포함한다.
이하, 본 발명의 일 실시 형태에 따른 반도체 기판의 평가 방법(이하, 간단히 「평가 방법」이라고도 기재함)에 대해서, 더욱 상세하게 설명한다.
<평가 대상 반도체 기판>
평가 대상 반도체 기판은, 예를 들면 실리콘 기판(실리콘 웨이퍼)이다. 단, 평가 대상 기판은 실리콘 기판에 한정되는 것이 아니고, 예를 들면 화합물 반도체 기판에도, 본 발명의 일 실시 형태에 따른 평가 방법은 적용 가능하다.
반도체 기판의 도전형(conductivity type)은, p형이라도 n형이라도 좋다. 평가 대상 반도체 기판이 어느 도전형의 반도체 기판이라도, 본 발명의 일 실시 형태에 따른 평가 방법에 의하면, 고감도 또한 고정밀도로, 그 품질을 평가할 수 있다. 반도체 기판의 도전형을 불문하고 적용 가능한 것은, 본 발명의 일 실시 형태에 따른 평가 방법의 이점 중 하나이다. 또한, 후술하는 바와 같이 코로나 방전에 의한 대전은, 플러스라도 좋고 마이너스라도 좋다. 본 발명의 일 실시 형태에 따른 평가 방법에서는, 평가 대상 반도체 기판의 도전형에 의해 코로나 방전 조건(플러스의 대전을 가져오는지 마이너스의 대전을 가져오는지)을 바꾸는 것을 요구하지 않기 때문에, 코로나 처리 장치의 설정을 측정할 때마다 변경하지 않아도 평가를 행할 수 있다. 또한, p형과 n형의 반도체 기판이 혼재하고 있는 샘플군이라도 일괄하여 전처리를 행할 수 있다. 이상의 점도, 본 발명의 일 실시 형태에 따른 평가 방법의 이점이다. 또한 평가 대상 반도체 기판의 사이즈는, 예를 들면 직경 200㎜, 300㎜, 450㎜일 수 있지만, 이것보다 작아도 커도 좋으며, 특별히 한정되는 것은 아니다. 또한, 그 기판 저항값도 특별히 한정되는 것은 아니다.
<PL 측정 전의 전처리>
상세를 후술하는 바와 같이, PL 측정에 의한 평가에서는, 평가 대상 반도체 기판 중 어느 한 쪽의 표면(이하, 「피(彼)조사 표면」이라고도 함)에 여기광을 조사하고, 이 여기광이 조사된 표면으로부터 얻어지는 발광을 검출한다. 본 발명의 일 실시 형태에 따른 평가 방법에서는, 이러한 여기광 조사 전에, 전처리로서, 피조사 표면에 산화막 형성 처리를 실시하고, 그 후, 형성된 산화막의 표면을 코로나 방전에 의해 대전시킨다. 이에 따라 표면 재결합을 억제할 수 있는 것이 PL 강도를 높이는 것에 기여하고, 또한 상기 전처리 후의 표면은 시간 경과에 따른 변화가 적은 것이 평가 결과의 시간의 경과에 수반하는 편차를 저감하는 것에 기여한다고, 본 발명자들은 추찰하고 있다.
이하, 상기의 산화막 형성 및 코로나 방전에 대해서 더욱 상세하게 설명한다.
(산화막 형성)
산화막 형성에서는, 평가 대상 반도체 기판의 적어도 피조사 표면에 산화막을 형성하면 좋고, 피조사 표면 이외의 부분에 산화막이 형성되어도 좋다. 산화막 형성은, 건식 산화(드라이 산화), 습식 산화(웨트 산화) 중 어느 것에 의해 행해도 좋다. 측정 정밀도의 더 한층의 향상의 관점에서는, 형성되는 산화막의 균질성이나 막두께의 면 내 균일성은 높은 것이 바람직하다. 이 점에서는, 습식 산화에 비해 건식 산화가 유리하다.
건식 산화는, 열산화, 플라즈마 처리 등의 처리액에 의존하지 않고 산화막의 형성이 가능한 각종 방법에 의해 행할 수 있으며, 열산화가 바람직하다. 열산화는, 가열된 산화성 분위기 중에 반도체 기판을 배치함으로써 행할 수 있다. 여기에서 산화성 분위기란, 산소를 적어도 포함하는 분위기이며, 산소를 예를 들면 10체적％∼100체적％ 포함하는 분위기일 수 있다. 산화성 분위기의 분위기 온도(가열 온도)는 예를 들면 700∼1300℃로 할 수 있고, 가열 시간은 예를 들면 1∼1000분간으로 할 수 있지만, 산화막을 형성할 수 있으면 좋고, 상기 범위의 가열 온도 및 가열 시간에 한정되는 것은 아니다.
상기 산화막 형성 처리에 의해 형성되는 산화막의 두께는, 예를 들면 2㎚∼1㎛의 범위로 할 수 있지만, 특별히 한정되는 것은 아니다. 또한 산화막 형성 전의 피조사 표면에는 자연 산화막이 존재하는 경우가 있다. 그러한 자연 산화막을 제거한 후에 상기 산화막 형성 처리를 실시해도 좋고, 제거하지 않고 산화막 형성 처리를 실시해도 좋다. 자연 산화막의 제거는, 예를 들면 일본공개특허공보 2011-54691호에 기재되어 있는 바와 같은 HF 처리에 의해 행할 수 있다. 단, HF 처리는 습식 처리이기 때문에, 면 내에서 처리의 불균일이 발생하기 쉬운 경향이 있다. 이 점을 고려하면, 자연 산화막을 제거하지 않고 상기 산화막 형성 처리를 실시하는 것이, 보다 바람직하다.
(코로나 방전)
본 발명의 일 실시 형태에 따른 평가 방법에서는, 상기 산화막 형성 처리에 의해 형성된 산화막의 표면을 코로나 방전에 의해 대전시킨다. 코로나 방전은, 시판의 코로나 처리 장치를 이용하는 등의 종래 공지의 코로나 방전 처리법에 의해 행할 수 있다. 코로나 방전에 의해 산화막 표면을 대전시킴으로써 표면 재결합이 억제되는 것이, PL 강도를 높이는 것에 기여한다고 본 발명자들은 추찰하고 있다.
상기 산화막 표면은, 코로나 방전에 의해 플러스로 대전해도 좋고, 마이너스로 대전해도 좋다. 코로나 방전에 의해 플러스 이온을 발생시키면 산화막 표면을 플러스로 대전시킬 수 있고, 마이너스 이온을 발생시키면 산화막 표면을 마이너스로 대전시킬 수 있다. PL 강도를 보다 높이는 관점 및 측정 결과의 시간의 경과에 수반하는 편차를 보다 저감하는 관점에서는, 상기 산화막 표면을 플러스로 대전시키는 것이 바람직하다.
이하는 본 발명자들에 의한 추찰로서 본 발명을 하등 한정하는 것은 아니지만, 본 발명자들은, 코로나 방전에 의해 산화막 표면을 대전시킴으로써, 반도체 기판 표면의 에너지 밴드(energy band)를 굽힐 수 있는 것이, 표면 재결합을 억제하여 PL 강도를 높이는 것 및 측정 결과의 시간의 경과에 수반하는 편차를 보다 저감하는 것에 기여하고 있다고 생각하고 있다. 상세하게는, 플러스로 대전시킴으로써 표면의 밴드는 부(負)방향으로 굽혀져, 표면의 에너지 준위가 전자에 의해 메워지는 것이, 재결합을 억제하도록 작용한다고 본 발명자들은 생각하고 있다. 또한, 마이너스로 대전시킴으로써 표면의 밴드는 정(正)방향으로 굽혀져, 전자가 표면에 가까워지는 것을 저해하는 것이, 재결합을 억제하도록 작용한다고 본 발명자들은 생각하고 있다. 이상의 표면 밴드 모델에 의하면, 표면의 에너지 준위를 전자에 의해 메움으로써 표면 재결합을 억제하는 쪽이(플러스로 대전시키는 쪽이), 표면의 밴드를 굽힘으로써 전자가 표면에 가까워지는 것을 저해하는 것보다도(마이너스로 대전시키는 것보다도), 표면 재결합을 보다 효과적으로 억제할 수 있다고 생각된다. 단, 상기와 같이, 이상은 본 발명자들에 의한 추찰이며, 또한 본 발명에 있어서의 산화막 표면의 대전은, 상기와 같이 플러스라도 마이너스라도 좋다.
<PL 측정>
본 발명의 일 실시 형태에 따른 평가 방법으로는, 이상의 산화막 형성 처리 및 코로나 방전을 행한 후에, PL 측정이 행해진다. PL 측정은, 공지의 방법으로 행할 수 있고, 특별히 한정되는 것은 아니다. 조작의 간편성의 관점에서는, 온도 제어가 불요한 실온 포토루미네선스 측정(실온 PL 측정)에 의해 행하는 것이 바람직하다. 실리콘 기판을 예를 들면, 실온 PL법에서는, 시료 기판 표면으로부터 입사시킨, 실리콘의 밴드 갭(band gap)보다 에너지가 큰 여기광에 의해 표면 근방에서 발생시킨 전자 정공쌍(즉, 캐리어)이, 기판 내부로 확산하면서 발광하여 소멸되어 간다. 이 발광은, 밴드단(端) 발광이라고 칭해지고, 실온(예를 들면 20∼30℃)에서의 파장이 약 1.15㎛인 발광 강도를 나타낸다. 통상, 포토루미네선스 측정에서는, 여기광으로서 가시광이 사용되기 때문에, PL 강도로서는, 파장 950㎚ 이상의 광 강도를 측정하면 여기광으로부터 분리할 수 있기 때문에 고감도의 측정이 가능해진다. 이 점에서는, PL 강도로서 밴드단 발광 강도를 측정하는 것이 바람직하다. 여기에서, 불순물이나 결함의 존재나 존재량에 따라, PL 강도의 고저의 차이가 발생하기 때문에, 예를 들면 평가 대상 반도체 기판의 피조사 표면의 일부에서 측정되는 PL 강도나 면 내 각 부분에서 측정되는 PL 강도의 평균값 등에 의해, 불순물 오염의 유무나 정도, 결함의 존재의 유무나 존재량을 평가할 수 있다. 또한, 면 내 각 부분에서의 PL 강도의 고저의 차이에 따라, 불순물이나 결함의 면 내 분포를 평가할 수도 있다.
실온 PL 측정에 의한 PL 강도의 측정에 사용 가능한 장치의 일 예로서는, 강 여기 현미 포토루미네선스법에 기초한 측정 장치를 들 수 있다. 강 여기 현미 포토루미네선스법이란, 가시광 레이저에 의해 실리콘 중의 캐리어를 여기시키고, 추가로 여기된 캐리어가 직접, 밴드 갭 사이에서 재결합할 때에 발생하는 발광(밴드단 발광) 강도를 검출하는 것을 말한다. 도 1은, 강 여기 현미 포토루미네선스법에 기초하는 측정 장치의 개략도이고, 동(同) 도면에 있어서, 10은 측정 장치, 1은 레이저 광원, 2는 하프 미러(half mirror), 3은 포토루미네선스 검출기, 4는 오토 포커스용 검출기, 5는 밴드 패스 필터(band pass filter), 6은 입력계, 7은 출력계, 8은 표면 산란광 검출기, W는 측정 대상 시료(반도체 기판)이다. 측정 대상 시료 W는, 도시하지 않은 X·Y스테이지 상에 올려놓아져 있고, X·Y스테이지가 작동함으로써, 여기 레이저광이 기판면의 X 방향, Y 방향으로 스캐닝된다. 이에 따라 평가 대상 반도체 기판의 PL 강도 정보를 취득할 수 있다. PL 강도 정보는, 평가 대상 반도체 기판의 피조사 표면의 전면(全面)에 있어서 취득해도 좋고, 일부에 있어서 취득해도 좋다. 또한, PL 강도 정보로서 PL 면 내 분포 정보를 취득하는 경우, 취득되는 면 내 분포 정보는, PL 강도의 라인 프로파일(line profile)이라도, 매핑 프로파일(mapping profile)이라도 좋다. 면 내 전역에 걸쳐 품질 평가를 행하기 위해서는, 매핑 프로파일을 취득하는 것이 바람직하다. 매핑 프로파일에서는, PL 강도의 고∼저를, 예를 들면 흑∼백 휘도(명암의 정도)에 할당함으로써 매핑 화상의 명암에 의해 PL 강도의 고저를 평가할 수 있다.
<평가 대상의 품질>
본 발명의 일 실시 형태에 따른 평가 방법에 있어서 평가 대상이 되는 품질은, 반도체 기판에 포함됨으로써 PL 강도의 변화를 초래하는 각종 결정 결함의 유무나 정도, 존재량일 수 있다. 예를 들면, 금속, 도펀트(dopant) 등의 불순물에 의한 오염의 유무나 정도; 점 결함, 선 결함, 면 결함 등의 구조 결함의 유무나 존재량; 산소 석출물, 미소 공동(microporosity) 등의 미소 결함의 유무나 존재량; 등의 각종 결정 결함의 유무나 존재량을, 평가 대상으로 할 수 있다. 이들의 결정 결함은, 평가 대상 반도체 기판의 표면, 표층부, 또는 벌크(bulk)에 존재할 수 있다. 여기에서 표층부란, 반도체 기판의 표면으로부터 깊이 1㎛ 정도의 영역을 말하고, 벌크란 반도체 기판의 표면으로부터 깊이 1㎛ 초과보다 더욱 깊은 영역 또는 반도체 기판 전체를 말하는 것으로 한다. 본 발명의 일 실시 형태에 따른 평가 방법에 의하면, 표면, 표층부, 또는 벌크의 각종 결정 결함의 유무나 정도, 존재량을 평가할 수 있다.
[반도체 기판의 제조 방법]
본 발명의 더 한층의 실시 형태는,
복수의 반도체 기판을 포함하는 반도체 기판의 로트를 준비하는 것,
상기 로트로부터 적어도 1개의 반도체 기판을 추출하는 것,
상기 추출된 반도체 기판을 평가하는 것 및,
상기 평가에 의해 양품으로 판정된 반도체 기판과 동일 로트에 포함되어 있던 적어도 1개의 반도체 기판을 제품 기판으로서 출하하는 것,
을 포함하고, 또한
상기 추출된 반도체 기판의 평가를, 상기의 본 발명의 일 실시 형태에 따른 반도체 기판의 평가 방법에 의해 행하는, 반도체 기판의 제조 방법,
에 관한 것이다.
전술의 본 발명의 일 실시 형태에 따른 반도체 기판의 평가 방법에 의하면, 반도체 기판의 품질을 고감도 또한 고정밀도로 평가할 수 있다. 따라서, 이러한 평가 방법에 의해 품질 평가한 결과, 예를 들면 불순물 오염의 유무나 정도, 또는 결함의 유무나 존재량이, 고품질인 디바이스를 제조하기 위해 사용 가능한 양품으로서 허용되는 레벨이라고 판정(양품으로 판정)된 반도체 기판과 동일 로트 내의 반도체 기판을 제품 기판으로서 출하함으로써, 고품질인 디바이스를 제작 가능한 제품 기판을, 높은 신뢰성을 갖고 제공할 수 있다. 또한, 양품으로 판정하는 기준은, 반도체 기판의 용도 등에 따라서 기판에 요구되는 물성을 고려하여 설정할 수 있다. 또한 1로트에 포함되는 기판수 및 추출되는 기판수는 적절히 설정하면 좋다.
실시예
이하, 본 발명을 실시예에 의해 추가로 설명한다. 단, 본 발명은, 실시예에 나타내는 실시 형태에 한정되는 것은 아니다.
이하의 PL 측정에서는, 도 1에 나타내는 장치로서, Nanometrics사 제조의 PL 측정 장치 SiPHER를 이용하여, 측정 레이저로서 파장 532㎚의 광원을 이용하여, 500㎛ 피치(pitch)로 밴드단 포토루미네선스 발광 강도 맵 측정을 행했다.
[전처리의 차이에 의한 PL 강도 및 시간 경과적인 변화의 확인]
(1) 평가 대상 반도체 기판의 준비
직경 200㎜의 p형, n형의 실리콘 웨이퍼(저항: 10Ω·㎝)를, 각 도전형에 대해서 각각 8매 준비했다.
(2) PL 측정용 시료의 준비
이하, p형 실리콘 웨이퍼 8매를, 시료 p-1, p-2, p-3, p-4, p-5, p-6, p-7, p-8이라고 칭한다. n형 실리콘 웨이퍼 8매도 동일하게, 시료 n-1∼n-8로 한다.
시료 p-1, n-1은, 전처리 없이 PL 측정을 행했다. 다른 시료는, 각각 하기 표 1에 나타내는 전처리를 실시한 후에, PL 측정을 행했다.
표 1에 나타내는 「산화막 형성」은, 열산화로 내에서 열산화 처리이다(산소 100％ 분위기, 노 내 분위기 온도 1100℃, 처리 시간 10분간, 형성된 산화막의 두께는 약 40㎚).
표 1에 나타내는 「코로나(＋)」는, 피처리 표면을 플러스로 대전시키는 코로나 방전 처리(플러스의 코로나 방전 처리)이다.
표 1에 나타내는 「코로나(－)」는, 피처리 표면을 마이너스로 대전시키는 코로나 방전 처리(마이너스의 코로나 방전 처리)이다.
표 1에 나타내는 「HF」란, 시료를 5질량％ 불화수소산 수용액에 10분간 침지한 후에 10분간 순수로 린스하는 처리(HF 처리)이다.
또한, 표 1 중, 「→」란, →의 좌측에 기재된 처리 후, 우측에 기재된 처리를 실시한 것을 의미한다.
(3) PL 측정
상기 각 시료의 표면(전처리를 실시한 시료에 대해서는 전처리가 실시된 표면)에 있어서 상기 맵 측정을 5회 반복하고, 각 회의 면 내 평균값을 당해 회의 PL 강도로 했다. 이렇게 하여 구해진 각 회의 PL 강도 및 5회의 PL 강도의 평균값, 변동 계수 CV(Coefficient of variation; (표준 편차/평균값)×100)를 구했다. 결과를 표 1에 나타낸다.
Figure pct00001
표 1에 나타내는 결과로부터, p형 실리콘 웨이퍼, n형 실리콘 웨이퍼 모두, PL 측정의 전처리로서 산화막 형성 및 코로나 방전 처리를 행함으로써, PL 강도가 높아지는 것 및 반복 측정에 있어서의 측정 결과의 시간의 경과에 수반하는 편차(시간 경과적인 변화)가 저감되는 것(변동 계수 CV가 저하하는 것)이 확인되었다.
또한, 표 1에 나타내는 결과로부터, p형 실리콘 웨이퍼, n형 실리콘 웨이퍼 모두, 코로나 방전에 의해 산화막 표면을 플러스로 대전시킨 경우, 마이너스로 대전시킨 경우와 비교하여 PL 강도가 높아지고, 또한 측정 결과의 시간의 경과에 수반하는 편차(시간 경과적인 변화)가 저감되는 것도 확인되었다.
[실시예 1, 비교예 1(금속 오염 평가로의 적용)]
표면을 기존 농도의 텅스텐 W로 오염시킨 직경 200㎜의 n형 실리콘 웨이퍼를, 각 오염 수준에 대해서 각각 2매 준비했다.
각 오염 수준의 실리콘 웨이퍼에 대해서, PL 측정의 전처리로서, 1매의 실리콘 웨이퍼에는 전술의 「산화막 형성→코로나(＋)」를 실시하고, 다른 1매에는 전술의 HF 처리를 실시한 후, 전술의 방법에 의해 PL 강도를 구했다.
기지(旣知)의 금속 오염 농도(텅스텐 농도)를 가로축에 취하고, 세로축에 PL 강도를 취한 그래프가, 도 2에 나타내는 그래프이다. 도 2에 나타내는 그래프를 최소 제곱법에 의해 피팅(fitting)한 결과, 도 2에 나타내는 직선이 얻어졌다. 상관계수의 제곱 R2이 1에 가까울수록, 텅스텐량과 구해진 PL 강도의 사이에 강한 상관이 있는 것을 의미한다.
도 2에 나타내는 바와 같이, PL 측정의 전처리로서 산화막 형성 및 코로나 방전 처리를 행한 결과, HF 처리를 행한 경우와 비교하여, 어느 오염 수준에서도 PL 강도는 높고, 또한 상관계수 R2은 1에 가까웠다.
이상의 결과로부터, 본 발명의 일 실시 형태에 따른 평가 방법에 의해 금속 오염의 고감도 측정이 가능한 것을 확인할 수 있다. 또한, 표 1에 나타내는 바와 같이, 본 발명의 평가 방법에 의하면, 측정 결과의 시간의 경과에 수반하는 편차(시간 경과적인 변화)가 적고, 고정밀도로의 평가도 가능하다.
본 발명은, 반도체 기판의 제조 분야에 있어서 유용하다.

Claims (9)

  1. 반도체 기판의 품질을 포토루미네선스 측정에 의해 평가하는 반도체 기판의 평가 방법으로서,
    상기 포토루미네선스 측정에 의한 평가는, 평가 대상 반도체 기판의 표면에 전(前)처리를 실시한 후에 여기광을 조사하고, 당해 여기광이 조사된 표면으로부터 얻어지는 발광을 검출하는 것을 포함하고, 또한,
    상기 전처리는, 상기 여기광이 조사되는 평가 대상 반도체 기판의 표면에 산화막 형성 처리를 실시하는 것 및 형성된 산화막의 표면을 코로나 방전에 의해 대전시키는 것을 포함하는, 상기 반도체 기판의 평가 방법.
  2. 제1항에 있어서,
    상기 반도체 기판은, p형 반도체 기판인 반도체 기판의 평가 방법.
  3. 제1항에 있어서,
    상기 반도체 기판은, n형 반도체 기판인 반도체 기판의 평가 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 코로나 방전에 의해, 상기 산화막의 표면을 플러스로 대전시키는 반도체 기판의 평가 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 평가되는 품질은, 반도체 기판의 금속 오염인 반도체 기판의 평가 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 산화막 형성 처리를, 건식 산화에 의해 행하는 반도체 기판의 평가 방법.
  7. 제6항에 있어서,
    상기 산화막 형성 처리를, 열산화에 의해 행하는 반도체 기판의 평가 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 반도체 기판은, 실리콘 기판인 반도체 기판의 평가 방법.
  9. 복수의 반도체 기판을 포함하는 반도체 기판의 로트를 준비하는 것,
    상기 로트로부터 적어도 1개의 반도체 기판을 추출하는 것,
    상기 추출된 반도체 기판을 평가하는 것 및,
    상기 평가에 의해 양품으로 판정된 반도체 기판과 동일 로트에 포함되어 있던 적어도 1개의 반도체 기판을 제품 기판으로서 출하하는 것,
    을 포함하고, 또한
    상기 추출된 반도체 기판의 평가를, 제1항 내지 제8항 중 어느 한 항에 기재된 방법에 의해 행하는, 반도체 기판의 제조 방법.

KR1020177029722A 2015-03-18 2015-12-16 반도체 기판의 평가 방법 및 반도체 기판의 제조 방법 KR102147772B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-055160 2015-03-18
JP2015055160A JP6696729B2 (ja) 2015-03-18 2015-03-18 半導体基板の評価方法及び半導体基板の製造方法
PCT/JP2015/085234 WO2016147510A1 (ja) 2015-03-18 2015-12-16 半導体基板の評価方法及び半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR20170122279A true KR20170122279A (ko) 2017-11-03
KR102147772B1 KR102147772B1 (ko) 2020-08-25

Family

ID=56919773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177029722A KR102147772B1 (ko) 2015-03-18 2015-12-16 반도체 기판의 평가 방법 및 반도체 기판의 제조 방법

Country Status (7)

Country Link
US (1) US10641708B2 (ko)
JP (1) JP6696729B2 (ko)
KR (1) KR102147772B1 (ko)
CN (1) CN107251210A (ko)
DE (1) DE112015006323B4 (ko)
TW (1) TWI611489B (ko)
WO (1) WO2016147510A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531729B2 (ja) 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
KR101820680B1 (ko) * 2016-12-05 2018-01-22 에스케이실트론 주식회사 반도체 기판 제조 방법
TWI739720B (zh) * 2017-02-10 2021-09-11 環球晶圓股份有限公司 用於評估半導體結構的方法
FR3073944B1 (fr) * 2017-11-21 2019-12-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Methode de mesure par photoluminescence d'un echantillon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240450A (ja) * 1994-02-28 1995-09-12 Nec Yamagata Ltd 担体寿命測定方法
JPH10270516A (ja) * 1997-03-26 1998-10-09 Sumitomo Metal Ind Ltd 半導体ウエハの評価方法及びその装置
JP2011054691A (ja) * 2009-08-31 2011-03-17 Sumco Corp 半導体ウェーハの表面または表層評価方法
JP2014143325A (ja) * 2013-01-24 2014-08-07 Sumco Corp 半導体ウェーハの金属汚染評価方法および半導体ウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952063A (en) 1985-03-01 1990-08-28 Therma-Wave, Inc. Method and apparatus for evaluating surface and subsurface features in a semiconductor
TW273042B (ko) 1992-10-19 1996-03-21 Mex Kk
DE4412297C2 (de) 1994-04-09 1998-03-19 Max Planck Gesellschaft Verfahren zur Rekombinationslebensdauermessung und Vorrichtung zur Durchführung des Verfahrens
JP2004511104A (ja) * 2000-10-06 2004-04-08 エーオーティーアイ　オペレーティング　カンパニー　インコーポレーティッド 表面の金属コンタミネーションを検出する方法
US6791099B2 (en) * 2001-02-14 2004-09-14 Applied Materials, Inc. Laser scanning wafer inspection using nonlinear optical phenomena
EP1592056B1 (en) 2003-02-03 2018-12-26 Sumco Corporation Method for inspection, process for making analytic piece, method for analysis, analyzer, process for producing soi wafer, and soi wafer
JP2006339605A (ja) 2005-06-06 2006-12-14 Sumitomo Electric Ind Ltd 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP4940737B2 (ja) 2006-04-11 2012-05-30 株式会社Ｓｕｍｃｏ 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法
JP5295924B2 (ja) * 2009-10-06 2013-09-18 株式会社神戸製鋼所 半導体キャリア寿命測定装置および該方法
JP5682858B2 (ja) 2011-05-20 2015-03-11 株式会社Sumco シリコンウェーハの評価方法および製造方法
CN107501816A (zh) * 2012-02-24 2017-12-22 大金工业株式会社 氟橡胶组合物
KR102068741B1 (ko) 2013-06-04 2020-01-22 삼성디스플레이 주식회사 다결정 규소막의 검사 방법
JP6214975B2 (ja) 2013-09-10 2017-10-18 日本特殊陶業株式会社 負荷駆動装置及びセンサ制御装置
JP6344168B2 (ja) 2014-09-11 2018-06-20 株式会社Sumco ボロンドープｐ型シリコンウェーハの金属汚染評価方法および評価装置、ならびにボロンドープｐ型シリコンウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240450A (ja) * 1994-02-28 1995-09-12 Nec Yamagata Ltd 担体寿命測定方法
JPH10270516A (ja) * 1997-03-26 1998-10-09 Sumitomo Metal Ind Ltd 半導体ウエハの評価方法及びその装置
JP2011054691A (ja) * 2009-08-31 2011-03-17 Sumco Corp 半導体ウェーハの表面または表層評価方法
JP2014143325A (ja) * 2013-01-24 2014-08-07 Sumco Corp 半導体ウェーハの金属汚染評価方法および半導体ウェーハの製造方法

Also Published As

Publication number Publication date
US10641708B2 (en) 2020-05-05
US20180038797A1 (en) 2018-02-08
TW201705326A (zh) 2017-02-01
DE112015006323T5 (de) 2017-11-30
JP2016178122A (ja) 2016-10-06
CN107251210A (zh) 2017-10-13
JP6696729B2 (ja) 2020-05-20
WO2016147510A1 (ja) 2016-09-22
KR102147772B1 (ko) 2020-08-25
DE112015006323B4 (de) 2024-05-02
TWI611489B (zh) 2018-01-11

Similar Documents

Publication Publication Date Title
US8411263B2 (en) Method of evaluating silicon wafer and method of manufacturing silicon wafer
KR20170122279A (ko) 반도체 기판의 평가 방법 및 반도체 기판의 제조 방법
JP5659632B2 (ja) ボロンドープｐ型シリコンウェーハの鉄濃度分析方法および分析装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
CN107615470B (zh) 硅外延晶片的制造方法以及评价方法
KR100707817B1 (ko) 검사 방법, 해석편의 제작 방법, 해석 방법, 해석 장치,ｓｏｉ 웨이퍼의 제조 방법, 및 ｓｏｉ 웨이퍼
JP5407212B2 (ja) 熱処理炉評価方法および半導体ウェーハの製造方法
JP5720560B2 (ja) 半導体基板の評価方法
JP2017224695A (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP5949303B2 (ja) エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
JP5471780B2 (ja) ボロンドープｐ型シリコン中の鉄濃度測定方法およびボロンドープｐ型シリコンウェーハの製造方法
JP6593235B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP6458612B2 (ja) 半導体ウェーハの製造方法および半導体ウェーハの評価方法
JP6520782B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP5988958B2 (ja) 評価方法、評価装置、および半導体装置の製造方法
JP5577842B2 (ja) ボロンドープｐ型シリコンウェーハの鉄濃度測定方法および測定装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
WO2019176419A1 (ja) 炭素濃度評価方法
JP2005019445A (ja) シリコンウエハの評価方法および半導体装置の製造方法
KR100901925B1 (ko) 웨이퍼의 게터링 평가 방법
JP2012049344A (ja) ボロンドープｐ型シリコン中の鉄濃度分析における定量分析限界決定方法
JP2007266258A (ja) シリコンウェーハのｂｍｄ密度評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
X701 Decision to grant (after re-examination)
GRNT Written decision to grant