CN107251210A - 半导体基板的评价方法及半导体基板的制造方法 - Google Patents

半导体基板的评价方法及半导体基板的制造方法 Download PDF

Info

Publication number
CN107251210A
CN107251210A CN201580077185.9A CN201580077185A CN107251210A CN 107251210 A CN107251210 A CN 107251210A CN 201580077185 A CN201580077185 A CN 201580077185A CN 107251210 A CN107251210 A CN 107251210A
Authority
CN
China
Prior art keywords
semiconductor substrate
oxide
evaluation
evaluation method
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580077185.9A
Other languages
English (en)
Inventor
江里口和隆
久保田刚志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN107251210A publication Critical patent/CN107251210A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64Fluorescence; Phosphorescence
    • G01N21/6489Photoluminescence of semiconductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64Fluorescence; Phosphorescence
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T19/00Devices providing for corona discharge
    • H01T19/02Corona rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Abstract

本发明提供一种半导体基板的评价方法,其利用光致发光测定来评价半导体基板的质量,基于所述光致发光测定的评价包含:对评价对象半导体基板的表面实施前处理后,照射激发光,检测从被该激发光照射后的表面所获得的发光;而且,所述前处理包含:对要被所述激发光照射的评价对象半导体基板的表面实施氧化膜形成处理,以及通过电晕放电使形成有氧化膜的表面带电。

Description

半导体基板的评价方法及半导体基板的制造方法
相关专利申请的相互参照
本申请主张在2015年3月18日提出的日本专利申请2015-55160号的优先权,作为公开,特在此引用其全部记载。
技术领域
本发明涉及一种半导体基板的评价方法及半导体基板的制造方法。
背景技术
作为半导体基板的评价方法,利用光致发光(Photoluminescence;下文也记载成“PL”)测定的方法(下文记载成“PL法”)例如在特开2011-54691号公报中被提出,作为公开,特在此引用上述公报的全部记载。
发明内容
根据PL法,通过向半导体基板的表面照射激发光,并检测由该激发光激发的电子-空穴对(载流子)复合时产生的发光,能够获得与半导体基板的质量相关的信息,能够获得与例如不纯物污染和缺陷的存在等各种结晶缺陷相关的信息。
与上述PL法相关,特开2011-54691号公报提出,作为硅片的PL测定的前处理,进行氢氟酸清洗和随后的纯净水冲洗(下文记载为“HF处理”)。
特开2011-54691号公报记载的HF处理是通过使硅片表面处于氢原子终止状态(参照特开2011-54691号公报的第0008段),提高基于PL测定的评价的灵敏度的一种措施。然而近些年来,伴随着装置的高性能化等,要求半导体基板具有更高的质量。为了响应这种高质量化的要求,要求进一步提高半导体基板的质量评价的灵敏度。为此,希望提高由PL测定而获得的发光强度(PL强度)。通过提高PL强度,即使不纯物污染和缺陷存在是低水平的,也能够检测到,即高灵敏度化成为可能。
而且,为了提高半导体基板的质量评价的可靠性,希望评价结果的经时变化少(伴随着时间的流逝,评价结果的偏差少,评价精度高)。可是,在特开2011-54691号公报记载的HF处理中,由于可以预料到处于氢原子终止状态的硅片表面受周边气氛的影响而随着时间变化,所以认为,随着HF处理后的时间的流逝,测定结果产生偏差。
本发明的一种形态是提供一种能够高灵敏度且高精度地评价的,基于PL测定的半导体基板的评价方法。
本发明的发明人为了实现上述目的进行深入研究获得了新的见解,即,作为PL测定的前处理,通过进行形成氧化膜及对形成的氧化膜进行电晕放电处理,与进行基于特开2011-54691号公报记载的HF处理的前处理的情况相比,PL强度高,且测定结果伴随着时间流逝的偏差减少,从而完成本发明。
本发明的一种形态涉及一种半导体基板的评价方法,其是利用光致发光测定来评价半导体基板的质量的半导体基板的评价方法;
基于上述光致发光测定的评价包含:对评价对象半导体基板的表面实施前处理后,照射激发光,检测从被该激发光照射后的表面所获得的发光;而且,
上述前处理包含:对要被上述激发光照射的评价对象半导体基板的表面实施氧化膜形成处理,以及通过电晕放电使形成有氧化膜的表面带电。
在一种形态中,上述半导体基板为p型半导体基板。
在一种形态中,上述半导体基板为n型半导体基板。
在一种形态中,通过上述电晕放电使上述氧化膜的表面带正电。
在一种形态中,上述被评价的质量为半导体基板的金属污染。
在一种形态中,利用干式氧化来进行上述氧化膜形成处理。
在一种形态中,利用热氧化来进行上述氧化膜形成处理。
在一种形态中,上述半导体基板为硅基板。
本发明的另一形态涉及一种半导体基板的制造方法,包含下述步骤:
准备包含多个半导体基板的半导体基板组;
从上述组中抽出至少一个半导体基板;
对上述被抽出的半导体基板进行评价;和
将与通过上述评价而被判断为合格品的半导体基板处于同一组内的至少一个半导体基板作为成品基板出厂;
而且,利用上述半导体基板的评价方法对上述被抽出的半导体基板进行评价。
根据本发明的一种形态,能够利用基于PL测定的评价来高灵敏度和高精度地评价半导体基板的金属污染等的质量。另外,通过上述评价,能够稳定地供给高质量的半导体基板。
附图说明
图1是根据强激发显微光致发光法的测定装置的概略图。
图2是显示在实施例1和比较例1获得的PL强度和金属污染浓度的相互关系的图形。
具体实施方式
[半导体基板的评价方法]
本发明的一种形态涉及一种利用光致发光测定来评价半导体基板的质量的半导体基板的评价方法。在本发明的半导体基板的评价方法中,基于上述光致发光测定的评价包含:对评价对象半导体基板的表面实施前处理后,照射激发光,检测从被该激发光照射后的表面所获得的发光;而且,上述前处理包含:对要被上述激发光照射的评价对象半导体基板的表面实施氧化膜形成处理,以及通过电晕放电使形成有氧化膜的表面带电。
下文对本发明的一种形态涉及的半导体基板的评价方法(下文也简单地记载为“评价方法”)进行更详细地说明。
<评价对象半导体基板>
评价对象半导体基板例如是硅基板(硅晶片)。但是,评价对象基板并不局限于硅基板,例如本发明的一种形态涉及的评价方法也可以适用于化合物半导体基板。
半导体基板的导电类型可以是p型,也可以是n型。评价对象半导体基板即使是任一种导电类型的半导体基板,根据本发明的一种形态所涉及的评价方法,也能高灵敏度且高精度地评价其质量。本发明的一种形态所涉及的评价方法的一个优点是,可适用于各种导电类型的半导体基板。而且,基于后述的电晕放电的带电可以是带正电,也可以是带负电。在本发明的一种形态涉及的评价方法中,由于不需要根据评价对象半导体基板的导电类型来改变电晕放电条件(导致带正电或导致带负电),因此,不需要将电晕处理装置的设定变更为测定的程度就可以进行评价。而且,即使是p型和n型半导体基板混杂在一起的样品群,也能一起进行前处理。以上特点是本发明的一种形态所涉及的评价方法的优点。而且,虽然评价对象半导体基板的尺寸可以是例如直径200mm、300mm、450mm,但尺寸也可以比上述尺寸小或比上述尺寸大,并未被特别限定。而且,该基板的电阻也未被特别限定。
<PL测定前的前处理>
如下文详细描述的那样,在基于PL测定的评价中,向评价对象半导体基板的任一个表面(下文也被称作“被照射表面”)照射激发光,检测从被该激发光照射后的表面所获得的发光。在本发明的一种形态所涉及的评价方法中,在照射这种激发光之前,作为前处理,对被照射表面实施氧化膜形成处理,然后,利用电晕放电使形成有氧化膜的表面带电。本发明的发明人推测,由此能够抑制表面复合这个特点有助于提高PL强度,而且上述前处理后的表面随着时间的变化少这个特点有助于减少评价结果随着时间流逝的偏差。
下文对上述氧化膜形成及电晕放电进行更详细的说明。
(氧化膜形成)
在氧化膜形成中,只要在评价对象半导体基板的至少被照射表面形成氧化膜即可,在被照射表面之外的部分也可以形成氧化膜。氧化膜形成利用干式氧化(干氧化)、湿式氧化(湿氧化)中的任一种方式均可。从进一步提高测定精度的角度出发,最好所形成的氧化膜的均质性和膜厚的面内均一性高。从这个观点出发,与湿式氧化相比,干式氧化更佳。
干式氧化不依赖于热氧化、等离子体处理等处理液,氧化膜的形成能够利用各种可能的方法进行,最好采用热氧化。热氧化可通过将半导体基板配置在加热后的氧化性气氛中进行。在此所谓的氧化性气氛是指至少包含氧的气氛,可以是例如包含10%体积~100%体积的氧的气氛。虽然氧化性气氛的气氛温度(加热温度)可以是例如700~1300℃,加热时间可以是例如1~1000分钟,但只要能够形成氧化膜即可,并不局限于上述范围的加热温度和加热时间。
虽然利用上述氧化膜形成处理所形成的氧化膜的厚度例如可以是2nm~1μm的范围,但并不局限于此。而且也有在氧化膜形成之前的被照射表面存在自然氧化膜的情况。也可以将这种自然氧化膜除去后再实施上述氧化膜形成处理,也可以不除去自然氧化膜就实施氧化膜形成处理。可以利用例如特开2011-54691号公报记载的HF处理来进行自然氧化膜的除去。但是由于HF处理是湿式处理,所以在面内容易产生处理偏差的倾向。如果考虑到这一点,最好不除去自然氧化膜,而直接实施上述氧化膜形成处理。
(电晕放电)
在本发明的一种形态涉及的评价方法中,利用电晕放电使通过上述氧化膜形成处理而形成有氧化膜的表面带电。电晕放电可以通过使用市场上销售的电晕处理设备等现有公知的电晕放电处理法来进行。本发明的发明人推测,通过电晕放电而使氧化膜表面带电,表面复合被抑制,这有助于提高PL强度。
上述氧化膜表面可以通过电晕放电带正电,也可以通过电晕放电带负电。只要通过电晕放电产生正离子,就能使氧化膜表面带正电,只要通过电晕放电产生负离子,就能使氧化膜表面带负电。从进一步提高PL强度的角度和进一步减少测定结果伴随着时间流逝的偏差的角度出发,最好使上述氧化膜表面带正电。
虽然以下内容是本发明的发明人的推测,并不限定本发明,但是本发明的发明人认为,通过利用电晕放电使氧化膜表面带电,能够弯曲半导体基板表面的能带,这有助于抑制表面复合并提高PL强度,并有助于进一步减少测定结果伴随着时间流逝的偏差。具体而言,本发明的发明人认为,通过带正电,表面的能带向负方向弯曲,表面的能级被电子填充,以抑制复合的方式发挥作用。而且,本发明的发明人认为,通过带负电,表面的能带向正方向弯曲,阻碍电子接近表面,以抑制复合的方式发挥作用。本发明的发明人认为,根据以上的表面带模型,与通过弯曲表面能带来阻止电子接近表面(使带负电)相比,通过由电子填充表面能级来抑制表面复合(使带正电)能够更有效地抑制表面复合。但是上述内容是本发明的发明人的推测,而且,本发明中的氧化膜表面的带电可以是带正电,也可以是带负电。
<PL测定>
在本发明的一种形态涉及的评价方法中,进行以上的氧化膜形成处理和电晕放电后,进行PL测定。PL测定可以采用公知的方法进行,并未特别限定。从操作的简便性的角度出发,最好利用不需要温度控制的室温光致发光测定(室温PL测定)进行。以采用硅基板为例,在室温PL法中,利用从试样基板表面入射的能量比硅的禁带宽度大的激发光,在表面附近产生的电子-空穴对(也就是载流子),在基板内部边扩散边发光并熄灭。该发光被称作带端发光,表示室温(例如20~30℃)下的波长约1.15μm的发光强度。通常,在光致发光测定中,由于作为激发光使用可见光,所以作为PL强度,只要测定波长950nm以上的光强度,就能从激发光分离,所以高灵敏度的测定就成为可能。由此可见,作为PL强度,最好测定带端发光强度。在此,由于因不纯物和缺陷的存在及存在数量,产生PL强度的高低差异,所以利用例如在评价对象半导体基板的被照射表面的一部分被测定到的PL强度及在面内各部被测定到的PL强度的平均值等,能够评价是否具有不纯物污染及污染程度,能够评价是否具有缺陷及缺陷存在数量。而且,利用在面内各部分的PL强度的高低差异,也能评价不纯物和缺陷的面内分布。
作为在基于室温PL测定来测定PL强度时能够使用的装置的一例,可以例举基于强激发显微光致发光法的测定装置。所谓强激发显微光致发光法是指,对利用可见光激光使硅中的载流子激发,且被激发的载流子直接在禁带之间复合时产生的发光(带端发光)强度进行检测的方法。图1是基于强激发显微光致发光法的测定装置的概略图。在图1中,10表示测定装置,1表示激光光源,2表示半透明反射镜,3表示光致发光检测器,4表示自动聚焦用检测器,5表示带通滤波器,6表示输入计,7表示输出计,8表示表面散射光检测器,W表示测定对象试样(半导体基板)。测定对象试样W被载置在未图示的X·Y载物台上,通过X·Y载物台工作,激发激光向基板面的X方向、Y方向扫描。由此,能够获得评价对象半导体基板的PL强度信息。PL强度信息也可以在评价对象半导体基板的被照射表面的整个面获得,也可以在表面的一部分获得。而且,在作为PL强度信息而获得PL面内分布信息的情况下,所获得的面内分布信息是PL强度的谱线轮廓,也可以是映射分布图(mapping profile)。为了对面内整个区域进行质量评价,最好获得映射分布图。在映射分布图中,通过将PL强度的高~低例如分配给黑~白的亮度(明暗程度),能够利用制图图像的明暗来评价PL强度的高低。
<评价对象的质量>
在本发明的一种形态涉及的评价方法中,作为评价对象的质量可以是,由于半导体基板中含有而引起PL强度变化的各种结晶缺陷的有无及程度、存在量。可以将下述内容作为评价对象,例如,由金属、掺杂物等不纯物导致的污染的有无及程度;点缺陷、线缺陷、面缺陷等构造缺陷的有无及存在量;氧析出物、微小洞穴等微小缺陷的有无及存在量;其它各种结晶缺陷的有无及存在量。这些结晶缺陷可以存在于评价对象半导体基板的表面、表层部或主体。在此,所述表层部是指距半导体基板表面约1μm深的区域,所述主体是指距半导体基板表面的深度超过1μm的、更深的区域或半导体基板整体。根据本发明的一种形态涉及的评价方法,能够评价表面、表层部或主体的各种结晶缺陷的有无、程度及存在量。
[半导体基板的制造方法]
本发明的另一形态涉及一种半导体基板的制造方法,包含下述步骤:
准备包含多个半导体基板的半导体基板的组;
从上述组中抽出至少一个半导体基板;
对上述被抽出的半导体基板进行评价;和
将与通过上述评价而被判断为合格品的半导体基板处于同一组内的至少一个半导体基板作为成品基板出厂;
而且,利用上述本发明的一种形态涉及的半导体基板的评价方法对上述被抽出的半导体基板进行评价。
根据上述本发明的一种形态涉及的半导体基板的评价方法,能够高灵敏度且高精度地评价半导体基板的质量。因此,如果利用这种评价方法所进行的质量评价的结果,例如,不纯物污染的有无及程度、或缺陷的有无及存在量,被判断为处在允许的等级,即在制造高质量装置时能使用的合格品的等级,则与被判断(判断为合格品)后的半导体基板处于同一组内的半导体基板作为成品基板出厂,藉此能够高可靠性地提供可制造高质量装置的成品基板。而且,判断为合格品的基准可以与半导体基板的用途等相对应,并考虑基板所要求的物理特性来设定。而且一组所包含的基板数量和要抽出的基板数量只要适合设定即可。
实施例
下文,基于实施例对本发明进一步说明。但是本发明并不局限于实施例所示形态。
在下文的PL测定中,作为图1所示的装置,使用Nanometrics公司制造的PL测定装置SiPHER,作为测定激光,使用波长532nm的光源,在500μm节距下,进行带端光致发光发光强度图测定。
[因前处理的差异而导致的PL强度及随时间变化的确认]
(1)评价对象半导体基板的准备
针对各种导电类型,分别准备8个直径200mm的p型、n型硅片(阻值:10Ω·cm)。
(2)PL测定用试样的准备
下文,将8个p型硅片分别称作试样p-1、p-2、p-3、p-4、p-5、p-6、p-7、p-8。同样,将8个n型硅片分别称作试样n-1~n-8。
试样p-1、n-1不进行前处理,直接进行PL测定。其它试样分别实施下文表1所示前处理后,进行PL测定。
表1所示“氧化膜形成”是在热氧化炉内的热氧化处理(含氧100%的气氛,炉内气氛温度1100℃,处理时间10分钟,所形成的氧化膜的厚度约40nm)。
表1所示“电晕(+)”是使被处理表面带正电的电晕放电处理(正电晕放电处理)。
表1所示“电晕(-)”是使被处理表面带负电的电晕放电处理(负电晕放电处理)。
表1所示“HF”是指将试样浸渍在5质量%氢氟酸水溶液内10分钟后,进行10分钟冲洗处理(HF处理)。
而且,在表1中,“→”意味着在记载在→左侧的处理后,实施记载在→右侧的处理。
(3)PL测定
在上述各个试样的表面(对于实施了前处理后的试样,在实施了前处理的表面)往复5次进行上述图测定。将各次的面内平均值作为此次的PL强度。这样一来,求取各次的PL强度、5次的PL强度的平均值、变异系数CV(Cofficient of variation;(标准偏差/平均值)×100)。结果在表1中显示。
[表1]
1)变异系数。
根据表1所示结果可以确认,通过对p型硅片、n型硅片实施作为PL测定的前处理的氧化膜形成及电晕放电处理,PL强度提高;往复测定的测定结果伴随着时间流逝的偏差(经时变化)减少(变异系数CV下降)。
而且,根据表1所示结果可以确认,在通过电晕放电使p型硅片、n型硅片的氧化膜表面带正电的情况下,与带负电的情况相比,PL强度提高,且测定结果伴随着时间流逝的偏差(经时变化)减少。
[实施例1、比较例1(适用于金属污染评价)]
针对各个污染级别,分别准备2个用已知浓度的钨W将表面污染后的直径200mm的n型硅片。
针对各个污染级别的硅片,作为PL测定的前处理,对一个硅片实施上述“氧化膜形成→电晕(+)”,对另一个硅片实施上述HF处理后,利用上述方法求取PL强度。
将已知的金属污染浓度(钨浓度)标在横轴上,将PL强度标在纵轴上后,所得图形为图2所示图形。利用最小二次方法对图2所示图形拟合,获得图2所示的直线。相关系数的二次方R2越接近1,则意味着在污染量和所求取的PL强度之间具有越强的相互关系。
如图2所示,进行作为PL测定的前处理的氧化膜形成及电晕放电处理后的结果是,与进行HF处理的情况相比,在任一种污染级别下,PL强度都高,且相关系数R2接近1。
根据上述结果可以确认,利用本发明一种形态涉及的评价方法,能够高灵敏度地测定金属污染。而且,如表1所示,根据本发明的评价方法,测定结果伴随着时间流逝的偏差(经时变化)小,能够高精度地评价。
本发明在半导体基板的制造领域有用。

Claims (9)

1.一种半导体基板的评价方法,其特征在于,其利用光致发光测定来评价半导体基板的质量,
基于所述光致发光测定的评价包含:对评价对象半导体基板的表面实施前处理后,照射激发光,检测从被该激发光照射后的表面所获得的发光;而且,
所述前处理包含:对要被所述激发光照射的评价对象半导体基板的表面实施氧化膜形成处理,以及通过电晕放电使形成有氧化膜的表面带电。
2.根据权利要求1所述的半导体基板的评价方法,其中,所述半导体基板为p型半导体基板。
3.根据权利要求1所述的半导体基板的评价方法,其中,所述半导体基板为n型半导体基板。
4.根据权利要求1~3中任一项所述的半导体基板的评价方法,其中,通过所述电晕放电使所述氧化膜的表面带正电。
5.根据权利要求1~4中任一项所述的半导体基板的评价方法,其中,所述被评价的质量为半导体基板的金属污染。
6.根据权利要求1~5中任一项所述的半导体基板的评价方法,其中,利用干式氧化来进行所述氧化膜形成处理。
7.根据权利要求6所述的半导体基板的评价方法,其中,利用热氧化来进行所述氧化膜形成处理。
8.根据权利要求1~7中任一项所述的半导体基板的评价方法,其中,所述半导体基板为硅基板。
9.一种半导体基板的制造方法,其特征在于,包含下述步骤:
准备包含多个半导体基板的半导体基板组;
从所述组中抽出至少一个半导体基板;
对所述被抽出的半导体基板进行评价;和
将与通过所述评价而被判断为合格品的半导体基板处于同一组内的至少一个半导体基板作为成品基板出厂;
而且,利用所述权利要求1~8中任一项所述方法对所述被抽出的半导体基板进行评价。
CN201580077185.9A 2015-03-18 2015-12-16 半导体基板的评价方法及半导体基板的制造方法 Pending CN107251210A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015055160A JP6696729B2 (ja) 2015-03-18 2015-03-18 半導体基板の評価方法及び半導体基板の製造方法
JP2015-055160 2015-03-18
PCT/JP2015/085234 WO2016147510A1 (ja) 2015-03-18 2015-12-16 半導体基板の評価方法及び半導体基板の製造方法

Publications (1)

Publication Number Publication Date
CN107251210A true CN107251210A (zh) 2017-10-13

Family

ID=56919773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580077185.9A Pending CN107251210A (zh) 2015-03-18 2015-12-16 半导体基板的评价方法及半导体基板的制造方法

Country Status (7)

Country Link
US (1) US10641708B2 (zh)
JP (1) JP6696729B2 (zh)
KR (1) KR102147772B1 (zh)
CN (1) CN107251210A (zh)
DE (1) DE112015006323B4 (zh)
TW (1) TWI611489B (zh)
WO (1) WO2016147510A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373243A (zh) * 2017-11-21 2020-07-03 法国原子能源和替代能源委员会 用于样品的光致发光测量的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531729B2 (ja) 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
KR101820680B1 (ko) * 2016-12-05 2018-01-22 에스케이실트론 주식회사 반도체 기판 제조 방법
EP3580776B1 (en) * 2017-02-10 2021-04-28 GlobalWafers Co., Ltd. Methods for assessing semiconductor structures

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240450A (ja) * 1994-02-28 1995-09-12 Nec Yamagata Ltd 担体寿命測定方法
JPH10502490A (ja) * 1994-04-09 1998-03-03 マックス − プランク − ゲゼルシャフト・ツール・フェルデルンク・デア・ビッセンシャフテン・エー・ファー 不動態化された表面を有する半導体素子およびその製造方法
JPH10270516A (ja) * 1997-03-26 1998-10-09 Sumitomo Metal Ind Ltd 半導体ウエハの評価方法及びその装置
CN1479944A (zh) * 2000-10-06 2004-03-03 Aotiӫ�����޹�˾ 表面金属污染的检测方法
CN1496478A (zh) * 2001-02-14 2004-05-12 Ӧ�ò��Ϲ�˾ 利用非线性光学现象的激光扫描晶片检查
CN1877805A (zh) * 2005-06-06 2006-12-13 住友电气工业株式会社 化合物半导体构件的损伤评价方法
CN101303992A (zh) * 2003-02-03 2008-11-12 胜高股份有限公司 解析方法、解析装置、soi晶片的制造方法以及soi晶片
JP2011054691A (ja) * 2009-08-31 2011-03-17 Sumco Corp 半導体ウェーハの表面または表層評価方法
JP2014143325A (ja) * 2013-01-24 2014-08-07 Sumco Corp 半導体ウェーハの金属汚染評価方法および半導体ウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952063A (en) 1985-03-01 1990-08-28 Therma-Wave, Inc. Method and apparatus for evaluating surface and subsurface features in a semiconductor
TW273042B (zh) 1992-10-19 1996-03-21 Mex Kk
JP4940737B2 (ja) 2006-04-11 2012-05-30 株式会社Sumco 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法
JP5295924B2 (ja) * 2009-10-06 2013-09-18 株式会社神戸製鋼所 半導体キャリア寿命測定装置および該方法
JP5682858B2 (ja) 2011-05-20 2015-03-11 株式会社Sumco シリコンウェーハの評価方法および製造方法
WO2013125735A1 (en) * 2012-02-24 2013-08-29 Daikin Industries, Ltd. Fluororubber composition
KR102068741B1 (ko) 2013-06-04 2020-01-22 삼성디스플레이 주식회사 다결정 규소막의 검사 방법
JP6214975B2 (ja) 2013-09-10 2017-10-18 日本特殊陶業株式会社 負荷駆動装置及びセンサ制御装置
JP6344168B2 (ja) 2014-09-11 2018-06-20 株式会社Sumco ボロンドープp型シリコンウェーハの金属汚染評価方法および評価装置、ならびにボロンドープp型シリコンウェーハの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240450A (ja) * 1994-02-28 1995-09-12 Nec Yamagata Ltd 担体寿命測定方法
JPH10502490A (ja) * 1994-04-09 1998-03-03 マックス − プランク − ゲゼルシャフト・ツール・フェルデルンク・デア・ビッセンシャフテン・エー・ファー 不動態化された表面を有する半導体素子およびその製造方法
JPH10270516A (ja) * 1997-03-26 1998-10-09 Sumitomo Metal Ind Ltd 半導体ウエハの評価方法及びその装置
CN1479944A (zh) * 2000-10-06 2004-03-03 Aotiӫ�����޹�˾ 表面金属污染的检测方法
CN1496478A (zh) * 2001-02-14 2004-05-12 Ӧ�ò��Ϲ�˾ 利用非线性光学现象的激光扫描晶片检查
CN101303992A (zh) * 2003-02-03 2008-11-12 胜高股份有限公司 解析方法、解析装置、soi晶片的制造方法以及soi晶片
CN1877805A (zh) * 2005-06-06 2006-12-13 住友电气工业株式会社 化合物半导体构件的损伤评价方法
JP2011054691A (ja) * 2009-08-31 2011-03-17 Sumco Corp 半導体ウェーハの表面または表層評価方法
JP2014143325A (ja) * 2013-01-24 2014-08-07 Sumco Corp 半導体ウェーハの金属汚染評価方法および半導体ウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373243A (zh) * 2017-11-21 2020-07-03 法国原子能源和替代能源委员会 用于样品的光致发光测量的方法

Also Published As

Publication number Publication date
KR20170122279A (ko) 2017-11-03
JP6696729B2 (ja) 2020-05-20
US20180038797A1 (en) 2018-02-08
JP2016178122A (ja) 2016-10-06
US10641708B2 (en) 2020-05-05
WO2016147510A1 (ja) 2016-09-22
DE112015006323T5 (de) 2017-11-30
DE112015006323B4 (de) 2024-05-02
KR102147772B1 (ko) 2020-08-25
TW201705326A (zh) 2017-02-01
TWI611489B (zh) 2018-01-11

Similar Documents

Publication Publication Date Title
CN102144284B (zh) 用于缺陷检测的方法及设备
JP5659632B2 (ja) ボロンドープp型シリコンウェーハの鉄濃度分析方法および分析装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
CN107251210A (zh) 半导体基板的评价方法及半导体基板的制造方法
JP5682858B2 (ja) シリコンウェーハの評価方法および製造方法
Trupke et al. Progress with luminescence imaging for the characterisation of silicon wafers and solar cells
Sio et al. An accurate method for calibrating photoluminescence-based lifetime images on multi-crystalline silicon wafers
Duru et al. Photoluminescence for in-line buried defects detection in silicon devices
Polignano et al. Quantitative evaluation of bulk-diffused metal contamination by lifetime techniques
Polignano et al. Metal contamination monitoring and gettering
JP5471780B2 (ja) ボロンドープp型シリコン中の鉄濃度測定方法およびボロンドープp型シリコンウェーハの製造方法
JPH0862122A (ja) シリコンウェーハの酸素析出欠陥密度評価方法
Steyer et al. A study of various methods for the analysis of the phophosilicate glass layer
Nærland Characterization of light induced degradation in crystalline silicon
JP5556090B2 (ja) ボロンドープp型シリコン中の鉄濃度分析における定量分析限界決定方法
JP5545131B2 (ja) ボロンドープp型シリコン中の鉄濃度分析における定量分析限界決定方法
Caputo et al. Quantitative evaluation of iron at the silicon surface after wet cleaning treatments
US20080182347A1 (en) Methods for monitoring ion implant process in bond and cleave, silicon-on-insulator (SOI) wafer manufacturing
JP6520782B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
Pavelka et al. Carrier lifetime measurements in silicon for photovoltaic applications
Buczkowski Photoluminescence-Based Metrology for Si and SiGe Materials
Polignano et al. Palladium contamination in silicon
Eichinger¹ New developments of the Elymat technique
Baek et al. Surface recombination evaluation of a silicon wafer by using the photoluminescence intensity ratio method for solar cell applications
JP5577842B2 (ja) ボロンドープp型シリコンウェーハの鉄濃度測定方法および測定装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
Polignano et al. Detection and Prevention of Palladium Contamination in Silicon Devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171013