TWI611489B - 半導體基板的評估方法及半導體基板的製造方法 - Google Patents

半導體基板的評估方法及半導體基板的製造方法 Download PDF

Info

Publication number
TWI611489B
TWI611489B TW104142425A TW104142425A TWI611489B TW I611489 B TWI611489 B TW I611489B TW 104142425 A TW104142425 A TW 104142425A TW 104142425 A TW104142425 A TW 104142425A TW I611489 B TWI611489 B TW I611489B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
oxide film
evaluation
evaluating
evaluation method
Prior art date
Application number
TW104142425A
Other languages
English (en)
Other versions
TW201705326A (zh
Inventor
Kazutaka Eriguchi
Tsuyoshi Kubota
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201705326A publication Critical patent/TW201705326A/zh
Application granted granted Critical
Publication of TWI611489B publication Critical patent/TWI611489B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/6489—Photoluminescence of semiconductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T19/00—Devices providing for corona discharge
    • H01T19/02—Corona rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Abstract

本發明的課題係在於提供可以PL測定做半導體基 板的高靈敏度且高精度的評估的評估方法。
本發明的解決手段係一種半導體基板的評估方 法，其係藉由測定光致發光評估半導體基板的品質的半導體基板的評估方法，藉由上述光致發光測定的評估，包含：對評估對象的半導體基板表面施以前處理之後照射激發光，檢測由該激發光所照射的表面所得的發光，且上述前處理，包含：對上述激發光所照射的評估對象的半導體基板表面施以氧化膜的形成處理及藉由電暈放電使形成的氧化膜表面電帶。

Description

半導體基板的評估方法及半導體基板的製造方法
本發明係關於半導體基板的評估方法及半導體基板的製造方法。
半導體基板的評估方法，例如在專利文獻1提案有利用光致發光(Photoluminescence；以下亦記載為「PL」。)測定的方法。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-54691號公報
根據PL法，係對半導體基板的表面照射激發光，藉由檢測該激發光所激發的電子電洞對(載子)的再結合時所產生的發光，可得關於半導體基板的品質的資訊，例如關於雜質污染或缺陷的存在等的各種結晶缺陷的資訊。
關於上述PL法，於專利文獻1，提案對矽晶圓進行氟酸清洗及之後的純水沖洗(以下記載為「HF處理」。)作為PL測定的前處理。
記載於專利文獻1的HF處理，係藉由使矽晶圓表面呈氫端狀態(參照專利文獻1的段落0008)，而提高PL測定的評估靈敏度的一手段。然而近年，在半導體基板，隨著裝置的高性能化等，而要求具有更高的品質。為因應該高品質化的要求，要求進一步提高半導體基板的品質評估的靈敏度。然後為此，期望提升PL測定所得的發光強度(PL強度)。藉由提升PL強度，即使雜質污染或缺陷的存在在很低的水準，亦可檢測，即可高靈敏度化。
又，為提升半導體基板的品質評估的可靠度，期望評估結果的經時變化較少(評估結果伴隨時間經過的誤差少，而評估的精度高)。然而，以記載於專利文獻1所述的HF處理，可預測以氫端狀態的矽晶圓表面會受到周圍氣氛的影響而經時變化，而可認為測定結果會根據由HF處理所經過的時間而發生誤差。
因此，本發明的目的係在於提供可以PL測定做半導體基板的高靈敏度且高精度的評估的評估方法。
本發明者們為達成上述目的專心研究的結果，新發現作為PL測定的前處理，進行氧化膜的形成及對形成的氧化膜做電暈放電處理，相較於進行專利文獻1所記載以HF處理的前處理之情形，可提升PL強度，且減低測定結果伴隨時間經過的誤差，而完成本發明。
即，上述目的係藉由下述手段達成。
[1]一種半導體基板的評估方法，藉由測定光致發光評估半 導體基板的品質，其中藉由上述光致發光測定的評估，包含：對評估對象的半導體基板表面施以前處理之後照射激發光，檢測由該激發光所照射的表面所得的發光，且上述前處理，包含：對上述激發光所照射的評估對象的半導體基板表面施以氧化膜的形成處理及藉由電暈放電使形成的氧化膜表面電帶。
[2]如[1]所述的半導體基板的評估方法，其中上述半導體基板係p型半導體基板。
[3]如[1]所述的半導體基板的評估方法，其中上述半導體基板係n型半導體基板。
[4]如[1]-[3]中任一項所述的半導體基板的評估方法，其中藉由上述電暈放電使上述氧化膜的表面帶正電。
[5]如[1]-[4]中任一項所述的半導體基板的評估方法，其中上述被評估的品質係半導體基板的金屬污染。
[6]如[1]-[5]中任一項所述的半導體基板的評估方法，其中上述氧化膜形成處理係以乾式氧化進行。
[7]如[6]所述的半導體基板的評估方法，其中上述氧化膜形成處理係以熱氧化進行。
[8]如[1]-[7]中任一項所述的半導體基板的評估方法，其中上述半導體基板係矽基板。
[9]一種半導體基板的製造方法，包含：準備包含複數半導體基板的半導體基板的批次；由上述批次至少抽出一片半導體基板， 評估上述被抽出的半導體基板；及將包含於與以上述評估被判定為良品的半導體基板同批的至少一片半導體基板作為產品基板出貨，且將上述被抽出的半導體基板的評估，以[1]-[8]中任一項所述的半導體基板的評估方法進行。
根據本發明，可將半導體基板的金屬污染等的品質，藉由根據PL測定的評估高靈敏度且高精度評估。再者藉此，可穩定供給高品質的半導體基板。
第1圖係根據強激發顯微光致發光法的測定裝置的概略圖。
第2圖係表示以實施例1及比較例1所得，PL強度與金屬污染濃度的關係的圖表。
[半導體基板的評估方法]
本發明的一態樣係關於將半導體基板的品質，以光致發光測定評估的半導體基板的評估方法。在本發明的半導體基板的評估方法，以上述光致發光測定的評估，包含：對評估對象的半導體基板表面進行前處理之後照射激發光，檢測由該激發光所照射的表面所得的發光，且上述前處理，包含：對上述激發光所照射的評估對象的半導體基板表面施以氧化膜的形成處理及藉由電暈放電使形成的氧化膜表面電帶。
以下，更詳細地說明關於本發明的半導體基板的評估方法(以下，僅記載為「評估方法」。)。
<評估對象半導體基板>
評估對象半導體基板，係例如矽基板(矽晶圓)。惟評估對象基板並非限定於矽基板，例如亦可對化合物半導體基板，適用本發明的評估方法。
半導體基板的導電型，可為p型亦可為n型。評估對象半導體基板為任一的導電型的半導體基板，根據本發明的評估方法，可將其品質高靈敏度且高精度評估。不論半導體基板的導電型，均可使用係本發明的評估方法的優點之一。又，如後所述，以電暈放電的帶電，可為正電亦可為負電。於本發明的評估方法，由於不需要根據評估對象半導體基板的導電型改變電暈放電條件(造成帶正電還是造成帶負電)，無須在每次測定設定電暈處理裝置及可進行評估。又，即使是p型與n型的半導體基板混在一起的抽樣群，亦可一口氣進行前處理。以上的點，亦係本發明的評估方法的優點。再者，評估對象半導體基板的尺寸，例如有直徑200mm、300mm、450mm，惟亦可較此小或較此大，並無特別限定。又，該基板的電阻值亦無特別限定。
<PL測定前的前處理>
細節將如後所述，以PL測定的評估，對評估對象半導體基板的任意一方的表面(以下，亦稱為「被照射表面」。)照射激發光，檢測由該激發光照射的表面所得的發光。於本發明的評估方法，係在照射該激發光之前，作為前處理，對被照射表面 進行氧化膜形成處理，之後，藉由電暈放電使形成的氧化膜表面帶電。本發明者們推測藉此，可貢獻在抑制表面再結合而提升PL強度，且可貢獻於上述前處理後的表面經時變化較少而減低評估結果伴隨時間的經過的誤差。
以下更詳細說明關於上述的氧化膜形成及電暈放電。
(氧化膜形成)
於氧化膜形成，只要在評估對象半導體基板的至少被照射表面形成氧化膜即可，亦可在照射表面以外的部分形成氧化膜。氧化膜形成，可以乾式氧化(乾氧化)，濕式氧化(濕氧化)的任一進行。在進一步提升測定精度的觀點，形成的氧化膜的均質性或膜厚的面內均勻性高較佳。由此點，相較於濕式氧化，乾式氧化較有利。
可以乾式氧化，熱氧化、電漿處理等的無需依靠處理液可形成氧化膜的各種方法進行，以熱氧化為佳。熱氧化，可藉由將半導體基板放置在加熱的氧化性氣氛中進行。在此，所謂氧化性氣氛，係指至少包含氧氣的氣氛，例如可為包含10體積%~100體積%氧氣的氣氛。氧化性氣氛的氣氛溫度(加熱溫度)，可例如為700~1300℃，加熱時間，可例如為1~1000分鐘，只要可形成氧化膜即可，並非限定於上述範圍的加熱溫度及加熱時間。
藉由上述氧化膜形成處理的氧化膜的厚度，例如可為2nm~1μm的範圍，並無特別限定。再者，在形成氧化膜前的被照射表面，有存在自然氧化膜之情形。可將如此的自然氧化膜去除之後施以上述氧化膜形成處理，亦可不去除即施以 氧化膜形成處理。自然氧化膜的去除，可例如以專利文獻1所記載的HF處理進行。惟，由於HF處理係濕式處理，故有容易在面內發生處理的誤差的傾向。考慮此點，則不去除自然氧化膜而施以上述氧化膜形成處理較佳。
(電暈放電)
於本發明的評估方法，可藉由電暈放電在以上述氧化膜形成處理所形成的氧化膜的表面帶電。電暈放電，可使用市售的電暈處理裝置等的先前習知的電暈放電處理法進行。本發明者們推測，藉由以電暈放電使氧化膜表面帶電而抑制再結合，貢獻於提升PL強度。
上述氧化膜表面，可藉由電暈放電而帶正電，亦可帶負電。可藉由電暈放電產生正離子，則可使氧化膜表面帶正電，產生負離子，則可使氧化膜表面帶負電。使PL強度更高的觀點及減低測定結果伴隨時間經過的誤差的觀點，使上述氧化膜表面帶正電為佳。
以下係本發明者們的推測而並無任何限定本發明，本發明者們，認為藉由電暈放電使氧化膜表面帶電，可扭曲半導體基板表面的能帶，而貢獻於抑制表面再結合而降低提高PL強度及減低測定結果伴隨時間經過的誤差。細節係，藉由使之帶正帶，表面的能帶會向負的方向扭曲，表面能級被電子填埋，作用在抑制再結合。又，本發明者們認為藉由使之帶負電，表面的能帶會向正的方向扭曲，阻礙電子接近表面，作用在抑制再結合。根據以上的表面能帶模型，可認為藉由將表面的能級以電子填埋，抑制表面再結合(使之帶正電)，較藉由扭曲表面能 帶阻礙電子接近表面(使之帶負電)，可更有效地抑制表面再結合。惟如上所述，以上係根據本發明者們的推測，又在本發明的氧化膜表面的帶電，如上所述可為正電亦可為負電。
<PL測定>
於本發明的評估方法，係進行以上的氧化膜形成處理及電暈放電之後，進行PL測定。PL測定，可以習知的方法進行，並無特別限定。由操作的簡便性的觀點，以不需要控制溫度的室溫光致發光測定(室溫PL測定)進行為佳。以矽基板為例，於室溫PL法，係由試片基板表面入射，以能量較矽的能隙大的激發光在表面附近產生的電子電洞對(即，載子)，在基板內部擴散邊發光消滅。該發光，為能帶端發光，在室溫(例如20~30℃)顯示波長約為1.15μm的發光強度。通常，在光致發光測定，由於使用可見光作為激發光，故PL強度，以測定波長950nm以上的光強度，則可由激發光分離而可做高靈敏度的測定。由此點，測定能帶端發光強度作為PL強度為佳。在此，由於根據雜質、缺陷的存在或存在量，PL強度會產生高低差異，例如根據在評估對象半導體基板的被照射表面的一部分所測定的PL強度或在面內各部分所定的PL強度的平均值等，可估雜質污染的有無、程度、缺陷的存在的有無或存在量。又，亦可藉由在面內各部分的PL強度的高低的差異，評估雜質或缺陷的面內分佈。
可使用在以室溫PL測定的PL強度的測定的裝置的一例，可舉基於強激發顯微光致發光法的測定裝置。所謂強激發顯微光致發光法，係藉由可見光雷射激發矽中的載子，再 者被激發的載子直接，檢測在能隙之間再結合時所產生的發光(能帶端發光)強度。第1圖係基於強激發顯微光致發光法的測定裝置的概略圖，在同圖，10係測定裝置，1係雷射光源，2係半透鏡，3係光致發光檢測器，4係自動聚焦用檢測器，5係濾波器，6係輸入計，7係輸出計，8係表面散射光檢測器，W係測定對象試片(半導體基板)。測定對象試片W，係載置在沒有圖示的XY載台，藉由移動XY載台，可使激發雷射在基板面的X方向、Y方向掃描。藉此可取得評估對象半導體基板的PL強度的資訊。PL強度資訊，可對評估對象半導體基板的被照射表面全面取得，亦可取得一部分。又，以PL強度資訊取得PL面內分佈資訊時，取得的面內分佈資訊，可為PL強度的線輪廓，亦可為描繪輪廓。為在面內全區進行品質評估，取得描繪輪廓為佳。在描繪輪廓，係藉由將PL強度的高-低、例如以黑-白的亮度(明暗的程度)分配，可由描繪畫像的明暗評估PL強度的高低。
<評估對象的品質>
在本發明的評估方法成為評估對象的品質，係因包含在半導體基板中造成PL強度的變化的各種結晶缺陷的有無或程度、存在量。例如，由於金屬、摻雜物等的雜質的污染的有無或程度；點缺陷、線缺陷、面缺陷等的構造缺陷的有無或存在量；氧析出物、微小空洞等的微小缺陷的有無或存在量等的各種結晶缺陷的有無或存在量作為評估對象。該等結晶缺陷，可能存在於評估對象半導體基板的表面、表層部，或塊材。在此，所謂表層部，係由半導體基板的表面深度1μm程度的區域，所 謂塊材係指由半導體基板的表面深度較1μm的深度深的區域或半導體基板全體。根據本發明的評估方法，可評估表面、表層部，或塊材的各種結晶缺陷的有無或程度、存在量。
[半導體基板的製造方法]
本發明的進一步的態樣，係包含：準備包含複數半導體基板的半導體基板的批次；由上述批次至少抽出一片半導體基板，評估上述被抽出的半導體基板；及將包含於與以上述評估被判定為良品的半導體基板同批的至少一片半導體基板作為產品基板出貨，且將上述被抽出的半導體基板的評估，以關於本發明的半導體基板的評估方法進行的半導體基板的製造方法。
根據上述本發明的半導體基板的評估方法，可高靈敏度且高精度評估半導體基板的品質。因此，可根據以該評估方法的品質評估的結果，例如將與雜質污染的有無或程度、或缺陷的有無或存在量，判定為可容許使用於製造高品質的裝置的良品的水準(判定為良品)的半導體基板，相同批次內的半導體基板作為產品基板出貨，可以高可靠度提供可製造高品質的裝置的產品基板。再者，判定為良品的基準，可考慮按照半導體基板的用途等的要求基板的物性設定。又，包含在1批次中的基板數及抽出的基板數，只要適宜設定即可。
[實施例]
以下，將本發明進一步以實施例說明。惟，本發明並非限定於實施例所示態樣。
在以下的PL測定，使用Nanometrics公司製的PL測定裝置SiPHER，作為第1圖所示裝置，測定雷射使用波長532nm的光源，以500μm間隔進行能帶端光致發光發光強度的描繪測定。
[根據前處理的差異的PL強度及經時變化的確認]
(1)評估對象半導體基板的準備
將直徑200mm的p型、n型的矽晶圓(電阻：10Ωcm)，各導電型分別準備8片。
(2)PL測定試片的準備
以下，將8片p型矽晶圓，稱為試片p-1、p-2、p-3、p-4、p-5、p-6、p-7、p-8。8片n型矽晶圓8亦同樣地作為試片n-1~n-8。
試片p-1、n-1，係沒有前處理即進行PL測定。其他的試片，則分別施以下述第1表所示前處理之後，進行PL測定。
第1表所示「氧化膜形成」，係在熱氧化爐內的熱氧化處理(氣氛為氧氣100%，爐內氣氛溫度1100℃，處理時間10分鐘，形成的氧化膜的厚度約40nm)。
第1表所示「電暈(+)」係使被處理表面帶正電的電暈放電處理(正電的電暈放電處理)。
第1表所示「電暈(-)」係使被處理表面帶負電的電暈放電處理(負電的電暈放電處理)。
第1表所示「HF」，係將試片浸漬於5質量%氫氟酸水溶液10分鐘之後，以純水沖洗10分鐘的處理(HF處理)。
又，第1表中，所謂「→」，係指在施以→左側所記載的處理之後，進行右側所記載的處理。
(3)PL測定
在上述各試片的表面(關於施以前處理的試片係施以前處理的表面)，反覆5次上述描繪測定，將各次的面內平均值作為該次的PL強度。將如此求得的各次的PL強度，及5次的PL強度的平均值、變動係數CV(Coefficient of variation；(標準偏差/平均值)×100)的結果示於第1表。
Figure TWI611489BD00001
由第1表所示結果，p型矽晶圓、n型矽晶圓，均確認到藉由進行氧化膜形成及電暈放電處理作為PL測定的前處理進行，可提升PL強度，及可減低在反複測定的測定結果伴隨時間經過的誤差(經時變化)(降低變動係數CV)。
又，由第1表所示結果，p型矽晶圓、n型矽晶圓，均藉由電暈放電使氧化膜表面帶正電時，相較於使之帶負電時，確 認可提高PL強度，且可減低測定結果伴隨時間經過的誤差(經時變化)。
[實施例1、比較例1(適用於金屬污染評估)]
將表面以已知濃度的鎢W污染的直徑200mm的n型矽晶圓，分別準備2片各污染水準。
對各污染水準的矽晶圓，對1片矽晶圓施以上述「氧化膜形成→電暈(+)」，對另1片進行上述的HF處理作為PL測定的前處理之後，以上述的方法求得PL強度。
取已知的金屬污染濃度(鎢濃度)為橫軸，在縱軸取PL強度的圖表，係第2圖所示圖表。將第2圖所示圖表，以最小平方法擬合，結果得到第2圖所示直線。相關係數的平方R2越接近1，表示鎢量與求得的PL強度之間有很強的相關性。
如第2圖所示，進行氧化膜形成及電暈放電處理作為PL測定的前處理的結果，與進行HF處理的情形比較，PL強度在任一污染水準均較高，且相關係數R2接近1。
由以上的結果，可確認藉由本發明的評估方法，高靈敏度測定金屬污染。又，如第1表所示，根據本發明的評估方法，測定結果的測定結果伴隨時間經過的誤差(經時變化)少，可高精度的評估。
【產業上的可利用性】
本發明有利於半導體基板的製造領域。

Claims (9)

  1. 一種半導體基板的評估方法，藉由測定光致發光評估半導體基板的品質，其中藉由上述光致發光測定的評估，包含：對評估對象的半導體基板表面施以前處理之後照射激發光，檢測由該激發光所照射的表面所得的發光，且上述前處理，包含：對上述激發光所照射的評估對象的半導體基板表面施以氧化膜的形成處理及藉由電暈放電使形成的氧化膜表面帶電。
  2. 如申請專利範圍第1項所述的半導體基板的評估方法，其中上述半導體基板係p型半導體基板。
  3. 如申請專利範圍第1項所述的半導體基板的評估方法，其中上述半導體基板係n型半導體基板。
  4. 如申請專利範圍第1至3項中任一項所述的半導體基板的評估方法，其中藉由上述電暈放電使上述氧化膜的表面帶正電。
  5. 如申請專利範圍第1至3項中任一項所述的半導體基板的評估方法，其中上述被評估的品質係半導體基板的金屬污染。
  6. 如申請專利範圍第1至3項中任一項所述的半導體基板的評估方法，其中上述氧化膜形成處理係以乾式氧化進行。
  7. 如申請專利範圍第6項所述的半導體基板的評估方法，其中上述氧化膜形成處理係以熱氧化進行。
  8. 如申請專利範圍第1至3項中任一項所述的半導體基板的 評估方法，其中上述半導體基板係矽基板。
  9. 一種半導體基板的製造方法，包含：準備包含複數半導體基板的半導體基板的批量；由上述批量至少抽出一片半導體基板；評估上述被抽出的半導體基板；及將包含於與以上述評估被判定為良品的半導體基板同批的至少一片半導體基板作為產品基板出貨，且將上述被抽出的半導體基板的評估，以1至8項中任一項所述的半導體基板的評估方法進行。
TW104142425A 2015-03-18 2015-12-17 半導體基板的評估方法及半導體基板的製造方法 TWI611489B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015055160A JP6696729B2 (ja) 2015-03-18 2015-03-18 半導体基板の評価方法及び半導体基板の製造方法

Publications (2)

Publication Number Publication Date
TW201705326A TW201705326A (zh) 2017-02-01
TWI611489B true TWI611489B (zh) 2018-01-11

Family

ID=56919773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142425A TWI611489B (zh) 2015-03-18 2015-12-17 半導體基板的評估方法及半導體基板的製造方法

Country Status (7)

Country Link
US (1) US10641708B2 (zh)
JP (1) JP6696729B2 (zh)
KR (1) KR102147772B1 (zh)
CN (1) CN107251210A (zh)
DE (1) DE112015006323B4 (zh)
TW (1) TWI611489B (zh)
WO (1) WO2016147510A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531729B2 (ja) 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
KR101820680B1 (ko) * 2016-12-05 2018-01-22 에스케이실트론 주식회사 반도체 기판 제조 방법
TWI727141B (zh) 2017-02-10 2021-05-11 環球晶圓股份有限公司 用於評估半導體結構的方法
FR3073944B1 (fr) * 2017-11-21 2019-12-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Methode de mesure par photoluminescence d'un echantillon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240450A (ja) * 1994-02-28 1995-09-12 Nec Yamagata Ltd 担体寿命測定方法
TW201447273A (zh) * 2013-06-04 2014-12-16 Samsung Display Co Ltd 用於檢測多晶矽層的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952063A (en) 1985-03-01 1990-08-28 Therma-Wave, Inc. Method and apparatus for evaluating surface and subsurface features in a semiconductor
TW273042B (zh) 1992-10-19 1996-03-21 Mex Kk
DE4412297C2 (de) * 1994-04-09 1998-03-19 Max Planck Gesellschaft Verfahren zur Rekombinationslebensdauermessung und Vorrichtung zur Durchführung des Verfahrens
JPH10270516A (ja) * 1997-03-26 1998-10-09 Sumitomo Metal Ind Ltd 半導体ウエハの評価方法及びその装置
IL155021A0 (en) 2000-10-06 2003-10-31 Aoti Operating Co Inc Method to detect surface metal contamination
US6791099B2 (en) 2001-02-14 2004-09-14 Applied Materials, Inc. Laser scanning wafer inspection using nonlinear optical phenomena
CN100481360C (zh) * 2003-02-03 2009-04-22 三菱住友硅晶株式会社 检查方法、解析片的制作方法、解析方法以及解析装置
JP2006339605A (ja) * 2005-06-06 2006-12-14 Sumitomo Electric Ind Ltd 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP4940737B2 (ja) 2006-04-11 2012-05-30 株式会社Ｓｕｍｃｏ 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法
JP5477697B2 (ja) * 2009-08-31 2014-04-23 株式会社Ｓｕｍｃｏ シリコンウェーハの表面または表層評価方法
JP5295924B2 (ja) * 2009-10-06 2013-09-18 株式会社神戸製鋼所 半導体キャリア寿命測定装置および該方法
JP5682858B2 (ja) 2011-05-20 2015-03-11 株式会社Sumco シリコンウェーハの評価方法および製造方法
EP2804905A4 (en) * 2012-02-24 2015-08-19 Daikin Ind Ltd FLUOR RUBBER COMPOSITION
JP6102277B2 (ja) * 2013-01-24 2017-03-29 株式会社Sumco 半導体ウェーハの金属汚染評価方法および半導体ウェーハの製造方法
JP6214975B2 (ja) 2013-09-10 2017-10-18 日本特殊陶業株式会社 負荷駆動装置及びセンサ制御装置
JP6344168B2 (ja) 2014-09-11 2018-06-20 株式会社Sumco ボロンドープｐ型シリコンウェーハの金属汚染評価方法および評価装置、ならびにボロンドープｐ型シリコンウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240450A (ja) * 1994-02-28 1995-09-12 Nec Yamagata Ltd 担体寿命測定方法
TW201447273A (zh) * 2013-06-04 2014-12-16 Samsung Display Co Ltd 用於檢測多晶矽層的方法

Also Published As

Publication number Publication date
KR20170122279A (ko) 2017-11-03
JP6696729B2 (ja) 2020-05-20
KR102147772B1 (ko) 2020-08-25
US20180038797A1 (en) 2018-02-08
US10641708B2 (en) 2020-05-05
DE112015006323T5 (de) 2017-11-30
CN107251210A (zh) 2017-10-13
JP2016178122A (ja) 2016-10-06
DE112015006323B4 (de) 2024-05-02
TW201705326A (zh) 2017-02-01
WO2016147510A1 (ja) 2016-09-22

Similar Documents

Publication Publication Date Title
TWI611489B (zh) 半導體基板的評估方法及半導體基板的製造方法
JP5659632B2 (ja) ボロンドープｐ型シリコンウェーハの鉄濃度分析方法および分析装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
US8411263B2 (en) Method of evaluating silicon wafer and method of manufacturing silicon wafer
JP2007281331A (ja) 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法
JP5407212B2 (ja) 熱処理炉評価方法および半導体ウェーハの製造方法
TWI559424B (zh) 半導體晶圓的金屬汙染即時監控方法
US20140342473A1 (en) Semiconductor processing method
JP5949303B2 (ja) エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
JP2013197364A (ja) 金属汚染検出方法及びそれを用いたシリコンエピタキシャルウェーハの製造方法
JP7115456B2 (ja) シリコン単結晶ウエーハの窒素濃度の測定方法
JP5545131B2 (ja) ボロンドープｐ型シリコン中の鉄濃度分析における定量分析限界決定方法
JP5577842B2 (ja) ボロンドープｐ型シリコンウェーハの鉄濃度測定方法および測定装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
JP2013125885A (ja) 半導体基板の評価方法および半導体基板の製造方法
WO2019176419A1 (ja) 炭素濃度評価方法
JPH0883828A (ja) 半導体ウェーハの内部欠陥の測定方法およびこれを用いた熱酸化炉の管理方法
JP6458612B2 (ja) 半導体ウェーハの製造方法および半導体ウェーハの評価方法
TW201630094A (zh) 測定半導體材料中所引入之污染的方法
JP6172094B2 (ja) 半導体基板の評価方法
Masaoka et al. Effect of Dilute Hydrogen Peroxide in Ultrapure Water on Sige Epitaxial Process
Ameen et al. I: Ultra-Shallow Junction Cleaning: Metrology for Evaluating Dopant Loss and Substrate Erosion
JP2021097174A (ja) エピタキシャルウェーハのゲッタリング能力評価方法およびエピタキシャルウェーハの製造方法
JP2007266258A (ja) シリコンウェーハのｂｍｄ密度評価方法
JP2013161821A (ja) 金属汚染評価用シリコン基板の選別方法
KR20110000150A (ko) 기판의 전기적 특성 평가 방법
JP2013093434A (ja) 半導体基板の解析方法