JPH10502490A - 不動態化された表面を有する半導体素子およびその製造方法 - Google Patents

不動態化された表面を有する半導体素子およびその製造方法

Info

Publication number
JPH10502490A
JPH10502490A JP7526077A JP52607795A JPH10502490A JP H10502490 A JPH10502490 A JP H10502490A JP 7526077 A JP7526077 A JP 7526077A JP 52607795 A JP52607795 A JP 52607795A JP H10502490 A JPH10502490 A JP H10502490A
Authority
JP
Japan
Prior art keywords
charge
semiconductor
semiconductor device
insulator layer
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7526077A
Other languages
English (en)
Inventor
シェフトハラー、マルティン
ブレンデル、ロルフ
ベルナー、ユルゲン
Original Assignee
マックス − プランク − ゲゼルシャフト・ツール・フェルデルンク・デア・ビッセンシャフテン・エー・ファー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マックス − プランク − ゲゼルシャフト・ツール・フェルデルンク・デア・ビッセンシャフテン・エー・ファー filed Critical マックス − プランク − ゲゼルシャフト・ツール・フェルデルンク・デア・ビッセンシャフテン・エー・ファー
Publication of JPH10502490A publication Critical patent/JPH10502490A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2642Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02SGENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S50/00Monitoring or testing of PV systems, e.g. load balancing or fault identification
    • H02S50/10Testing of PV devices, e.g. of PV modules or single PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 半導体素子(1)の表面は、電荷(3)が、例えば、半導体素子の表面に置かれた酸化物層のような絶縁体層の上に、コロナ放電によりスプレーされるような態様で不動態化される。電荷は、表面近傍で半導体の電子バンドのベンディングを引き起こし、その結果として、電荷キャリアの一つのタイプの空乏化が高い欠陥表面区域で引き起こされる。その代わりとして、エレクトレットが半導体表面に適用される。このように製造された半導体素子は、高い精度での電子のバルク寿命の測定を可能とする。太陽電池製造における用途も存在する。

Description

【発明の詳細な説明】不動態化された表面を有する半導体素子およびその製造方法 本発明は、請求項1の前提部分で述べられるような半導体素子の製造方法、お よび半導体材料中の電子の寿命の測定方法に関する。 半導体における電子とホールのような自由荷電キャリアの寿命は、材料を特徴 づけることにおいて、および部品の製造のような潜在的な用途のために重要なパ ラメータである。単結晶半導体材料の場合、電子及びホールの寿命は、帯間再結 合、オージェ再結合および不純物(または不完全)再結合により決定される。そ の程度は、直接半導体の場合はnsの範囲であり、間接バンドギャップを有する 半導体ではμsの範囲である。材料を特徴づけることにおける目的は、できるだ け曖昧でなく寿命を決定すること、および荷電キャリア濃度、不純物濃度または バンド間隔等のような他の材料パラメータにそれを関係づけることである。潜在 的な用途に関して、すなわち、半導体部品の製造において、主要なことは、ほと んど、可能ならば再結合を避けること、すなわち、自由荷電キャリアの寿命を増 加させ、部品の特性、例えば太陽電池の効率を増すことである。太陽電池とフォ トダイオードの場合、光学的に生じた荷電キャリアの再結合は、それは直接に( バンド−バンド)又は再結合中心を介して、部品の効率を減少させる損失因子を 表す。 ある場合、例えば高効率部品の場合、他方では、再結合を増加させることへの 要求がある。したがって、特に、例えば表面での再結合をコントロールしてそれ を可逆的に修正することにより、荷電キャリアの寿命の調節を可能にする方法が 望まれる。 半導体材料のバルクにおいて及び当該の材料に依存して、帯間再結合又はオー ジェ再結合の放射のために、荷電キャリアの再結合時間の上限がある。不純物濃 度が増加すると、再結合中心として作用する不純物によって、再結合が増加する 。その表面では、ダングリングボンドが生じる。したがって、表面が覆われてい ない半導体素子の場合、表面に近い層における再結合寿命は、バルク中に比べて かなり短く、まさに表面で最低点に達する。 これは、太陽電池のような部品のエネルギー利得の減少に加えて、寿命測定に おいても不利な点である。というのは、瞬間的な、例えば,レーザーによる光学 的短時間励起(laser−optical short−time exci tation)により生じる荷電キャリアの濃度について測定される一時的降下 が、バルクの寿命だけでなく表面の寿命も含むので、それぞれの場合の寿命が、 なされるにしても、複雑なフィッティング操作によって確証され得るからである 。 この問題に対抗して、従来技術は、ほとんどの場合において表面の不動態化を 提供する。これは、例えば、シリコンへの二酸化ケイ素(SiO2)のように、 半導体表面に酸化物層を熱的に適用することによりなされるかもしれない。この 点において、しかしながら、一般的に、表面の不動態化の品質は、より高い熱成 長の処理温度で増加する。 しかしながら、高温を用いることは、多くの半導体部品を処理することにおいて 、望ましくない。他の方法は、表面の電子欠陥が水素を適用することにより飽和 される、水素不動態化法である。この方法は、例えば太陽電池の研究において、 広く適用されている。この方法の欠点は、一つには、危険であり、それ以外には 、水素が限られた時間しかサンプル表面に留められたままでいないために耐久性 がないHF酸処理に、サンプルが晒される必要があることである。 引用される方法は、上記に加え、さらなる不利益を有する。熱的な酸化物層の 適用は、ケイ素のような自然酸化物を形成する半導体材料の場合のみ可能であっ て、例えばGaAsについては可能ではない。そしてまた、水素不動態化法は、 すべての半導体材料の役に立つわけではない。なおその上に、引用される方法は 、表面近傍に位置する非常に薄い端の層中に存在する欠陥に関してのみ効果的で あり、材料中の深くに位置する欠陥は殆ど影響されないままである。このように 、引用される方法により、表面の再結合は、不十分に及び不釣合なプロセス技術 料で、減少され得るだけである。 したがって、本発明の目的は、表面の再結合が、公知の方法に比べてより効果 的に抑制され、その結果として、処理されるサンプルは可能な限り少なく損傷さ れる半導体素子の製造方法を定義することである。本発明の他の目的は、半導体 材料中の電子の寿命の改良された測定方法を定義することである。 この目的は、請求項1、10、11及び12の特徴により達成される。好適な 態様は、サブクレームで定義される。 従来技術とは異なり、本発明は、今までの、複雑で通常はあまり効果的ではな い半導体素子の表面近傍の欠陥構造を修正するアプローチとは異なるアプローチ をとっている。本発明によると、これら欠陥は、原則としては変化しないままで ある。しかしながら、半導体中の移動荷電キャリア(電子又はホール)が、再結 合中心として作用する欠陥とそれらが再結合する表面近傍の高欠陥区域に侵入す ることが防止される。本発明によると、これは、半導体素子の表面上に絶縁体層 が置かれ、それに電荷が付与されることにおいて達成される。この方法の結果と して、トラップ及び再結合中心での高い界面準位密度の場所における荷電キャリ ア(任意に電子又はホール)の密度が減少する。 FIG.1は、本発明が、好ましい実施例に基づいて、どのように機能するか を概略的に示している。 FIG.1Aから明白なように、酸化物2は、まず、例えばシリコン(Si) の半導体サンプル1の上に堆積され、この場合、酸化物はしたがって二酸化ケイ 素(SiO2)である。堆積は低温で実施される。もしプロセスが高い温度で実 施されると、Si/SiO2境界で、予想よりも高い界面準位密度を生じること が認められる。その上、特に、GaAsのように半導体材料が自然酸化物を全く 形成しない場合、他の絶縁体材料(例えば、ガラス、フォトレジスト又はプラス チック)が設置される。これは、例えば、成長プロセスで絶縁体を半導体表面に 適用せずに、絶縁体は代わりに最初から別々につくられており、それが電荷を受 けとるよりも先に半導体表面に適用されるようにして具体化される。その次に、 絶縁体層2の上に、電荷3、例えば電子が付与される。FIG.1Bに概略的に 示されるように、負の荷電キャリアは、半導体の伝導及び価電子帯を上方に曲げ る。結果として、電場が半導体素子の内部に形成され、それにより伝導帯中に存 在する電子は表面近傍領域からサンプルの内部へと引っ張られる。表面区域は、 電荷の極性およびバンドのベンディングに依存して、あるタイプの荷電キャリア を空乏化させられる。ここで、この場合、これらはp−導電形Si中の少数キャ リアとしての電子である。 FIG.1Bの矢印は、光吸収の結果として、どのように電子が価電子帯から 伝導帯に励起されるのかを概略的に示しており、バンド端近傍の吸収は単に簡単 のためだけに描かれている。光の波長依存侵入深さに依存して、正面からの光が 半導体のバンド−ベント表面層へ部分的に入射する場合に、荷電キャリアがつく られる。これらの荷電キャリアは、その次に、電場の影響の下で、非常に素早く 、半導体表面から離れた再結合中心の密度が低い領域へとドリフトされる。部分 的には、荷電キャリアは、半導体の下層に位置する領域において、ベントしてい ないバンド構造で、つくられる。バンドベンディングは、これら荷電キャリアが スタートからすぐに表面近傍領域へと拡散することを防ぐ。したがって、寿命の 測定において、実質的に、バルク半導体の荷電キャリア寿命のみが測定される。 表面再結合は、この方法により、表面近傍の欠陥を構造的に修正する必要なく、 効果的に抑制される。酸化物層2は、したがって、低温においてさえ成長され得 る。さらに、ほかの不動態層(例えば窒化物)も、酸化物として用いられてもよ い。 実験により示されるように、荷電キャリアはコロナ放電により、非常に効果的 に付与される。このようなコロナ放電において、負の又は正の電位を有する先端 は、チャージされた気体の分子が酸化表面にスプレーされるように、サンプル表 面から離れて置かれる。例えば、本発明の方法が望まれる種の雰囲気中で実施さ れるとき、イオン化された形の他の元素又は化合物を絶縁体表面に適用すること も考えられる。実験では、およそ1Ωcmの電気抵抗率を有する280mmの厚 さのp−伝導Siウエハが用いられ、それに、1000°近辺の温度で熱酸化物 が適用された。しかしながら、この酸化物は、Si/SiO2境界表面の品質に 関してさらには最適化されなかった。それにもかかわらず、コロナ放電による絶 縁体層の負の又は正のチャージングにより、半導体の表面区域の近くで1MV/ cmを超える電場をつくることが可能であった。測定された有効荷電キャリア寿 命(励起波長1.046μm)は、それによって17μs(チャージしていない ウエハの両側の表面)から833μs(チャージしたウエハの両側の表面)へと 増加した。後者の値は、用いられたサンプル中の荷電キャリアのバルク寿命をお そらく良い近似で示している。 したがって、正の電荷も付与されてもよく、電子バンドはそのとき、もちろん 、反対の方向に曲がる。 寿命測定のために、上述の方法が用いられ、まず任意の半導体材料サンプルに ついて非常に正確にバルク寿命を決定し、その次に、同じサンプルで、既知のバ ルク寿命の助けを借りて、サンプル上に置かれた金属又は絶縁層上の荷電キャリ アの表面寿命を決定する。この目的のために、ウエハはまず両面に絶縁体又は酸 化物層が設けられ、それに、すでに記述されたように、電荷が付与される。 寿命測定がその次に実施され、それは実質的にバルク寿命を与える。もし、例え ばすでに存在する酸化物層の一つにおける表面寿命が測定される必要があるとす ると、これは、単に、すでにそこに存在する電荷の再除去を必要とし、その上に 新しい寿命測定がなされ得る。この測定はその次に有効寿命を供給し、それから 既知のバルク寿命によって、対応する酸化物層での表面寿命が比較的簡単に決定 され得る。もし、他方で、さらに適用される完全に新しい層での再結合特性が測 定される必要があるとすると、酸化物層はサンプルの一方の側からエッチングに より除去される必要があり、酸化物層の代わりに、例えば金属層や他の選ばれる 絶縁体層が適用される。新たな寿命測定がなされるとき、新たに適用される層の 表面寿命が、有効寿命及び既知のバルク寿命から、すでに上述されたように、比 較的簡単に確証され得る。 このようにして、寿命測定についてこれまでに記述された方法は、すでに完全 に適用され得る。太陽電池の分野での適用の場合、さらに、スプレーされた電荷 が長期間酸化物表面に留められたままでいることを確実にする必要がある。これ は、例えば、FIG.1Aに示されるように、付加的な被覆層4を適用すること により保証されてもよい。この被覆層4は、例えば熱的に成長させられてもよい 。それはまた、絶縁体層2に適用され、例えば接着によりそこに結合された絶縁 体板により構成されてもよい。しかしながら、被覆層4はまた、例えばプラスチ ックフィルムであってもよい。その上、被覆層4は、SiCやダイアモンドのよ うな広いバンドギャップを有する他の材料からなるものでもよい。 しかしながら、記述された方法は、太陽電池について重要であるだけでなく、 一般に、例えばフォトダイオードや高周波部品のようなすべての部品について重 要であって、その機能は表面の再結合をセットすることにより改良され得る。 本発明の方法の一つの本質的な利点は、表面再結合が効果的に減少させられる のに、半導体サンプルが、不動態化の間に、全く物理的な損傷を受けないことで ある。 不動態化のために、チャージングによって、半導体の表面近傍の領域における 電界効果を利用するために、例えば、二酸化ケイ素やガラスのような任意の絶縁 体が使用され得るということは、すでに上述された。エレクトレットと呼ばれる ものも非常に有望であって、それは、例えば、マイクロフォンで適用され、実際 的にはほとんど、例えばポリマー(それは莫大な種類が存在し、例えば、ポリプ ロピレン(PP)、ポリエチレン(PE)、ポリエステル、ポリエチレンテレフ タレート(PET)、Hostaphan、Mylar、Teflon AF等 である)のプラスチックのフィルムからなる。エレクトレットは、通常、初期条 件において、ランダムな電気双極子モーメントを有しており、それは、永久電気 双極子モーメントをつくりだすために、例えば、電場の適用により配向され得る 。しかしながら、配向は、コロナ放電によっても得られ、付与される電荷はその 後除去される。例えば通常のHFへの浸漬やその類似による、界面準位密度を概 算でDit<1013又は1012cm-2ev-1に減少させるための、半導体表面の適 当な前処理の後に、バンドベンディングが、チャージされたエレクトレットを適 用することにより、可能にされるべきである(バンドベンディングの程度は表面 のリチャージャブルな準位密度に依存する)。 シリコンウエハ上の酸化物をチャージする段階的な試験(例えばΔQ=2×1 011cm-2の電気素量のステップで)は、それぞれのステップの後で測定された 寿命τが、特性プロファイルτ(Q)を示すことを明らかにした。具体的には、 pシリコンの寿命は、まず小さくなり、次に最小値を通過した後、飽和するまで 劇的に増加した(十分に良好な表面の不動態化の存在下で)。この解釈は以下の 通りである。知られているように、シリコン上の熱的な酸化物は、酸化物のバル ク中にいつも正の酸化物電荷を有している。この結果として、半導体表面近傍の バンドは、p−シリコンの場合、すでに空乏の方向に曲げられている。部品中で 重要な役割を有するこの酸化物の電荷を決定するための標準的な方法は、接触C −V測定(contacting C−V measurement)である。 酸化物表面のチャージングのために、それはこの場合は負であるが、シリコンの バンドは、空乏状態からフラットバンド状態へと初めに移動させられ、その結果 として、表面再結合が増加する、すなわち、測定されるキャリア電荷寿命の持続 期間は減少する。しかしながら、バンドがエンハンスメント状態に入ると直ぐに 、再結合シンク(recombination sink)は結局実際的に完全 に削除される。したがって、寿命τ(Q)のプロファイルは、酸化物のチャージ 、準位密度、不純物のキャリアチャージトラップ断面、半導体のバンドギャップ における再結合レベルのエネルギー位置等、のような境界パラメータを示し、半 導体技術には大変重要であって、それはモデルシミュレーションにより少なくと も部分的に定量可能であるべきである。したがって、段階的なコロナ不動態化で の寿命測定から酸化物を特徴づけることは、存在する方法に対して非抵触の代替 手段である。
【手続補正書】特許法第184条の8 【提出日】1996年3月14日 【補正内容】 明細書 不動態化された表面を有する半導体素子およびその製造方法 本発明は、半導体材料における自由荷電キャリアの寿命測定方法及び装置に関 する。 半導体における電子とホールのような自由荷電キャリアの寿命は、材料を特徴 付けることにおいて、および部品の製造のような潜在的な用途のために重要なパ ラメータである。単結晶半導体材料の場合、電子及びホールの寿命は、帯間再結 合、オージェ再結合および不純物(または不完全)再結合により決定される。そ の程度は、直接半導体の場合はnsの範囲であり、間接バンドギャップを有する 半導体ではμsの範囲である。材料を特徴付けることにおける目的は、できるだ け曖昧でなく寿命を決定すること、および荷電キャリア濃度、不純物濃度または バンド間隔等のような他の材料パラメータにそれを関係づけることである。潜在 的な用途に関して、すなわち、半導体部品の製造において、主要なことは、ほと んど、可能ならば再結合を避けること、すなわち、自由荷電キャリアの寿命を増 加させ、部品の特性、例えば太陽電池の効率を増すことである。太陽電池とフォ トダイオードの場合、光学的に生じた荷電キャリアの再結合は、それは直接に( バンド−バンド)又は再結合中心を介して、部品の効率を減少させる損失因子を 表す。 しかしながら、高温を用いることは、多くの半導体部品を処理することにおいて 、望ましくない。他の方法は、表面の電子欠陥が水素を適用することにより飽和 される、水素不動態化法である。この方法は、例えば太陽電池の研究において、 広く適用されている。この方法の欠点は、一つには、危険であり、それ以外には 、水素が限られた時間しかサンプル表面に留められたままでいないために耐久性 がないHF酸処理に、サンプルが晒される必要があることである。 引用される方法は、上記に加え、さらなる不利益を有する。熱的な酸化物層の 適用は、ケイ素のような自然酸化物を形成する半導体材料の場合のみ可能であっ て、例えばGaAsについては可能ではない。そしてまた、水素不動態化法は、 すべての半導体材料の役に立つわけではない。なおその上に、引用される方法は 、表面近傍に位置する非常に薄い端の層中に存在する欠陥に関してのみ効果的で あり、材料中の深くに位置する欠陥は殆ど影響されないままである。このように 、引用される方法により、表面の再結合は、不十分に及び不釣合なプロセス技術 料で、減少され得るだけである。 出版物「23rd IEEE Photovoltalic Special ists Conference」(Louisville、KY、米国、19 93年3月、315〜320頁)には、シリコン太陽電池における少数の荷電キ ャリアの寿命を測定する方法が記述されており、その中で、Si表面はSiO2 の層によりコートされている。特許US−A−4343962は、光に対向する 表面に正にチャージした酸化物層を含む太陽電池を開示しており、その結果とし てnエミッタ中の再結合暗電流が抑制される。 本発明の目的は、半導体材料中の自由荷電キャリアの寿命を測定する改良され た方法だけでなくその方法を実施するための装置を定義することにある。 この目的は、請求項1、11及び13の主題により達成される。好適な態様は 、従属項で定義される。 実験により示されるように、荷電キャリアはコロナ放電により、非常に効果的 に付与される。このようなコロナ放電において、負の又は正の電位を有する先端 は、チャージされた気体の分子が酸化表面にスプレーされるように、サンプル表 面から離れて置かれる。例えば、本発明の方法が望まれる種の雰囲気中で実施さ れるとき、イオン化された形の他の元素又は化合物を絶縁体表面に適用すること も考えられる。実験では、およそ1Ωcmの電気抵抗率を有する280mmの厚 さのp−伝導Siウエハが用いられ、それに、1000℃近辺の温度で熱酸化物 が適用された。しかしながら、この酸化物は、Si/SiO2境界表面の品質に 関してさらには最適化されなかった。それにもかかわらず、コロナ放電による絶 縁体層の負の又は正のチャージングにより、半導体の表面区域の近くで1MV/ cmを超える電場をつくることが可能であった。測定された実効荷電キャリア寿 命(励起波長1.046μm)は、それによって17μs(チャージしていない ウエハの両側の表面)から833μs(チャージしたウエハの両側の表面)へと 増加した。後者の値は、用いられたサンプル中の荷電キャリアのバルク寿命をお そらく良い近似で示している。 したがって、正の電荷も付与されてもよく、電子バンドはそのとき、もちろん 、反対の方向に曲がる。 寿命測定について、上述の方法が用いられ、まず任意の半導体材料サンプルに ついて非常に正確にバルク寿命を決定し、その次に、同じサンプルで、公知のバ ルク寿命の助けを借りて、サンプル上に置かれた金属又は絶縁層上の荷電キャリ アの表面寿命を決定する。この目的のために、ウエハはまず両面に絶縁体又は酸 化物層が設けられ、それに、すでに記述されたように、電荷が付与される。 請求の範囲 1.半導体サンプルの表面が少なくとも部分的に電気絶縁体(2)によりコート されており、 前記半導体サンプルの自由荷電キャリアが、少なくとも部分的に前記サンプルの 表面近傍領域からバルクへと移されるように、寿命測定の前に前記絶縁体層(2 )に電荷を付与することにより電場を形成することを特徴とする、 こととして知られている測定方法により、少なくとも一つの寿命測定が実施され る半導体サンプルにおける自由荷電キャリアの寿命の決定方法。 2.前記荷電キャリアが前記サンプルのバルクへと完全に移されるように、前記 電場が形成される請求項1に記載の方法。 3.幾つかの寿命測定が実施され、前記半導体サンプルの前記自由荷電キャリア がそれぞれ前記サンプルのバルク中に移されるように、前記半導体サンプル表面 の近傍で前記半導体のバンドベンディングが段階的に変化するように、前記絶縁 体層(2)に付与される電荷の量がそれぞれの寿命測定の前に変えられる請求項 1に記載の方法。 4.前記電荷(3)がコロナ放電により付与されることを特徴とする請求項1、 2又は3のいずれかに記載の方法。 5.前記電荷(3)がイオン化された気体分子であることを特徴とする請求項1 〜4のいずれかに記載の方法。 6.前記絶縁体層(2)が前記半導体材料の酸化物であることを特徴とする上記 の請求項のいずれかに記載の方法。 7.前記半導体材料がシリコンであり、かつ前記絶縁体層(2)が二酸化ケイ素 であることを特徴とする上記の請求項のいずれかに記載の方法。 8.前記酸化物が前記半導体サンプル上に0℃〜1200℃の温度範囲で成長さ せられることを特徴とする請求項6又は7に記載の方法。 9.前記絶縁体層(2)がガラスからなることを特徴とする請求項1〜5のいず れかに記載の方法。 10.被覆層(4)が前記絶縁体層(2)及び前記絶縁体層の表面上に存在する 前記電荷(3)に適用される、前記方法のさらなる工程により特徴づけられる請 求項1に記載の方法。 11.バルク寿命を決定するために、請求項1に記載の方法が、前記荷電キャリ アが完全に前記サンプルのバルクへ移されるように実施され、 有効荷電キャリア寿命を決定するために、前記寿命測定が電荷がないコーティン グ領域で実施され、及び 表面寿命が有効荷電キャリア寿命及びバルク寿命から決定されることを特徴とす る、 こととして知られている測定方法により、少なくとも一つの寿命測定が実施され る、半導体サンプルと少なくとも部分的に電気絶縁体(2)を含むコーティング との境界で自由荷電キャリアの表面寿命を決定する方法。 12.前記コーティングが前記絶縁体層(2)であり、かつ前記電荷が除去され ることを特徴とする請求項11に記載の方法。 13.電荷(3)を前記絶縁体層(2)に付与するためのコロナ放電手段、およ び 荷電キャリア寿命のレーザー光学的な測定手段、 とを含む上記の請求項のいずれかに記載の方法を実施するための装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブレンデル、ロルフ ドイツ連邦共和国、デー − 70180 シ ュツットガルト、ツェラーシュトラーセ 74 (72)発明者 ベルナー、ユルゲン ドイツ連邦共和国、デー − 70197 シ ュツットガルト、フォーゲルサンクシュト ラーセ 72

Claims (1)

  1. 【特許請求の範囲】 1.a)電気絶縁体層(2)を半導体素子(1)の表面に適用する工程と、b) 電荷(3)を前記絶縁体層(2)の表面に付与する工程と、 により特徴づけられる不動態化された表面を具備する半導体素子の製造方法。 2.前記方法の工程b)において、前記電荷(3)を前記半導体素子の表面近傍 の区域に付与することにより、前記半導体の伝導及び価電子帯のベンディングが 生じさせられることを特徴とする請求項1に記載の方法。 3.前記工程b)において、前記電荷がコロナ放電により付与されることを特徴 とする請求項1又は2に記載の方法。 4.前記電荷(3)がイオン化された気体分子であることを特徴とする上記の請 求項のいずれかに記載の方法。 5.前記絶縁体層(2)が前記半導体材料の酸化物であることを特徴とする上記 の請求項のいずれかに記載の方法。 6.前記半導体材料がシリコンであり、かつ前記絶縁体層(2)が二酸化ケイ素 であることを特徴とする請求項1又は5に記載の方法。 7.前記方法の工程b)において、前記酸化物が0℃〜1200℃の温度範囲で 成長させられることを特徴とする請求項5に記載の方法。 8.前記絶縁体層(2)がガラスからなることを特徴とする請求項1〜4のいず れかに記載の方法。 9.被覆層(4)が前記絶縁体層(2)及び前記絶縁体層の表面に存在する前記 電荷(3)に適用される工程(c)を更に含むことを特徴とする上記の請求項の いずれかに記載の方法。 10.a)界面準位密度を減らすために、少なくとも半導体素子の表面の一部分 を前処理する工程と、 b)前記前処理された前記表面の一部分にエレクトレットを適用する工程と、 により特徴づけられる、不動態化された上面を具備する半導体素子の製造方法。 11.a)電気絶縁体層(2)を少なくとも半導体材料のサンプル表面の一部分 に適用する工程と、 b)電荷(3)を前記絶縁体層(2)の表面に付与する工程と、 c)寿命を測定する工程と、 により特徴づけられる半導体材料中の電子のバルク寿命の測定方法。 12.a)界面準位密度を減らすために、少なくとも半導体材料のサンプル表面 の一部分を前処理する工程と、 b)エレクトレットを前記表面の前記前処理された部分に適用する工程と、 c)寿命を測定する工程と、 により特徴づけられる半導体材料中の電子のバルク寿命の測定方法。 13.実質的に平面の表面及び前記表面に適用された電気絶縁体層(2)を具備 し、前記絶縁体層(2)の表面に付与された電荷(3)により特徴づけられる半 導体素子(1)。 14.前記絶縁体層及び前記電荷(3)に適用された被覆層(4)により特徴づ けられる請求項13に記載の半導体素子。 15.前記電気絶縁体が前記半導体材料の酸化物であることを特徴とする請求項 13に記載の半導体素子。 16.前記半導体材料がシリコンであり、かつ前記電気絶縁体が二酸化ケイ素で あることを特徴とする請求項13又は15に記載の半導体素子。 17.表面に適用された、永久双極子モーメントを具備するエレクトレットを含 む半導体素子。 18.電子部品としての請求項13〜17のいずれかに記載の半導体素子の使用 。 19.前記電子部品が太陽電池であることを特徴とする請求項18に記載の使用 。
JP7526077A 1994-04-09 1995-04-07 不動態化された表面を有する半導体素子およびその製造方法 Pending JPH10502490A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4412297.7 1994-04-09
DE4412297A DE4412297C2 (de) 1994-04-09 1994-04-09 Verfahren zur Rekombinationslebensdauermessung und Vorrichtung zur Durchführung des Verfahrens
PCT/EP1995/001295 WO1995028009A1 (de) 1994-04-09 1995-04-07 Halbleiterelement mit passivierter oberfläche und verfahren zu seiner herstellung

Publications (1)

Publication Number Publication Date
JPH10502490A true JPH10502490A (ja) 1998-03-03

Family

ID=6515024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7526077A Pending JPH10502490A (ja) 1994-04-09 1995-04-07 不動態化された表面を有する半導体素子およびその製造方法

Country Status (4)

Country Link
EP (1) EP0755574A1 (ja)
JP (1) JPH10502490A (ja)
DE (1) DE4412297C2 (ja)
WO (1) WO1995028009A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051785A (ja) * 2014-08-29 2016-04-11 国立大学法人電気通信大学 太陽電池
WO2016147510A1 (ja) * 2015-03-18 2016-09-22 株式会社Sumco 半導体基板の評価方法及び半導体基板の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19938206A1 (de) * 1999-08-12 2001-02-15 Bosch Gmbh Robert Mikromechanischer Drehbeschleunigungssensor
DE10057296B4 (de) * 2000-11-17 2004-02-19 König, Dirk, Dipl.-Ing. Solarzellen-Oberfläche
US6815246B2 (en) 2003-02-13 2004-11-09 Rwe Schott Solar Inc. Surface modification of silicon nitride for thick film silver metallization of solar cell
DE102009024807B3 (de) 2009-06-02 2010-10-07 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Solarzelle mit benachbarten elektrisch isolierenden Passivierbereichen mit hoher Oberflächenladung gegensätzlicher Polarität und Herstellungsverfahren
DE102011051112B4 (de) * 2011-06-05 2015-01-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Messung der Hochspannungsdegradation von zumindest einer Solarzelle oder eines Photovoltaik-Moduls sowie dessen Verwendung
DE102011051019B4 (de) 2011-06-10 2021-10-07 Hanwha Q Cells Gmbh Solarzellenherstellungsverfahren

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144094A (en) * 1975-01-06 1979-03-13 Motorola, Inc. Radiation responsive current generating cell and method of forming same
US4343962A (en) * 1979-07-16 1982-08-10 Arnost Neugroschel Oxide charge induced high low junction emitter solar cell
CA1186785A (en) * 1982-09-07 1985-05-07 Her Majesty The Queen, In Right Of Canada, As Represented By The Minister Of National Defence Electret semiconductor solar cell
DD268843A3 (de) * 1982-12-30 1989-06-14 Akad Wissenschaften Ddr Vorrichtung zur plasmachemischen Niedertemperaturveraschung oxidierbarer kohlenstoffhaltiger Materialien
DD285536A7 (de) * 1984-10-30 1990-12-19 Technische Universitaet Karl-Marx-Stadt,Dd Verfahren zur kapazitaets- spannungsmessung an mis- test-kondensatoren
DD278704A3 (de) * 1987-06-16 1990-05-16 Karl Marx Stadt Tech Hochschul Verfahren zur messung der minoritaetstraegerlebensdauer von mis-testkondensatoren
DE4111184A1 (de) * 1991-04-06 1992-10-08 Peter Dipl Ing Guenther Elektret mis-il-solarzelle

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051785A (ja) * 2014-08-29 2016-04-11 国立大学法人電気通信大学 太陽電池
WO2016147510A1 (ja) * 2015-03-18 2016-09-22 株式会社Sumco 半導体基板の評価方法及び半導体基板の製造方法
JP2016178122A (ja) * 2015-03-18 2016-10-06 株式会社Sumco 半導体基板の評価方法及び半導体基板の製造方法
CN107251210A (zh) * 2015-03-18 2017-10-13 胜高股份有限公司 半导体基板的评价方法及半导体基板的制造方法
US20180038797A1 (en) * 2015-03-18 2018-02-08 Sumco Corporation Method of evaluating semiconductor substrate and method of manufacturing semiconductor substrate
US10641708B2 (en) 2015-03-18 2020-05-05 Sumco Corporation Method of evaluating semiconductor substrate and method of manufacturing semiconductor substrate

Also Published As

Publication number Publication date
WO1995028009A1 (de) 1995-10-19
DE4412297A1 (de) 1995-10-12
DE4412297C2 (de) 1998-03-19
EP0755574A1 (de) 1997-01-29

Similar Documents

Publication Publication Date Title
Angermann et al. Wet-chemical passivation of atomically flat and structured silicon substrates for solar cell application
De Wolf et al. Influence of stoichiometry of direct plasma-enhanced chemical vapor deposited SiNx films and silicon substrate surface roughness on surface passivation
US5462898A (en) Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime
WO2004100273A1 (ja) 太陽電池及びその製造方法
Angermann et al. Optimisation of electronic interface properties of a-Si: H/c-Si hetero-junction solar cells by wet-chemical surface pre-treatment
Kobayashi et al. Studies on interface states at ultrathin SiO 2/Si (100) interfaces by means of x-ray photoelectron spectroscopy under biases and their passivation by cyanide treatment
CN102648533A (zh) 清洁硅基底的表面的方法
JPH10502490A (ja) 不動態化された表面を有する半導体素子およびその製造方法
US20200287065A1 (en) Dopant enhanced solar cell and method of manufacturing thereof
Hao et al. Energy band lineup at the porous‐silicon/silicon heterointerface measured by electron spectroscopy
Kho et al. Exceptional silicon surface passivation by an ONO dielectric stack
JP5124189B2 (ja) 光電変換素子の製造方法
Morisset et al. Evolution of the surface passivation mechanism during the fabrication of ex-situ doped poly-Si (B)/SiOx passivating contacts for high-efficiency c-Si solar cells
Wolborski et al. Characterisation of the Al2O3 films deposited by ultrasonic spray pyrolysis and atomic layer deposition methods for passivation of 4H–SiC devices
Bazilchuk et al. Modulating the fixed charge density in silicon nitride films while monitoring the surface recombination velocity by photoluminescence imaging
Hwang Plasma charge injection technology and its application to c-Si solar cells for field-effect passivation
Ji et al. Improved device performances based on Si quantum dot/Si nanowire hetero-structures by inserting an Al 2 O 3 thin layer
Stokkan et al. Enhanced surface passivation of predictable quantum efficient detectors by silicon nitride and silicon oxynitride/silicon nitride stack
Jordan et al. BiasMDP: Carrier lifetime characterization technique with applied bias voltage
Mikulik et al. Surface defect passivation of silicon micropillars
Rao et al. Passivation of pinned n‐GaAs surfaces by a plasma‐polymerized thin film
US9741554B2 (en) Method of manufacturing semiconductor device
US11961925B2 (en) Engineered nanostructured passivated contacts and method of making the same
Duffy et al. Monolayer doping and other strategies in high surface-to-volume ratio silicon devices
KR100616115B1 (ko) 양성자 조사방식에 따른 고전압/대전류 반도체 -고속스위치 소자들의 제조용 소수 캐리어 수명 제어방법