JP2017224695A - シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2017224695A
JP2017224695A JP2016118497A JP2016118497A JP2017224695A JP 2017224695 A JP2017224695 A JP 2017224695A JP 2016118497 A JP2016118497 A JP 2016118497A JP 2016118497 A JP2016118497 A JP 2016118497A JP 2017224695 A JP2017224695 A JP 2017224695A
Authority
JP
Japan
Prior art keywords
soi
wafer
epitaxial layer
layer
silicon epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016118497A
Other languages
English (en)
Other versions
JP6634962B2 (ja
Inventor
木村 明浩
Akihiro Kimura
明浩 木村
孝世 菅原
Takayo Sugawara
孝世 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2016118497A priority Critical patent/JP6634962B2/ja
Publication of JP2017224695A publication Critical patent/JP2017224695A/ja
Application granted granted Critical
Publication of JP6634962B2 publication Critical patent/JP6634962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】フォトルミネッセンス測定において、エピタキシャル層のドーパント濃度、欠陥、及び汚染などを正確かつ簡便に評価することができるシリコンエピタキシャルウェーハのエピタキシャル層の評価方法を提供する。【解決手段】単結晶シリコンからなるベース基板と埋め込み絶縁膜とシリコンエピタキシャルウェーハから移設されたシリコンエピタキシャル層のみから成るSOI層とを有するSOIウェーハを作製する工程と、作製したSOIウェーハのシリコンエピタキシャル層のみから成るSOI層の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、シリコンエピタキシャル層の評価を行う工程とを有する。【選択図】図1

Description

本発明は、シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法に関する。
CIS(CMOSイメージセンサー)やパワーデバイス向けの半導体ウェーハでは高ライフタイム化の要求があり、ライフタイムの低下を避けるために、ウェーハの低炭素化が求められている。また、ウェーハ面内の抵抗率を均一化することも求められている。従って、これらの用途に用いられるエピタキシャルウェーハ(EPWと表されることがある)においては、エピタキシャル層(EP層と表されることがある)の炭素やドーパント(ボロン、リンなど)、欠陥、不純物などの高精度の評価が求められている。
エピタキシャル層の評価方法のうち、FT−IRでは炭素濃度測定は可能だが、透過法のためエピタキシャル層のみの評価ができないうえに、昨今の要求レベルに比べると測定感度が悪い。それに比べ、低温フォトルミネッセンス(PL)法は高感度である。また低温PL法はボロン、リンの濃度をそれぞれ独立して求めることができるため(非特許文献1)、上記の評価に適していると考えられる。
PL法について、以下で説明する。まず、バンドギャップよりも大きいエネルギーの光を励起源に用いて、励起光をシリコンウェーハに照射すると、励起された電子正孔対が形成される。これらが準安定状態を経由して再結合する際の発光(ルミネッセンス)を検出して、シリコンウェーハに存在する欠陥及び不純物を評価、定量する方法がPL法である。
PL法では、励起光の波長に応じた侵入深さでの評価が行えるため、エピタキシャル層成長用の基板(シリコンウェーハ)上に形成したエピタキシャル層の評価に適用できると考えられる。例えば、532nmの波長のレーザー光のシリコンへの侵入深さは0.8〜0.9μmであり、それより厚いエピタキシャル層であれば、エピタキシャル層のみの評価は可能と考えられる。しかしながら、一般的に、励起光の侵入深さとはその強度が1/eになる深さのことであり、一部の光はより深い領域まで侵入する。また、形成された電子正孔対はシリコンウェーハ内を拡散する。従って、特にエピタキシャルウェーハの場合には、エピタキシャル層のみではなく、基板での発光までも検出されるとする文献が数多く存在する(特許文献1〜6)。
特許文献1には、基板をエッチングで除去してエピタキシャル層のみを残す方法が記載されている。特許文献2には、基板に低抵抗率基板を用いる方法が記載されている。特許文献3には、2種類の励起光でPL測定を行い、拡散方程式を解いてエピタキシャル層のデータのみを抽出する方法が記載されている。特許文献4には、励起光の波長を変える方法が記載されている。特許文献5には、欠陥深さ位置とPL強度の関係を温度別にシミュレーションし、また温度別にPL測定を実際に行い、その比較から欠陥または汚染が存在する深さを求める方法が記載されている。さらに、特許文献6には、表面と裏面からPLを検出して、それらの差分からエピタキシャル層の欠陥を評価する方法が開示されている。
しかしながら、特許文献1に記載の方法では基板が無いのでエピタキシャル層のみの評価が可能であるが、基板が無い分、厚さが薄く、ハンドリングが難しい(エピタキシャル層が割れてしまう)。
特許文献2の方法では、基板表層の影響を受けるため、エピタキシャル層のみの評価はできない。
特許文献3の方法では、2種類の励起光でPL測定するということは、測定工数が2倍掛かるということであり、拡散方程式を解くのも容易ではない。
特許文献4の方法では、上述のように励起光は侵入深さよりも深いところまで到達するし、また、電子正孔対はウェーハ内を拡散するので、励起光の波長を変えたところでエピタキシャル層のみの評価はできない。
特許文献5の方法では、温度別深さ依存グラフを作るのは手間が掛かるのに加え、その具体的な方法が開示されておらず、不明である。さらには、温度別にPL測定することも多大な工数を要する。
特許文献6の方法では、表面から測定した時の測定深さと、裏面から測定した時の測定深さは当然異なっており、バルク(基板)の欠陥や汚染には深さ分布があるため、両面からのPLデータの差分を取っても、エピタキシャル層のデータとはならない。
特公平7−32182号公報 特開平8−139146号公報 特開2002−83852号公報 特開2014−199253号公報 特開2011−60861号公報 特開2008−198913号公報
JIS H0615
上記のように、PL法を用いたシリコンエピタキシャル層の欠陥や汚染の評価において、評価対象のシリコンエピタキシャル層以外の基板部分等の影響を排除し、簡便な方法で評価を行うことは困難であるという問題があった。
本発明は、このような問題点に鑑みてなされたものであって、フォトルミネッセンス測定において、エピタキシャル層のドーパント濃度、欠陥、及び汚染などを正確かつ簡便に評価することができるシリコンエピタキシャルウェーハのエピタキシャル層の評価方法を提供することを目的とする。また、本発明は、エピタキシャル層の欠陥や汚染を低減したシリコンエピタキシャルウェーハを製造可能な製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコンエピタキシャルウェーハのエピタキシャル層の評価方法であって、単結晶シリコンからなるベース基板と埋め込み絶縁膜と前記シリコンエピタキシャルウェーハから移設された前記シリコンエピタキシャル層のみから成るSOI層とを有するSOIウェーハを作製する工程と、該作製したSOIウェーハの前記シリコンエピタキシャル層のみから成るSOI層の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、前記シリコンエピタキシャル層の評価を行う工程とを有することを特徴とするシリコンエピタキシャルウェーハのエピタキシャル層の評価方法を提供する。
このように、SOI層を評価対象のシリコンエピタキシャル層のみから構成すれば、シリコンエピタキシャル層のみから成るSOI層の表面からフォトルミネッセンス測定を行うことで、励起光によりシリコンエピタキシャル層内部で生成された電子正孔対は埋め込み絶縁膜を通過することができずに、シリコンエピタキシャル層内で再結合する。よって、電子正孔対のベース基板への拡散の影響をほぼ排除することができ、シリコンエピタキシャル層のみの評価を簡便に精度よく行うことができる。また、埋め込み絶縁膜上には評価対象のシリコンエピタキシャル層のみが存在しているため、基本的に、シリコンエピタキシャル層からの測定情報のみを得ることができ、正確な評価を行うことができる。
また、本発明のエピタキシャル層の評価方法では、前記シリコンエピタキシャル層の評価を行う工程の前に、調査用SOIウェーハとして、単結晶シリコンからなるベース基板と埋め込み絶縁膜と該ベース基板と導電型が異なる単結晶シリコンからなるSOI層とを有するSOIウェーハを、該SOI層の厚さが異なるようにして複数枚準備する工程を有し、前記複数枚準備した調査用SOIウェーハのSOI層の表面から励起光を照射してフォトルミネッセンス測定を行い、該フォトルミネッセンス測定に用いられる励起光が、前記調査用SOIウェーハのベース基板まで到達しないSOI層の厚さAを求め、前記SOIウェーハを作製する工程において、前記移設されるシリコンエピタキシャル層の厚さを前記A以上として、前記SOIウェーハを作製することが好ましい。
このように、励起光がベース基板まで到達しないSOI層の厚さAを求め、A以上の厚さの評価対象のエピタキシャル層をベース基板上の埋め込み絶縁膜上に移設させてフォトルミネッセンス測定を行うようにすれば、ベース基板に励起光が到達しないため、ベース基板内での発光の影響を排除することができ、より正確にエピタキシャル層の評価を行うことができる。
また、前記厚さAを求める際に、前記調査用SOIウェーハに対するフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度が、前記ベース基板の抵抗率から求められるドーパント濃度の5%以下となる前記調査用SOIウェーハのSOI層の厚さを求め、該厚さを前記厚さAとすることができる。
このような基準で厚さAを求めて、その厚さ以上の評価対象のシリコンエピタキシャル層を有するSOIウェーハを作製すれば、そのベース基板の影響を受けずに、評価対象のシリコンエピタキシャル層のドーパント濃度、不純物汚染、欠陥などをより高精度に検出することができる。また、簡便に評価対象のシリコンエピタキシャル層の評価を行うことができる。
また、前記厚さAを求める際に、前記調査用SOIウェーハのSOI層の表面からフォトルミネッセンス測定を行うのに加えて、前記調査用SOIウェーハのベース基板の表面からもフォトルミネッセンス測定を行い、前記調査用SOIウェーハのSOI層の表面からのフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度が、前記調査用SOIウェーハのベース基板の表面からのフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度の5%以下となる前記調査用SOIウェーハのSOI層の厚さを求め、該厚さを前記厚さAとすることができる。
このような基準で厚さAを求めて、その厚さ以上の評価対象のシリコンエピタキシャル層を有するSOIウェーハを作製すれば、ベース基板の影響を受けずに、評価対象のシリコンエピタキシャル層のドーパント濃度、不純物汚染、及び欠陥などをより高精度に検出することができる。
また、本発明のエピタキシャル層の評価方法では、前記移設されたシリコンエピタキシャル層の厚さを10μm以上とすることが好ましい。
このように、評価対象のシリコンエピタキシャル層の厚さを10μm以上とすれば、励起光はベース基板まで到達しないため、シリコンエピタキシャル層のみの評価をより確実に行うことができる。
また、前記SOIウェーハを作製する工程において、前記ベース基板と前記シリコンエピタキシャル層の導電型を同一とすることが好ましい。
このようにすれば、シリコンエピタキシャル層の評価において、ベース基板及びシリコンエピタキシャル層の導電型とは逆の導電型のドーパントが検出された場合に、それはシリコンエピタキシャル層のメジャードーパントではなく、シリコンエピタキシャル層の成長工程で導入された汚染であると推定することができる。
また、上記目的を達成するために、本発明は、上述したシリコンエピタキシャルウェーハのエピタキシャル層の評価方法で良品と判断された前記シリコンエピタキシャル層の成長条件を用いて、単結晶シリコンからなるウェーハの該単結晶シリコンウェーハ上に単結晶シリコンからなるシリコンエピタキシャル層の成長を行うことを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
このような方法により、シリコンエピタキシャル層の欠陥や汚染を低減したシリコンエピタキシャルウェーハを確実に製造することができる。
本発明のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法によれば、シリコンエピタキシャル層のPL測定において、ベース基板の影響を排除して、シリコンエピタキシャル層のみの欠陥や汚染を正確かつ簡便に評価することができる。また、本発明のシリコンエピタキシャルウェーハの製造方法によれば、確実に欠陥や汚染を低減したシリコンエピタキシャルウェーハを製造することができる。
本発明のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法の一態様の工程フローを示す図である。 評価対象のシリコンエピタキシャル層をSOI層として有するSOIウェーハの構成を示す概略図である。 本発明のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法の別の態様の工程フローの一部を示す図である。 調査用SOIウェーハの構成を示す概略図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
まず、本発明のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法の実施態様の一例(第1の実施態様)について、図1及び図2を参照して説明する。
本発明は、単結晶シリコンからなるベース基板と埋め込み絶縁膜とシリコンエピタキシャルウェーハから移設されたシリコンエピタキシャル層のみから成るSOI層とを有するSOIウェーハを利用して、シリコンエピタキシャル層のみの評価をする方法である。
図1は、本発明のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法の工程フローを示す図である。また、図2は、本発明のエピタキシャル層の評価方法に利用する評価用のSOIウェーハの構成を示す概略図である。
本発明の評価方法では、まず、図2のような単結晶シリコンからなるベース基板2と埋め込み絶縁膜3とシリコンエピタキシャルウェーハから移設されたシリコンエピタキシャル層のみからなるSOI層4とを有する評価用のSOIウェーハ1を作製する(図1の(A))。次に、SOIウェーハ1のシリコンエピタキシャル層のみから成るSOI層4の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、シリコンエピタキシャル層の評価を行う(図1の(B))。
図1の(A)のSOIウェーハの作製工程では、公知の技術を利用して、図2のようなSOIウェーハ1を作製できる。作製手法は特に限定されないが、より具体的には、例えば、特開平7−254689号公報や特開平11−307413号公報などに記載されているような貼り合わせ法によりSOIウェーハ1を作製できる。貼り合わせ法とは、ベースウェーハとボンドウェーハを酸化膜等の絶縁膜を介して貼り合わせ、その後、ボンドウェーハを薄膜化してSOI層とすることで、SOIウェーハを作製する手法である。
本発明の場合、例えば以下の手順でSOIウェーハ1を作製できる。まず、ボンドウェーハとして、シリコン単結晶から成る基板上にシリコンエピタキシャル層を成長させてシリコンエピタキシャルウェーハを作製する。また、ベースウェーハとして、シリコン単結晶から成るベース基板を準備する。次に、シリコンエピタキシャルウェーハのシリコンエピタキシャル層側の面を、絶縁膜を介してベース基板に貼り合わせる。その後、貼り合わせたボンドウェーハを薄膜化して、埋め込み絶縁膜3上に所望の厚さのシリコンエピタキシャル層のみを残す。ボンドウェーハの薄膜化にはスマートカット法(商標登録)等を用いればよい。このようにしてボンドウェーハ(シリコンエピタキシャルウェーハ)からシリコンエピタキシャル層のみを移設して、シリコンエピタキシャル層のみから成るSOI層4を有するSOIウェーハを作製できる。
また、シリコンエピタキシャルウェーハ作製時のシリコンエピタキシャル層の成長は、実際に評価したい成長条件で行うことが好ましい。さらに、SOI層4が確実にシリコンエピタキシャル層のみとなるように、シリコンエピタキシャルウェーハには十分に厚いシリコンエピタキシャル層を成長させることが好ましい。
そして、本発明では、上記のような方法で作製したSOIウェーハ1において、シリコンエピタキシャル層のみから成るSOI層4の評価を行う。図2に示すように、SOIウェーハ1のベース基板2とSOI層4の間には、埋め込み絶縁膜3が存在している。この埋め込み絶縁膜3としては、シリコン酸化膜(Buried Oxide:BOX)層を好適に用いることができる。励起光で励起された電子正孔対は絶縁膜(酸化膜)を透過できないので、埋め込み絶縁膜3の上の領域内で生成した電子正孔対は、その領域内で再結合する。従って、埋め込み絶縁膜3上のSOI層4の表面からPL測定を行うことで、ベース基板2の影響をほぼ排除したシリコンエピタキシャル層(SOI層4)のみの評価を行うことができる。また、本発明では、埋め込み絶縁膜3上にはシリコンエピタキシャル層のみが存在しており、基本的に、シリコンエピタキシャル層からの測定情報のみが得られるため、簡便に正確な評価を行うことができる。
なお、上記の特開平7−254689や特開平11−307413には、SOIウェーハの品質向上の観点から、SOI層が全てシリコンエピタキシャル層からなるSOIウェーハが開示されている。SOI層をチョクラルスキー法等で作製したシリコンウェーハではなく、エピタキシャル層から成るものとすればSOI層の品質が向上する。しかし、エピタキシャルウェーハのエピタキシャル層の品質評価を目的としたものではなく、SOI層を全てシリコンエピタキシャル層としたSOIウェーハを用いて評価することは、全く考えつかないことである。
また、本発明のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法の別の実施態様(第2の実施態様)について、さらに、図3及び図4を参照して説明する。この実施態様では、第1の実施態様における評価対象のシリコンエピタキシャル層(SOI層4)の適切な厚さを予め求める。図3は、本発明のこの態様によるシリコンエピタキシャル層の評価方法の工程フローの一例を示す図である。また、図4はこの実施態様において用いる調査用SOIウェーハ10の構成を示す概略図である。図3に示す本発明のシリコンエピタキシャル層の評価方法では、まず、上記第1の実施態様におけるシリコンエピタキシャル層の評価を行う工程(図1の(B))の前に、以下の工程を行う。
まず調査用SOIウェーハ10として、単結晶シリコンからなるベース基板12と埋め込み絶縁膜13と該ベース基板12と導電型が異なる単結晶シリコンからなるSOI層15とを有するSOIウェーハ(図4の構造)を、SOI層15の厚さdが異なるようにして複数枚準備する(図3の(A))。なお、調査用SOIウェーハ10のSOI層15はシリコンエピタキシャル層のみで構成する必要はない。
そして、複数枚準備した調査用SOIウェーハ10のSOI層15の表面から励起光を照射してフォトルミネッセンス測定を行い(図3の(B))、該フォトルミネッセンス測定に用いられる励起光が、調査用SOIウェーハ10のベース基板12まで到達しないSOI層15の厚さAを求める(図3の(C))。
次に、評価対象のシリコンエピタキシャル層のみから成るSOI層4を有するSOIウェーハ1を作製する工程において、移設されたシリコンエピタキシャル層の厚さをA以上としてSOIウェーハ1を作製する(図3の(D))。SOIウェーハ1の作製については、上記と同様に、貼り合わせ法等を用いればよい。このとき、評価対象のシリコンエピタキシャル層は、実際に評価したい成長条件で成長させたものとすることが好ましい。
次に、作製したSOIウェーハ1の、厚さがA以上のシリコンエピタキシャル層のみから成るSOI層4の表面から励起光を照射してPL測定を行うことにより、シリコンエピタキシャル層の評価を行う(図3の(E))。
SOI層の下に埋め込み絶縁膜が存在していても、励起光の一部はベース基板まで到達することがあり、ベース基板内で電子正孔対が生成され再結合することがある。この場合、検出したPLにはベース基板の欠陥や汚染の情報が含まれる。そこで、励起光の正確な到達深さ(励起光の強度が1/eになる深さではなく、励起光の強度がほぼゼロになる深さ)を把握しておくことが望ましい。
そのために、上記のように、評価用のSOIウェーハとは別途用意した、調査用SOIウェーハ10において、SOI層15とベース基板12の導電型が異なり、かつ、SOI層15の厚さdを変えた複数枚のSOIウェーハを用意する。例えば、SOI層15をN型、ベース基板12をP型(埋め込み絶縁膜がシリコン酸化膜である場合、この構造はN/BOX/Pと表記できる)とすることができる。このような構造により、SOI層15とベース基板12の導電型が異なっているので、PL測定の際にどちらに含まれているドーパントであるかを容易に区別することができる。上記のN/BOX/P構造の場合、SOI層15の表面からPL測定を行い、例えば、P型のベース基板12のドーパントであるボロン濃度の測定値が十分に低くなるSOI層15の厚さAを求める。SOI層15側からのPL測定においてボロン濃度の測定値が十分に低くなることは、すなわち、励起光がベース基板12まで到達せずに、SOI層15内でほぼ全て吸収されたことを意味する。このように、励起光が埋め込み絶縁膜13を透過してベース基板12まで到達したか否かを、ベース基板12と同じ導電型を示すドーパント濃度の測定値を基準にして判断することができる。従って、次のステップで評価対象のシリコンエピタキシャル層を評価する際には、厚さA以上のシリコンエピタキシャル層を有するSOIウェーハを作製しておけば、励起光はベース基板2に到達せず、より確実にシリコンエピタキシャル層のみの評価が可能となる。
ここで、上記の厚さAを求める際のさらに具体的な態様について説明する。上記の厚さAを求める際に、調査用SOIウェーハ10に対するSOI層15の表面からのフォトルミネッセンス測定により検出された、ベース基板12と同じ導電型を示すドーパント濃度が、ベース基板12の抵抗率から求められるドーパント濃度の5%以下となる調査用SOIウェーハ10のSOI層15の厚さを求め、その厚さを上記の厚さAとすることができる。
一例として、調査用SOIウェーハ10として、上記N/BOX/Pの構造のSOIウェーハを用いた場合を説明する。この場合、ベース基板12はP型なので、ボロン濃度に着目する。調査用SOIウェーハ10の裏面(ベース基板12の表面)のボロン濃度は、ベース基板12の抵抗率によって決まる。そして、PL測定において、調査用ウェーハ10の表面(SOI層15側)から検出したボロン濃度が、ベース基板12の抵抗率から求めたボロン濃度の5%以下であれば、励起光はベース基板12まで到達しておらず、埋め込み絶縁膜13の上のSOI層15のみを評価していると判断できる。
また、上記の厚さAを求める際のさらに具体的な態様として上記と別の態様について説明する。この場合、調査用SOIウェーハ10のSOI層15の表面からフォトルミネッセンス測定を行うのに加えて、調査用SOIウェーハ10のベース基板12の表面からもフォトルミネッセンス測定を行うことができる。調査用SOIウェーハ10のベース基板12の表面のフォトルミネッセンス測定は、調査用SOIウェーハ10を作製した後に、その裏面(すなわち、ベース基板12の表面)について実施することもできるし、調査用SOIウェーハ10を製造する前の状態のベース基板12の表面について実施することもできる。
そして、調査用SOIウェーハ10のSOI層15の表面からのフォトルミネッセンス測定により検出された、ベース基板12と同じ導電型を示すドーパント濃度が、調査用SOIウェーハ10のベース基板12の表面からのフォトルミネッセンス測定により検出された、ベース基板12と同じ導電型を示すドーパント濃度の5%以下となる調査用SOIウェーハ10のSOI層15の厚さを求め、その厚さを上記の厚さAとすることができる。
ここで、本発明者の調査によると、エピタキシャル層のみから成るSOI層とベース基板の導電型が異なるSOIウェーハの該エピタキシャル層を厚さを振って形成し、エピタキシャル層の表面からPL測定した場合に、このPL測定で検出されたベース基板と同じ導電型のドーパント濃度の測定値が、エピタキシャル層の厚さが厚くなるにつれて減少し、ベース基板のドーパント濃度の5%以下となると、その減少は指数関数のように非常に緩やかになった。これは、励起光がベース基板に到達せず、BOX上のSOI層(エピタキシャル層のみで形成されている)だけを評価していることを意味している。このため、ベース基板と同じ導電型のドーパント濃度がベース基板のドーパント濃度の5%以下であるか否かを判断基準とすることで、励起光がベース基板に到達していないか、又は、到達しているかを判断できる。さらに、ドーパントの濃度がベース基板のドーパント濃度の3%以下、もしくは1%以下であれば、より確実に励起光がベース基板に到達していないと判断できる。
また、SOIウェーハを作製する工程において(図1の(A)及び図3の(D))、評価対象のシリコンエピタキシャル層(SOI層4)の厚さを、10μm以上とすることができる。本発明者らは、PL法の励起光として波長532nmの光を用いた場合、SOI層の厚さが10μmあればベース基板まで励起光が到達しないことを確認した。より好ましくは、評価対象のシリコンエピタキシャル層の厚さを15μm以上、さらには、20μm以上とすることができる。
尚、PL測定における励起光が変われば、上記の方法で励起光の正確な到達深さ(励起光の強度がほぼ0になる深さ)を求め、それに応じた厚さのシリコンエピタキシャル層を設定すれば良い。例えば、紫外光などの波長の短い光を励起光に用いれば、シリコンへの到達深さ(及び侵入深さ)はより短くなり、より薄いシリコンエピタキシャル層の評価も可能となる。
また、SOIウェーハ1を作製する工程において、ベース基板2とシリコンエピタキシャル層の導電型を同一とすることができる。これにより、シリコンエピタキシャル層の評価で、シリコンエピタキシャル層に意図的に導入したドーパントと逆の導電型のドーパントが検出された場合、それは評価対象のシリコンエピタキシャル層の成長工程での汚染であると推定することができる。尚、シリコンエピタキシャル層の導電型がP型の場合、逆の導電型のドーパントとはリン、ヒ素等であり、シリコンエピタキシャル層の導電型がN型の場合、逆の導電型のドーパントとはボロン等である。
さらに、本発明では、上述したシリコンエピタキシャル層の評価方法で良品と判断されたシリコンエピタキシャル層の成長条件を用いて、単結晶シリコンからなるウェーハの該単結晶シリコンウェーハ上に単結晶シリコンからなるシリコンエピタキシャル層の成長を行うシリコンエピタキシャルウェーハの製造方法が提供される。このような方法で製造されたシリコンエピタキシャルウェーハであれば、シリコンエピタキシャル層における欠陥や汚染をより確実に軽減することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
実施例では、図3に示した第2の実施態様に従い、予め、ベース基板に励起光が到達しないシリコンエピタキシャル層の厚さを求めた。ここでは、PL測定の励起光として波長532nmのYAGレーザーを用いた。この波長の光のシリコンへの侵入深さ(強度が1/eになる深さ)は0.8〜0.9μmである。PL測定のサンプルは液体ヘリウムで4.2Kに冷却し、いわゆる低温PL法で測定した。
まず、励起光の正確な到達深さ(強度が1/eになる深さではなく、励起光の強度がほぼゼロになる深さ)を把握するため、上記のN/BOX/Pの構造の調査用SOIウェーハ10を複数枚準備した。これらのベース基板12の抵抗率は10Ωcmであり、この時のベース基板12のボロン濃度は1.3×1015atoms/cmであった。SOI層15の抵抗率も10Ωcmであり、この時のSOI層15のリン濃度は4.4×1014atoms/cmであった。尚、ベース基板12はP型単結晶シリコン基板、埋め込み絶縁膜13はシリコン酸化膜、SOI層15はN型単結晶シリコンとした。
上記の複数枚の調査用SOIウェーハ10におけるSOI層15の厚さは4μm、10μm、15μmの3水準とした。これらのSOI層15を有するSOIウェーハ10についてSOI層15の表面からPL測定したところ、SOI層15の厚さが4μmの場合はリンとボロンの両方が検出され、かつ、リンよりボロンの方が高濃度であった。この時のボロン濃度の測定値は3.3×1014atoms/cmであり、ベース基板12のボロン濃度の25%であった。SOI層15の厚さが10μm及び15μmではいずれもボロン濃度の測定値はベース基板12のボロン濃度の5%以下で、リンはSOI層12の抵抗率に対応した濃度で検出された。以上の結果は、SOI層15の厚さが4μmでは励起光はベース基板12まで侵入し、そのドーパント(ボロン)も検出していることを意味しており、SOI層15の厚さが10μm以上では励起光はベース基板12まで到達せず、SOI層15のみの評価が行えていることを意味している。
また、SOI層15の厚さが3μm及び10μmのP/BOX/Nの構造の調査用SOIウェーハ10(すなわち、ベース基板12がN型単結晶シリコン、埋め込み絶縁膜13がシリコン酸化膜、SOI層15がP型単結晶シリコンである。)も準備し、同様の評価を行った。ベース基板12の抵抗率は10Ωcmであり、リン濃度は4.4×1014atoms/cmである。SOI層15の抵抗率も10Ωcmであり、ボロン濃度は1.3×1015atoms/cmである。
これらのSOIウェーハ10のSOI層15の表面からPL測定を行った。SOI層15の厚さが3μmの場合は、ボロンとリンの両方が検出され、かつ、ボロンよりリンの方が高濃度であった。この時のリン濃度の測定値は2.2×1014atoms/cmであり、ベース基板12のリン濃度の50%であった。一方、SOI層15の厚さが10μmの場合は、リン濃度の測定値はベース基板12のリン濃度の5%以下で、ボロンはSOI層15の抵抗率に対応した濃度で検出された。すなわち、SOI層15の厚さが3μmの場合は、励起光は埋め込み絶縁膜13を透過してベース基板12(N型、リンドープ)に到達するが、厚さが10μmの場合には、励起光はベース基板12に到達せず、SOI層15のみの評価が行えていることが確認できた。即ち、励起光が調査用SOIウェーハのベース基板まで到達しないSOI層の厚さA=10μmであることが分かった。
以上の結果から、励起光の波長が532nmのPL測定では、評価対象のシリコンエピタキシャル層のみから成るSOI層4を10μm以上の厚さとすることで、埋め込み絶縁膜3により電子正孔対の拡散が防止されるのに加え、ベース基板2内で電子正孔対が生成されることがなく、PL法によるシリコンエピタキシャル層のみの評価が可能であることが分かった。
次に、以下のように、調査用SOIウェーハ10とは別に、シリコンエピタキシャル層のみから成るSOI層を有するSOIウェーハ1を作製した。まず、P型シリコン単結晶上にP型のシリコンエピタキシャル層を15μm成長させてシリコンエピタキシャルウェーハを作製した。そして、これをボンドウェーハとし、かつ、N型のシリコン単結晶ウェーハをベースウェーハとして、SOI層4(シリコンエピタキシャル層)を10μmとしたP/BOX/N構造のSOIウェーハ1を作製した。シリコンエピタキシャル層の表面(P型)とSOIウェーハ1の裏面(ベース基板1の表面、N型)の両方からPL測定を行ったところ、シリコンエピタキシャル層の表面からはP型のドーパントであるボロンのみがシリコンエピタキシャル層の抵抗率に対応した濃度で検出された。一方、SOIウェーハ1の裏面(ベース基板1の表面)からはN型のドーパントであるリンのみがベース基板1の抵抗率に対応した濃度で検出された。以上より、評価対象のシリコンエピタキシャル層のみの評価が行えていることが確認できた。
また、上記のP/BOX/N構造のSOIウェーハ1とは別に、新たに、P/BOX/PとなるSOIウェーハ1を複数枚作製した。このSOIウェーハ1の作製工程では、まず、P型シリコン単結晶上にP型のシリコンエピタキシャル層を15μm成長させて、複数枚のシリコンエピタキシャルウェーハを作製した。なお、シリコンエピタキシャルウェーハは、リアクターのチャンバーメンテナンス前の時点のエピタキシャル成長装置でエピタキシャル成長を行ったものと、チャンバーメンテナンス後の時点のエピタキシャル成長装置でエピタキシャル成長を行ったものの、2種類のシリコンエピタキシャルウェーハを作製した。そして、これらをボンドウェーハとし、かつ、P型のシリコン単結晶ウェーハをベースウェーハとして、SOI層4(シリコンエピタキシャル層)を10μmとしたP/BOX/P構造のSOIウェーハ1を複数枚作製した。その後、低温PL法でシリコンエピタキシャル層(SOI層4)表面からドーパント濃度を測定した。
その結果、PL測定において、チャンバーメンテナンス前に成長させたエピタキシャル層のリン濃度より、チャンバーメンテナンス後に成長させたエピタキシャル層のリン濃度の方が低く検出され、このことからリアクターの清浄度が改善されたことが確認できた。
(比較例)
シリコンエピタキシャル層を成長させるウェーハとして、P型の単結晶シリコン基板を複数枚準備した。そして、実施例と同様にして、エピタキシャル成長装置のリアクターのチャンバーメンテナンス前後のそれぞれの時点で、準備したP型の単結晶シリコン基板上に、P型のエピタキシャル層を10μmの厚さで成長させ、2種類のシリコンエピタキシャルウェーハを作製した。その後、実施例と同様に励起光の波長が532nmの低温PL法でエピタキシャル層の表面からドーパント濃度を測定した。
比較例では、チャンバーメンテナンス前後でリン濃度の測定値に大きな違いは見られず、また実施例よりも高濃度にリンが検出された。これは比較例では埋め込み絶縁膜がないので、エピタキシャル層成長用の基板として用いたP型の単結晶シリコン基板に含まれている不純物のリンも検出されてしまったためと考えられる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…(評価用の)SOIウェーハ、
2、12…ベース基板、 3、13…埋め込み絶縁膜、
4…(評価対象の)シリコンエピタキシャル層のみから成るSOI層、
10…調査用SOIウェーハ、 15…(調査用SOIウェーハの)SOI層。

Claims (7)

  1. シリコンエピタキシャルウェーハのエピタキシャル層の評価方法であって、
    単結晶シリコンからなるベース基板と埋め込み絶縁膜と前記シリコンエピタキシャルウェーハから移設された前記シリコンエピタキシャル層のみから成るSOI層とを有するSOIウェーハを作製する工程と、
    該作製したSOIウェーハの前記シリコンエピタキシャル層のみから成るSOI層の表面から励起光を照射してフォトルミネッセンス測定を行うことにより、前記シリコンエピタキシャル層の評価を行う工程と
    を有することを特徴とするシリコンエピタキシャルウェーハのエピタキシャル層の評価方法。
  2. 前記シリコンエピタキシャル層の評価を行う工程の前に、
    調査用SOIウェーハとして、単結晶シリコンからなるベース基板と埋め込み絶縁膜と該ベース基板と導電型が異なる単結晶シリコンからなるSOI層とを有するSOIウェーハを、該SOI層の厚さが異なるようにして複数枚準備する工程を有し、
    前記複数枚準備した調査用SOIウェーハのSOI層の表面から励起光を照射してフォトルミネッセンス測定を行い、
    該フォトルミネッセンス測定に用いられる励起光が、前記調査用SOIウェーハのベース基板まで到達しないSOI層の厚さAを求め、
    前記SOIウェーハを作製する工程において、前記移設されるシリコンエピタキシャル層の厚さを前記A以上として、前記SOIウェーハを作製することを特徴とする請求項1に記載のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法。
  3. 前記厚さAを求める際に、前記調査用SOIウェーハに対するフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度が、前記ベース基板の抵抗率から求められるドーパント濃度の5%以下となる前記調査用SOIウェーハのSOI層の厚さを求め、該厚さを前記厚さAとすることを特徴とする請求項2に記載のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法。
  4. 前記厚さAを求める際に、前記調査用SOIウェーハのSOI層の表面からフォトルミネッセンス測定を行うのに加えて、前記調査用SOIウェーハのベース基板の表面からもフォトルミネッセンス測定を行い、
    前記調査用SOIウェーハのSOI層の表面からのフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度が、前記調査用SOIウェーハのベース基板の表面からのフォトルミネッセンス測定により検出された、前記ベース基板と同じ導電型を示すドーパント濃度の5%以下となる前記調査用SOIウェーハのSOI層の厚さを求め、該厚さを前記厚さAとすることを特徴とする請求項2に記載のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法。
  5. 前記移設されたシリコンエピタキシャル層の厚さを10μm以上とすることを特徴とする請求項1から請求項4のいずれか一項に記載のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法。
  6. 前記SOIウェーハを作製する工程において、前記ベース基板と前記シリコンエピタキシャル層の導電型を同一とすることを特徴とする請求項1から請求項5のいずれか一項に記載のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法。
  7. 請求項1から請求項6のいずれか一項に記載のシリコンエピタキシャルウェーハのエピタキシャル層の評価方法で良品と判断された前記シリコンエピタキシャル層の成長条件を用いて、単結晶シリコンからなるウェーハの該単結晶シリコンウェーハ上に単結晶シリコンからなるシリコンエピタキシャル層の成長を行うことを特徴とするシリコンエピタキシャルウェーハの製造方法。
JP2016118497A 2016-06-15 2016-06-15 シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法 Active JP6634962B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016118497A JP6634962B2 (ja) 2016-06-15 2016-06-15 シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016118497A JP6634962B2 (ja) 2016-06-15 2016-06-15 シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2017224695A true JP2017224695A (ja) 2017-12-21
JP6634962B2 JP6634962B2 (ja) 2020-01-22

Family

ID=60686421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016118497A Active JP6634962B2 (ja) 2016-06-15 2016-06-15 シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6634962B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099054B1 (ko) * 2018-10-15 2020-04-08 쇼와 덴코 가부시키가이샤 SiC 기판의 평가 방법 및 SiC 에피택셜 웨이퍼의 제조 방법
CN113664694A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 碳化硅双面抛光中硅面及碳面去除厚度的测定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860550A (ja) * 1981-10-07 1983-04-11 Agency Of Ind Science & Technol エピタキシヤル・シリコン結晶中の不純物濃度測定法
JPH08139146A (ja) * 1994-11-14 1996-05-31 Shin Etsu Handotai Co Ltd 半導体表面のライフタイム評価方法
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5860550A (ja) * 1981-10-07 1983-04-11 Agency Of Ind Science & Technol エピタキシヤル・シリコン結晶中の不純物濃度測定法
JPH08139146A (ja) * 1994-11-14 1996-05-31 Shin Etsu Handotai Co Ltd 半導体表面のライフタイム評価方法
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099054B1 (ko) * 2018-10-15 2020-04-08 쇼와 덴코 가부시키가이샤 SiC 기판의 평가 방법 및 SiC 에피택셜 웨이퍼의 제조 방법
US10697898B2 (en) 2018-10-15 2020-06-30 Showa Denko K.K. SiC substrate evaluation method and method for manufacturing SiC epitaxial wafer
US11249027B2 (en) 2018-10-15 2022-02-15 Showa Denko K.K. SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer
CN113664694A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 碳化硅双面抛光中硅面及碳面去除厚度的测定方法

Also Published As

Publication number Publication date
JP6634962B2 (ja) 2020-01-22

Similar Documents

Publication Publication Date Title
US7947967B2 (en) Method for evaluating a semiconductor substrate
EP2779220B1 (en) Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
KR20180092811A (ko) 검량선의 작성 방법, 탄소 농도 측정 방법 및 실리콘 웨이퍼의 제조 방법
JP2015111615A (ja) シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法
JP2008198913A (ja) 半導体基板の検査方法及び半導体基板の検査装置
US10641708B2 (en) Method of evaluating semiconductor substrate and method of manufacturing semiconductor substrate
JP6634962B2 (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP5343721B2 (ja) シリコン基板の評価方法及び半導体デバイスの製造方法
JP2010040688A (ja) シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法
JP5720560B2 (ja) 半導体基板の評価方法
CN110890287B (zh) SiC基板的评价方法、SiC外延晶片的制造方法及SiC外延晶片
JP5504634B2 (ja) ライフタイムの評価方法
JP6593235B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP5967019B2 (ja) 半導体ウェーハの評価方法
JP6520782B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP2011021898A (ja) 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法
JP5561245B2 (ja) 半導体基板の評価方法
JP5652379B2 (ja) 半導体基板の評価方法および評価用半導体基板
JP5463884B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
JP2005223098A (ja) ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法
JP2006216825A (ja) 半導体ウエーハの熱処理工程に用いる部材または治具のドーパント汚染の評価方法
JP2006269962A (ja) 半導体ウエーハのドーパント汚染の評価方法
JPH09246341A (ja) 半導体ウェーハの損傷評価用試料およびこの試料を用いた損傷評価方法
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
Tallian et al. Implant Monitoring Measurements On Ultra Shallow Implants Before And After Anneal Using Photomodulated Reflection And Junction Photovoltage Measurement Techniques

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R150 Certificate of patent or registration of utility model

Ref document number: 6634962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250