JP2010040688A - シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法 - Google Patents

シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP2010040688A
JP2010040688A JP2008200433A JP2008200433A JP2010040688A JP 2010040688 A JP2010040688 A JP 2010040688A JP 2008200433 A JP2008200433 A JP 2008200433A JP 2008200433 A JP2008200433 A JP 2008200433A JP 2010040688 A JP2010040688 A JP 2010040688A
Authority
JP
Japan
Prior art keywords
silicon substrate
substrate
heat treatment
contamination
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008200433A
Other languages
English (en)
Other versions
JP5018682B2 (ja
Inventor
Masaru Shinomiya
勝 篠宮
Hiroaki Kataue
博了 片上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008200433A priority Critical patent/JP5018682B2/ja
Publication of JP2010040688A publication Critical patent/JP2010040688A/ja
Application granted granted Critical
Publication of JP5018682B2 publication Critical patent/JP5018682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】基板表面での再結合を従来より抑制することによって、基板中の金属不純物濃度を高感度で正確に評価することのできるシリコン基板の評価方法を提供する。
【解決手段】マイクロ波光導電減衰法少数キャリアライフタイム法により、シリコン基板の金属汚染を評価する方法であって、前記シリコン基板の表面に熱酸化によりパッシベーション膜を形成した後に、マイクロ波光導電減衰法少数キャリア励起のために前記シリコン基板がP型シリコン基板の場合は3×1012〜1×1013Photons/cm、N型シリコン基板の場合は2×1011〜1×1012Photons/cmのキャリア注入を行って、前記シリコン基板中の再結合ライフタイムを測定することを特徴とするシリコン基板の評価方法。
【選択図】図1

Description

本発明は、シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法に関し、特に、シリコン基板中の金属不純物を高い感度で評価することのできるシリコン基板の評価方法に関する。
シリコン基板中の金属不純物の検出方法としてウェーハライフタイム(以下略してWLT)法があり(例えば非特許文献1参照)、このWLT法の代表的な方法として、マイクロ波光導電減衰法少数キャリアライフタイム法(以下略してμPCD法)がある。この方法は、例えば試料(基板)に対して光を当てて、発生する少数キャリアの寿命をマイクロ波の反射率の変化で検出することで、試料中の金属不純物を評価するものである。
そして、基板内に金属が取り込まれると、このWLT値が小さくなるため、熱処理や気相成長させた基板のWLT値を測定して評価することで、熱処理炉内の金属汚染の管理を行うことができる。つまり、汚染管理用のウェーハを準備して実工程で用いる熱処理炉で熱処理を行い、熱処理後の基板のWLT値を測定することで、熱処理炉が金属不純物に汚染されているかいないかを判定することができる。
「シリコン結晶・ウェーハ技術の課題」(リアライズ社、平成6年1月31日発行)265頁〜269頁
上述のμPCD法では、基板表面でキャリアが表面再結合する影響を除去するための処理を行う必要がある。この処理方法には、例えば、測定対象の基板に対して高温の熱処理を行って表面に良質の酸化膜を形成し、Si/SiO界面の界面準位密度を少なくし、且つ表面の汚染金属をバルク中に拡散させる熱酸化法がある。
ところで、近年、遷移金属不純物の量の低減の要求が益々厳しくなってきており、それに伴って高い感度で金属不純物を評価することのできる評価方法も当然求められている。
そこで、近年の低金属不純物濃度のシリコン基板の金属不純物の影響をμPCD法で評価しようとすると、金属不純物濃度が低くなったため、WLT値が高く(1000μsec以上)なってきた。
ここで、WLT値(τeff)は、主に基板バルク中でのバルクライフタイム(τ)と、表面再結合での再結合ライフタイム(τS.R)に分けられる(1/τeff≒(1/τS.R+1/τ)であり、τS.R≫τの場合は、1/τeff≒1/τつまりτeff≒τとなる)。
近年の高WLT値化によって、表面再結合での再結合ライフタイム(τS.R)のWLT値(τeff)への影響が大きくなってきており、バルクライフタイム(τ)≒WLT値(τeff)と見なせなくなってきた。
このため、この表面再結合をできるだけ抑制する必要があるが、従来行われている測定条件では表面再結合速度を遅くできなかったため、表面再結合を十分に抑制することができず、正確なバルクライフタイム評価を行うことが非常に困難となってきていた。
本発明は、上記問題に鑑みなされたものであって、基板表面での再結合を従来より抑制することによって、基板中の金属不純物濃度を高感度で正確に評価することのできるシリコン基板の評価方法を提供することを目的とする。
上記課題を解決するため、本発明では、μPCD法により、シリコン基板の金属汚染を評価する方法であって、前記シリコン基板の表面に熱酸化によりパッシベーション膜を形成した後に、マイクロ波光導電減衰法少数キャリア励起のために前記シリコン基板がP型シリコン基板の場合は3×1012〜1×1013Photons/cm、N型シリコン基板の場合は2×1011〜1×1012Photons/cmのキャリア注入を行って、前記シリコン基板中のウェーハライフタイム値を測定することを特徴とするシリコン基板の評価方法を提供する(請求項1)。
このように、パッシベーション膜の形成に熱酸化を行った場合のμPCD法において、シリコン基板中のWLT値を測定する際に、キャリアの注入量を、測定対象のシリコン基板の導電型がP型の場合は3×1012〜1×1013Photons/cm、N型の場合は2×1011〜1×1012Photons/cmとする。
P型シリコン基板の測定の際にキャリアの注入量を上述の範囲とすることによって、キャリアの表面再結合を従来に比べて大きく抑制することのできるキャリアの注入条件とすることができる。またN型の場合のキャリアの注入量をP型とは異なる上述の範囲とすることによって、キャリアの表面再結合を大きく抑制することができる。
これらによって、基板中の金属不純物を高感度で評価することができ、現状の高WLT値にも十分に対応することのできるシリコン基板の評価方法とすることができる。
また、前記シリコン基板の厚さを500〜1000μmとすることが好ましい(請求項2)。
このように、シリコン基板の厚さを500μm以上とすることによって、シリコン基板の強度を確保することができるため、評価の際にシリコン基板の扱いが困難なものとなることを抑制することができる。また1000μm以下とすることによって、シリコン基板に注入するキャリアの注入に用いるレーザー光に強力なものを用いることなく、一般的に用いられている強度の光源を用いることができるため、評価を容易に実施することができる。
そして、本発明では、熱処理炉でシリコン基板を熱処理し、その後、本発明に記載のシリコン基板の評価方法によって該熱処理後のシリコン基板の再結合ライフタイムを測定し、該測定値を用いて前記熱処理炉の金属汚染の有無を検出することを特徴とする汚染検出方法を提供する(請求項3)。
前述のように、本発明のシリコン基板の評価方法は、基板内の金属不純物の影響を高感度で検出することができる。従って、金属汚染の有無を評価したい熱処理炉で熱処理を行ったシリコン基板の金属不純物濃度を本発明のシリコン基板の評価方法を用いて評価することによって、従来に比べ、金属不純物の影響を高精度で評価することができる。
また、前記熱処理炉を、気相成長炉とすることが好ましい(請求項4)。
このように、本発明の汚染検出方法によって気相成長炉の金属不純物汚染をモニターすることによって、従来に比べて、金属不純物で汚染された気相成長炉でシリコン基板上に単結晶薄膜を気相成長させることが起こることを抑制することができる。このため、シリコン基板上に単結晶薄膜を形成する際に、作製したエピタキシャル基板や単結晶薄膜が金属不純物で汚染される可能性をより低減することができる。
更に、本発明に記載の汚染検出方法によって汚染を管理した気相成長炉を用いて、シリコン基板上に単結晶薄膜を気相成長させることを特徴とするエピタキシャル基板の製造方法を提供する(請求項5)。
前述のように、本発明の汚染検出方法によれば、気相成長炉内の金属不純物の有無を厳密に管理することができるため、このような気相成長炉で製造したエピタキシャル基板は、金属不純物濃度を低減させたものとすることができる。
以上説明したように、本発明によれば、シリコン基板表面でのキャリアの表面再結合を従来より抑制することができるため、キャリアの高寿命化に対応することができる。このため、低金属不純物濃度となった近年のシリコン基板を評価する場合であっても、τeff≒バルクライフタイムとみなすことができ、シリコン基板中の金属不純物の影響を高感度で正確に評価することができる。
以下、本発明についてより具体的に説明する。
前述のように、基板表面での再結合を従来より抑制することによって、基板中の金属不純物濃度を高感度で正確に評価することのできるシリコン基板の評価方法の開発が待たれていた。
そこで、本発明者らは、評価するシリコン基板の条件の最適化のみならず、キャリアの注入条件を変更することによって、キャリアの表面再結合を抑制できないか鋭意検討を重ねた。
その結果、シリコン基板の導電型でキャリアの注入量を変え、シリコン基板の厚みが500μmから1000μmの範囲では、P型の場合は、3×1012〜1×1013Photons/cmと、N型の場合は2×1011〜1×1012Photons/cmとすることによって、シリコン基板表面でのキャリアの表面再結合を従来に比べて大きく抑制することができることを発見し、本発明を完成させた。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
まず、評価対象のシリコン基板を準備する。
準備するシリコン基板には、特に制限はないが、本発明においては導電型によって後述のキャリアの注入条件を変えるため、少なくとも導電型は把握しておく。また、シリコン基板は抵抗率が高ければ高いほど望ましい。例えば、シリコン基板がP型の場合は1000Ω・cm以上、N型の場合は500Ω・cm以上とすることが望まれる。
また、準備するシリコン基板は、厚さが500〜1000μmのものを準備することができる。
準備するシリコン基板の厚さが500μm以上あれば、評価の際のハンドリングに支障がきたすことを防止することができ、厚さが1000μm以下であれば、シリコン基板に注入するキャリアの注入に用いるレーザー光に強力なものを用いることなく、一般的に用いられている強度の光源を用いることができるため、評価を容易に実施することができる。
次に、シリコン基板に熱処理を行って、基板表面に熱酸化膜を形成し、これをパッシベーション膜として利用する。
この時の熱処理条件としては、シリコン基板表面に酸化膜を形成することができる条件であれば良く、例えば、酸素含有雰囲気にて、1000℃で30分の熱処理をすることができ、またRTO処理とすることもできる。
このように熱酸化でパッシベーション膜を形成することによって、界面準位が低い酸化膜をシリコン基板表面に形成することができる。このため、表面再結合を抑制することができ、高い感度で正確にWLT値を評価することができる。
その後、μPCD法によって、熱酸化膜がその表面に形成されたシリコン基板のWLT値を評価する。
まず、パッシベーション膜が形成されたシリコン基板の表面にキャリアを励起させるためのレーザー光を照射する。次にシリコン基板からのマイクロ波の透過波又は反射波を検出する。そしてマイクロ波の透過波又は反射波の変化に基づいて上記シリコン基板中に誘起されたキャリアのライフタイムを測定する。
そしてこの測定値を解析することによって、シリコン基板中の金属不純物濃度を評価する。
このとき、キャリア励起のために、シリコン基板がP型シリコン基板の場合は3×1012〜1×1013Photons/cm、N型シリコン基板の場合は2×1011〜1×1012Photons/cmのキャリア注入を行う。
このような本発明のシリコン基板の評価方法によれば、従来に比べてキャリアが表面再結合で消滅することを抑制できるキャリア注入条件となる。これによって、シリコン基板のバルク中の金属不純物にキャリアが捕らわれる様子を高感度・高精度で測定することができ、よって金属不純物の影響を正確に評価することができる。
そしてこのようなシリコン基板の評価方法を用いた汚染検出方法について以下に説明するが、もちろんこれに限定されるものではない。
まず、モニター用のシリコン基板を準備する。
この準備するシリコン基板は、通常の規格のものでよいが、高抵抗率のものが好ましく、このような高抵抗の基板はFZ法で作製することが望ましい。
次に、準備したモニター用シリコン基板を汚染管理を行いたい熱処理炉に導入して、熱処理を行う。そしてこのときの熱処理条件は、実際にウェーハの生産を行う際に使用する条件と同様の条件とすることができるし、また専用の熱処理条件とすることができる。
その後、上述の本発明のシリコン基板の評価方法で、熱処理を行ったモニター用シリコン基板のWLT値を測定する。
そして、先に測定したWLT測定値が、熱処理を行う前のモニター用シリコン基板のWLT値に比べてどの程度減少したかを評価し、熱処理炉が金属不純物に汚染されているか否か、どの程度汚染されているか判定を行って、検出が終了する。
そして熱処理炉の金属汚染が検出された場合は、熱処理炉の洗浄、パーツの交換等の金属不純物低減のための処理を行う。
このとき、汚染検出を行う熱処理炉は、気相成長炉とすることができる。
このように、本発明の汚染検出方法によって気相成長炉の金属不純物汚染の有無を検出すれば、高温熱処理が必須の気相成長工程において、工程後にシリコン基板が金属不純物に汚染される可能性を低減させることができる。
そして本発明の汚染検出方法を用いて汚染を管理した気相成長炉を用いて、シリコン基板上に単結晶薄膜を気相成長させて、エピタキシャル基板を製造することができる。
前述のように、本発明の汚染検出方法によって金属不純物の有無の管理を行った気相成長炉は、金属不純物濃度が厳密に管理されたものであるため、このような気相成長炉を用いてシリコン基板上に単結晶薄膜を気相成長させることによって、金属不純物濃度を低減させたエピタキシャル基板を製造することができる。
以下、実験例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実験例1)
シリコン基板として、N型のFZ法で作製した直径6インチ(150mm)・厚さ700μmのシリコン単結晶基板を3枚準備した。このうち2枚は抵抗率が680〜820Ω・cm(以下750Ω・cmと表記)、残りの1枚が42〜58Ω・cm(以下50Ω・cmと表記)とした。ドーパントにはPを用いた。また抵抗率750Ω・cmのシリコン基板のうちの片方の基板には、その両主表面に厚さ10μmのノンドープの単結晶薄膜を気相成長させた。
準備した3枚のシリコン基板に、熱酸化によって表面にパッシベーション膜を形成した。この熱処理条件は、酸素含有雰囲気にて1000℃・30分の熱処理とした。
次に、熱処理を行った3枚のシリコン基板のWLT値をμPCD法によって評価した。
この時のキャリア励起のためのレーザー光の入射強度(キャリア注入量)を1×1011〜1×1014Photons/cmの間で変化させた。その結果を図1に示す。図1は、N型のシリコン基板をキャリア注入量を変化させてμPCD法で評価した時のキャリア注入量とWLT値の関係を示した図である。図1の横軸はキャリア注入量、縦軸はWLT値である。
なお、従来は装置の仕様の都合等の問題により、キャリア注入は2×1013〜1×1014Photons/cmの間で行われていた。
図1に示すように、抵抗率が750Ω・cmのN型シリコン基板では、単結晶薄膜層がある基板でもない基板でも、キャリアの注入量が2×1011〜1×1012Photons/cmのときにWLT値が高くなった。特に、2〜5×1011Photons/cmでの時のWLT値τeffは最高値(10000μsec以上)を示した。更に、この領域で前記両基板のWLT値の間に明確な差が見られ、熱処理炉の1つである気相成長炉の評価ができることを確認できた。
また、抵抗率が50Ω・cmの低抵抗率のN型シリコン基板も、高抵抗率のN型シリコン基板の時と同様に低キャリア注入量のときにWLT値が最大をとる傾向は同様なことが判った。
このことから、キャリアの注入量が少ない(1×1012Photons/cm以下)ほど表面再結合を抑制することができ、WLT値τeff≒バルクライフタイムと見なすことができることが判った。そしてこのようなキャリア注入条件でμPCD法によってWLT値を評価することは、シリコン基板バルク中の金属不純物を評価することに関して、非常に高感度で好ましい手法であると言えることが判った。
なお、2×1011Photons/cm以下のキャリアの注入では、WLT値が減少しており、またこれ以上の低キャリア注入量を実現することは装置の構成上困難であることから実施のメリットが小さく、2×1011Photons/cmを下限とすることがよい。
(実験例2)
次に、シリコン基板として、P型のFZ法で作製した直径6インチ(150mm)・厚さ700μmのシリコン単結晶基板を3枚準備した。このうち2枚は抵抗率が2000Ω・cm以上(以下2000Ω・cmと表記)、残りの1枚が20〜40Ω・cm(以下30Ω・cmと表記)とした。ドーパントにはBを用いた。また抵抗率2000Ω・cm以上のシリコン基板のうちの片方の基板には、その両主表面に厚さ10μmのノンドープの単結晶薄膜を気相成長させた。
準備した3枚のシリコン基板に、熱酸化によって表面にパッシベーション膜を形成した。この熱処理条件は、酸素含有雰囲気にて1000℃・30分の熱処理とした。
次に、熱処理を行った3枚のシリコン基板のWLT値をμPCD法によって評価した。
この時のキャリア励起のためのレーザー光の入射強度(キャリア注入量)を1×1011〜1×1014Photons/cmの間で変化させた。その結果を図2に示す。図2は、P型のシリコン基板をキャリア注入量を変化させてμPCD法で評価した時のキャリア注入量とWLT値の関係を示した図である。図2の横軸はキャリア注入量、縦軸はWLT値である。
図2に示すように、抵抗率が2000Ω・cmのP型シリコン基板では、キャリアの注入量が3×1012〜1×1013Photons/cmのときにWLT値が高くなった。特に、4〜6×1012Photons/cmの時にWLT値τeffが高い値を示した。更に、この領域で前記両基板のWLT値の間に明確な差が見られ、気相成長炉の評価ができることを確認できた。
また、抵抗率が30Ω・cmの低抵抗率のP型シリコン基板の場合でも、高抵抗率のP型シリコン基板の時と同様に高キャリア注入量のときにWLT値が最大をとる傾向は同様なことが判った。
このことから、P型のシリコン基板の場合は、キャリアの注入量が3×1012〜1×1013Photons/cmであれば、表面再結合を抑制することができるキャリア注入条件とみなせることが判った。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
N型のシリコン基板をキャリア注入量を変化させてμPCD法で評価した時のキャリア注入量とWLT値の関係を示した図である。 P型のシリコン基板をキャリア注入量を変化させてμPCD法で評価した時のキャリア注入量とWLT値の関係を示した図である。

Claims (5)

  1. マイクロ波光導電減衰法少数キャリアライフタイム法により、シリコン基板の金属汚染を評価する方法であって、
    前記シリコン基板の表面に熱酸化によりパッシベーション膜を形成した後に、マイクロ波光導電減衰法少数キャリア励起のために前記シリコン基板がP型シリコン基板の場合は3×1012〜1×1013Photons/cm、N型シリコン基板の場合は2×1011〜1×1012Photons/cmのキャリア注入を行って、前記シリコン基板中のウェーハライフタイム値を測定することを特徴とするシリコン基板の評価方法。
  2. 前記シリコン基板の厚さを500〜1000μmとすることを特徴とする請求項1に記載のシリコン基板の評価方法。
  3. 熱処理炉でシリコン基板を熱処理し、その後、請求項1または請求項2に記載のシリコン基板の評価方法によって該熱処理後のシリコン基板のウェーハライフタイム値を測定し、該測定値を用いて前記熱処理炉の金属汚染の有無を検出することを特徴とする汚染検出方法。
  4. 前記熱処理炉を、気相成長炉とすることを特徴とする請求項3に記載の汚染検出方法。
  5. 請求項4に記載の汚染検出方法によって汚染を管理した気相成長炉を用いて、シリコン基板上に単結晶薄膜を気相成長させることを特徴とするエピタキシャル基板の製造方法。
JP2008200433A 2008-08-04 2008-08-04 シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法 Active JP5018682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008200433A JP5018682B2 (ja) 2008-08-04 2008-08-04 シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008200433A JP5018682B2 (ja) 2008-08-04 2008-08-04 シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010040688A true JP2010040688A (ja) 2010-02-18
JP5018682B2 JP5018682B2 (ja) 2012-09-05

Family

ID=42012938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008200433A Active JP5018682B2 (ja) 2008-08-04 2008-08-04 シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法

Country Status (1)

Country Link
JP (1) JP5018682B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038403A (ja) * 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 半導体基板の解析方法
JP2013051303A (ja) * 2011-08-31 2013-03-14 Shin Etsu Handotai Co Ltd 気相成長装置の清浄度評価方法
JP2013110359A (ja) * 2011-11-24 2013-06-06 Shin Etsu Handotai Co Ltd 気相成長装置の清浄度評価方法
JP2014036122A (ja) * 2012-08-09 2014-02-24 Sumco Corp エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
JP2016157931A (ja) * 2015-02-20 2016-09-01 国立大学法人東京農工大学 光誘起キャリヤライフタイム測定方法及び光誘起キャリヤライフタイム測定装置
JP2017103275A (ja) * 2015-11-30 2017-06-08 株式会社Sumco シリコンウェーハの評価方法およびその利用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136241A (ja) * 1991-11-14 1993-06-01 Nec Corp 半導体ウエハのキヤリアのライフタイム測定方法
JPH07183347A (ja) * 1993-12-22 1995-07-21 Sumitomo Metal Ind Ltd 半導体治具材料の評価方法
JPH11166907A (ja) * 1997-12-03 1999-06-22 Kobe Steel Ltd ライフタイム測定用標準ウェーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136241A (ja) * 1991-11-14 1993-06-01 Nec Corp 半導体ウエハのキヤリアのライフタイム測定方法
JPH07183347A (ja) * 1993-12-22 1995-07-21 Sumitomo Metal Ind Ltd 半導体治具材料の評価方法
JPH11166907A (ja) * 1997-12-03 1999-06-22 Kobe Steel Ltd ライフタイム測定用標準ウェーハ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038403A (ja) * 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 半導体基板の解析方法
JP2013051303A (ja) * 2011-08-31 2013-03-14 Shin Etsu Handotai Co Ltd 気相成長装置の清浄度評価方法
JP2013110359A (ja) * 2011-11-24 2013-06-06 Shin Etsu Handotai Co Ltd 気相成長装置の清浄度評価方法
JP2014036122A (ja) * 2012-08-09 2014-02-24 Sumco Corp エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
JP2016157931A (ja) * 2015-02-20 2016-09-01 国立大学法人東京農工大学 光誘起キャリヤライフタイム測定方法及び光誘起キャリヤライフタイム測定装置
JP2017103275A (ja) * 2015-11-30 2017-06-08 株式会社Sumco シリコンウェーハの評価方法およびその利用

Also Published As

Publication number Publication date
JP5018682B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
JP5018682B2 (ja) シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法
JP5024224B2 (ja) シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法
US7964275B2 (en) Silicon wafer having good intrinsic getterability and method for its production
JP5439752B2 (ja) 汚染検出用モニターウェーハ、汚染検出方法及びエピタキシャルウェーハの製造方法
JP2010177233A (ja) エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
KR100740161B1 (ko) 반도체 기판의 검사 방법, 반도체 기판의 검사 장치,반도체 기판의 평가 방법, 및 반도체 기판의 평가 장치
JP5590002B2 (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP5099024B2 (ja) エピタキシャルウエーハの製造方法及び半導体装置の製造方法
JP2010118487A (ja) エピタキシャルウェーハの評価方法およびエピタキシャルウェーハの製造方法
KR101858447B1 (ko) 결정 결함의 검출방법
JP5742742B2 (ja) 金属汚染評価方法
JP5741467B2 (ja) 気相成長装置の清浄度評価方法
JP5794212B2 (ja) 気相成長装置の汚染評価方法及びシリコンエピタキシャルウェーハの製造方法
JP5742761B2 (ja) 金属汚染検出方法及びそれを用いたシリコンエピタキシャルウェーハの製造方法
JP6634962B2 (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP2010048795A (ja) シリコン単結晶ウエーハの結晶欠陥の検出方法
JP6593235B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP5949303B2 (ja) エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
JP5630426B2 (ja) 気相成長装置の清浄度評価方法
JP5471359B2 (ja) エピタキシャルウェーハの製造方法
JP2007080958A (ja) エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ
JP6520782B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JP6369388B2 (ja) シリコン単結晶基板の評価方法
JP5454298B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Ref document number: 5018682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250