KR100740161B1 - 반도체 기판의 검사 방법, 반도체 기판의 검사 장치,반도체 기판의 평가 방법, 및 반도체 기판의 평가 장치 - Google Patents

반도체 기판의 검사 방법, 반도체 기판의 검사 장치,반도체 기판의 평가 방법, 및 반도체 기판의 평가 장치 Download PDF

Info

Publication number
KR100740161B1
KR100740161B1 KR1020060051992A KR20060051992A KR100740161B1 KR 100740161 B1 KR100740161 B1 KR 100740161B1 KR 1020060051992 A KR1020060051992 A KR 1020060051992A KR 20060051992 A KR20060051992 A KR 20060051992A KR 100740161 B1 KR100740161 B1 KR 100740161B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
defect
light emission
irradiation
excitation light
Prior art date
Application number
KR1020060051992A
Other languages
English (en)
Inventor
가츠토 다나하시
히로시 가네타
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Application granted granted Critical
Publication of KR100740161B1 publication Critical patent/KR100740161B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8806Specially adapted optical and illumination features

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Abstract

본 발명은 양호한 효율로 반도체 기판의 결함을 검출하는 반도체 기판의 검사 장치를 제공하는 것을 과제로 한다.
본 발명의 반도체 기판의 검사 장치는, 반도체 기판에 여기광을 조사(照射)하는 조사부와, 상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출부와, 상기 검출부에 의해 검출된 발광 데이터를 처리하여 상기 반도체 기판의 결함을 검출하는 데이터 처리부를 갖고, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사하여 상기 발광을 검출함으로써, 상기 결함을 검출하도록 구성되어 있는 것을 특징으로 한다.
반도체 기판, 조사부, 검출부, 데이터 처리 수단, 제어 수단

Description

반도체 기판의 검사 방법, 반도체 기판의 검사 장치, 반도체 기판의 평가 방법, 및 반도체 기판의 평가 장치{METHOD OF INSPECTING SEMICONDUCTOR SUBSTRATE, DEVICE OF INSPECTING SEMICONDUCTOR SUBSTRATE, METHOD OF ESTIMATING SEMICONDUCTOR SUBSTRATE, AND DEVICE OF ESTIMATING SEMICONDUCTOR SUBSTRATE}
도 1은 실리콘 잉곳(Si Ingot)에서의 전형적인 결함 분포를 나타낸 도면.
도 2는 실리콘 웨이퍼의 전형적인 포토루미네선스 스펙트럼을 나타낸 도면.
도 3은 실리콘 웨이퍼의 포토루미네선스에 따른 발광 강도의 시간 경과에 의한 변화를 조사한 도면.
도 4는 도 3의 경우의 발광 강도의 시간 변화율을 나타낸 도면.
도 5는 본 발명의 실시예 1에 의한 반도체 기판의 검사 장치를 나타낸 도면.
도 6은 반도체 기판의 검사 방법을 나타낸 플로차트.
도 7은 포토루미네선스에 따른 발광 강도를 명암(明暗)으로 가시화(可視化)한 모식도.
도 8은 도 7의 발광 강도를 웨이퍼 중심으로부터의 거리를 횡축(橫軸)에 취한 프로파일에 의해 표시한 도면.
도 9는 도 7의 발광 강도를 조감도(鳥瞰圖)로 나타낸 도면.
도 10은 열처리한 실리콘 웨이퍼에서 결함을 확인한 결과를 나타낸 도면.
도 11a는 레이저 조사 시간에 의한 발광 강도의 차이를 비교한 제 1 도면.
도 11b는 레이저 조사 시간에 의한 발광 강도의 차이를 비교한 제 2 도면.
도면의 주요 부분에 대한 부호의 설명
100 : 검사 장치 101 : 유지대
102 : 반도체 기판 103 : 반사판
104 : 조사부(照射部) 105 : 검출부
200 : 장치 제어부 201 : 조사부 제어 수단
202 : 검출부 제어 수단 203 : 데이터 처리 수단
204 : 기억 수단 205 : 입출력 수단
본 발명은 포토루미네선스를 사용하여 반도체 기판의 결함을 검출하는 반도체 기판의 검사 방법, 및 포토루미네선스를 사용하여 반도체 기판의 결함을 검출하는 검사 장치에 관한 것이다.
실리콘 웨이퍼 등의 반도체 기판에 반도체 집적 회로를 형성할 경우, 반도체 기판에 존재하는 결정 결함은 반도체 집적 회로의 정상적인 동작을 방해하는 원인으로 된다. 또한, 반도체 집적 회로의 미세화에 따라, 이전에는 문제시되지 않았던 반도체 기판의 미소한 결정 결함이 회로의 정상적인 동작을 방해하는 요인으로서 현저하게 나타나고 있다.
예를 들어 배선 룰(rule)이 0.35㎛로 된 시점에서, 그 이전의 디자인 룰에서는 문제시되지 않았던 약 0.1㎛ 사이즈의 보이드(void) 결함이 현저하게 나타났다. 보이드 결함은 실리콘 결정 성장 중에 형성된 원자 구멍의 응집체이다. 보이드 결함의 형태는 한 변이 약 O.1㎛인 정팔면체 구조이다(예를 들어 비특허문헌 1 참조).
상기 보이드 결함은, 실리콘 결정 내에서 결정의 성장 조건에 의존하는 특이한 분포를 갖는 것이 알려져 있다(예를 들어 비특허문헌 2 참조).
도 1은 실리콘 잉곳에서의 전형적인 결함 분포를 모식적으로 나타낸 것이다. 도 1을 참조하면, 실리콘 잉곳은 대별(大別)하여 위에서부터 4개의 영역(영역 A, 영역 B, 영역 C, 및 영역 D)으로 분류된다. 상기 4개의 영역 중 영역 C는 실질적으로 무결함 영역이지만, 영역 A, B, D는 결함이 발생하는 영역으로 되어 있다. 결함의 종류와 분포는 실리콘 결정의 성장 속도 V와 고액(固液) 계면에서의 온도 구배 G의 비 V/G에 의해 결정되는 것이 알려져 있다(예를 들어 비특허문헌 3 참조).
예를 들어 보이드 결함은 V/G의 값이 클 때에 발생하며, 도 1의 영역 A에 주로 발생한다. 또한, V/G의 값을 작게 하면, 예를 들어 영역 B에 나타난 바와 같은 별종(別種)의 결함이 발생한다. 이 영역 B에 속하는 실리콘에서는, 웨이퍼로의 가공 후, 산화 열처리를 실시하면 적층 결함이 발생한다. 이 영역 B에 나타난 결함은 산화 유기(誘起) 적층 결함(Oxidation induced stacking faults, OSF로 약칭(略稱)하기도 함)이라고 불린다. 또한, 영역 B는 실리콘 웨이퍼에 링 형상으로 분포 하기 때문에 OSF 링 영역이라고 불린다.
V/G의 값을 더 작게 하면, 영역 C에 나타난 바와 같은 무결함 영역을 형성할 수 있지만, V/G의 값이 더 작아지면, 영역 D에 나타난 바와 같이 새로운 결함이 발생한다. 영역 D에 발생하는 결함은 격자간 실리콘 원자가 응집된 전위 루프이다.
상기 실리콘 잉곳 전체에 대하여 무결함 영역인 영역 C의 비율은 한정된다. 또한, 잉곳 내에서의 영역 C의 장소 특정에는 많은 공정 수가 소요되고, 또한 무결함 영역을 형성하기 위해서는 인상 속도를 낮게 억제하는 것이 필요하다. 따라서, 무결함 영역인 영역 C만을 제품(웨이퍼)에 사용하는 것은 실질적으로 곤란하다.
이 때문에, 예를 들어 결함(보이드 결함)은 있었지만, 인상 속도를 높게 하여 형성하는 것이 가능한 영역 A가 효과적으로 활용되는 것이 바람직하다. 예를 들어 배선 룰이 0.35㎛ 이하인 미세한 디바이스에 영역 A로부터 형성된 실리콘 웨이퍼를 사용하기 때문에, 웨이퍼를 어닐링하여 보이드 결함을 소멸시켜 사용하는 방법이 제안되어 있었다. 이러한 웨이퍼를 어닐 웨이퍼(annealed wafer)라고 부르는 경우가 있다.
이와 같이, 실리콘 잉곳을 효과적으로 활용하기 위해서는, 상기 영역의 특정이 필요하게 된다. 이 경우, 영역 B의 OSF 링 영역이 영역 A와 영역 C의 큰 경계로 되기 때문에, OSF 링 영역을 특정하는 것이 특히 중요해진다.
상기 OSF 링 영역(영역 B)에는 결정 성장의 단계에서 미소한 산소 석출물이 형성되어 있다. 이 때문에, OSF 링 영역에 관계되는 실리콘이 산화되면, 격자간 원자가 산소 석출물을 핵으로 하여 응집되고, 외인성(extrinsic) 적층 결함이 형성 된다. 이러한 적층 결함은 격자 왜곡을 수반하기 때문에, OSF 링 영역은 X선 토포그래프(topography)에 의해 식별할 수 있다. 따라서, 실리콘 웨이퍼를 열처리(산화 처리)한 후에 X선 토포그래프 측정을 행하고, OSF 링 영역을 특정하는 방법이 채용되는 경우가 있었다.
또한, OSF 링 영역은 열처리(산화 처리) 전의 단계에서도 산소 석출물 밀도가 높기 때문에, 열처리 후의 산소 석출물 밀도는 영역 A 및 영역 C에 비하여 현저하게 높아진다. 따라서, 열처리(산화 처리) 후에 산소 석출물 밀도를 평가하여 OSF 링 영역을 특정할 수도 있다.
[비특허문헌 1] Itsumi 외, J. Appl. Phys.78(1995) 5984.
[비특허문헌 2] Hyun-Soo 외, Jpn. J. App1. Phys.40(2001) L1286
[비특허문헌 3] V.V.Voronkov 외, J. Crystal Growth 59(1982) 625
그러나, 종래의 OSF 링 영역을 특정하는 방법에서는, 모든 경우에 열처리(산화 처리)가 필요하게 되기 때문에, 상기 방법을 실시하기 위해서는 많은 시간이 소요되는 것이 문제시되었다.
예를 들어 종래의 산소 석출물 평가를 위해서는, 실리콘을 600℃ 내지 800℃의 온도에서 수시간 처리한 후에, 다시 100O℃ 내지 110O℃의 온도에서 수십시간 처리할 필요가 있었다. 이 경우, 영역 B의 평가만으로 수일(數日)을 요하게 된다. 또한, 종래의 영역 B의 검출 방법에서는 열처리가 필요하게 되기 때문에, 제품 웨이퍼를 검사하는 것은 곤란했다. 이 때문에, 결함 영역의 검사에 따른 공정 관리 를 행하는 것이 곤란해졌다. 따라서, 결정 성장의 불량에 의한 결함 영역의 변화가 반도체 디바이스의 특성 열화(劣化)나 반도체 디바이스의 제조 수율 저하와 같은 문제를 야기했다.
그래서, 본 발명에서는 상기 문제를 해결한, 신규이며 유용한 반도체 기판의 검사 방법, 및 반도체 기판의 검사 장치를 제공하는 것을 총괄적인 과제로 한다.
본 발명의 구체적인 과제는 양호한 효율로 반도체 기판의 결함을 검출하는 반도체 기판의 검사 방법, 및 양호한 효율로 반도체 기판의 결함을 검출하는 반도체 기판의 검사 장치를 제공하는 것이다.
본 발명의 제 1 관점에서는, 반도체 기판에 여기광(勵起光)을 조사(照射)하는 조사 공정과, 상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출 공정과, 상기 검출 공정에 의해 검출된 발광 데이터를 처리하여 상기 반도체 기판의 결함을 검출하는 데이터 처리 공정을 갖고, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사하여 상기 발광을 검출함으로써, 상기 결함을 검출하는 것을 특징으로 하는 반도체 기판의 검사 방법에 의해 상기 과제를 해결한다.
상기 검사 방법에서는 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사하고 있기 때문에, 상기 발광의 검출에 의한 결함 검출이 용이해진다. 이 때문에, 열처리나 산화 처리 등의 특정 처리를 행하지 않고, 반도체 기판의 결함 검출이 가능해지는 효과를 나타낸다. 또한, 결함 영역의 검사 에 따른 공정 관리를 행하는 것이 가능해져, 반도체 디바이스의 제조 수율을 양호하게 할 수 있다.
본 발명의 제 2 관점에서는, 반도체 기판에 여기광을 조사하는 조사부와, 상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출부와, 상기 검출부에 의해 검출된 발광 데이터를 처리하여 상기 반도체 기판의 결함을 검출하는 데이터 처리부를 갖고, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사하여 상기 발광을 검출함으로써, 상기 결함을 검출하도록 구성되어 있는 것을 특징으로 하는 반도체 기판의 검사 장치에 의해 상기 과제를 해결한다.
상기 검사 장치에 의하면, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사하고 있기 때문에, 상기 발광의 검출에 의한 결함 검출이 용이해진다. 이 때문에, 열처리나 산화 처리 등의 특정 처리를 행하지 않고, 반도체 기판의 결함 검출이 가능해지는 효과를 나타낸다. 또한, 결함 영역의 검사에 따른 공정 관리를 행하는 것이 가능해져, 반도체 디바이스의 제조 수율을 양호하게 할 수 있다.
본 발명의 제 3 관점에서는, 반도체 기판에 여기광을 조사하는 조사 공정과, 상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출 공정과, 상기 검출 공정에 의해 검출된 발광 데이터를 처리하는 데이터 처리 공정을 갖고, 상기 조사 공정에서, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지의 시간 이상 상기 여기광을 조사하는 것을 특징으로 하는 반도체 기판의 평가 방 법에 의해 상기 과제를 해결한다.
상기 반도체 기판의 평가 방법에서는 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사하고 있기 때문에, 반도체 기판의 평가 정밀도가 양호해진다.
본 발명의 제 4 관점에서는, 반도체 기판에 여기광을 조사하는 조사부와, 상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출부와, 상기 검출 공정에 의해 검출된 발광 데이터를 처리하는 데이터 처리부를 갖고, 상기 조사부는, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지의 시간 이상 상기 여기광을 조사하는 것을 특징으로 하는 반도체 기판의 평가 장치에 의해 상기 과제를 해결한다.
상기 반도체 기판의 평가 장치에서는 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사하고 있기 때문에, 반도체 기판의 평가 정밀도가 양호해진다.
본 발명에 따른 반도체 기판의 검사 방법(검사 장치)에서는, 포토루미네선스법을 이용하여 반도체 기판의 결함을 검출한다. 포토루미네선스법은 측정 대상으로 되는, 예를 들어 실리콘 웨이퍼로 이루어지는 반도체 기판에 실리콘의 밴드갭(band-gap)보다도 에너지가 높은 파장을 갖는 레이저광을 조사하고, 이것에 의해 발생하는 발광을 측정하는 방법이다. 반도체의 밴드갭보다도 큰 광자(光子) 에너지의 광을 여기원(勵起源)으로서 사용하여 상기 반도체에 여기광을 조사하여 흡수시키면, 비평형의 전자·정공(正孔)이 생긴다. 이들은 몇 가지의 준안정 상태를 경유하고, 다시 재결합함으로써 초기의 열평형 상태로 되돌아간다. 이 과정에서 발광성 재결합에 의해 방출된 광이 포토루미네선스에 따른 발광이며, 상기 발광 검출에 의해 시료(試料)의 분석·검사 등을 행하는 방법이 포토루미네선스법이라고 불린다.
도 2는 실리콘 웨이퍼(실리콘 단결정)의 전형적인 포토루미네선스 스펙트럼이다. 도 2에 나타낸 발광은 밴드 가장자리(band-edge) 발광이라고 불리며, 전도대(傳導帶)의 자유 전자와 가전자대(價電子帶)의 자유 정공의 재결합 과정에서의 발광이다.
예를 들어 실리콘 결정 중에 결함이 존재하면, 광조사에 의해 생긴 전자 또는 정공은 결함에 트랩핑(trapping)되기 때문에 밴드 가장자리 발광의 강도가 저하된다. 따라서, 밴드 가장자리 발광 강도의 저하는 결정 중에 결함이 존재하는 것을 나타낸다.
이 때문에, 반도체 기판(실리콘 웨이퍼)의 포토루미네선스에 따른 발광 강도의 2차원 분포(면내(面內) 분포)를 측정함으로써, 반도체 기판(실리콘 웨이퍼)의 결정 결함을 검출하는 것이 가능해진다. 예를 들어 실리콘 웨이퍼가 결함 영역(도 1에 나타낸 영역 A 또는 영역 B 등)을 포함하는 것인지, 또는 무결함 영역(도 1에 나타낸 영역 C)에 따른 것인지를 특정하는 것이 가능해진다. 또한, 실리콘 웨이퍼가 OSF 링 영역을 포함하는 것일 경우, OSF 링 영역의 장소를 특정하는 것도 가능해진다.
그러나, 이러한 포토루미네선스법에 의한 발광 강도의 차이에 의해 결정 결 함을 검출하는 것이 종래에는 곤란했다. 이것은 결함이 존재하지 않는 부분에서의 발광 강도와 결함이 있는 부분에서의 발광 강도의 차가 근소했기 때문이다.
이 때문에, 반도체 기판을 열처리함으로써, 결함 검출을 용이하게 하는 방법이 채용되는 경우가 있었지만, 열처리에 시간이 소요되는 문제를 갖고 있었다.
그래서, 본 발명의 발명자는 반도체 기판을 열처리(산화 처리)하지 않고, 포토루미네선스법에 의해 결함을 검출하는 방법에 대해서 예의(銳意) 연구를 거듭했다. 그 결과, 이하에 설명하는 바와 같이, 본 발명의 발명자는 포토루미네선스에 따른 발광 강도가 시간 경과에 의해 변화되는 것을 발견했다.
도 3은 반도체 기판(실리콘 기판)에 여기광(레이저광)을 조사한 경우의, 포토루미네선스에 따른 발광 강도의 시간 경과에 의한 변화를 조사한 도면이다.
도 3을 참조하면, 발광 강도는 시간 경과에 따라 증대하여 가는 것을 알 수 있다. 또한, 발광 강도가 증대하는 속도는 여기광의 조사 개시 직후에 최대로 되고, 그 후 서서히 작아진다.
도 4는 도 3의 경우에서 발광 강도의 시간 변화율을 조사한 결과를 나타낸 도면이다. 도 4를 참조하면, 발광 강도의 시간 변화율은 여기광의 조사 개시 직후에 최대로 되고, 그 후 급속히 작아진다. 상기 시간 변화율은 여기광의 조사 개시로부터 대략 3초 정도에서 실질적으로 일정해져, 그 후는 거의 변화하지 않음을 알 수 있었다.
종래 반도체 기판의 포토루미네선스법에 의한 평가에 대해서는, 평가의 효율(시간)이 가장 우선시되었기 때문에, 여기광(레이저광) 조사 개시 후 수백㎳ 경과 후의 발광 강도를 측정하는 것이 일반적이었다.
한편, 본 발명에 따른 포토루미네선스법에 의한 결함 검출에서는, 포토루미네선스에 따른 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 반도체 기판에 여기광을 조사하여 상기 발광을 검출하는 것이 특징이다. 이 때문에, 반도체 기판의 결함을 검출하는 것이 용이해진다. 이 경우, 결함이 존재하지 않는 부분에서의 발광 강도와 결함이 있는 부분에서의 발광 강도의 차가 종래에 비하여 커져, 결함 검출이 용이해지는 효과를 나타낸다. 이들 결함의 검출 결과에 대해서는 후술한다.
다음으로, 상기 포토루미네선스법에 의한 반도체 기판의 검사 장치 및 반도체 기판의 검사 방법의 구체적인 일례에 대해서 설명한다.
[실시예 1]
도 5는 본 발명의 실시예 1에 의한 반도체 기판의 검사 장치(100)를 모식적으로 나타낸 도면이다. 도 5를 참조하면, 검사 장치(100)는 반도체 기판(102)을 유지하는 유지대(101), 상기 반도체 기판(102)에 여기광(레이저광)을 조사하는 조사부(104), 상기 반도체 기판(102)의 발광을 검출하는 검출부(105), 및 장치 제어부(컴퓨터)(200)를 갖고 있다.
상기 조사부(104)는 예를 들어 Ar 레이저(파장 364㎚)로 이루어지며, 여기광을 상기 반도체 기판(102)에 조사하는 구조를 갖고 있다. 상기 조사부(104)로부터 조사된 여기광은 반사판(103)에 의해 반사된 후, 상기 반도체 기판(102)에 조사된다.
상기 반도체 기판(102)은 예를 들어 실리콘 기판으로 이루어지며, 상기 조사 수단(104)으로부터의 여기광의 조사에 의해 포토루미네선스에 따른 발광을 발생시킨다. 상기 반도체 기판(102)의 포토루미네선스에 따른 발광은 상기 검출부(105)에 의해 검출된다.
또한, 상기 유지대(101)는 유지대 가동 수단(도시 생략)에 의해 서로 직교하는 X방향, Y방향으로 가동되고, 상기 반도체 기판(102)의 면내의 발광 분포를 측정할 수 있게 구성되어 있다.
상기 장치 제어부(200)는 검사 장치(100)의 동작을 제어하는 기능을 갖고 있다. 이 때문에, 상기 장치 제어부(200)는 상기 조사부(104)를 제어하는 조사부 제어 수단(201), 상기 검출부(105)를 제어하는 검출부 제어 수단(202), 상기 검출부에 의해 검출된 발광 데이터를 처리하여 결함을 검출하는 데이터 처리 수단(203), 데이터를 기억하는 기억 수단(204), 및 사용자 인터페이스로 되는 입출력 수단(205)을 갖고 있다.
상기 검사 장치(100)에서는, 상기 반도체 기판(102)의 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 반도체 기판(102)에 여기광을 조사하여 상기 반도체 기판(102)의 발광을 검출함으로써, 상기 반도체 기판(102)의 결함을 검출하도록 구성되어 있는 것이 특징이다.
이 경우, 상기 조사 수단(104)의 여기광(레이저광)의 조사 시간은 예를 들어 이하와 같이 하여 제어된다. 우선, 상기 조사 시간은 미리 상기 입출력 수단(205)으로부터 입력되어, 기억 수단(104)에 기억된다. 상기 조사부 제어 수단(201)은, 상기 기억 수단(204)에 기억된 값에 의거하여, 상기 반도체 기판(102)의 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사한다(이하 방법 A).
또한, 상기 조사 수단(104)의 여기광(레이저광)의 조사 시간은 예를 들어 이하와 같이 하여 제어될 수도 있다. 우선, 상기 조사부 제어 수단(201)에 의해 상기 조사부(104)가 제어되고, 상기 반도체 기판(102)에 여기광이 조사된다. 여기서, 상기 검출부 제어 수단(202)에 의해 제어된 검출부(105)에 의해 상기 반도체 기판(102)의 발광 강도가 검출된다. 또한, 상기 데이터 처리 수단(203)에 의해 상기 검출부(105)에 의해 검출된 발광 강도의 데이터가 처리되고, 발광 강도의 시간 변화율이 산출된다. 상기 조사부 제어 수단(201)은, 상기 데이터 처리 수단(203)에 의해 발광 강도의 시간 변화율이 일정해졌다고 판단되는 시간까지 여기광을 상기 반도체 기판(102)에 조사한다(이하 방법 B). 이 경우, 미리 여기광의 조사 시간을 입력할 필요가 없고, 또한 측정 조건이 다양하게 변화한 경우에 따라 조사 시간을 제어하는 것이 가능해지는 효과를 나타낸다.
다음으로, 상기 검사 장치(100)를 사용한 반도체 기판의 검사 방법에 대해서 도 6의 플로차트에 의거하여 설명한다.
우선, 스텝 1(도면 중 S1로 표기, 이하 동일)에 나타낸 공정에서, 상기 조사부 제어 수단(201)에 의해 상기 조사 수단(104)이 제어되고, 예를 들어 파장 364㎚의 Ar 레이저광으로 이루어지는 여기광이 상기 반도체 기판(102)에 조사된다. 이 경우, 앞서 설명한 방법 A 또는 방법 B에 의해, 상기 반도체 기판(102)의 포토루미 네선스에 따른 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 반도체 기판(102)에 여기광이 조사된다.
스텝 2에 나타낸 공정에서는, 여기광의 조사에 의한 상기 반도체 기판(102)의 발광이 상기 검출부 제어 수단(202)에 의해 제어된 검출부(105)에 의해 검출된다.
스텝 3에 나타낸 공정에서는, 상기 검출부(105)에 의해 검출된 발광 데이터가 상기 데이터 처리 수단(203)에 의해 처리되고, 반도체 기판(102)의 결함이 검출된다.
또한, 이 경우 앞서 설명한 바와 같이, 상기 데이터 처리 수단(203)에 의해, 발광 강도의 시간 변화율이 일정해지는 시각을 산출하도록 할 수도 있다.
상기 반도체 기판의 검사 방법(검사 장치)에서는, 반도체 기판에 열처리나 산화 처리 등의 검사를 위한 실질적인 처리를 실시하지 않고, 상기 반도체 기판의 결함을 검출하는 것이 가능해지는 것이 특별한 장점이다.
종래는 반도체 기판을 결함 검출을 용이하게 하기 위해 열처리(산화 처리)하는 경우가 있었다. 예를 들어 OSF 링 영역(도 1의 영역 B)을 특정하기 위해, 실리콘을 산화하여 OSF 링 영역에 적층 결함을 형성하는 방법이 채용되는 경우가 있었다. 또한, OSF 링 영역의 산소 석출물 밀도를 더 높게 하기 위해 산화 처리가 실행되는 경우가 있었다.
한편, 본 실시예의 경우에는, 반도체 기판에 실질적인 검사를 위한 처리(열처리, 산화 처리 등)를 실시할 필요가 없기 때문에, 결함 검출을 효율적으로 행하 는 것이 가능해진다. 또한, 제품(반도체 장치)으로 되는 반도체 기판의 결함 검출이 가능해지기 때문에, 본 실시예에 의한 검사 방법(검사 장치)을 이용하면, 결함 영역의 검사에 따른 반도체 장치 제조 공정의 공정 관리를 행하는 것이 가능해진다. 따라서, 반도체 장치의 제조 수율을 양호하게 하는 것이 가능해지는 효과를 나타낸다.
다음으로, 상기 검사 방법(검사 장치)을 이용한 결함의 검출 결과에 대해서 도 7 내지 도 9에 의거하여 설명한다. 또한, 이하의 검출 결과는 상기 반도체 기판(102)에 직경이 200㎜인 p형(B 첨가) 실리콘 웨이퍼(저항률 10Ω·㎝)를 사용한다. 또한, 상기 실리콘 웨이퍼에는, 불순물로서, C(탄소), N2(질소)를 첨가할 수도 있다. 또한, 상기 조사부(104)로서, Ar 레이저(파장 364㎚)를 사용한다. 또한, 레이저의 조사 시간은 3초로 한다.
도 7은 본 실시예에 의한 기판 검사 방법에 의해 검출된 포토루미네선스에 따른 발광 강도를 명암(흑백)으로 가시화한 모식도이다. 도 7 중 흑색으로 보이는 부분이 발광 강도가 작은 부분이며, 결함을 나타내고 있다고 생각된다.
도 7을 참조하면, 도 7에 나타낸 실리콘 웨이퍼에는 도넛 형상으로 발광 강도가 작아지고 있는 부분이 확인되며, 이것이 실리콘 웨이퍼의 결정 결함(OSF 링 영역의 결함)을 나타내고 있다고 생각된다.
또한, 도 8은 실리콘 기판의 포토루미네선스에 따른 발광 강도를 웨이퍼 중심으로부터의 거리를 횡축에 취한 프로파일에 의해 표시한 것이다.
도 8을 참조하면, 상기 발광 강도는 웨이퍼 중심으로부터 60∼80㎜ 정도의 영역에서 저하되고 있음이 확인된다. 이것은 상기 영역에 결정 결함이 존재하기 때문이며, OSF 링 영역의 결함이라고 생각된다.
또한, 도 9는 상기 실리콘 기판의 포토루미네선스에 따른 발광 강도를 조감도로 나타낸 것이다. 도 9를 참조하면, 도 8의 경우에서 설명한 바와 같이, 웨이퍼 중심으로부터 60∼80㎜ 정도의 영역에서 링 위에 발광 강도가 저하된 영역이 저하된다. 즉, 도 9에서 OSF 링 영역의 결함이 보다 명확하게 확인되었다.
또한, 도 10은 상기 도 7 내지 도 9의 검사에 사용한 실리콘 웨이퍼와 동일한 로트(lot)이며, 실질적으로 동일한 위치로부터 절단되어 제조된 실리콘 웨이퍼에 대하여 다른 방법에 의해 결함 검사를 행한 결과를 나타낸 도면이다. 도 10에 나타낸 경우, 실리콘 웨이퍼를 780℃에서 3시간, 다시 1000℃에서 16시간의 가열 처리(산화 처리)를 행하고, 적외선의 산란(散亂)을 조사한다.
도 10을 참조하면, 도 10에 나타낸 경우에서도, 도 8 또는 도 9에 나타낸 경우와 동일하게, 웨이퍼 중심으로부터 60∼80㎜의 영역에 결함(OSF 링 영역의 결함)이 확인되었다. 그 결과, 본 실시예에 따른 검사 방법, 검사 장치에 의해 결함을 검출할 수 있음이 확인되었다.
또한, 도 11a 및 도 11b는, 본 실시예에 의한 기판 검사 방법에 있어서, 레이저의 조사 시간을 변경한 경우에 대해서 발광 강도의 차이를 비교한 조감도이다. 도 11a에서는 조사 시간을 3초, 도 11b에서는 조사 시간을 100㎳로 한다.
도 11a 및 도 11b를 참조하면, 도 11a에 도시된 조사 시간이 3초인 경우, 화 살표로 나타낸 영역(웨이퍼 중심으로부터 60∼80㎜ 정도의 영역)에 발광 강도의 저하가 나타나는 것에 대하여, 도 11b에 도시된 조사 시간이 100㎳인 경우에는 이러한 저하가 나타나지 않는다.
이것은, 레이저의 조사 시간이 짧을 경우에는, 발광 강도의 시간 변화율이 충분히 수렴되지 않고, 발광 강도가 강한 경우(결함이 없는 경우)와 발광 강도가 약한 경우(결함이 있는 경우)의 차가 작기 때문이라고 생각된다.
한편, 레이저의 조사 시간을 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 길게 하면, 결함이 있는 경우와 없는 경우에서의 발광 강도의 차가 커져, 결함 검출이 용이해진다고 생각된다.
또한, 본 발명에서는, 예를 들어 여기광으로서, 파장이 400㎚ 이하인 소위 자외선(예를 들어 파장 364㎚의 Ar 레이저)을 사용하고 있기 때문에, 실리콘 표면 측의 부분, 즉, 실제로 디바이스가 형성되는 부분에 보다 가까운 부분의 결함을 선택적으로 검출하는 것이 가능해진다.
한편, 결함이 존재하는 깊이를 문제시하지 않고, 결함의 검출 능력을 감안하면, 보다 장파장(예를 들어 파장이 500㎚ 이상인 레이저광 등)의 것을 이용하는 것도 가능하다.
또한, 본 발명에서는, 반도체 기판으로서, p형 실리콘 웨이퍼를 예로 들어 설명했지만, 본 발명이 이것에 한정되지는 않는다. 예를 들어 n형 실리콘 웨이퍼나, 또는 실리콘 이외의 반도체 기판(화합물 반도체, 예를 들어 GaAs 등)에 대해서도 적용할 수 있는 것은 명확하다.
이상 본 발명의 바람직한 실시예에 대해서 설명했지만, 본 발명이 상기 특정 실시예에 한정되지는 않아, 특허청구범위에 기재된 요지 내에서 다양한 변형·변경이 가능하다.
(부기 1)
반도체 기판에 여기광을 조사하는 조사 공정과, 상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출 공정과, 상기 검출 공정에 의해 검출된 발광 데이터를 처리하여 상기 반도체 기판의 결함을 검출하는 데이터 처리 공정을 갖고, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사하여 상기 발광을 검출함으로써, 상기 결함을 검출하는 것을 특징으로 하는 반도체 기판의 검사 방법.
(부기 2)
상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 부기 1에 기재된 반도체 기판의 검사 방법.
(부기 3)
상기 반도체 기판은 실질적인 열처리가 실시되어 있지 않은 것을 특징으로 하는 부기 2에 기재된 반도체 기판의 검사 방법.
(부기 4)
상기 반도체 기판은 실질적인 산화 처리가 실시되어 있지 않은 것을 특징으로 하는 부기 2 또는 부기 3에 기재된 반도체 기판의 검사 방법.
(부기 5)
상기 결함은 OSF 링 영역의 결함인 것을 특징으로 하는 부기 2 내지 부기 4 중 어느 하나에 기재된 반도체 기판의 검사 방법.
(부기 6)
상기 조사 공정에서는, 파장이 400㎚ 이하인 레이저광이 상기 반도체 기판에 조사되는 것을 특징으로 하는 부기 2 내지 부기 5 중 어느 하나에 기재된 반도체 기판의 검사 방법.
(부기 7)
반도체 기판에 여기광을 조사하는 조사부와, 상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출부와, 상기 검출부에 의해 검출된 발광 데이터를 처리하여 상기 반도체 기판의 결함을 검출하는 데이터 처리부를 갖고, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지 상기 여기광을 조사하여 상기 발광을 검출함으로써, 상기 결함을 검출하도록 구성되어 있는 것을 특징으로 하는 반도체 기판의 검사 장치.
(부기 8)
상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 부기 7에 기재된 반도체 기판의 검사 장치.
(부기 9)
상기 반도체 기판은 실질적인 열처리가 실시되어 있지 않은 것을 특징으로 하는 부기 8에 기재된 반도체 기판의 검사 장치.
(부기 10)
상기 반도체 기판은 실질적인 산화 처리가 실시되어 있지 않은 것을 특징으로 하는 부기 8 또는 부기 9에 기재된 반도체 기판의 검사 장치.
(부기 11)
상기 결함은 OSF 링 영역의 결함인 것을 특징으로 하는 부기 8 내지 부기 10 중 어느 하나에 기재된 반도체 기판의 검사 장치.
(부기 12)
상기 조사부는, 파장이 400㎚ 이하인 레이저광을 상기 반도체 기판에 조사하도록 구성되어 있는 것을 특징으로 하는 부기 8 내지 부기 11 중 어느 하나에 기재된 반도체 기판의 검사 장치.
(부기 13)
반도체 기판에 여기광을 조사하는 조사 공정과, 상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출 공정과, 상기 검출 공정에 의해 검출된 발광 데이터를 처리하는 데이터 처리 공정을 갖고, 상기 조사 공정에서, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지의 시간 이상 상기 여기광을 조사하는 것을 특징으로 하는 반도체 기판의 평가 방법.
(부기 14)
반도체 기판에 여기광을 조사하는 조사부와, 상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출부와, 상기 검출 공정에 의해 검출된 발광 데이터를 처리하는 데이터 처리부를 갖고, 상기 조사부는, 상기 발광 강도의 시간 변화율이 실질적으로 일정해질 때까지의 시간 이상 상기 여기광을 조사하는 것 을 특징으로 하는 반도체 기판의 평가 장치.
본 발명에 의하면, 양호한 효율로 반도체 기판의 결함을 검출하는 반도체 기판의 검사 방법, 및 양호한 효율로 반도체 기판의 결함을 검출하는 반도체 기판의 검사 장치를 제공하는 것이 가능해진다.

Claims (10)

  1. 반도체 기판에 여기광(勵起光)을 조사(照射)하는 조사 공정과,
    상기 여기광의 조사에 의한 포토루미네선스(photoluminescence)에 따른 발광(發光)을 검출하는 검출 공정과,
    상기 검출 공정에 의해 검출된 발광 데이터를 처리하여 상기 반도체 기판의 결함을 검출하는 데이터 처리 공정을 갖고,
    상기 발광 강도의 시간 변화율이 일정해질 때까지 상기 여기광을 조사하여 상기 발광을 검출함으로써, 상기 결함을 검출하는 것을 특징으로 하는 반도체 기판의 검사 방법.
  2. 제 1 항에 있어서,
    상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 기판의 검사 방법.
  3. 제 2 항에 있어서,
    상기 결함은 OSF(Oxidation induced stacking faults) 링 영역의 결함인 것을 특징으로 하는 반도체 기판의 검사 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 조사 공정에서는, 파장이 400㎚ 이하인 레이저광이 상기 반도체 기판에 조사되는 것을 특징으로 하는 반도체 기판의 검사 방법.
  5. 반도체 기판에 여기광을 조사하는 조사부와,
    상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출부와,
    상기 검출부에 의해 검출된 발광 데이터를 처리하여 상기 반도체 기판의 결함을 검출하는 데이터 처리부를 갖고,
    상기 발광 강도의 시간 변화율이 일정해질 때까지 상기 여기광을 조사하여 상기 발광을 검출함으로써, 상기 결함을 검출하도록 구성되어 있는 것을 특징으로 하는 반도체 기판의 검사 장치.
  6. 제 5 항에 있어서,
    상기 반도체 기판은 실리콘 기판인 것을 특징으로 하는 반도체 기판의 검사 장치.
  7. 제 6 항에 있어서,
    상기 결함은 OSF 링 영역의 결함인 것을 특징으로 하는 반도체 기판의 검사 장치.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 조사부는, 파장이 400㎚ 이하인 레이저광을 상기 반도체 기판에 조사하도록 구성되어 있는 것을 특징으로 하는 반도체 기판의 검사 장치.
  9. 반도체 기판에 여기광을 조사하는 조사 공정과,
    상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출 공정과,
    상기 검출 공정에 의해 검출된 발광 데이터를 처리하는 데이터 처리 공정을 갖고,
    상기 조사 공정에서, 상기 발광 강도의 시간 변화율이 일정해질 때까지의 시간 이상 상기 여기광을 조사하는 것을 특징으로 하는 반도체 기판의 평가 방법.
  10. 반도체 기판에 여기광을 조사하는 조사부와,
    상기 여기광의 조사에 의한 포토루미네선스에 따른 발광을 검출하는 검출부와,
    상기 검출 공정에 의해 검출된 발광 데이터를 처리하는 데이터 처리부를 갖고,
    상기 조사부는, 상기 발광 강도의 시간 변화율이 일정해질 때까지의 시간 이상 상기 여기광을 조사하는 것을 특징으로 하는 반도체 기판의 평가 장치.
KR1020060051992A 2006-03-24 2006-06-09 반도체 기판의 검사 방법, 반도체 기판의 검사 장치,반도체 기판의 평가 방법, 및 반도체 기판의 평가 장치 KR100740161B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006083333A JP4836626B2 (ja) 2006-03-24 2006-03-24 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
JPJP-P-2006-00083333 2006-03-24

Publications (1)

Publication Number Publication Date
KR100740161B1 true KR100740161B1 (ko) 2007-07-18

Family

ID=38498849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060051992A KR100740161B1 (ko) 2006-03-24 2006-06-09 반도체 기판의 검사 방법, 반도체 기판의 검사 장치,반도체 기판의 평가 방법, 및 반도체 기판의 평가 장치

Country Status (2)

Country Link
JP (1) JP4836626B2 (ko)
KR (1) KR100740161B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012022561A1 (en) * 2010-08-16 2012-02-23 Asml Netherlands B.V. Inspection method for imprint lithography and apparatus therefor
KR101536512B1 (ko) * 2013-03-12 2015-07-13 글로벌웨어퍼스 재팬 가부시키가이샤 포화 전압 추정 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법
KR20200079668A (ko) * 2018-12-26 2020-07-06 한국세라믹기술원 자외선 포토루미네선스를 이용한 다이아몬드 단결정의 분석방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG176740A1 (en) 2009-08-04 2012-01-30 Asml Netherlands Bv Object inspection systems and methods
JP2014503843A (ja) 2010-12-06 2014-02-13 エーエスエムエル ネザーランズ ビー.ブイ. 物品の検査方法および検査装置、euvリソグラフィレチクル、リソグラフィ装置、ならびにデバイス製造方法
NL2010189A (en) 2012-02-07 2013-08-08 Asml Holding Nv Methods and apparatuses for detecting contaminant particles.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11166901A (ja) 1997-12-03 1999-06-22 Nikon Corp 検査装置及び方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3929375B2 (ja) * 2002-08-06 2007-06-13 三菱電機株式会社 半導体結晶基板の評価方法
JP4247007B2 (ja) * 2003-01-31 2009-04-02 富士通株式会社 半導体ウエハの評価方法および半導体装置の製造方法
JP2005019445A (ja) * 2003-06-23 2005-01-20 Fujitsu Ltd シリコンウエハの評価方法および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11166901A (ja) 1997-12-03 1999-06-22 Nikon Corp 検査装置及び方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012022561A1 (en) * 2010-08-16 2012-02-23 Asml Netherlands B.V. Inspection method for imprint lithography and apparatus therefor
US9274441B2 (en) 2010-08-16 2016-03-01 Asml Netherlands B.V. Inspection method for imprint lithography and apparatus therefor
KR101536512B1 (ko) * 2013-03-12 2015-07-13 글로벌웨어퍼스 재팬 가부시키가이샤 포화 전압 추정 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법
KR20200079668A (ko) * 2018-12-26 2020-07-06 한국세라믹기술원 자외선 포토루미네선스를 이용한 다이아몬드 단결정의 분석방법
KR102625387B1 (ko) * 2018-12-26 2024-01-16 한국세라믹기술원 자외선 포토루미네선스를 이용한 다이아몬드 단결정의 분석방법

Also Published As

Publication number Publication date
JP4836626B2 (ja) 2011-12-14
JP2007258567A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
US8216361B2 (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP4743010B2 (ja) シリコンウェーハの表面欠陥評価方法
KR100740161B1 (ko) 반도체 기판의 검사 방법, 반도체 기판의 검사 장치,반도체 기판의 평가 방법, 및 반도체 기판의 평가 장치
EP2779220B1 (en) Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
JP6388058B2 (ja) シリコンウェーハの製造方法
US5418172A (en) Method for detecting sources of contamination in silicon using a contamination monitor wafer
JP2016127192A (ja) シリコン基板の選別方法及びシリコン基板
JP2008198913A (ja) 半導体基板の検査方法及び半導体基板の検査装置
JP6569613B2 (ja) シリコンウェーハの評価方法及び製造方法
JP4784192B2 (ja) シリコンウエーハの評価方法
JP5590002B2 (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP4247007B2 (ja) 半導体ウエハの評価方法および半導体装置の製造方法
CN109075076B (zh) 硅晶片
JP7363423B2 (ja) 炭化珪素単結晶の製造方法
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP2005159013A (ja) シリコン単結晶の検査方法及びシリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
JP2005019445A (ja) シリコンウエハの評価方法および半導体装置の製造方法
KR20090074883A (ko) 산소적층결함 분석방법
JP4370571B2 (ja) アニールウエーハの評価方法及び品質保証方法
Das et al. Characterization of UV Excitation Accelerated Material Changes on as-Grown SiC Epitaxial Layers and Their Impact on Defect Detection
KR100901925B1 (ko) 웨이퍼의 게터링 평가 방법
KR20050059910A (ko) 실리콘 웨이퍼의 결함을 검출하는 방법
KR20120092847A (ko) 웨이퍼의 처리 방법
Steinegger et al. Laser scattering tomography on magnetic CZ-Si for semiconductor process optimization
JP2005043155A (ja) アニールウェーハの判別方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 13