KR20050059910A

KR20050059910A - 실리콘 웨이퍼의 결함을 검출하는 방법

Info

Publication number: KR20050059910A
Application number: KR1020030091635A
Authority: KR
Inventors: 고정근
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-12-15
Filing date: 2003-12-15
Publication date: 2005-06-21

Abstract

본 발명은 실리콘 웨이퍼의 결함을 검출하는 방법에 관한 것으로서, 보다 상세하게는 실리콘 단결정 웨이퍼를 산소 분위기에서 열처리하여 상기 웨이퍼 표면에 산화막을 형성하는 단계; 상기 웨이퍼를 질소 분위기에서 열처리하여 상기 산화막 상부에 질화막을 형성하는 단계; 상기 웨이퍼를 가스 분위기에서 단계적으로 열처리하여 웨이퍼 내부 결함을 핵화시키는 단계; 상기 내부 결함이 핵화된 웨이퍼를 산소 분위기에서 열처리하여 핵화된 내부 결함을 성장시키는 단계; 및 상기 웨이퍼의 결함을 검사하는 단계를 포함하는 실리콘 웨이퍼의 결함을 검출하는 방법에 관한 것이다. 본 발명의 방법을 이용하면 종래의 검출방법으로는 검출할 수 없었던 실리콘 웨이퍼의 표면 근처의 결함(near surface defects)뿐만 아니라 미세한 내부 결함까지도 웨이퍼 전체에서 쉽게 검출할 수 있다.

Description

실리콘 웨이퍼의 결함을 검출하는 방법{Method of detecting defects in the silicon wafer}

본 발명은 실리콘 웨이퍼의 결함을 검출하는 방법에 관한 것으로서, 보다 상세하게는 실리콘 단결정 웨이퍼를 산소 분위기에서 열처리하여 상기 웨이퍼 표면에 산화막을 형성하는 단계; 상기 웨이퍼를 질소 분위기에서 열처리하여 상기 산화막 상부에 질화막을 형성하는 단계; 상기 웨이퍼를 가스 분위기에서 단계적으로 열처리하여 웨이퍼 내부 결함을 핵화시키는 단계; 상기 내부 결함이 핵화된 웨이퍼를 산소 분위기에서 열처리하여 핵화된 내부 결함을 성장시키는 단계; 및 상기 웨이퍼의 결함을 검사하는 단계를 포함하는 실리콘 웨이퍼의 결함을 검출하는 방법에 관한 것이다.

반도체 기판에 전자회로를 형성하는 것은 매우 복잡하고 비용도 많이 소요되는 공정이다. 그러나, 이러한 제조 공정을 끝낸 후 기판에 형성된 전자 회로가 제대로 동작을 하지 못하게 되면 그 반도체 칩은 불량한 제품이 되어서 사용할 수가 없게 된다. 기판에 회로를 형성한 후 회로에 결함이 발생되는 원인을 분석해 보면, 제조 공정 중에 발생되는 불량도 있지만 반도체 웨이퍼 자체가 가지고 있는 결함에 의한 경우도 많이 있다. 반도체 웨이퍼 자체가 가지고 있는 이러한 결함들을 줄이기 위한 여러 가지 방법들이 강구되고 있지만 아직까지는 결함을 100% 제거한 실리콘 단결정 만으로 된 완벽한 웨이퍼를 생산하는 것은 불가능하다. 따라서, 이러한 결함 요소들을 가진 반도체 웨이퍼를 회로 형성 공정 이전에 미리 선별하기 위하여 여러 가지 결함 검출 방법들이 제안되어 이용되고 있다. 이러한 방법들 중에는 웨이퍼를 X 선이나 레이저 광선 등으로 조사하여 결함을 발견하는 방법, 또는 웨이퍼를 열처리하여 결함이 크게 되도록 성장시킨 후 화학적인 식각 공정을 통하여 결함을 발견하는 방법 등이 주로 사용되고 있다.

발견되는 결함은 결함 검출 방법에 따라 서로 다른 종류의 결함이 관찰되는 경우와 동일 종류이지만 모양 및 형상이 달라지는 경우로 구분될 수 있다. 지금까지 알려진 결함 검출 방법에 의하여 발견된 결함의 예로는 COP (Crystal Originated Particle), FPD (Flow Pattern Defect), LSTD (Light Scattering Topography Defect), OiSF (Oxidation-induced Stacking Fault Ring), DSOD (Direct Surface Oxide Defect), LDP (Large Dislocation Pit) BMD (Bulk Micro-Defect) 등이 있으며, 일반적으로 COP, FPD, LSTD, DSOD, LDP 등은 잉곳(ingot) 성장시 생성된 결정 결함으로 분류된다.

실리콘 웨이퍼는 실리콘 단결정 잉곳 성장 과정동안 도입된 산소로 인해 산소 적층 결함(Oxygen Stacking Fault), 산소 석출 핵(Oxygen Precipitates Nucleus) 등이 존재할 수 있으며, 실리콘 웨이퍼에 내포되어 있는 이들 산소 및 산소 석출 핵은 반도체 제조를 위한 고온 열처리시 실리콘 웨이퍼에 산소 석출 결함을 형성시킨다. 일반적으로 반도체 제조를 위한 디바이스 회로 구성은 웨이퍼의 표면으로부터 10 ㎛ 이내에 형성되므로, 이들 산소 적층 결함, 산소 석출 결함 등과 같은 결함이 실리콘 웨이퍼 표면으로부터 10 ㎛ 이내의 내부에 존재할 경우 반도체 디바이스에 치명적인 불량 원인이 되기 때문에 이들 결함들은 반드시 제거되어야만 한다. 또한, 10 ∼ 20 ㎛ 사이에 결함이 존재할 경우 이 결함과 반도체 제조 중 도입된 금속불순물이 흡착되어 반도체 제조 과정중의 고온 열처리를 진행할 때 디바이스 영역으로 천이하여 누설전류의 원인이 되기도 한다. 따라서, 실리콘 웨이퍼 제조 및 연구, 반도체 제조에서 웨이퍼 내에 결정 성장 결함(grown-in defect)이 존재하는지 여부와 그 분포를 분석하는 기술은 매우 중요하다.

실리콘 웨이퍼에 존재하는 결함은 고온에서 장시간의 열처리를 진행하여야만 그 특성을 파악할 수 있는데, 실리콘 웨이퍼의 결함을 검출하기 위해서는 일반적으로 확산로에서 700 내지 800℃의 온도로 4 내지 8시간, 1,000℃의 온도로 8 내지 16시간 정도 질소 분위기에서 열처리를 수행한다. 상기 2단계 열처리 과정에서, 앞의 저온의 열처리를 핵화(nucleation) 과정, 뒤의 고온 열처리 과정을 성장(growth) 과정으로 부르기도 한다. 상기와 같은 열처리 과정을 거친 후 세코 부식액(Seco etchant) 등과 같은 화학물질을 처리하게 되면 웨이퍼에 존재하는 많은 결함을 검출할 수 있게 된다. 이러한 결함을 BMD (bulk micro defect)라 부르며, 실리콘 내부의 결함 정도를 파악할 수 있는 하나의 척도가 된다. 또한, 웨이퍼의 표면 근처에는 DZ (denuded zone) 또는 무결점 영역 (defect free) 영역이 존재하게 되어 이 길이 (depth)의 정도로 웨이퍼의 특성을 설명하기도 한다. 그러나, 종래의 2단계 열처리에서는 이러한 BMD 및 DZ 형성에 대해 실리콘 웨이퍼가 가지고 있는 본래의 결함 정도를 충분히 파악할 수 있도록 하지 못하는 한계가 있었다. 즉, 종래의 2단계 열처리에서는 고온 열처리에 의해 실리콘 웨이퍼 내부에 존재하는 고유의 결함을 증폭시킬 수는 있으나 그 능력에 한계가 있으며, 또한 웨이퍼 표면 근처의 결함에 대해서는 쉽게 발견하지 못하는 등의 문제점이 있었다.

본 발명은 상기와 같은 종래 2단계 열처리 방식에서의 문제점을 해결하기 위하여 안출된 것으로서, 다중 열처리 방식에 의한 핵화 과정을 통하여 종래의 2단계 열처리 방식에서는 발견할 수 없었던 웨이퍼 표면 근처의 결함을 쉽게 확인할 수 있도록 해주며, 또한 실리콘 웨이퍼 내부의 초기 결함 분포를 다양한 검출 방법에 의해 확인할 수 있도록 해 주는 실리콘 웨이퍼의 결함을 검출하는 방법을 제공하는 것을 그 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명은 실리콘 단결정 웨이퍼를 산소 분위기에서 열처리하여 상기 웨이퍼 표면에 산화막을 형성하는 단계; 상기 웨이퍼를 질소 분위기에서 열처리하여 상기 산화막 상부에 질화막을 형성하는 단계; 상기 웨이퍼를 가스 분위기에서 단계적으로 열처리하여 웨이퍼 내부 결함을 핵화시키는 단계; 상기 내부 결함이 핵화된 웨이퍼를 산소 분위기에서 열처리하여 핵화된 내부 결함을 성장시키는 단계; 및 상기 웨이퍼의 결함을 검사하는 단계를 포함하는 실리콘 웨이퍼의 결함을 검출하는 방법을 제공한다.

이하, 본 발명을 상세히 설명한다.

본 발명은

1) 실리콘 단결정 웨이퍼를 산소 분위기에서 열처리하여 상기 웨이퍼 표면에 산화막을 형성하는 단계;

2) 상기 웨이퍼를 질소 분위기에서 열처리하여 상기 산화막 상부에 질화막을 형성하는 단계;

3) 상기 웨이퍼를 가스 분위기에서 단계적으로 열처리하여 웨이퍼 내부 결함을 핵화시키는 단계;

4) 상기 내부 결함이 핵화된 웨이퍼를 산소 분위기에서 열처리하여 핵화된 내부 결함을 성장시키는 단계; 및

5) 상기 웨이퍼의 결함을 검사하는 단계를 포함하는 실리콘 웨이퍼의 결함을 검출하는 방법을 제공한다.

실리콘 웨이퍼의 특성을 파악하기 위해서는 열처리 과정을 수행해야 한다. 특히, 실리콘 웨이퍼 내부에 존재하는 BMD (bulk micro-defect)를 분석하고 파악하기 위해서는 다양한 형태의 결함 분석법이 존재하더라도 반드시 확산로에서 실리콘 웨이퍼를 고온으로 열처리해야 하는 것이 기본이다. 본 발명은 이러한 실리콘 웨이퍼의 기본적인 특성을 분석하기 위하여 진행하는 열처리 방식을 종래의 방식인 2단계 열처리 방식에서 다중 열처리 방식으로 바꾸어 진행하는 데 그 특징이 있다. 열처리의 기본 구성은 2단계나 다중 열처리 방식이나 모두 실리콘 내부에 존재하는 결함원을 핵화시키는 단계(nucleation)와 이어서 성장시키는 단계(growth)로 구분하는데, 본 발명의 다중열처리 방식(이하, "HM-Oppt HT"라 칭함)에서는 이러한 기본 구성을 따르면서 종래의 2단계 열처리 방식에서 구분하지 못했던 실리콘 웨이퍼의 내부결함을 보다 상세하게 증폭시켜 구분할 수 있도록 해준다. 즉, 종래의 2단계 열처리 방식이 질소 분위기에서 핵화 단계를 800℃에서 8시간 진행하고 성장 단계를 1,000℃에서 16시간 진행하는데 비하여 본 발명의 HM-Oppt HT는 여러 종류의 분위기에서 핵화 단계를 진행한다. 이러한 HM-Oppt HT에서의 시간과 온도 분포를 도 1에 나타내었다.

HM-Oppt HT의 기본 개념은 핵화 단계의 첫 번째 열처리를 산소 분위기에서 진행하여 실리콘 웨이퍼를 일정량 산화시키고 산화막이 존재하는 상태에서 후속 열처리를 진행한다는 데 있다(단계 1). 상기 산화막은 후속 열처리를 산소 또는 산소와 수소, 질소, 아르곤 분위기에서 진행할 때 실리콘 웨이퍼 내부의 결함을 증폭시켜주는 역할을 한다. 즉, 산화시 실리콘 웨이퍼 내부에 일정량의 침입형 실리콘 원자(silicon self-interstitial)을 주입하는 효과를 가져오며, 이것은 실리콘 내부에 있는 결함, 즉 포인트 결함(point defect)의 양을 증폭시키는 역할을 한다. 후속되는 산소 분위기 하의 공정에서 실리콘 웨이퍼가 너무 많이 산화되는 것을 방지하기 위하여 본 발명에서는 상기 산화막 위에 추가로 질화막을 형성하며(단계 2), 이러한 상태에서 후속으로 진행되는 다양한 온도에 의해 산소 석출물 등의 실리콘 내부 결함들의 핵화가 진행된다.

웨이퍼 내부 결함의 핵화 단계(단계 3)에 있어서, 가스 분위기는 O₂, N₂, Ar/O₂, N₂/O₂, H₂/O₂ 및 H₂/O₂/N₂로 구성된 군으로부터 선택되는 가스를 포함할 수 있으며, 하기와 같은 단계에 의해 이루어지는 것이 바람직하다.

a) 질화막 처리가 완료된 실리콘 웨이퍼를 1,050℃의 온도에서 30분동안 질소 또는 산소, 질소와 산소의 혼합 분위기에서 어닐(anneal)하는 단계;

b) 상기 웨이퍼를 질소 또는 산소 분위기에서 750 내지 900℃ 사이에서 열처리하는 단계;

c) 상기 웨이퍼를 질소 분위기에서 1,050℃ 온도로 30분동안 열처리하는 단계; 및

d) 상기 웨이퍼를 산소 또는 질소 분위기에서 900 내지 1,000℃ 사이에서 열처리하는 단계.

상기와 같은 내부 결함을 핵화시키기 위한 열처리 과정은 일반적인 DRAM 제작시 초기 공정의 게이트 산화막 제작까지의 공정으로 대신할 수 있으며, 단계 a 및 단계 b의 열처리 공정은 중복하여 수행할 수 있다. 또한, 상기 단계 b 내지 단계 d는 서로 바꾸어 진행할 수 있으며, 단계 d가 끝난 후

e) 상기 웨이퍼를 산소 또는 질소 분위기에서 800 내지 900℃ 사이에서 열처리하는 단계; 및

f) 상기 웨이퍼를 산소 또는 질소 분위기에서 800 내지 900℃ 사이에서 열처리하는 단계를 추가로 실시할 수도 있다.

상기 단계 a 내지 단계 f까지의 실리콘 내부 결함을 핵화시키기 위한 열처리 과정은 전 열처리 시간을 16시간 이내로 진행하는 것이 바람직하며, 열처리 분위기는 질소분위기, 산소 및 산소와 수소 부위기 또는 아르곤 분위기에서 진행할 수 있다.

상기 열처리 과정의 기본 개념은 산소 석출물과 같은 결함의 성장을 관찰함에 있어서 실제 반도체 제작 과정 중 실리콘 웨이퍼가 겪는 열 이력을 비슷하게 하고 그 결함을 성장시켜 관찰하고자 하는 것이다. 상기 다중 열처리는 기본적으로 적정 크기의 결함을 석출하는 750 내지 900℃의 온도와 결함의 크기를 확대하는 1,050℃ 온도 범위를 반복하여 수행하며, 적정크기 이하의 결함은 1,050℃의 고온에서 제거하여 실제 반도체에 영향을 주는 결함만을 관찰할 수 있도록 해준다.

상기와 같은 과정으로 실리콘 웨이퍼 내부 결함의 핵화 과정이 끝나면, 2 단계 열처리에 해당하는 성장 단계를 진행하여 핵화된 실리콘 내부 결함을 키워 여러 관찰 방법에 의해 관찰할 수 있는 크기로 키우는 역할을 진행하게 되며, 상기 성장 단계는 1,050℃에서 16시간동안 수행되는 것이 바람직하지만 반드시 여기에 한정되는 것은 아니다(단계 4). 즉, 본 발명에서는 일반적인 2 단계 열처리에 의할 경우 도 3에서와 같이 미세 결함의 일부가 어닐 효과에 의해 사라지는 것을 다중 열처리 방식에 의해 핵화시킴으로써 이러한 미세한 내부 결함까지도 관찰할 수 있도록 해준다.

이하, 본 발명의 실시예에 의해 상세히 설명한다.

단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 의해 한정되는 것은 아니다.

<실시예 1> 실리콘 단결정 웨이퍼의 1 단계 열처리 과정

1) 확산로에서 O₂ 분위기로 700 내지 900℃ 온도에서 50 내지 200Å 정도의 두께로 실리콘 단결정 웨이퍼에 산화막을 형성한다. 이때, 열처리 시간은 30 내지 120분 정도인 것이 바람직하다.

2) 상기 1)의 열처리가 완료된 실리콘 웨이퍼에 600 내지 800℃ 정도의 온도에서 질화막을 형성한다. 상기 질화막은 산소 분위기의 추가 열처리 과정에서 산화막이 과대하게 성장하는 것을 방지한다.

3) 상기 2)의 공정이 진행된 후 나머지 열처리 공정부터는 700 내지 1,050℃의 다중 열처리를 DRAM 제작시 필요한 게이트 산화막까지의 열처리과정과 동일하게 진행한다. DRAM 제작시 일반적으로 게이트 산화막까지의 열공정 및 막 형성 공정은 다음과 같은 순서로 진행한다: a) 산화막 형성 공정, b) 질화막 형성 공정, c) 트렌치 구조 형성의 경우 트렌치의 희생산화막 공정 - d) 트렌치의 안벽 산화 공정, e) 분리막 형성, f) 트렌치 매립 산화막 공정, g) 매립산화막 강화 공정, h) 질화막 제거, i) 이온주입 보호막 형성 공정 및 j) 게이트 산화막 형성 공정으로 구성된다. 이때, 진행되는 열처리는 여러 단계를 거쳐서 진행하며 전 열처리 시간을 16시간 이내로 진행하는 것이 바람직하다. 열처리 분위기는 질소 분위기, 산소 및 산소와 수소 분위기, 아르곤 분위기에서 진행한다. 상기에서, h)의 질화막 제거는 i)와 j) 공정을 진행한 후 수행하여도 무방하다.

본 발명의 실시예에서는 상기 3)의 열처리는 위 DRAM 제작 공정의 c) 부터 j) 공정에 따라 열처리를 진행한다. 열처리 진행시 c)와 d) 및 f)는 산소 분위기에서 진행하고, i), j)는 산소와 수소 분위기에서 진행하며, 아울러 g) 공정은 질소 분위기에서 진행한다.

4) 상기 3)의 공정이 완료된 후 인산을 이용하여 질화막을 제거하고, 그 후 불산으로 처리하여 처음 형성했던 산화막을 제거한다.

<실시예 2> 실리콘 단결정 웨이퍼 2단계 열처리 과정

상기 실시예 1에서 1 단계 열처리가 완료된 웨이퍼를 질소 분위기의 확산로에서 8 내지 32시간동안 열처리한다. 공정이 완료된 웨이퍼는 후속 분석을 위하여 실시예 1의 단계 4와 동일한 방법으로 산화막 및 질화막을 제거한다.

<실시예 3> 실리콘 단결정 웨이퍼에 존재하는 결함 분석

<3-1> 산소 농도 및 산소 석출물 농도 측정

실시예 1 및 실시예 2에서 열처리 과정을 거친 웨이퍼의 산소 농도 및 산소 석출물 농도를 측정하기 위하여, 열처리 전후 FTIR (Fourier Transform InfraRed) 분석법을 수행한다. 일반적으로 실리콘 웨이퍼 내부에 존재하는 용존 산소(interstitial oxygen, 이하 "Oi"라 약칭함)의 농도를 측정하는 방법으로는 FTIR 스펙트로스코피(spectroscopy) 방법을 사용하는데 이 방법은 실리콘 내부의 Oi의 진동에 따른 적외선 흡수양의 변화에 의해 산소의 양을 측정하는 방식이다. 먼저, HM-Oppt HT 전의 실리콘 웨이퍼의 Oi 양을 FTIR 분석기를 사용하여 측정한다. 이때, 측정 위치는 다양하게 설정할 수 있다. 실리콘 웨이퍼의 반경 방향이나 직경 방향, 또는 다양한 위치를 지정하여 측정한다. 일반적으로 FTIR 분석기의 한 점 (1 point) 측정 범위는 직경 6 ㎜의 원형이다. HM-Oppt HT이 완료된 실리콘 웨이퍼를 열처리 전의 위치와 동일한 지점에서 Oi의 농도를 측정한다. 본 발명에서는 직경방향으로 39개의 위치를 측정하였다(도 2). 열처리 전의 측정값과 열처리 후의 측정값을 비교하여 그 차를 구한다. 열처리를 진행하면 일반적으로 Oi의 농도가 감소한다. 측정차이를 델타(delta) Oi라 부르며, 이 차이가 실리콘 내부에서 산소석출물로 형성된 것으로 간주된다.

<3-2> u-PCD 분석

u-PCD (photo conductivity decay) 방식을 이용하여 웨이퍼 내부의 결함에 의한 소수 캐리어(minority carrier)의 수명(lifetime)을 측정한다. u-PCD 방식은 실리콘 웨이퍼 내부의 결함을 분석하는 하나의 도구로 사용되며 열처리를 진행하여 실리콘 내부의 결함 분포를 보여준다. 도 3에서 붉은색은 결함이 적은 부분을 나타내고 검은색은 결함이 많은 부분을 나타내며, 녹색 부분은 붉은색과 검은색의 사이의 결함 분포를 보여준다.

<3-3> DZ 및 BMD 관찰

DZ (Denuded Zone) 및 BMD (Bulk Micro-Defect) 여부를 파악하기 위하여, 결함 영역을 선택적으로 에칭하는 세코 에칭(세코용액은 중크롬산 (K₂Cr₂O₇)과 불산 (HF) 의 혼합용액으로 조성되며, 일반적으로 불산 100 ㎖에 중크롬산 50 ㎖을 혼합하여 제조됨) 화합물을 이용하여 DZ 및 BMD를 관찰한다. 이를 위하여, 먼저 HM-Oppt가 완료된 실리콘 웨이퍼를 직경방향으로 절단한다. 이때, 가능하면 절단면은 실리콘웨이퍼의 중심을 포함할 수 있도록 한다. 또한, 직경방향으로 절단된 실리콘웨이퍼를 약 1 ㎝ 정도의 너비를 가지도록 마찬가지로 직경방향으로 절단한다. 이렇게 절단된 실리콘 웨이퍼 시료는 직경의 길이와 1 ㎝ 정도의 너비를 가진 시료가 된다. 상기 시료의 절단면이 관찰 대상이 된다. 준비된 시료를 준비된 세코 용액에 약 1분 내지 5분 정도 침지시킨다. 세코 용액은 절단된 실리콘 면의 결함이 있는 부분을 선택적으로 식각하여 결함 부분을 현미경 등으로 쉽게 관찰할 수 있도록 해준다. 혼합용액과 용액에 담가둔 시간에 따라 식각 정도가 결정되며 실리콘 웨이퍼의 식각양을 계산할 수 있다. 상기와 같이 조성된 세코 용액은 실리콘에서 분당 약 1.6 ㎛의 식각 정도를 보여준다. 식각 후 세코용액에서 꺼내어 초순수로 세척한 후 현미경을 이용하여 절단면을 5 내지 10 ㎜ 간격으로 관찰한다. 이때, 준비된 시료의 직경을 다 관찰할 수 도 있으며 반경만 관찰할 수도 있다. 또한, 현미경의 배율을 50배 내지 1,000배로 변화시키면서 관찰할 수 있다. 본 발명에서는 200배로 관찰하였다. DZ는 절단면쪽에서 보아 실리콘 앞면과 실리콘 내부 사이의 결함이 관찰되지 않는 영역이다(도 4). BMD는 절단면의 중심지역 즉 실리콘웨이퍼의 앞면과 뒷면의 중심에 해당하는 지역을 일반적으로 관찰하여 결함의 개수를 수량화한다(도 5).

상기에서 살펴본 바와 같이, 본 발명의 방법은 종래의 2단계 검출방법으로는 검출할 수 없었던 실리콘 웨이퍼의 표면 근처의 결함뿐만 아니라 미세한 내부 결함까지도 웨이퍼 전체에서 쉽게 검출할 수 있으므로, 반도체 웨이퍼의 결함을 검출하기 위한 방법으로 유용하게 사용될 수 있다.

도 1은 본 발명의 다중 열처리 방식의 개요를 보여주는 그래프이다.

t1 ; 다중 핵화 단계, t2 ; 성장 단계

도 2는 본 발명의 다중 열처리 방식(A) 및 종래의 2단계 열처리 방식(B)에서의 산소 농도 측정 결과를 보여주는 그래프이다.

도 3은 본 발명의 다중 열처리 방식(A) 및 종래의 2단계 열처리 방식(B)에서의 uPCD 변화를 보여주는 그림이다.

도 4는 본 발명의 다중 열처리 방식(A) 및 종래의 2단계 열처리 방식(B)에서의 DZ 관찰 결과를 보여주는 그래프이다.

도 5는 본 발명의 다중 열처리 방식(A) 및 종래의 2단계 열처리 방식(B)에서의 BMD 관찰 결과를 보여주는 그래프이다.

Claims

5) 상기 웨이퍼의 결함을 검사하는 단계를 포함하는 실리콘 웨이퍼의 결함을 검출하는 방법.

제 1항에 있어서, 상기 산소 분위기에서 열처리하는 공정은 700 내지 900℃ 온도에서 수행되며, 상기 산화막의 두께는 50 내지 200Å인 것을 특징으로 하는 방법.

제 1항에 있어서, 상기 가스 분위기는 O₂, N₂, Ar/O₂, N₂/O ₂, H₂/O₂ 및 H₂/O₂/N₂로 구성된 군으로부터 선택되는 가스를 포함하는 것을 특징으로 하는 방법.

제 1항에 있어서, 상기 가스분위기에서 단계적으로 열처리하는 공정은 700 내지 1,050℃에서 수행되는 것을 특징으로 하는 방법.

제 1항에 있어서, 상기 단계 1 내지 단계 3까지의 열처리 시간은 16시간 이내인 것을 특징으로 하는 방법.

제 1항에 있어서, 상기 단계 3은 DRAM 형성을 위한 공정시 필요한 게이트 산화막까지의 열처리 과정과 동일한 것을 특징으로 하는 방법.

제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 단계 3은

d) 상기 웨이퍼를 산소 또는 질소 분위기에서 900 내지 1,000℃ 사이에서 열처리하는 단계를 포함하는 것을 특징으로 하는 방법.

제 7항에 있어서, 상기 단계 a 및 단계 b의 열처리 공정은 중복하여 수행되는 것을 특징으로 하는 방법.

제 7항에 있어서, 단계 d가 끝난 후

f) 상기 웨이퍼를 산소 또는 질소 분위기에서 800 내지 900℃ 사이에서 열처리하는 단계를 추가로 실시하는 것을 특징으로 하는 방법.

제 1항에 있어서, 상기 산소 분위기에서 열처리하는 공정은 1,050℃에서 16시간동안 수행되는 것을 특징으로 하는 방법.