KR100783440B1 - 저산소 실리콘 웨이퍼의 결함 분석 방법 - Google Patents

저산소 실리콘 웨이퍼의 결함 분석 방법 Download PDF

Info

Publication number
KR100783440B1
KR100783440B1 KR1020060122721A KR20060122721A KR100783440B1 KR 100783440 B1 KR100783440 B1 KR 100783440B1 KR 1020060122721 A KR1020060122721 A KR 1020060122721A KR 20060122721 A KR20060122721 A KR 20060122721A KR 100783440 B1 KR100783440 B1 KR 100783440B1
Authority
KR
South Korea
Prior art keywords
depth
silicon wafer
bmd
density
sirm
Prior art date
Application number
KR1020060122721A
Other languages
English (en)
Inventor
심우영
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060122721A priority Critical patent/KR100783440B1/ko
Application granted granted Critical
Publication of KR100783440B1 publication Critical patent/KR100783440B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

저산소 실리콘 웨이퍼의 결함 분석 방법을 제공한다. 본 발명에 따른 저산소 실리콘 웨이퍼의 결함 분석 방법은 산소 농도([Oi])가 9 ppma 이하인 저산소 실리콘 웨이퍼를 열처리하는 단계, 비파괴 방식의 적외선 레이저를 이용하여 상기 열처리된 실리콘 웨이퍼의 반경 방향과 깊이 방향으로 BMD(Bulk Micro Defect) 밀도를 측정하는 단계, 및 상기 깊이 방향으로 측정한 BMD 밀도 그래프에서 BMD 밀도가 1 × 108 ea/cm3 미만이면서 BMD 밀도가 급격히 증가하는 지점 깊이까지를 디누디드 존(Denuded Zone : DZ) 깊이로 정의하는 단계를 포함한다. 본 발명에 따르면, 저산소 실리콘 웨이퍼에 대하여 일반 열처리 공정 이후 산소 석출물로 이루어진 결함을 비파괴 방식으로 검출할 수 있으며, 또한 그에 따른 정확한 DZ 깊이를 새롭게 정의할 수 있다.
실리콘 웨이퍼, 열처리, 결함, BMD

Description

저산소 실리콘 웨이퍼의 결함 분석 방법 {Method of testing defect of low interstitial oxygen concentration silicon wafer}
도 1은 본 발명에 의한 저산소 실리콘 웨이퍼의 결함 분석 방법을 예시한 공정흐름도이다.
도 2는 본 발명에 따라 깊이 방향 BMD(Bulk Micro Defect) 밀도 그래프로부터 DZ(Denuded Zone) 깊이를 정의하는 것을 설명하기 위한 도면이다.
도 3은 에칭법을 이용한 종래의 결함 분석 방법과 본 발명에 따라 SIRM(Scanning Infrared Microscopy) 장비를 이용하는 결함 분석 방법을 이용하여 측정한 각각의 BMD 밀도를 Δ[Oi] 별로 나타낸 그래프이다.
도 4는 산소 농도가 9 ppma 미만인 저산소 실리콘 웨이퍼에 대하여 에칭법을 이용한 종래의 결함 분석 방법과 본 발명에 따라 SIRM 장비를 이용하는 결함 분석 방법을 이용하여 측정한 반경 방향에 따른 BMD 밀도 분포를 비교한 그래프이다.
도 5는 에칭법을 이용한 종래의 결함 분석 방법과 본 발명에 따라 SIRM 장비를 이용하는 결함 분석 방법을 이용하여 측정한 각각의 BMD 크기를 Δ[Oi] 별로 나타낸 그래프이다.
도 6은 본 발명에 의한 저산소 실리콘 웨이퍼의 결함 분석 방법에서 DZ 깊이 평가를 위해 실시한 BMD 밀도에 따른 BV(Breakdown Voltage) 페일 맵(fail map)이 다.
도 7은 본 발명에 의한 저산소 실리콘 웨이퍼의 결함 분석 방법에서 DZ 깊이 정의를 위해 측정한 깊이 방향으로의 BMD 밀도 분포를 나타낸 그래프이다.
도 8은 에칭법을 이용한 종래의 결함 분석 방법에 따른 DZ 깊이와 본 발명에 의한 저산소 실리콘 웨이퍼의 결함 분석 방법에 따른 DZ 깊이를 보여주는 그래프이다.
본 발명은 실리콘 웨이퍼의 결함을 분석하는 방법에 관한 것으로, 특히 저 산소 실리콘 웨이퍼의 BMD(Bulk Micro Defect) 및 디누디드 존(Denuded Zone : 이하 DZ)을 분석하는 방법에 관한 것이다.
초크랄스키(Czochralski) 방법은 실리콘 웨이퍼를 제조하는 방법 중 가장 일반화되어 있는 방법이며, 이 방법에서는 석영 도가니에 다결정 실리콘을 장입하고, 이를 흑연 발열체에 의해 가열하여 용융시킨 후, 용융 결과 형성된 실리콘 용융액에 씨드(seed) 결정을 담그고 계면에서 결정화가 일어나도록 하여 씨드 결정을 회전하면서 인상시킴으로써 단결정의 실리콘 잉곳(ingot)을 성장시킨다. 그런 다음, 실리콘 잉곳을 슬라이싱(slicing), 에칭(etching) 및 폴리싱(polishing)하여 실리콘 웨이퍼 형태로 만들게 된다.
이러한 방법으로 제조된 실리콘 웨이퍼는 산소 불순물을 많이 포함하고 있으 며, 반도체 소자를 제조하는 공정에 일반적으로 포함된 열처리 공정을 거치면 실리콘 웨이퍼 내부의 산소 불순물은 전위(dislocation)나 결함 등을 발생시키는 산소 석출물(SiO2), 즉 BMD를 형성한다. 이러한 BMD가 반도체 소자에 미치는 영향은 크게 두 가지로 나눌 수 있다.
첫 번째로, BMD가 반도체 소자가 형성되는 실리콘 웨이퍼 표면 근처에 존재하는 경우에는 GOI(Gate Oxide Integrity)를 악화시켜 게이트 산화막 내압을 저하시키고 누설 전류를 증대시켜 누설 페일(leakage fail)을 유발시키게 된다. 이렇게 표면 근처에 존재하는 BMD는 반도체 소자 수율에 좋지 않은 영향으로 작용하므로 관리되어야만 하며, 실리콘 웨이퍼의 전면에서 후면에 이르기까지 전위, 적층 결함 및 BMD가 존재하지 않는 영역, 이른바 DZ가 표면으로부터 소정 깊이 확보되도록 실리콘 웨이퍼를 제조해야 한다.
두 번째로, BMD가 실리콘 웨이퍼의 벌크 영역 내에 존재하는 경우에는 반도체 소자 제조 공정을 거치면서 형성되는 금속 불순물에 의한 오염을 제거하는 게터링 사이트(gettering site)로 작용한다. 이것은 BMD의 긍정적인 효과로서, 실리콘 웨이퍼 내부에서 BMD를 형성하도록 하는 것이 중요하다.
산소 석출의 정도는 간접적으로 Δ[Oi](초기의 산소 인터스티셜(oxygen interstitial)의 농도에서 열처리 후의 산소 인터스티셜 농도를 뺀 값)의 측정을 통하여 파악될 수 있지만, 무결함층인 DZ 깊이는 반드시 실리콘 웨이퍼를 조각낸 후에 벽개면이나 앵글 폴리싱(angle polishing)면을 라이트 에칭(wright etching) 을 하여 관찰해야 한다. 그러나 이러한 종래의 결함 분석 방법에는 다음과 같은 문제점이 있다.
실리콘 웨이퍼의 산소 농도가 낮아지면서 산소 석출의 정도가 충분하지 않으며 산소 석출이 생성되더라도 그 크기가 작으면, 종래의 방법으로는 산소 석출물이 관찰되지 않는다. 실제로, 실리콘 웨이퍼의 산소 농도가 9 ppma(new ASTM 기준) 미만인 경우 실리콘 웨이퍼 조각에 대해 라이트 에칭을 수행하고 현미경으로 관찰하는 직접 관찰의 경우에는 그 결함이 미세하여 관찰되지 않는다. 따라서, 이 경우는 DZ 깊이가 매우 크게 나타나고 정확한 DZ 깊이를 측정할 수가 없으며 산소 석출물의 밀도를 "0"으로 측정하는 오류를 범하게 된다.
BMD와 같은 결정 결함은 소자 수율 및 품질에 영향을 미치는 것이기 때문에, 저산소 실리콘 웨이퍼에서 이러한 결함을 정확하고 빠르게 분석하는 기술은 아주 중요하다.
본 발명이 이루고자 하는 기술적 과제는 실리콘 웨이퍼의 산소 농도가 낮아질수록 평가하기 어려운 미소 결정 결함을 분석하여 정확한 DZ 깊이를 결정할 수 있는 저산소 실리콘 웨이퍼의 결함 분석 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한, 본 발명에 따른 저산소 실리콘 웨이퍼의 결함 분석 방법은, 산소 농도([Oi])가 9 ppma 이하인 저산소 실리콘 웨이퍼를 열처리하는 단계, 비파괴 방식의 적외선 레이저를 이용하여 상기 열처리된 실리콘 웨이 퍼의 반경 방향과 깊이 방향으로 BMD 밀도를 측정하는 단계, 및 상기 깊이 방향으로 측정한 BMD 밀도 그래프에서 BMD 밀도가 1 × 108 ea/cm3 미만이면서 BMD 밀도가 급격히 증가하는 지점 깊이까지를 DZ 깊이로 정의하는 단계를 포함한다.
바람직한 실시예에 있어서, 상기 BMD 밀도가 급격히 증가하는 지점의 BMD 밀도는 5 × 107 ea/cm3이다. 상기 DZ 깊이 평가를 위해 리폴리싱(repolishing) 이후 GOI 테스트를 더 실시할 수 있으며, 상기 BMD 밀도를 측정하기 위하여 SIRM(Scanning Infrared Microscopy) 장비를 이용하는 것이 바람직하다.
이하 첨부한 도면을 참조하여 본 발명에 관한 바람직한 실시예 및 실험예를 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
(실시예)
도 1은 본 발명에 의한 저산소 실리콘 웨이퍼의 결함 분석 방법을 예시한 공정흐름도이다.
먼저 도 1을 참조하면, 본 발명에 따른 저산소 실리콘 웨이퍼의 결함 분석 방법에서는, 실리콘 웨이퍼의 산소 농도([Oi])를 측정하여 [Oi]가 9 ppma 이하인 경우의 저산소 실리콘 웨이퍼에 대하여 열처리를 실시한다(단계 s1).
이 때 열처리 단계는 예를 들어 800℃에서 4시간 + 1000℃에서 16시간 동안 가열하는 것일 수 있다. 먼저, 열처리 노(furnace) 내에 헬륨, 질소, 아르곤, 산소, 수소, 암모니아 또는 이들의 혼합 가스 분위기를 조성한다. 생산적인 면에 있어서, 통상 열처리 노의 온도는 열처리 단계를 제외하고는 소정 온도로 유지되며, 보통 400 ~ 800℃로 유지된다. 이러한 노 내에 실리콘 웨이퍼가 적재된 보트를 장입한다. 다음으로 1 ~ 50℃/min의 속도로 노 내의 온도를 승온시켜 800℃에서 4시간 1차 열처리를 진행한다. 여기서, 승온 속도를 1℃/min 이상으로 한 것은 검사에 소요되는 시간을 고려해야 하기 때문이며, 50℃/min 이하로 한 것은 급격한 온도 변화로 인한 응력 발생 등을 방지하기 위해서이다. 1차 열처리 후에는 다시 1 ~ 50℃/min의 속도로 노 내의 온도를 승온시켜 1000℃에서 16시간 2차 열처리를 진행한다. 2차 열처리 단계 이후에는 200℃/min 이하의 강온 속도로 노의 온도를 강온하고, 실리콘 웨이퍼를 꺼낸다. 물론 열처리의 방법이 이에 한정되는 것은 아니며, 본 발명을 실시함에 있어서의 열처리란 반도체 소자의 제작에 이용하기 위하여 실리콘 웨이퍼에 가해지는 통상의 열처리 공정을 포함한다.
이와 같은 열처리를 통해 실리콘 웨이퍼 안에 산소 석출물을 생성시킨 다음, 본 발명에서는 고유하게 비파괴 방식의 적외선 레이저를 이용하여 상기 열처리된 실리콘 웨이퍼의 반경 방향과 깊이 방향으로 BMD 밀도를 측정한다(단계 s2).
여기서 비파괴 방식이라 함은 실리콘 웨이퍼를 조각내지 않고 측정하는 것을 가리키며, 적외선 레이저를 포함한 장비인 SIRM 장비를 이용하여 실리콘 웨이퍼에서 백 스캐터(back scattered)된 신호를 측정하여 BMD 밀도를 측정하는 것이 바람 직하다.
SIRM 장비는 직경 300mm 이하의 모든 실리콘 웨이퍼에 적용 가능하며, 실리콘 웨이퍼 반경 방향으로 일정한 간격으로 측정하며, 깊이 방향으로는 최대 300㎛까지 측정 가능하다. 반경 방향에 대한 SIRM 측정 BMD 밀도 분포는 실리콘 웨이퍼의 결정 영역을 반영한다.
다음의 실험예들에서 자세히 설명하는 바와 같이, 본 발명에 따라 SIRM 장비와 같은 적외선 레이저를 이용하는 방식에 의해 BMD 밀도를 측정한 결과는 기존의 부식액을 이용한 에칭법으로 얻은 BMD 측정 결과에 비하여 정확하다.
다음으로, 깊이 방향으로 측정한 BMD 밀도 그래프에서 DZ 깊이를 정의한다(단계 s3).
도 2는 본 발명에 따라 깊이 방향 BMD 밀도 그래프로부터 DZ 깊이를 정의하는 것을 설명하기 위한 도면이다.
도 2의 그래프에서 보는 바와 같이, 종축의 BMD 밀도는 횡축의 깊이 방향을 따라서 증가하며, 본 발명에서는 이러한 그래프에서 BMD 밀도가 1 × 108 ea/cm3 미만이면서 BMD 밀도가 급격히 증가하는 지점 깊이까지를 DZ 깊이로 정의하기로 한다. 실험예에 있어서, 상기 BMD 밀도가 급격히 증가하는 지점의 BMD 밀도는 5 × 107 ea/cm3이어서 5 × 107 ea/cm3까지의 깊이를 DZ 깊이로 정의하였다.
상기 DZ 깊이 평가를 위해 리폴리싱 이후 GOI 테스트를 더 실시할 수도 있다. GOI 측정은 매번 실시할 필요는 없으며, 평가된 DZ 깊이의 정확도를 보기 위 하여 선택적으로 실시하는 것이다.
이와 같이 본 발명은, 실리콘 웨이퍼에 대하여 일반 열처리 공정 이후 산소 석출물로 이루어진 결정 결함을 비파괴 방식으로 검출하는 것이며, 또한 그에 따른 새로운 DZ 깊이를 정의하는 것이다. 본 발명에 따르면, 실리콘 웨이퍼의 산소 농도가 낮아질수록 평가하기 어려운 미소 결정 결함을 특정 파장의 적외선 레이저를 이용하여 정확하게 측정하고 그에 따라 정확한 DZ 깊이를 정의할 수 있게 된다. 이와 같이, 본 발명에 따른 결함 분석 방법은 기존의 검출 한계를 극복하면서 더욱 정확한 분석 데이터를 확보할 수 있게 한다.
(실험예)
먼저 [Oi]가 9 ppma 이상인 실리콘 웨이퍼를 이용하여 에칭법을 이용한 종래의 결함 분석 방법에 의한 BMD 측정 밀도와 본 발명에 따라 SIRM 장비를 이용하는 결함 분석 방법에 의한 BMD 측정 밀도를 비교하여 보았다.
도 3은 에칭법을 이용한 종래의 결함 분석 방법과 본 발명에 따라 SIRM 장비를 이용하는 결함 분석 방법을 이용하여 측정한 각각의 BMD 밀도를 Δ[Oi] 별로 나타낸 그래프이다.
도 3을 참조하면, 에칭법에 의한 BMD 밀도(◆)와 SIRM에 의한 BMD 밀도(□)의 분포 결과로부터 SIRM을 이용하는 경우에 에칭법보다 더 많은 BMD를 검출한다는 것을 알 수 있다. 동일 샘플에 대하여 에칭법에 의한 DZ 깊이 측정 결과 150㎛의 깊이로 측정된 반면, SIRM에서는 표면 5㎛ 깊이에서부터 40nm 크기의 BMD가 측정되었다. 이 사실은 SIRM이 에칭법보다 더 작은 크기의 BMD를 검출할 수 있어 BMD 밀 도가 더 높게 측정된다는 것을 말해준다.
도 4는 [Oi]가 9 ppma 미만인 저산소 실리콘 웨이퍼에 대하여 에칭법과 SIRM 각각을 이용한 BMD 밀도 측정 결과이다. [Oi]의 값은 각각 a=8.37, b=8.34, c=8.37, d=8.18,e=8.49, f=8.59, g=8.59, h=8.64 ppma이다.
여기서 그래프 횡축의 "실리콘 웨이퍼 중심으로부터의 거리"라 함은 실리콘 웨이퍼 중심으로부터 실리콘 웨이퍼 가장자리로의 거리를 의미하며, 따라서 도 4는 실리콘 웨이퍼의 반경 방향을 따른 BMD 밀도 분포를 보여주고 있다. 도 4의 a 내지 h를 보면, SIRM을 이용한 BMD 밀도의 결과(점선)가 에칭법에 의해 측정된 BMD 밀도 결과(실선)보다 1 차수 높은 값을 보이고 있다. 측정된 BMD 결과를 살펴보면, 비교적 결정 영역이 명확한 샘플의 경우 BMD 밀도의 구분이 명확히 나타나고 있다.
도 5는 에칭법을 이용한 종래의 결함 분석 방법과 본 발명에 따라 SIRM 장비를 이용하는 결함 분석 방법을 이용하여 측정한 각각의 BMD 크기를 Δ[Oi] 별로 나타낸 그래프이다. BMD 밀도 그래프에서 보듯이 에칭법에 의한 BMD 밀도(◆)보다 SIRM에 의한 BMD 밀도(□)가 높게 나타나 SIRM의 검출력이 에칭법보다 높았으며, BMD 크기 그래프에서 [Oi]의 값은 각각 a=8.37, b=8.34, c=8.37, d=8.18,e=8.49, f=8.59, g=8.59, h=8.64 ppma이다. 결과로부터 에칭법으로 관찰되는 BMD의 크기가 최소 45nm 이상인 것으로 예상할 수 있다.
실리콘 웨이퍼의 산소 농도가 낮아질수록, 생성되는 BMD의 크기는 작아지고 밀도는 낮아지기 때문에 에칭법을 이용한 종래의 결함 분석 방법으로 검출할 수 없 었던 작은 크기의 BMD를 본 발명에서는 SIRM 장비와 같은 적외선 방식의 장비를 통해 검출할 수 있다.
전술한 바와 같이, 본 발명은 산소 농도 9 ppma 미만의 실리콘 웨이퍼의 DZ 깊이 정의를 포함한다. 산소 농도 9 ppma 미만인 경우 에칭법에 의한 DZ 깊이 분석시 200㎛ 이상이라는 결과를 얻는 경우가 많다. 이런 결과는 에칭법으로 관찰할 수 있는 BMD의 크기가 한계가 있기 때문이다. 실리콘 웨이퍼 내부에서 형성되는 BMD의 크기는 표면에서부터 깊이 방향으로 분포를 갖는다. 실리콘 웨이퍼가 열처리 공정을 거치는 동안 BMD 형성의 가장 큰 요소인 산소가 외확산(out-diffusion)되기 때문에 표면 근처에서는 BMD의 크기가 작게 형성된다. 산소 농도가 낮아지면서 BMD의 크기는 점차 작아져서 일반 에칭법으로는 검출되지 않는 임계 사이즈에 도달한 것이다.
이러한 BMD가 반도체 수율에 미치는 영향을 알아보기 위해 SIRM으로 측정된 BMD 밀도가 각각 1 × 108 ea/cm3, 1 × 109 ea/cm3인 실리콘 웨이퍼를 제작하여 GOI 테스트를 실시하였다. 도 6은 본 발명에 의한 저산소 실리콘 웨이퍼의 결함 분석 방법에서 DZ 깊이 평가를 위해 실시한 BMD 밀도에 따른 BV(Breakdown Voltage) 페일 맵(fail map)이다.
GOI 분석은 반도체 소자의 불량률(fail rate)을 간접적으로 확인하는 것으로, 전기장 인가에 따른 불량 분석시 A, B 및 C-모드 불량이 분석된다. 이 중 A-모드 불량은 실리콘 웨이퍼의 표면 특성을 나타내는 지표로서 표면의 파티클이나 피트(pit), 거칠기 등과 관련이 있으며, B 및 C-모드 불량은 실리콘 웨이퍼 내부에 포함된 결함에 기인한 것으로, 결정 결함과 연관이 있다.
먼저 도 6에서의 "Pad 1", "Pad 3" 및 "Pad 4"는 BV 실험할 때의 셀 크기(cell size)로서, Pad 1은 셀 크기가 0.4cm × 0.4cm이며, Pad 3, 4는 그보다 점차 크기가 작아진다. 결함이 존재할 때 셀 크기가 크면 그만큼 결함이 셀 내부에 존재할 확률이 높아져서 BV 측정시 페일이 잘 일어난다. 더 작은 사이즈로 보는 이유는 결함의 존재 및 분포를 정확히 알아보기 위해서이다.
도 6에서 (a)는 BMD 밀도가 1 × 108 ea/cm3인 경우인데 리폴리싱 이후 파티클 맵을 보면 실리콘 웨이퍼의 외각에 에지 링 타입(edge ring type)으로 파티클이 존재하나, BV 페일에 있어서는 Pad 1에서 B 및 C-모드 불량이 전면에 나타나고 있다. Pad 3, 4에서는 파티클 맵과 같이 웨이퍼의 외각에서 BV 페일이 나타나고 있다. 그리고, (b)는 BMD 밀도가 1 × 109 ea/cm3인 경우로서 리폴리싱 이후 파티클 맵을 보면 파티클이 웨이퍼의 중심 영역에서 검출되나, BV 페일은 (a)와 마찬가지로 Pad 1인 경우 전면에 A, B 및 C-모드 불량이 나타나고 있다. Pad 3, 4에서는 파티클 맵과 같이 중심 영역에서 BV 페일이 나타나고 있다.
도 6의 결과를 통해 DZ 깊이가 SIRM 측정 BMD 밀도 1 × 108 ea/cm3 미만임을 알 수 있으며, 본 발명자는 다음의 도 7을 참조하여 설명하는 바와 같이, SIRM을 통하여 실리콘 웨이퍼의 표면에서부터 깊이 방향으로 5㎛ 간격으로 BMD 밀도를 측 정한 이후 BMD 밀도 1 × 108 ea/cm3 미만이면서 BMD 밀도가 급격히 증가하는 지점 깊이까지를 DZ 깊이로 정의하기로 하였다.
도 7은 본 발명에 의한 저산소 실리콘 웨이퍼의 결함 분석 방법에서 DZ 깊이 정의를 위해 측정한 깊이 방향으로의 BMD 밀도 분포를 나타낸 그래프이다.
도 7에서의 데이터 포인트들은 초기 [Oi]가 9 ppma 미만의 샘플들에서 얻은 것이며 각 데이터 표식(-▲-, -■-. -◆-)마다 결정 영역이 다르다. BMD 형성은 초기 산소 농도가 가장 큰 영향을 주지만, 실리콘 웨이퍼 반경 방향으로의 결정 영역에 따라서도 BMD 형성되는 정도의 차이가 존재하기 때문에 실험시 여러 영역의 결정 영역에 대하여 측정하였다. 테스트 결과, BMD 밀도 5 × 107 ea/cm3 이후부터 BMD 밀도가 급격히 증가하는 것을 관찰할 수 있었다. 본 발명에서는 도 7의 결과를 바탕으로 5 × 107 ea/cm3인 BMD 밀도까지의 깊이를 DZ 깊이로 정의하였다.
도 8은 에칭법을 이용한 종래의 결함 분석 방법에 따른 DZ 깊이와 본 발명에 의한 저산소 실리콘 웨이퍼의 결함 분석 방법에 따른 DZ 깊이를 보여주는 그래프이다.
앞에서도 언급한 바와 같이, 실리콘 웨이퍼 반경 방향으로의 결정 영역에 따라서도 BMD 형성되는 정도의 차이가 존재하기 때문에 실험시 여러 영역의 결정 영역에 대하여 측정하였다. 도 8의 횡축에서 "R1", "R2" 및 "R3"는 샘플의 결정 영역의 차이를 알아보기 위한 샘플의 반경 방향 중 3 포인트를 측정한 결과이다.
도 8에서 보는 바와 같이, SIRM DZ 깊이(□)와 에칭 DZ 깊이(◆)를 비교한 결과, [Oi]가 8 ~ 9 ppma의 경우 에칭 DZ 깊이의 결과는 50㎛에서 200㎛ 이상으로 측정되나, SIRM DZ 깊이는 5 ~ 150㎛로 측정되었다. 저산소 영역에서 Pi 영역(인터스티셜 결함이 우세한 영역)인 경우 SIRM에서도 깊이 방향 150㎛까지 BMD가 측정되지 않는 경우가 발생하였다. SIRM의 경우 결정 영역에 따라 DZ 깊이가 경향성을 보이고 있으나, 에칭 DZ의 경우 결정 영역에 관계없이 200㎛로 그 경향성을 살펴보기는 힘들었다. [Oi]가 9 ~ 10 ppma인 경우 에칭 DZ 깊이와 SIRM DZ 깊이의 차이는 상당히 줄어들었으며, SIRM DZ 깊이가 작은 DZ 깊이를 보였다.
본 발명으로 새롭게 정의된 SIRM DZ 깊이는 저산소 실리콘 웨이퍼에 대한 기존 에칭 DZ 깊이의 부정확성을 좀 더 확실하게 정의할 수 있는 방법이다. 본 발명은 SIRM 장비를 이용하여 DZ/BMD 밀도를 측정하는 것으로, 특히 에칭법에서 관찰되지 않는 산소 농도 9 ppma 미만의 실리콘 웨이퍼의 BMD 밀도와 DZ 깊이를 비파괴 방식으로 검출 및 측정할 수 있으며, 기존 파괴 분석으로 인한 실리콘 웨이퍼의 낭비를 줄일 수 있다.
이상, 본 발명을 바람직한 실시예 및 실험예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예 및 실험예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 바와 같이, 본 발명으로 새롭게 정의된 SIRM DZ는 저산소 실리콘 웨이퍼에 대한 기존 에칭 DZ의 부정확성을 좀 더 확실하게 정의할 수 있는 방법으로 중요한 성과이다. 본 발명은 SIRM과 같은 적외선 레이저를 이용하여 DZ/BMD 밀도를 측정하는 것으로, 특히 에칭법에서 관찰되지 않는 산소 농도 9 ppma 미만의 실리콘 웨이퍼의 BMD 밀도와 DZ 깊이를 비파괴 방식으로 검출 및 측정할 수 있으며, 기존 파괴 분석으로 인한 실리콘 웨이퍼의 낭비를 줄일 수 있다. 이에 따라, 향후 반도체 업계에서 꾸준히 요구하고 있는 낮은 산소 농도의 실리콘 웨이퍼의 결함 분석 및 DZ 깊이 정의 도구로 활용할 수 있다. 본 발명은 상기와 같은 구성을 통해 [Oi]가 9 ppma 미만 및 Δ[Oi]가 0.1 ppma 미만인 실리콘 웨이퍼에서도 결함 분석이 가능하며 DZ 깊이를 정할 수 있다.

Claims (4)

  1. 산소 농도([Oi])가 9 ppma 이하인 저산소 실리콘 웨이퍼를 열처리하는 단계;
    비파괴 방식의 적외선 레이저를 이용하여 상기 열처리된 실리콘 웨이퍼의 반경 방향과 깊이 방향으로 BMD(Bulk Micro Defect) 밀도를 측정하는 단계; 및
    상기 깊이 방향으로 측정한 BMD 밀도 그래프에서 BMD 밀도가 5 × 107 ea/cm3인 지점 깊이까지를 디누디드 존(Denuded Zone : DZ) 깊이로 정의하는 단계를 포함하는 저산소 실리콘 웨이퍼의 결함 분석 방법.
  2. 제1항에 있어서, 상기 BMD 밀도를 측정하기 위하여 SIRM(Scanning Infrared Microscopy) 장비를 이용하는 것을 특징으로 하는 저산소 실리콘 웨이퍼의 결함 분석 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 DZ 깊이 평가를 위해 리폴리싱(repolishing) 이후 GOI(Gate Oxide Integrity) 테스트를 더 실시하는 것을 특징으로 하는 저산소 실리 콘 웨이퍼의 결함 분석 방법.
KR1020060122721A 2006-12-06 2006-12-06 저산소 실리콘 웨이퍼의 결함 분석 방법 KR100783440B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060122721A KR100783440B1 (ko) 2006-12-06 2006-12-06 저산소 실리콘 웨이퍼의 결함 분석 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060122721A KR100783440B1 (ko) 2006-12-06 2006-12-06 저산소 실리콘 웨이퍼의 결함 분석 방법

Publications (1)

Publication Number Publication Date
KR100783440B1 true KR100783440B1 (ko) 2007-12-07

Family

ID=39140098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122721A KR100783440B1 (ko) 2006-12-06 2006-12-06 저산소 실리콘 웨이퍼의 결함 분석 방법

Country Status (1)

Country Link
KR (1) KR100783440B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11885036B2 (en) 2019-08-09 2024-01-30 Leading Edge Equipment Technologies, Inc. Producing a ribbon or wafer with regions of low oxygen concentration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010086360A (ko) * 1998-09-02 2001-09-10 헨넬리 헬렌 에프 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
US20030054641A1 (en) 2001-04-11 2003-03-20 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity CZ silicon
KR20050012500A (ko) * 2003-07-25 2005-02-02 주식회사 실트론 실리콘웨이퍼의 결함 검출방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010086360A (ko) * 1998-09-02 2001-09-10 헨넬리 헬렌 에프 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
US20030054641A1 (en) 2001-04-11 2003-03-20 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity CZ silicon
KR20050012500A (ko) * 2003-07-25 2005-02-02 주식회사 실트론 실리콘웨이퍼의 결함 검출방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11885036B2 (en) 2019-08-09 2024-01-30 Leading Edge Equipment Technologies, Inc. Producing a ribbon or wafer with regions of low oxygen concentration

Similar Documents

Publication Publication Date Title
KR100831717B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP4942606B2 (ja) シリコンウェハおよびその作製方法
EP1195455B1 (en) Method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer
JP5268314B2 (ja) 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法
KR20070112118A (ko) 실리콘 단결정 웨이퍼의 결정 결함의 평가방법
CN107810545B (zh) 晶片以及晶片缺陷分析方法
JP5467923B2 (ja) 金属汚染評価用シリコンウエーハの製造方法
KR20070048183A (ko) 실리콘 단결정의 품질평가방법
KR101895817B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP2001081000A (ja) シリコン単結晶の結晶欠陥評価方法
US11955386B2 (en) Method for evaluating defective region of wafer
KR100783440B1 (ko) 저산소 실리콘 웨이퍼의 결함 분석 방법
JP4784192B2 (ja) シリコンウエーハの評価方法
CN111624460A (zh) 一种单晶硅缺陷分布区域的检测方法
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
KR100252214B1 (ko) 반도체장치 제조용 베어 웨이퍼 분석방법
KR101721211B1 (ko) 단결정 실리콘 웨이퍼 분석 방법 및 이 방법에 의해 제조된 웨이퍼
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
KR20020026575A (ko) 실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가 방법
JP4653948B2 (ja) エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
JP3874255B2 (ja) シリコンウェーハ中のbmdサイズの評価方法
JP4370571B2 (ja) アニールウエーハの評価方法及び品質保証方法
JP3731553B2 (ja) シリコンウェーハの窒素濃度の評価方法
KR20050059910A (ko) 실리콘 웨이퍼의 결함을 검출하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee