KR100712057B1

KR100712057B1 - 실리콘 단결정층의 제조 방법 및 실리콘 단결정층

Info

Publication number: KR100712057B1
Application number: KR1020047013821A
Authority: KR
Inventors: 시바야마다카시; 무라카미요시오; 신교지다카유키
Original assignee: 가부시키가이샤 섬코
Priority date: 2002-03-05
Filing date: 2003-03-05
Publication date: 2007-05-02
Also published as: TW200402805A; JP5052728B2; US7229496B2; TWI222139B; KR20040093729A; US20050153550A1; AU2003221316A1; WO2003075336A1; JP2003332344A

Abstract

실리콘 웨이퍼(W)(실리콘 단결정층)를 수소 가스 또는 불활성 가스 혹은 이들 혼합 가스로 이루어지는 분위기 가스 중에서, 600℃ 이상 950℃ 미만의 온도에서 열 처리를 행한다.

이렇게 하여, 실리콘 단결정층의 표면의 품질을 개선한다.

Description

실리콘 단결정층의 제조 방법 및 실리콘 단결정층{Process for producing silicon single crystal layer and silicon single crystal layer}

발명은 디바이스 형성시의 기판이 되는 실리콘 단결정층의 표면의 품질을 개선하는 실리콘 단결정층의 제조 방법 및 실리콘 단결정층에 관한 것이다.

상기 실리콘 단결정층으로서는, CZ(쵸크랄스키)법으로 인상 성장된 실리콘 단결정의 잉곳을 가공하여 제작된 실리콘 웨이퍼나, 기판 상에 에피택셜 성장에 의해 형성한 실리콘 단결정층 등이 있다.

이러한 실리콘 단결정층의 표면에는, 얇은 산화막이 형성되고, 또한 그 위에 각종 의 박막이 포토리소그래피 공정이나 에칭 공정 등을 경유하여 소정의 패턴으로 적층됨으로써, 디바이스가 형성된다.

여기서, 종래부터 이용되고 있는 실리콘 웨이퍼의 실리콘 단결정층의 표면에는, 제작시의 가공에 기인하는 미소한 결함, 예를 들면 연마 처리 등의 기계적 가공에 의해 발생한 손상이나, 용액 중의 금속 원소의 화학적 작용에 의해 발생한 표면의 불완전성이나 특이점 등이 잔류하고 있다.

본 발명자는 이러한 결함을 갖는 실리콘 단결정층의 표면에 세정이나 에칭을 실시한 경우, 표면에 잔류하고 있었던 결함이 유발되고, 표면에 형성되는 산화막의 신뢰성(GOI:Gate Oxide Integrity)이 저하해 버리는 것을 발견했다.

이것은, 세정액이나 에천트가 실리콘 단결정층의 표면에 있어서 약한 부분에 집중하여 작용하기 때문이라고 추정되고, 세정액이나 에천트로서 예를 들면 불소계의 것 등 선택성이 높은 성질의 것을 이용한 경우에, 보다 현저하게 드러난다.

이렇게 세정액이나 에천트를 사용함으로써 실리콘 단결정층의 GOI가 저하함으로써, 그 후에 실리콘 단결정층의 표면에 형성되는 디바이스의 품질(예를 들면 산화막의 내압성 등)이 불량이 되기 쉬워, 수율이 나빠지는 경우가 있었다.

종래부터, 실리콘 단결정층에 열 처리를 실시하여 그 표면의 품질을 개선하는 방법이 일부 제안되고 있다. 예를 들면, 후술하는 특허 문헌 1에는, 수소 가스 또는 아르곤 가스 분위기중에 있어서 1150℃로부터 1300℃의 온도에서, 열 처리 시간을 1초로부터 60초간으로 하여 RTA 처리를 실시함으로써, 결정 기인의 결함인 COP(Crystal Originated Particle) 저감을 도모하는 어닐링 처리가 개시되어 있다.

또, 후술하는 특허 문헌 2에는, 수소 가스 또는 아르곤 가스 분위기중에 있어서 950℃로부터 1150℃의 온도에서, 열 처리 시간을 1초로부터 3000초간으로 하여 RTA 처리를 실시함으로써, 표면의 거칠기가 개선되는 것이 개시되어 있다.

일본국 특개평 11-135514호 공보(단락 0013, 제1도, 제2도)(특허 문헌 1)

일본국 특개 2000-9l342호 공보(단락 0009, 제2도, 제3도)(특허 문헌 2)

그러나, 실리콘 단결정층의 표면의 품질을 개선하기 위해서 행하여지는 상기 RTA 처리는 어느 것이나 950℃ 이상의 비교적 고온에서 행하여지는 것이며, 이러한 고온의 열 처리를 행하면, 열 처리에 이용하는 열 처리 장치(노)로부터의 금속 오 염을 피할 수 없다.

또, 실리콘 단결정층 표면의 미세 거칠기는 개선해도, 파티클 카운터(대상물의 표면으로부터의 반사광에 기초하여 표면의 상태를 광학적으로 조사하는 장치)에 의해 표면의 상태를 조사할 때에, 파티클 카운터로 측정되는 반사광의 백그라운드(헤이즈) 레벨이 악화되어 버린다.

또한, 열 처리하는 실리콘 단결정층이 CZ법으로 인상 성장된 실리콘 단결정의 잉곳을 가공하여 제작된 실리콘 웨이퍼 등, 내부에 산소 석출 핵을 형성한 것인 경우에는, 이렇게 고온에서 열 처리를 행함으로써 실리콘 단결정층 중의 산소 석출 핵이 소멸하고, 디바이스 열 처리를 경유한 후의 실리콘 단결정층 중의 BMD 밀도가 현저하게 저하하는 결점이 있다.

또, 종래, 실리콘 잉곳으로부터 잘라낸 실리콘 웨이퍼에는, 래핑, 에칭을 실시한 후에 세정하고, 또한, 이 실리콘 단결정층에 존재하는 산소에 기인한 서멀 도너를 소거하기 위해서, 상기 고온의 RTA 처리와는 달리 하여, 질소 등의 불활성 분위기중에서, 600℃∼800℃의 온도에서 30분 전후의 열 처리(이 열 처리는 도너 킬러 열 처리(DK 열 처리)로 칭하여지고 있다)를 실시하고, 그 뒤에 연마를 실시하고 있다.

그러나, 이 DK 처리는 에칭 후의 세정 공정에서의 잔류 금속 오염이 공정 중에 웨이퍼 내부에 확산함으로써, 소수 캐리어의 라이프 타임, 확산 길이를 저하시키는 일이 있었다. 또한, 그 후의 연마 공정에서, 가공 기인의 실리콘 표면의 불완전성이 적지 않게 잔류하고, 각종 약액(HF, SC1)으로 세정 혹은 에칭을 행하면, 피트로서 유발되고, 그 후의 디바이스 형성 공정에 있어서의 GOI를 열화시키는 현상이 발생하는 것이, 본 발명자들에 의해 발견되었다.

본 발명은 상술의 과제에 비추어 행하여진 것에서, 표면의 품질을 개선한 실리콘 단결정층의 제조 방법 및 이 제조 방법으로 제조된 실리콘 단결정층을 제공하는 것을 목적으로 하고 있다.

본 발명은 상기 과제를 해결하기 위해서 이하의 구성을 채용했다. 다시 말해, 본 발명에 관한 실리콘 단결정층의 제조 방법은 실리콘 단결정층을, 수소 가스 또는 불활성 가스 혹은 이들 혼합 가스로 이루어지는 분위기 가스 중에서 600℃ 이상 950℃ 미만의 온도에서 단시간 열 어닐링에 의한 열 처리를 실시하는 열 처리 공정을 갖는 것을 특징으로 하고 있다.

또, 본 발명의 실리콘 단결정층의 제조 방법에서는 상기 열 처리를 행하는 시간을, 1초 이상 300초 이하로 한 기술이 채용된다.

또, 본 발명의 실리콘 단결정층의 제조 방법에서는 상기 실리콘 단결정층의 제조 방법에 있어서, 상기 열 처리되는 실리콘 단결정층을, 실리콘 단결정의 잉곳 내에서의 격자 간 실리콘형 점 결함이 지배적으로 존재하는 영역을 [I]로 하고, 베이컨시(vacancy)형 점 결함이 지배적으로 존재하는 영역을 [V]로 하고, 격자 간 실리콘형 점 결함의 응집체 및 베이컨시형 점 결함의 응집체가 존재하지 않는 퍼펙트 영역을 [P]로 할 때에, 퍼펙트 영역 [P]로 이루어지는 잉곳으로부터 잘라내어진 점 결함의 응집체가 존재하지 않는 실리콘 웨이퍼로 하는 기술이 채용된다.

또, 본 발명의 실리콘 단결정층의 제조 방법에서는 상기 실리콘 단결정층의 제조 방법에 있어서, 실리콘 단결정층에, 연마 처리를 실시한 후에 상기 열 처리를 실시하는 기술이 채용된다.

또, 본 발명의 실리콘 단결정층의 제조 방법에서는 연마 처리 후에 실시하는 열 처리 공정에 있어서, 600℃ 이상 800℃ 이하의 온도에서 열 처리를 실시하는 것이 바람직하다.

본 발명에 관한 실리콘 단결정층은 본원 발명의 일형태에 관한 실리콘 단결정층의 제조 방법으로 제조되는 실리콘 단결정층으로서, 상기 열 처리에 의해, 표면의 품질을 개선하여 이루어지는 것을 특징으로 하고 있다.

이 실리콘 단결정층의 제조 방법 및 실리콘 단결정층에서는, 실리콘 단결정층에, 수소(H₂) 가스 또는 불활성 가스 혹은 이들 혼합 가스로 이루어지는 분위기 가스 중에서 600℃ 이상 950℃ 미만의 온도에서 단시간 열 어닐링에 의한 열 처리를 실시하는 열 처리 공정을 실시하고 있다. 여기서, 상기 불활성 가스로서는, 예를 들면 아르곤(Ar) 가스나 질소(N₂) 가스 등이 이용된다.

이렇게 수소 가스 또는 불활성 가스, 혹은 이들 혼합 가스로 이루어지는 분위기 가스 중에서 열 처리를 행함으로써, 실리콘 단결정층의 표면의 산화막이 제거되고, 추가로 표면의 실리콘 원자가 이동하여 실리콘 단결정층의 표면의 결함이 소실한다.

이 열 처리에 있어서, 처리 온도가 600℃보다도 저온이면, 온도가 지나치게 낮아서, 실리콘 단결정층의 표면의 실리콘의 이동이 일어나기 어렵다.

한편, 처리 온도가 950℃ 이상이면, 열 처리에 이용하는 열 처리 장치로부터의 금속 오염을 피할 수 없고, 또, 파티클 카운터로 측정되는 반사광의 백그라운드 레벨이 악화되어 버린다. 또한, 고온에서의 열 처리에 의해 실리콘 단결정층 중의 산소 석출 핵이 소멸하고, 디바이스 열 처리를 경유한 후의 BMD 밀도가 현저하게 저하해 버린다.

이 때문에, 본 발명에 관한 실리콘 단결정층의 제조 방법에 있어서, 실리콘 단결정층에 실시하는 열 처리의 온도는 600℃ 이상 950℃ 미만으로 된다.

또, 본 발명의 실리콘 단결정층의 제조 방법에서는 상기 열 처리를 행하는 시간을, 1 초 이상으로 했으므로, 열 처리에 의한 실리콘 단결정층 표면의 실리콘 원자의 이동을 행하는 시간이 확보된다.

이 열 처리를 행하는 시간을 300초 이하로 한 것은, 그 이상의 시간의 열 처리를 실시해도 새로운 개선은 보이지 않고, 생산성(스루풋)이 저하하기 때문이다.

여기서, 실리콘 단결정층의 표면의 실리콘 원자는 표면에 산화막이 없는 상태에서는, 600℃ 이상 950℃ 미만이라는 비교적 저온의 열 처리에서도 용이하게 이동할 수 있으므로, 열 처리를 1초 이상 계속시킴으로써, 표면의 산화막의 제거와 실리콘 원자의 이동을 행하게 하여 실리콘 단결정층 표면의 결함을 소실시킬 수 있다.

또, 본 발명의 실리콘 단결정층의 제조 방법에서는 실리콘 단결정층이 퍼펙트 영역 [P]로 이루어지는 잉곳으로부터 잘라내어진 점 결함의 응집체가 존재하지 않는 실리콘 웨이퍼를 이용해도 된다. 이 경우에는, 본 발명에 의한 가공 기인의 결함의 개선 효과에 덧붙여, 결정 기인의 보이드 결함도 존재하지 않고, 완전한 산화막 특성이 얻어진다.

또, 본 발명의 실리콘 단결정층의 제조 방법에서는 상기 실리콘 단결정층의 제조 방법에 있어서, 실리콘 단결정층에, 연마 처리를 실시한 후에 상기 열 처리를 실시해도 된다. 이 경우에는, 이 열 처리가 DK 열 처리가 되므로, 이 열 처리 중에 확산하는 금속 오염을 극도로 감소시킬 수 있고, 또 이 열 처리가 비교적 저온에서의 수소 가스 또는 불활성 가스 혹은 이들 혼합 가스로 이루어지는 분위기 가스 중에서 행하여지므로, 연마 기인의 표면의 불완전성을 개선하고, 표면 특성이 뛰어난 실리콘 단결정층을 제조할 수 있다.

또, 본 발명의 실리콘 단결정층의 제조 방법에서는 연마 처리 후에 실시하는 열 처리 공정에 있어서, 600℃ 이상 800℃ 이하의 온도에서 열 처리를 실시해도 된다. 이 경우에는, 이 열 처리가 DK 열 처리로서 보다 바람직한 온도 범위에서 행하여지므로, 서멀 도너의 소거 효과가 높다.

도 1은 본 발명에 관한 실리콘 단결정층의 제조 방법을 개략적으로 도시하는 도면이다.

도 2는 보론코흐 이론에 기초한, V/G비가 임계점 이상에서는 베이컨시 풍부 잉곳이 형성되며, V/G비가 임계점 이하에서는 격자 간 실리콘 풍부 잉곳이 형성되 며, 퍼펙트 영역이 제1 경계비((V/G)₁) 이상 제2 경계비((V/G)₂) 이하인 것을 도시하는 도면이다.

도 3은 실리콘 단결정층에 실시한 RTA 처리 온도에 대한 양품률(良品率)의 의존성을 나타내는 그래프이다.

도 4는 RTA 처리 온도가 상이한 복수의 실리콘 단결정층에 있어서 표면에 형성한 폴리실리콘 전극의 내압 성능에 있어서의 양품의 분포를 도시하는 도면이다.

도 5는 실리콘 단결정층에 실시한 RTA 처리의 처리 시간에 대한 양품률의 의존성을 나타내는 그래프이다.

도 6은 실리콘 단결정층에 실시한 열 처리 온도에 대한 Fe 오염 레벨의 의존성을 나타내는 그래프이다.

도 7은 실리콘 단결정층에 실시한 RTA 처리의 열 처리 온도에 대한, 파티클 카운터에 의한 측정의 헤이즈 레벨(백그라운드 레벨)의 의존성을 나타내는 그래프이다.

도 8은 실리콘 단결정층에 실시한 RTA 처리의 열 처리 온도에 대한, 실리콘 단결정층 내부의 BMD 밀도의 의존성을 나타내는 그래프이다.

이하, 본 발명의 일실시 형태에 대하여, 도면을 참조하면서 설명한다.

본 실시 형태에서는, 본 발명에 관한 실리콘 단결정층을, CZ법으로 인상 성장된 실리콘 단결정의 잉곳을 가공하여 제작된 실리콘 웨이퍼로 하고 있다. 이것 에 한정하지 않고, 실리콘 단결정층은 기판 상에 에피택셜 성장에 의해 형성한 것이어도 된다.

이 실리콘 웨이퍼는 잉곳으로부터 잘라내어진 뒤에 내부에 새로이 베이컨시를 형성하는 RTA 처리(급속 가열 및 급속 냉각의 단시간 열 어닐링)를 행한 실리콘 웨이퍼(W)에 대하여, 예를 들면 도 1에 도시하는 열 처리 장치(1)에 의해 더욱 급속 가열 및 급속 냉각의 단시간 열 처리를 실시함으로써 얻어진다.

이 열 처리 장치(1)는 석영 튜브(2) 내에 지지구 등을 이용하여 그 내면으로부터 이격시킨 상태로 하여 실리콘 웨이퍼(W)를 설치함과 더불어 석영 튜브(2) 내에 분위기 가스(G)를 공급하면서 외부로부터 적외선 램프(3) 등을 이용한 램프 가열에 의한 적외선 조사를 행하여 열 처리하는 것이다.

한편, 상기 실리콘 웨이퍼(W)로서는, 도 2에 도시하는 바와 같이, 실리콘 단결정의 잉곳 내에서의 격자 간 실리콘형 점 결함이 지배적으로 존재하는 영역을 [I]로 하고, 베이컨시형 점 결함이 지배적으로 존재하는 영역을 [V]로 하고, 격자 간 실리콘형 점 결함의 응집체 및 베이컨시형 점 결함의 응집체가 존재하지 않는 퍼펙트 영역을 [P]로 할 때에, 퍼펙트 영역 [P]로 이루어지는 잉곳으로부터 잘라내어진 점 결함의 응집체가 존재하지 않는 것을 이용하고 있다. 한편, 베이컨시형 점 결함은 하나의 실리콘 원자가 실리콘 결정 격자에서 정상인 1개로부터 이탈한 베이컨시에 의한 결함이며, 또, 격자 간 실리콘 점 결함은 원자가 실리콘 결정의 격자점 이외의 위치(인터스티셜 사이트)에 있는 경우의 결함을 말한다.

다시 말해, 이 퍼펙트 영역 [P]로 이루어지는 실리콘 웨이퍼는 예를 들면 일 본국 특개평 1-1393호 공보에 제안되고 있는 바와 같이, CZ법에 의해 핫 존 내의 실리콘 용융액으로부터 잉곳을 보론코흐(Voronkov) 이론에 기초한 인상 속도 프로필로 인상되어, 이 잉곳을 슬라이스하여 작성된다. 이 잉곳은 인상 속도를 V(㎜/분)로 하고, 도가니 중의 실리콘 용융액과 잉곳과의 계면 근방에 있어서의 잉곳 연직 방향의 온도 구배를 G(℃/㎜)로 할 때, 열 산화 처리를 했을 때에 링 형상으로 발생하는 OSF(Oxidation Induced Stacking Fault;산소 유기 적층 결함)가 웨이퍼 중심부에서 소멸하도록, V/G(㎟/분·℃)의 값을 결정하여 제작된다.

상기 보론코흐 이론에서는, 도 2에 도시하는 바와 같이, V/G를 횡축에 취하고, 베이컨시형 점 결함 농도와 격자 간 실리콘형 결함 농도를 동일한 종축에 취하여, V/G와 점 결함 농도와의 관계를 도식적으로 표현하고, 베이컨시 영역과 격자 간 실리콘 영역의 경계가 V/G에 의해 결정되는 것을 설명하고 있다. 보다 자세하게는, V/G비가 임계점 이상에서는 베이컨시형 점 결함 농도가 우세한 잉곳이 형성되는 반면, V/G비가 임계점 이상에서는 격자 간 실리콘형 점 결합 농도가 우세한 잉곳이 형성된다. 도 2에 있어서, [I]는 격자 간 실리콘형 점 결함이 지배적이며, 격자 간 실리콘 점 결함이 존재하는 영역((V/G)₁ 이하)을 나타내고, [V]는 잉곳 내에서의 베이컨시형 점 결함이 지배적이며, 베이컨시형 점 결함의 응집체가 존재하는 영역((V/G)₂이하)을 나타내고, [P]는 베이컨시형 점 결함의 응집체 및 격자 간 실리콘형 점 결함의 응집체가 존재하지 않는 퍼펙트 영역((V/G)₁∼(V/G)₂)을 나타낸다. 영역 [P]에 인접하는 영역 [V]에는 OSF핵을 형성하는 영역 [OSF]((V/G)₂∼ (V/G)₃)이 존재한다.

따라서, 실리콘 웨이퍼에 제공되는 잉곳의 인상 속도 프로필은 잉곳이 핫 존 내의 실리콘 용융액으로부터 인상될 때, 온도 구배에 대한 인상 속도의 비(V/G)가 격자 간 실리콘형 점 결함의 응집체의 발생을 방지하는 제1 경계비((V/G)₁) 이상이며, 베이컨시형 점 결함의 응집체를 잉곳의 중앙에 있는 베이컨시형 점 결함이 지배적으로 존재하는 영역 내에 제한하는 제2 경계비((V/G)₂) 이하로 유지되도록 결정할 수 있다.

이 인상 속도의 프로필은 실험적으로 기준 잉곳을 축 방향에 슬라이스하는 것이나 시뮬레이션에 의해 상기 보론코흐 이론에 기초하여 결정된다.

한편, COP 등의 점 결함의 응집체가 검출 방법에 따라 검출 감도, 검출 하한값이 상이한 값을 나타내는 일이 있다. 그 때문에, 본 명세서에 있어서, 「점 결함의 응집체가 존재하지 않는다」의 의미는, 경면 가공된 실리콘 단결정의 잉곳을 무교반 세코 에칭을 실시한 후에 광학 현미경에 의해, 관찰 면적과 에칭 가공 여유의 곱을 검사 체적으로서 관찰했을 때에, 플로우 패턴(베이컨시형 결함) 및 전위 클러스터(격자 간 실리콘형 점 결함)의 각 응집체가 1×10^-3㎤의 검사 체적에 대하여 1개 결함이 검출된 경우를 검출 하한값(1×10³개/㎤)으로 할 때, 점 결함의 응집체의 수가 상기 검출 하한값 이하인 것을 말한다.

이 실리콘 웨이퍼(W)에 실시되는 열 처리는 수소 가스 또는 불활성 가스 혹 은 이들 혼합 가스로 이루어지는 분위기 가스 중에서, 600℃ 이상 950℃ 미만의 온도 범위 내에서 행하여지는 것이다. 여기서, 불활성 가스로서는, 예를 들면 아르곤(Ar) 가스나 질소(N₂) 가스 등이 이용된다.

이 열 처리는 급속 가열, 급속 냉각(예를 들면, 10℃/초의 승온 또는 강온)의 RTA 처리로서, 예를 들면 1초 이상 300초 이하의 사이에서 행하여진다. 본 실시 형태에서는, 수소 가스 분위기중에서, 900℃에서 10초의 열 처리를 행하였다.

이 열 처리를 실시함으로써, 실리콘 웨이퍼(W)의 표면에 형성된 산화막이 제거되며, 또한 표면의 실리콘 원자가 이동하여 실리콘 웨이퍼(W)의 표면의 결함이 소실한다.

여기서, 실리콘 웨이퍼(W)의 표면의 실리콘 원자는 표면에 산화막이 없는 상태에서는, 600℃ 이상 950℃ 미만이라는 비교적 저온의 열 처리에서도 용이하게 이동할 수 있다.

그리고, 상기 열 처리의 온도는 600℃ 이상이므로, 실리콘 웨이퍼(W)의 표면의 산화막의 제거 및 표면의 실리콘 원자의 이동이 확실하게 행하여진다.

한편, 열 처리 온도는 950℃ 미만이므로, 열 처리 장치(1) 유래의 실리콘 웨이퍼의 금속 오염이 발생하기 어렵고, 또, 파티클 카운터로 측정되는 반사광의 백그라운드 레벨의 악화를 억제할 수 있다.

또한, 열 처리 온도가 저온이기 때문에, 실리콘 웨이퍼(W) 중의 산소 석출 핵이 소멸하기 어렵고, 디바이스 열 처리를 경유한 후의 BMD 밀도의 저하를 억제할 수 있다.

또, 이 열 처리는 열 처리에 의한 실리콘 단결정층 표면의 실리콘 원자의 이동을 행하는 시간을 확보하기 위해서, 1초 이상 계속하여 행하고 있고, 이에 의해 실리콘 웨이퍼(W)의 표면의 산화막의 제거와 실리콘 원자의 이동이 확실하게 행하여진다.

이 열 처리를 행하는 시간은 개선 효과와 생산성 때문에, 300초 이하로 하는 것이 바람직하다.

이 실리콘 웨이퍼(W)는 또한 산소(O₂) 가스 분위기중에서 950℃ 미만의 온도에서 열 처리를 실시함으로써 표면에 산화막이 형성되어서, 표면의 품질이 개선된 실리콘 웨이퍼가 얻어진다.

이 실리콘 웨이퍼에는, 산화막 상에 각종 박막이 포토리소그래피 공정이나 에칭 공정 등을 경유하여 소정의 패턴으로 적층됨으로써, 디바이스가 형성된다.

이렇게 표면의 품질이 개선된 본 발명에 관한 실리콘 웨이퍼는 이후에는 세정액이나 에천트를 사용하여도 GOI가 저하하는 일이 없다.

이 때문에, 그 후에 실리콘 단결정층의 표면에 형성되는 디바이스의 품질(예를 들면 산화막의 내압성 등)이 불량이 되기 어려워, 수율을 향상시킬 수 있다.

한편, 본 발명의 기술범위는 상기 실시 형태에 한정되는 것은 아니고, 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지 변경을 가하는 것이 가능하다. 예를 들면, 상기 실시 형태에서는, 실리콘 웨이퍼(W)에 열 처리를 실시할 때 에 적외선 램프(3)를 사용하여 실리콘 웨이퍼(W)에 적외선을 조사하여 가열했지만, 다른 광선(가시광 등)에 의해 가열하여도 개의치 않는다. 또, 상기 열 처리 장치(1)와 같은 RTA 노(爐) 대신에, 종래의 전기로를 이용해도 된다.

여기서, 실리콘 단결정층에 실시한 열 처리의 조건에 의한 표면의 품질의 차를 검증하기 위해서, 이하의 시험 및 검사를 행했다.

이하의 시험 및 검사에서는, 대략 동일한 품질의 실리콘 단결정층에 각각 열 처리 온도 또는 열 처리 시간이 상이한 열 처리를 실시하여 이루어지는 복수의 실리콘 단결정층을 준비하고, 이들 실리콘 단결정층에, 같은 조건으로 에칭과 세정을 실시하고, 추가로 산소(O₂) 가스 분위기중에서 900℃의 열 처리를 실시하여 표면에 9㎚의 두께의 산화막을 형성한 것을 이용했다.

여기서, 이하의 시험 및 검사에서는, 실리콘 단결정층으로서, CZ법으로 인상 성장된 실리콘 단결정의 잉곳을 가공하여 제작된 실리콘 웨이퍼를 이용하고, 열 처리의 분위기 가스로서는 수소 가스를 이용했다. 또, 에천트로서는, H₂O(물):HF(불화수소)=50:1이 되는 에천트를 이용하고, 세정액으로서는, NH₄OH:H₂O₂:H ₂O=1:1:5가 되는 세정액을 이용했다.

[산화막의 내압 성능 시험]

이 시험에서는, 상기 열 처리에 있어서 열 처리 온도 또는 열 처리 시간이 상이한 각 실리콘 단결정층의 표면에, 포토리소그래피 공정에 의해 가로 세로 0.5㎛ 크기의 폴리실리콘 전극을 형성하고, 각 실리콘 단결정층에 대해서 폴리실리콘 전극의 내압 성능, 즉 실리콘 단결정층 표면의 산화막의 내압 성능을 검증했다.

여기서는, 각 실리콘 단결정층의 표면에, 5㎜×4㎜의 패턴으로 폴리실리콘 전극을 복수 패터닝하여, 각 폴리실리콘 전극에 각각 전압을 인가했다. 이 인가 전압은 인가 개시로부터 점차로 스텝 형상으로 상승하고, 각 폴리실리콘 전극에, 최대 1㎃(대충 11MV/㎠의 전계 강도에 상당)의 스트레스를 인가했다.

이렇게 전압을 인가한 뒤, 실리콘 단결정층 상에 형성한 폴리실리콘 전극의 총수에 차지하는, 깨지지 않은 폴리실리콘 전극의 비율을 양품률(%)로 했다.

그리고, 열 처리 시간은 동일(60초)하고 열 처리 온도가 상이한 각 실리콘 단결정층의 양품률을 구하여, RTA 처리 온도에 대한 양품률의 의존성을 구했다. 이 결과를 도 3의 그래프에 나타낸다.

또, 열 처리 시간은 동일(60초)하고 열 처리 온도가 상이한 각 실리콘 단결정층을 각열 처리 온도마다 2매 준비하고, 각 실리콘 단결정층에 대하여, 표면에 형성한 폴리실리콘 전극의 내압 성능에 있어서의 양품의 분포를 구했다. 이 결과를 도 4에 나타낸다. 도 4에 있어서, 실리콘 단결정층의 표면의 격자 1개가 각각 1개의 패턴(폴리실리콘 전극)을 나타내고 있으며, 백색의 격자는 양품을 나타내고, 흑색의 격자는 불량품을 나타내고 있다.

도 3 및 도 4에 도시하는 바와 같이, 열 처리 온도가 600℃보다도 저온인 경우에는, 명백히 불량률이 높고, 열 처리 온도가 600℃ 이상인 경우에는, 양품률은 대략 90% 이상으로 향상하고 있는 것을 알 수 있다.

이것으로, 열 처리 온도가 600℃보다도 낮은 실리콘 단결정층에서는, HF 에 칭에 의한 산화막의 내압 성능의 저하가 발생하고 있고, 열 처리 온도가 600℃ 이상인 경우에는, 산화막의 내압 성능의 저하가 발생하고 있지 않은 것을 알 수 있다.

또, 상기 열 처리에 있어서 열 처리 온도는 동일(900℃)하고 열 처리 시간만이 상이한 각 실리콘 단결정층을 복수 준비하고, 이들 실리콘 단결정층의 표면에 형성한 폴리실리콘 전극에 상기 내압 시험을 행하고, 열처리 시간에 대한 양품률의 의존성을 구했다. 이 결과를 도 5의 그래프에 나타낸다.

도 5로부터, 열 처리 시간이 1초로 지극히 단시간이어도, 실리콘 단결정층의 표면의 품질의 개선 효과가 높은 것을 알 수 있다.

[표면 검사]

다음에, 상기 열 처리에 있어서 열 처리 시간은 동일(60초)하고 열 처리 온도가 상이한 각 실리콘 단결정층에 대하여, SPV(표면 광 전위 측정)에 의해 실리콘 단결정층 표면의 Fe 오염 레벨을 측정하여, 열 처리 온도에 대한 Fe 오염 레벨의 의존성을 조사했다. 이 결과를 도 6의 그래프에 나타낸다.

도 6으로부터, 열 처리 온도가 600℃로부터 950℃ 미만의 범위에 있는 경우에는 Fe 오염 레벨은 대략 일정한 것에 대해, 열 처리 온도가 950℃ 이상인 경우에는, 열 처리 온도가 950℃ 미만인 경우와 비교하여 Fe 오염 레벨이 증가하고 있는 것을 알 수 있다.

또한, 이들 실리콘 단결정층에 대하여, 파티클 카운터에 의해 실리콘 단결정층 표면의 산란광 강도를 측정하여 헤이즈 레벨(백그라운드 레벨)을 구하고, 열 처 리 온도에 대한 헤이즈 레벨의 의존성을 나타냈다. 이 결과를 도 7의 그래프에 나타낸다.

도 7로부터, 열 처리 온도가 950℃ 미만의 경우에는 열 처리 온도가 높아짐에 따라 헤이즈 레벨은 지극히 완만하게 증가하고 있지만, 열 처리 온도가 950℃ 이상으로 되면 헤이즈 레벨이 급격하게 증가하고 있고, 열 처리 온도가 950℃ 미만인 경우와 950℃ 이상인 경우에서는, 실리콘 단결정층의 표면 상태에 명백한 차가 발생하는 것을 알 수 있다.

[BMD 밀도 측정]

다음에, 상기 열 처리에 있어서 열 처리 시간은 동일(60초)하고 열 처리 온도가 상이한 각 실리콘 단결정층에 대하여, 세코 에칭을 행하고, 실리콘 단결정층 내부의 BMD 밀도를 관찰했다. 이 결과를 도 8에 나타낸다.

이 측정에서는, 실리콘 단결정층으로서, 상기 열 처리 전에, 열 처리 온도 800℃에서 4시간의 열 처리를 행하고, 추가로 1000℃에서 16시간의 열 처리를 행하여 표층에서의 DZ와 내부에서의 BMD 형성을 행한 실리콘 웨이퍼를 이용했다.

도 8로부터, 열 처리 온도가 950℃ 미만의 경우에는 열 처리 온도가 높아짐에 따라서 실리콘 단결정층 중의 BMD 밀도는 완만하게 저하하고 있다. 그리고, 열 처리 온도가 950℃ 이상으로 되면 BMD 밀도는 급격하게 저하하고 있는 것을 알 수 있다.

이상의 시험 및 검사의 결과로부터 구해진, 산화막의 내압 성능, Fe 오염 레벨, 파티클 카운터에 의한 측정의 백그라운드(헤이즈) 레벨, 실리콘 단결정층 내부 에 잔존하는 BMD양 등의 특성으로부터, 실리콘 단결정층을 제조할 때의 열 처리 온도의 범위는 600℃ 이상 950℃ 미만으로 함으로써, 세정액이나 에천트에 대한 내성이 높고, 산화막의 내압 성능이 양호한 실리콘 단결정층의 제조가 가능해지는 것을 알 수 있다.

다음에, 상기 시험에서 이용한 실리콘 웨이퍼에, 상기 열 처리를 실시한 후에 마감 연마 및 세정을 실시한 것과, 상기 시험에서 이용한 실리콘 웨이퍼에, 마감 연마와 세정을 실시한 후에 상기 열 처리를 실시한 것의 양쪽에 대하여, 상기 시험과 마찬가지로 하여, 실리콘 웨이퍼 표면의 품질의 차를 검증했다.

여기서, 열 처리 후에 마감 연마 및 세정을 실시한 실리콘 웨이퍼로서, 800℃를 넘는 온도에서 상기 열 처리를 실시한 것(이하, 실시예 1로 한다)과, 800℃ 이하의 온도에서 상기 열 처리를 실시한 것(이하, 실시예 2로 한다)을 준비하고, 또 마감 연마 및 세정을 실시한 후에 상기 열 처리를 실시한 실리콘 웨이퍼로서, 800℃를 넘는 온도에서 상기 열 처리를 실시한 것(이하, 실시예 3으로 한다)과, 800℃ 이하의 온도에서 상기 열 처리를 실시한 것(이하, 실시예 4로 한다)을 준비했다. 또, 이들 실리콘 웨이퍼의 세정은 상기 시험에서 이용한 것과 같은 세정액으로 행했다.

이들 실시예 1∼4에 대하여, 상기 시험과 마찬가지로 하여, 산화막의 내압 성능 시험, 표면 검사, BMD 밀도 측정을 행한 바, 실시예 1보다도 실시예 2 쪽이 품질이 좋으며, 또 실시예 3은 이들 실시예 1, 2보다도 더욱 품질이 좋으며, 실시예 4에서는, 이들 실시예 중에서 가장 품질이 좋은 것을 확인할 수 있었다.

이것으로, 상기 열 처리를 DK 열 처리로서 행하는 경우, 보다 고품질의 실리콘 단결정층을 얻기 위해서는, 실리콘 단결정층으로 마감 연마 및 세정을 실시한 후에 상기 열 처리를 실시하는 것이 바람직하고, 또 그때의 열 처리 온도를 800℃ 이하로 함으로써, 보다 고품질의 실리콘 단결정층이 얻어지는 것을 알 수 있다.

본 발명에 따르면, 이하의 효과를 발휘한다.

본 발명에 관한 실리콘 단결정층의 제조 방법에 따르면, 수소 가스 또는 불활성 가스, 혹은 이들 혼합 가스로 이루어지는 분위기 가스 중에서, 실리콘 단결정층에 600℃ 이상 950℃ 미만의 온도에서 열 처리를 실시하므로, 실리콘 단결정층의 표면의 산화막이 제거되는 동시에 표면의 실리콘 원자가 이동하여, 표면의 결함이 소실하게 되어, 실리콘 단결정층의 표면의 품질을 개선할 수 있다.

이에 의해, 실리콘 단결정층의 표면에 금속 오염 및 파티클 카운터에 의한 측정시의 백그라운드 레벨이 억제되고, 또한 실리콘 단결정층 중의 BMD 밀도의 저하도 억제된, 세정액이나 에천트에 대한 내성이 높은 본 발명의 실리콘 단결정층을 제조할 수 있다.

따라서, 이 실리콘 단결정층의 제조 방법은 대구경화되는 웨이퍼에 바람직하고, 특히 200㎜보다도 큰 직경의 300㎜의 웨이퍼에 있어서, 더욱 유효하다.

Claims

실리콘 단결정층에, 수소 가스 또는 불활성 가스 혹은 이들 혼합 가스로 이루어지는 분위기 가스 중에서 600℃ 이상 950℃ 미만의 온도에서 열 어닐링에 의한 열 처리를 실시하는 열 처리 공정을 가지며, 상기 열 처리를 행하는 시간을 1초 이상 300초 이하로 하고, 열처리가, 10℃이상/초의 승온 또는 강온을 포함하는 것을 특징으로 하는 실리콘 단결정층의 제조 방법.
삭제
제1항 기재의 실리콘 단결정층의 제조 방법에 있어서, 상기 열 처리되는 실리콘 단결정층은 실리콘 단결정의 잉곳 내에서의 격자 간 실리콘형 점 결함이 지배적으로 존재하는 영역을 [I]로 하고, 베이컨시형 점 결함이 지배적으로 존재하는 영역을 [V]로 하고, 격자 간 실리콘형 점 결함의 응집체 및 베이컨시형 점 결함의 응집체가 존재하지 않는 퍼펙트 영역을 [P]로 할 때에, 퍼펙트 영역 [P]로 이루어지는 잉곳으로부터 잘라내어진 점 결함의 응집체가 존재하지 않는 실리콘 웨이퍼로 이루어지는 것을 특징으로 하는 실리콘 단결정층의 제조 방법.
제1항에 있어서, 상기 실리콘 단결정층에, 연마 처리를 실시한 후에 상기 열 처리를 실시하는 것을 특징으로 하는 실리콘 단결정층의 제조 방법.
제4항에 있어서, 상기 열 처리 공정에 있어서, 600℃ 이상 800℃ 이하의 온도에서 열 처리를 실시하는 것을 특징으로 하는 실리콘 단결정층의 제조 방법.
제1항 기재의 실리콘 단결정층의 제조 방법으로 제조되는 실리콘 단결정층.