KR100566824B1

KR100566824B1 - 실리콘 반도체기판 및 그의 제조방법

Info

Publication number: KR100566824B1
Application number: KR1020020052526A
Authority: KR
Inventors: 다찌가와아키요시; 이카리아쓰시
Original assignee: 실트로닉 아게
Priority date: 2001-09-14
Filing date: 2002-09-02
Publication date: 2006-04-03
Also published as: CN1405842A; JP4567251B2; EP1293592A2; US7208043B2; CN1191608C; EP1293592A3; TWI284685B; JP2003086596A; DE60205316T2; DE60205316D1; EP1293592B1; US20030056715A1; KR20030023488A

Abstract

보이드계 결정의 무결함 영역의 직하에 게터링 사이트로 된느 산소석축물 결함을 고밀도로 구비한 구조를 가진 실리콘 반도체기판 및 그의 제조방법을 제공한다.

초크랄스키법 또는 자장인가 초크랄스키법에 의해 성장한 실리콘 단결정에서 얻은 실리콘 반도체기판을 열처리한 실리콘 반도체기판에 있어서, 산소석출물 결정 결함의 무결함 영역을 Oi DZ로 하고, 0.11㎛이상 크기의 보이드계 결함없는 영역을 COP DZ으로 했을때에,

(수식 1)

(Oi DZ) - (COP DZ)

10㎛

의 관계식을 만족하고, 또 산소석출물결정 결함이 5 ×10⁸개/cm³이상인 것을 특징으로 하는 실리콘 반도체기판 및 5 ×10¹⁷atoms/cm³이상, 1.5 ×10¹⁹atoms/cm ³이하의 질소를 함유한 실리콘 융액을 사용하여 초크랄스키법 또는 자장인가 초크랄스키법에 의해 성장한 실리콘 단결정에서 얻은 실리콘 반도체기판을 최고 도달온도 1150℃이상의 온도로 1시간 이상 비산화성 분위기에서 열처리를 하는 것에 의한 제조방법.

Description

실리콘 반도체기판 및 그의 제조방법{Silicon semiconductor substrate and preparation thereof}

본 발명은 실리콘 반도체기판 및 그 제조방법에 관한 것이다.

상세히는, 보이드계 제품의 무결함 영역 직하에 큰 게터링층을 가진 실리콘 반도체기판 및 그의 제조방법에 관한 것이다.

종래, 반도체기판의 게터링 효과의 개선으로서는, 초크랄스키법에 의해 견인된 실리콘 단결정에서 떼어낸 실리콘 웨이퍼에 있어서, 거울면의 표층부의 격자간 산소농도가 2 ×10¹⁷atoms/cm³이하이며, 거울면 표면에서 깊이 10㎛이상에 걸친 깊이의 무결함층이 형성되며, 무결함층의 산소석출물등의 미소결함 밀도가 10⁵개/cm³이하이며, 그 무결함층 보다도 깊은 영역에는 미소결함이 10⁸개/cm³이상 형성된 내부 게터링층을 가지며, 거울면의 이면측에는 외부 게터링층을 갖지 않는 것을 특징으로 하는 실리콘 웨이퍼가 알려져 있다(일본국 특개평6-252154호 공보).

한편, 보이드계 결함의 무결함층의 개선과 게터링 효과의 양자를 개선한 것 으로서, 초크랄스키법에 의해 질소를 도프(dope)하여 성장된 실리콘 단결정을 슬라이스하여 얻은 실리콘 단결정 웨이퍼이며, 그 실리콘 단결정 웨이퍼의 게터링 열처리후 또는 디바이스 제조 열처리후의 무결함층 깊이가 2 ~ 12㎛이며, 또 그의 내부결함 밀도가 1 ×10⁸~ 2 ×10¹⁰개/cm³인 것을 특징으로 하는 실리콘 단결정 웨이퍼가 알려져 있다(일본국 특개2000-211995호 공보).

그러나, 전자(발명)는 질소첨가에 대하여는 아무 시사도 않고 있으며, 또 보이드계 결함의 무결함층에 대하여도 전혀 시사 않되고 있다. 한편, 후자(발명)는 보이드계결정 결함과 산소석축물 결함의 표면에서의 깊이를 함께 제어하여 질소농도 및 실리콘 단결정 견인시에 1100℃의 온도영역을 통과시의 냉각속도(이하 냉각속도만을 기술)의 최적화에 대하여는 아무 시사도 않하고 있다.

즉, 종래의 기술에 의하면, 보이드계결정 결함의 무결함 영역 깊이를 깊게 하려면, 어닐링 작업시간을 장시간화 하든가 또는 어닐링 온도를 고온화함으로써 대응하고 있으나, 그 경우에 산소의 외방확산이 증진되어, 산소석출물의 무결함 영역폭이 보다 깊게되고, 산소석출물도 용해되여 게터링 효과를 약화시키는 결점이 있었다.

따라서, 본 발명의 목적은 새로운 실리콘 반도체기판 및 그 제조방법을 제공하는 것이다.

본 발명의 또다른 목적은 보이드계 결정의 무결함 영역 직하에 게터링 사이트로 되는 산소석출물 결함을 고밀도로 구비한 구조를 가진 실리콘 반도체기판 및 그 제조방법을 제공하는데 있다.

상기의 목적은 다음 (1) ~ (6)에 의해 달성된다.

(1) 초크랄스키법 또는 자장인가 초크랄스키법에 의해 성장한 실리콘 단결정에서 얻은 실리콘 반도체기판을 열처리한 기판에 있어서, 산소석출물결정 결함의 무결함 영역을 Oi DZ로 하고, 0.11㎛이상 크기의 보이드계 결함이 없는 영역을 COP DZ로 하였을때에,

(수식 4)

(Oi DZ) - (COP DZ)

10㎛

의 관계식을 만족하고, 또 산소석출물결정 결함이 5 ×10⁸개/cm³이상인 것을 특징으로 하는 실리콘 반도체기판.

(2) 표면에서 5㎛이상의 깊이에 2차 이온질량 분석법(SIMS)에 의한 질소분석에서 평균 신호강도의 2배 이상의 신호강도를 나타내는 질소편석에 의한 국소농화부를 가진 것을 특징으로 하는 상기 (1)식에 기재된 실리콘 반도체기판의 제조방법.

(3) 질소농도가 5 ×10¹⁴atoms/cm³이상, 1 ×10¹⁶atoms/cm³이하인 실리콘 반도체기판을 비산화성 분위기에서 열처리한 후에 기판중심의 표면에서 1㎛깊이에 산소농도가 7 ×10¹⁶atoms/cm³이며, 또 포면에서 5㎛이상의 깊이에 2차 이온질량 분석법 (SIMS)에 의한 질소분석에서 평균 신호강도의 2배 이상의 신호강도를 나타내는 질소편석에 의한 국소농화부를 가진 것을 특징으로 하는 상기 (1)식에 기재된 실리콘 반도체기판의 제조방법.

(4) 5 ×10¹⁷atoms/cm³이상, 1.5 ×10¹⁹atoms/cm³이하의 질소를 함유한 실리콘 융액을 사용하여 초크랄스키법 또는 자장인가 초크랄스키법에 의한 성장한 실리콘 단결정에서 얻은 실리콘 반도체기판을 최고 도달온도 1150℃이상의 온도에서 1시간 이상 비산화성 분위기에서 열처리함으로써 그 기판중심에서의 표면에서 1㎛깊이의 산소농도가 7 ×10¹⁶atoms/cm³이하이며, 또 표면에서의 5㎛의 깊이에 2차 이온질량 분석법(SIMS)에 의한 질소분석에서 평균 신호강도의 2배 이상의 신호강도를 나타내는 질소편석에 의한 국소농화부를 가진 것을 특징으로 하는 상기 (1)에 기재된 실리콘 반도체기판의 제조방법.

(5) 5 ×10¹⁷atoms/cm³이상, 1.5 ×10¹⁹atoms/cm³이하의 질소를 함유한 실리콘 융액을 사용하여 초크랄스키법 또는 자장인가 초크랄스키법에 의해 견인시의 냉각속도가 5℃/분 이상에서 성장한 최대 보이드체적이 열처리전의 실리콘 기판의 질소농도를 Natoms/cm³ 또 견인시의 냉각속도를 CR℃/분으로 했을때에,

(수식 5)

8620000 ×(CR)^-1.4 ×EXP(-3.3E-15 ×[N])

100000㎚³

로 나타내는 관계식을 만족하는 냉각속도와 질소농도에서 얻어진 실리콘 반 도체기판을 최고 도달온도 1150℃이상의 온도로 1시간 이상 비산화성 분위기에서 열처리를 하는 것을 특징으로 하는 상기 (1)식에 기재된 실리콘 반도체기판의 제조방법.

(6) 1 ×10¹⁸atoms/cm³이상, 1.5 ×10¹⁹atoms/cm³이하의 질소를 함유한 실리콘 융액을 사용하여 초크랄스키법 또는 자장인가 초크랄스키법에 의해 견인시 냉각속도가 1℃/분이상, 5℃/분미만에서 성장한 최대 보이드체적이 열처리전의 실리콘 기판의 질소농도를 Natoms/cm³또 견인시의 냉각속도를 CR℃/분으로 했을때에,

(수식 6)

8620000 ×(CR)^-1.4 ×EXP(-3.3E-15 ×[N])

150000㎚³

으로 나타내는 관계식을 만족하는 냉각속도 및 질소농도에서 얻어진 실리콘 반도체기판을 최고 도달온도 1200℃이상의 온도로 1시간 이상 비산화성 분위기에서 열처리하는 것을 특징으로 하는 상기 (1)식에 기재된 실리콘 반도체기판의 제조방법.

본 발명에 의한 실리콘 반도체기판은 초크랄스키법(이하, "CZ법"이라 함)또는 자장인가 초크랄스키법(이하, "자장인가 CZ법"이라 함)에 의해 성장한 실리콘 단결정봉을 소정의 두께로 슬라이스하여 얻어지는 것이다.

즉, CZ법은 석영도가니에 수용된 단결정 실리콘 원료의 융액에 종결정을 접 속시켜, 이것을 회전시키면서 서서히 견인하여 소정 직경의 실리콘 단결정봉을 성장시키는 방법이며, 미리 석영도가니내에 질화물을 넣어 두둔가 실리콘 융액에 질화물을 투입하는가 또는 분위기 가스를 질소를 함유한 분위기로 하는 등에 의해 견인 결정에 질소를 도프(dope)할 수가 있다.

이 경우, 질화물의 양, 질소가스의 온도 또는 도입시간등을 조정함으로써 결정의 도프량을 제어할 수 가 있다. 또, 자장인가 CZ법의 경우에도 석영도가니내에 자장을 인가하면서 실시하는 이외에는 CZ법의 경우와 동일하다. 이와 같이하여, 실리콘 반도체기판의 경우는 5 ×10¹⁴~ 1 ×10¹⁶atoms/cm³, 또는 견인시의 실리콘 융액의 경우는 5 ×10¹⁸~ 1.5 ×10¹⁹atoms/cm³의 질소농도로 제어하는 것도 용이하게 실시할 수가 있다.

또, 본 발명에서는 CZ법 또는 자장인가 CZ법에 의해 질소를 도프한 실리콘 단결정봉을 성장시키는 경우, 단결정봉에 함유되는 산소농도를 6.5 ×10¹⁷~ 1 ×10¹⁸atoms/cm³의 범위로 제어하는 것이 바람직하다. 실리콘 단결정봉을 성장시키는 경우에 함유되는 산소농도를 상기 범위로 저하시키는 방법은 종래로부터 관용되고 있는 방법에 의하면 된다. 예를 들면, 도가니 회전수의 감소, 도입가스 유량의 증가, 분위기 압력의 저하, 실리콘 융액의 온도분포 및 대류의 조정등의 수단에 의해 간단히 상기 산소농도 범위로 할 수가 있다.

또, 본 발명에서는, CZ법 또는 자장인가 CZ법에 의해 질소를 도프한 실리콘 단결정봉을 성장시키는 경우에 결정 성장중의 1100℃의 온도영역을 통과시의 냉각온도를 1~15℃/분으로 제어하는 것이 바람직하다. 실제로 이와 같은 결정 제조조건을 실현하기 위하여는, 예로써 결정의 견인속도를 조정하여 결정의 성장속도를 증감시키는 방법에 의해 시행하는 것이 가능하다. 또는, CZ법 또는 자장인가 CZ법에 의해 실리콘 단결정장치의 챔버내에 결정을 임의의 냉각속도로 냉각할 수 있는 불어 넣어 결정을 냉각할 수 있는 장치 또는 융액면상의 일정위치에 결정을 둘러싸도록 수냉링을 배치하는 등의 방법을 적용하면 된다. 이 경우, 상기 냉각법과 결정의 견인속도를 조정함으로써 상기 냉각속도 범위내로 할 수가 있다.

이와 같은 CZ법 또는 자장인가 CZ법에 있어서, 소망농도의 질소가 도프되고, 소망농도의 산소를 함유하며, 소망의 냉각속도로 결정 설장된 실리콘 단결정봉을 얻을 수가 있다. 실리콘 단결정봉을 통상의 방법에 따라, 내주슬라이서 (internally peripheral slicer) 또는 와이어톱등의 절단장치로 슬라이스한 후, 면치기(chamfering), 래핑, 에칭, 연마등의 공정을 경유하여 실리콘 단결정 웨이퍼로 가공한다.

물론, 이들의 공정은 예시를 위해 인용된 것이며, 세정등의 여러 다른 공정의 채택도 고려될 수 있다. 또, 공정순의 변경, 일부생략등 목적에 따라 공정은 적절하게 변경 사용되고 있다.

다음, 이와 같이 얻어진 실리콘 단결정 웨이퍼를 그후의 게터링 열처리 및/또는 디바이스 제조열처리등 열처리를 실시함으로써 산소석출물결정 결함의 무결함 영역을 Oi DZ로 하고, 0.11㎛이상의 크기의 보이드계 결함없는 영역을 COP DZ로 하 였을때,

(수식 7)

(Oi DZ) - (COP DZ)

10㎛

의 관계식을 만족하고, 또 산소석출물결정 결함이 5 ×10⁸개/㎤이상, 바람직하게는 1 ×10⁹~ 1 ×10¹⁰개/㎤의 실리콘 반도체가 얻어진다.

또, 여기서 Oi DZ(산소석출물 무결함층)의 치는 BMD분석기(MO4)에 의한 측정결과의 무결함층 깊이(DZ)이며, 측정조건으로써 10%의 ND필터를 통하여, 부피부분의 산소석출물 결함밀도의 30%의 밀도인 깊이를 산소석출물 결함의 무결함층(Oi DZ)으로 한다.

본 발명에 있어서, (수식 2) 및 (수식 3)으로 열처리전의 실리콘 반도체기판의 최대 보이드체적의 상한을 규정하고 있으나, 실시예에서는 그 보이드체적을 OPP(적외선 간섭법, infrared interference method)최대 신호강도에서도 계산하고 있다.

보이드체적을 TEM에 의해 실제로 구하는 것은 비용 및 시간의 관점에서 곤란함으로 실제로 소정의 보이드체적으로 되어 있는가를 금후 확인하기 위해 TEM관찰에 의해 구한 평가 웨이트중에서의 최대 보이드체적과 OPP최대 신호강도간의 관계를 분명하게 하였다.

OPP최대 신호강도에서 보이드체적을 계산하는 계산식은 냉각속도가 1℃/분이상 3℃/분미만, 3℃/분이상 5℃/분미만, 5℃/분이상의 경우와 질소농도에 의해 환 산식이 다음과 같이 변화하는 것이 TEM관찰에 의한 보이드체적의 측정과 OPP최대 신호강도의 일치에서 확인되고 있다.

그 결과에 의하면, 냉각속도가 5℃/분 이상이며, 또 열처리전 실리콘 반도체기판의 질소농도가 5 ×10¹⁴atoms/㎤미만 또는 냉각속도가 1℃/분이상 3℃/분미만이고 또 질소농도가 2 ×10¹⁴atoms/㎤미만의 경우,

(수식 8)

보이드체적(㎚³) = 110000 ×(OPP최대 신호강도)^1.1

로 표시된다.

냉각속도가 5℃/분이상이고 열처리전의 실리콘 반도체기판중의 질소농도가 5 ×10¹⁴이상 1 ×10¹⁶atoms/㎤이하 또는 냉각속도가 3℃/분이상 5℃/분미만에서 열처리전 실리콘 반도체기판의 질소농도가 2 ×10¹⁴이상 2 ×10⁶atoms/㎤미만, 또는 냉각속도가 1℃/분이상 3℃/분미만이며, 또 열처리전 실리콘 반도체기판의 질소농도 2 ×10¹⁴이상 1 ×10¹⁵atoms/㎤미만의 경우,

(수식 9)

보이드체적(㎚³) = 20000 ×(OPP 최대신호강도)^1.6으로 표시된다.

냉각속도가 1℃/분이상 3℃/분미만에서 열처리전 실리콘 웨이퍼의 질소농도가 1 ×10¹⁵atoms/㎤이상, 또는 냉각속도가 3℃/분이상 5℃/분미만에서 열처리전 실 리콘기판의 질소농도 2 ×10¹⁵atoms/㎤이상 1 ×10¹⁶atoms/㎤이하의 경우,

(수식 10)

보이드체적(㎚³) = 110 ×(OPP 최대신호강도)^3.6으로 표시된다.

본 관계식을 사용함으로써, 질소를 첨가한 경우의 실리콘 반도체기판의 보이드계 결함의 최대 크기를 구할 수 있으며, 열처리전 제조한 실리콘 반도체기판이 본 발명에서 규정한 보이드계 결함의 크기로 제어되는 것을 확인할 수 있다.

실시예에서는 OPP 최대신호강도에서 구한 측정웨이퍼의 최대 보이드체적이 본 실시예에 기재된 냉각속도 및 질소농도를 (수식 2) 및 (수식 3)을 적용하여 계산한 치와 거의 같은 정도이며, 그 치는 각각 (수식 2) 및 (수식 3)에서 제한된 100000㎚³ 및 150000㎚³ 이하인 것이 제시되었으며, 한편 비교예에서는 상기 치이상의 보이드체적 보다도 큰것이 나타났으며, 그 실시예 및 비교예에 의해 청구항 1에 기재된 (수식 1)을 만족하는 실리콘 반도체기판을 얻기 위하여는 냉각속도 및 질소농도가 본 발명의 범위에 있는 것이 필요한 것으로 나타나고 있다.

또, 본 발명에 의한 실리콘 반도체기판은, 편석한 질소가 BMD분석기로 측정안될 만큼 미소한 산소석출물 결함을 형성함으로써, 표면의 무결함층을 확실하게 확보하기 위해, 표면에서 5㎛이상의 깊이에 2차 이온질량분석법(SIMS)에 의한 질소분석에서 평균신호강도의 2배이상의 신호강도를 나타내는 질소편석에 의한 국소농화부를 구비하는 것이 바람직하다.

또, 본 발명에 의한 실리콘 반도체기판은 질소농도가 5 ×10¹⁴atoms/㎤ ~ 1 ×10¹⁶atoms/㎤이며, 또 실리콘 반도체기판을 비산화성 분위기에서 예로써 수소, 질소, 아르곤, 헬륨, 이들 가스의 1종 또는 2종이상의 혼합가스등의 분위기에서 열처리한 후에 그 기판중심에서의 표면에서 1㎛ 깊이의 산소농도가 7 ×10¹⁶atoms/㎤이하이며, 상기의 이유에 의해 표면에서 5㎛이상의 깊이에 2차 이온질량분석법(SIMS)에 의한 질소분석에서, 평균신호강도의 2배이상의 신호강도를 나타내는 질소편석에 의한 국소농화부를 구비하는 것이 또한 바람직하다. 여기서 질소농도의 상한을 1 ×10¹⁶atoms/㎤로 결정한 이유는 질소농도가 1 ×10¹⁶atoms/㎤을 넘으면, 실리콘 단결정봉을 견인할때, 다결정화하는 염려가 있는 것을 피하기 위한 것이다.

이와 같이, 본 발명은 디바이스 활성층인 보이드계결정 결함의 무결함영역의 깊이를 제어하면서, 그 직하에 게터링 사이트로 되는 산소석출물계 결함을 형성할 수 있는 것을 특징으로 하며, 다음 수식을 만족하도록 제어할 수 있는 것을 특징으로 한다.

(수식 11)

BMD밀도

5 ×10¹⁴/㎤ 및

(Oi - DZ) - (COP DZ)

10㎛

이와 같은 물성을 가진 실리콘 반도체기판은 잉곳 견인시의 냉각속도가 5℃/ 분이상의 경우는 5 ×10¹⁷~ 1.5 ×10¹⁹atoms/㎤, 냉각속도가 1℃/분이상 5℃/분미만의 경우는 1 ×10¹⁸~ 1.5 ×10¹⁹atoms/㎤의 질소를 함유한 융액을 사용하여, CZ법 또는 자장인가 CZ법에 의해 성장한 실리콘 단결정에서 얻은 실리콘 반도체기판을 최고 도달온도 1150℃이상, 바람직하게는 1200 ~ 1250℃의 온도에서 1시간이상 상기 비산화성 분위기에서 열처리 함으로써 제조되는 것이 바람직하다.

또, 본 발명에 의한 실리콘 반도체기판을 보다 확실하게 실현하기 위하여는, 5 ×10¹⁷atoms/㎤ ~ 1.5 ×10¹⁹atoms/㎤의 질소를 함유한 실리콘 융액을 사용하여 CZ법 또는 자장인가 CZ법에 의해 견인시 1100℃에서의 냉각속도가 5℃/분이상, 바람직하게는 5 ~ 15℃/분에서 성장한 최대 보이드체적이 열처리전의 실리콘기판의 질소농도를 Natoms/㎤, 또 견인시의 1100℃의 온도영역을 통과할때의 냉각속도를 CR℃/분으로 했을때에,

(수식 12)

8620000 ×(CR)^-1.4 ×EXP(-3.3E-15 ×[N])

100000㎚³

으로 나타내는 관계식을 만족하는 냉각속도와 질소농도에서 얻어진 실리콘 반도체기판의 경우는, 최고 도달온도 1150℃이상에서 1시간 이상, 바람직하게는 1200 ~ 1250℃의 온도에서 0.5시간이상, 바람직하게는 1 ~ 2시간 비산화성 분위기에서 열처리를 함으로써 제조하는 것이 바람직하다.

또, 냉각속도가 5℃/분미만으로 늦어지는 경우는, 보이드계 결함이 크게됨으 로, 보이드를 축소시키기 위해 보다 다량의 질소를 필요로 하며, 또 냉각속도가 느린 경우 보다도 두꺼운 내벽산화막을 열처리로 확산시킴으로 열처리 온도는 보다 고온이 바람직하다. 따라서, 생산성 좋게 본 발명의 청구항 1의 실리콘 반도체기판을 확실하게 얻기 위하여는, 1 ×10¹⁸atoms/㎤ ~ 1.5 ×10¹⁹atoms/㎤의 질소를 함유한 실리콘 융액을 사용하여 CZ법 또는 자장인가 CZ법에 의해 냉각속도가 1℃/분미만, 바람직하게는 3 ~ 5℃/분에서 성장한 실리콘 반도체기판의 최대 보이드체적이 열처리전의 실리콘기판의 질소농도를 Natoms/㎤, 견인시에 1100℃의 온도영역을 통과할때의 냉각속도를 CR℃/분으로 했을때에.

(수식 13)

8620000 ×(CR)^-1.4 ×EXP(-3.3E-15 ×[N])

150000㎚³

로 나타내는 관계식을 만족하는 냉각속도 및 질소농도에서 얻은 실리콘 반도체기판을 최고 도달온도 1200℃이상, 바람직하게는 1200 ~ 1250℃의 온도에서 1시간이상, 바람직하게는 1 ~ 2시간 비산화성 분위기에서 열처리를 함으로써 제조하는 것이 바람직하다.

본 발명의 제조법에 의해 제조된 실리콘 반도체기판은, 그 웨이퍼 중에서 표면으로부터 1㎛ 깊이의 산소농도가 7 ×10¹⁶atoms/㎤이하이며는, COP DZ가 5㎛이상 확보되며, 불순물의 게터링에 우수하며, 또 (수식 1)의 관계식을 만족하는 실리콘 반도체기판이 제조된다.

(실시예)

다음, 본 발명을 실시예 및 비교예를 들어 보다 구체적으로 설명한다. 그러나, 본 발명은 이들 실시예에 제한된 것은 아니다.

CZ법에 의해, 직경 6인치의 결정 견인에는 18인치의 석영도가니에 또 직경 8인치 결정 견인에는 22인치의 석영도가니에 원료로서 다결정 실리콘을 장전하고, 표 1에 나타난 것같이, 직경 6인치 및 8인치 P형, 방위<100>, 저항율 8.5 ~11.5Ω·㎝의 실리콘 단결정봉을 질소농도, 산소농도, 평균 SL 및 냉각속도의 조건을 변경하여 제조하였다.

질소도프량의 제어는 원료중에 미리 소정량의 질화규소막을 가진 실리콘 웨이퍼를 투입하여 놓음으로 실행하였다.

산소농도의 제어는 견인시 도가니회전을 제어함으로써 실행하였다. 냉각속도의제어는 단결정봉의 견인속도를 변화시키고, 결정의 성장속도를 변화시킴으로써 실행하였다. 얻어진 실리콘 단결정봉의 측정치는 표 1에 나타난 것과 같다.

이와 같이하여 얻어진 단결정에서 와이어톱을 사용하여 떼내어, 면치기, 래핑, 에칭, 거울면 연마가공을 실시하여 질소의 도프량, 신소농도 및 냉각속도 이외의 조건은 거의 동일하게 한 실리콘 단결정 거울면 웨이퍼를 각각 복수개의 제조하였다.

이와 같이하여 얻어진 실리콘 단결정 웨이퍼에 게터링 열처리를 실시하였다. 이 경우의 게터링 열처리는 수소 20vol.%와 아르곤 80vol.%로 형성된 분위기에서, 800 ~ 1000℃의 온도영역에서는 8℃/분의 승온율, 1000 ~ 1100℃의 온도영역에서는 4℃/분의 승온율, 1100 ~ 1150℃의 온도영역에서는 1℃/분의 승온율, 1150 ~ 1200℃의 온도영역에서는 1℃/분의 승온율로 승온하며, 최고 도달온도가 1150℃에서는 4시간 또는 8시간 유지, 또 1200℃까지 승온한 경우는 30분에서 2시간 유지한다. 유지후, 1200 ~ 1150℃의 온도영역에서는 1℃분의 강온율, 1150 ~ 1100℃의 온도영역에서는 1℃/분의 강온율, 1100 ~ 800℃의 온도영역에서는 4℃/분의 강온율로 냉각함으로써 실시하였다. 또한, 그 열처리의 경우 비산화성 분위기는 아르곤 및 수소 vol.%의 비율을 변경하여도 동일하였으며, 극단으로는 아로곤 100vol.% 또는 수소 100vol.%에서도 손상되지 않았다.

계속하여, 이들의 실리콘 단결정웨이퍼의 무결함층 깊이를 평가하였다. 표면에서의 연마제거량을 변경한 웨이퍼를 준비하였다. 그리고, SC-1혼합액(암모니아수(NH₄OH)와 과산화수소수(H₂O₂) 및 초순수의 1 : 1 : 20의 혼합액)으로 웨이퍼를 온도약 80℃에서 1시간 세정함으로써 미소한 COP를 가시화시켜 웨이퍼 표면을 KLA/Tencor사제 SP1 입자측정장치로, 그 웨이퍼 표면에 존재하는 크기가 0.11㎛이상의 COP(Crystal Originated Particle)에 대해서 COP수를 카운트하여 측정하였다.

그리고, 그 SC-1혼합액으로 세정을 10회 반복하여, 세정전의 COP수에서 10회 세정후에 측정한 COP수의 증가분을 SC-1혼합액으로 에칭에 의해 제거한 체적으로 제하여 COP 체적밀도를 계산하였다. 또한, 재연마에 의한 연마제거 두께는 1, 3, 5, 7, 12㎛의 깊이까지 실시되었다.

또, 무결함층 두께에 대하여는 상기와 동일하게 표면에서의 연마제거량을 변경한 웨이퍼에 대하여, 산화막내압 품질을 평가하여 실시하였다. 산화막내압 품질은 TZDB(Time Zero Dielectric Breakdown)의 C모드 수율, 상세하게는 인도프폴리 실리콘전극(산화막 두께 25㎚, 전극 면적 20㎟)을 제조하여, 판정전류치 100㎃/㎠로 평가한 절연파괴전계 11㎷/㎝이상의 것을 양품으로 하고, 웨이퍼면내의 모든 전극에 대하여 양품율을 조사하였다.

또, 산소석출물 결함밀도 및 Oi Dz를 조사하기 위하여, 본 발명품인 실리콘 단결정 웨이퍼에 디바이스 열처리와 유사한 열처리를 실시하였다. 그 열처리는 실리콘 단결정 웨이퍼를 질소분위기에서 8000℃의 열처리를 4시간 실시한 후, 또 1000℃의 산화열처리를 16시간 실행함으로서 달성하였다.

또, 견인되고 거울화된 열처리전 실리콘 단결정 웨이퍼의 내부 미소결함중 최대 신호강도를 가진 결함의 크기를 평가 하였다. 그 내부 미소결함밀도의 측정은 OPP(Optical Precipitate Prpfiler)법으로 실시되었으며, 그 OPP법은 노르말스키(Normalski)형 미분간섭 현미경을 응용한 것이다. 먼저, 광원에서 나온 레이저관을 편광프리즘에서 2개의 직교하는 90°위상이 다른 직선 편관의 빔으로 분리하여, 웨이퍼경면측에서 입사시킨다. 이때, 1개의 빔이 결함을 가로지르면 위상시프트가 생기며, 다른 1개의 빔과의 위상차가 발생한다.

빔이 웨이퍼의 이면을 통과후에 그 위상차를 편광분석기에 의해 검출함으로써 결함을 검출한다.

이와 같이하여 얻어진 측정결과를 표 2 ~ 표 6에 나타냈었다.

여기서 무결함층 결함층깊이의 평가에 대하여는, COP수에 의한 평가는 상기 SC-1혼합물에 의한 반복 세정에 의해 이루어지며, 웨이퍼면내의 COP체적 밀도가 2 ×10⁵개/㎤이하 일것, 또 산화막내압(TZDB)에 의한 평가로 양품율이 90%이상을 만족하는 깊이를 무결함층으로 하여 평가하고 있다.

여기서, 표 2 및 표 3의 데이터를 6인치의 직경을 가진 본 발명품의 실시예이며, 청구항 1 및 2를 만족하는 실리콘 반도체기판임과 동시에 3항에서 5항까지의 제조조건을 만족하고 있다. 즉, 냉각속도 5℃/분이상이고 질소농도가 5 ×10¹⁴atoms/㎤이상이며, 또 비산화성 분위기에서 1150℃이상의 온도로 1시간 이상의 열처리를 실시하며, 열처리후 표층으로부터 1㎛ 깊이에서의 산소농도가 SIMS에 의한 측정에서 7 ×10¹⁷atoms/㎤이하인 조건을 만족하고 있다.

또한, 본 실시예에서 어닐링조건이 1200℃ ×0시간의 조건은, 1150℃ ~ 1200℃에서의 승강온시간이 합계로 100분(미온도 영역에서의 승강온율은 1℃/분 임으로)이며, 본 발명의 제조조건인 1150℃이상에서 1시간 이상인 조건을 만족하고 있다.

표에 나타낸 계산 보이드체적은 각각의 실시예에 나타낸 냉각속도 및 질소농도에 의해 (수식 2)의 좌변의 계산식에서 구한 열처리전 실리콘 반도체기판의 최대 보이드체적이다. 또, 표중의 OPP계산 보이드체적은 OPP측정에 의한 최대 신호강도에서 (수식 8)부터 (수식 10)에 의해 구해진 치이다. 그 보이드체적은 상기 (수식 2)의 좌변에서 계산된 최대 보이드체적(표중의 계산 보이드체적)과 유사하게, (수식 2)의 좌변에 나타낸 최대 허용보이드체적 100000㎚³이하를 만족하고 있으며, OPP에 의한 평가에 의해 얻어진 열처리전 실리콘 반도체기판이 본 발명에서 규정된 범위인 것이 확인된다. 또한, OPP측정에서 구한 최대 신호강도는 측정장치상에서의 디지털화된 측정치로만 얻어진다. 그 때문에, OPP최대 신호강도에서 구한 보이드체적과 (수식 2)에서 구한 보이드체적은 완전히 동일한 치로는 않된다.

또, 표 4의 데이터는 본 발명의 실리콘 반도체기판의 조건을 만족하지 않는 비교예에 의한 직경 6인치의 제품에 관한 것이다. 이들은 청구항 3에서 5까지의 제조조건에서 주로 질소농도가 본 발명의 범위외임으로 청구항 1에 기재한 산소석출물결정 결함은 5 ×10⁸개/㎤이하에서 언제나 만족하는 것이 아니며, (Oi DZ) - (COP DZ)

10㎛의 관계를 만족 않는다.

또한, 표 5의 데이터는 본 발명의 청구항 6의 실시예에 의한 직경 8인치의 제품에 관한 것이며, 이들 제품은 청구항 1을 만족하는 실리콘 반도체기판에 관한 것이다. 즉, 냉각속도 1℃/분이상, 5℃/분미만에서 열처리전 실리콘 반도체기판의 질소농도가 1 ×10¹⁵atoms/㎤이상이며, 또 비산화성 분위기에서 1200℃이상의 온도로 1시간 이상의 열처리를 시행하고, 열처리후 표면으로부터 1㎛깊이에서의 산소농도가 SIMS에 의한 측정에서 7 ×10¹⁷atoms/㎤이하의 조건을 만족한다.

표 5의 계산보이드체적은 각각의 실시예에서 나타난 냉각속도 및 질소농도에 의해 (수식 3)의 좌변의 계산식에서 구한 열처리전 실리콘 반도체기판의 최대 보이드체적이다.

또, 표의 OPP계산 보이드체적은 OPP측정에 의한 최대 신호강도를 (수식 8)부 터 (수식 10)까지의 관계식에 대입하여 구한 치이며, 그 계산보이드체적 및 그 OPP보이드체적은 (수식 3)의 좌변의 최대 허용보이드체적인 150000㎚³이하 이다.

표 6의 데이터는 주로 직경 8인치를 가진 본 발명의 청구항 6에 기재된 실리콘 반도체기판의 조건을 만족하지 않는 비교예에 의한 제품에 관한 것이다. 이들은 청구항 6의 제조조건에서 주로 질소농도가 본 발명의 범위외임으로 청구항 1에 기재한 산소석출물결정 결함인 5 ×10⁸개/㎤를 항상 만족하지 않으며, (Oi DZ) - (COP DZ)

10㎛의 관계를 만족하지 않는다.

이상과 같이, 본 발명에 의한 실리콘 반도체기판은 보이드계 결함의 무결함영역의 직하에 게터링 사이트로 되는 산소석출물 결함을 고밀도로 구비하는 구조를 가지도록 보이드계결정 결함의 무결함 영역의 깊이 및 산소석출물 결함의 밀도 및 그 발생깊이를 제어할 수 있는 발명이다. 그리고 이 기술은 열처리전의 실리콘 반도체기판의 질소농도 및 냉각속도의 범위를 본 발명의 범위에 한정시킴으로써 가능하게 되는 것이다.

Claims

초크랄스키법 또는 자장인가 초크랄스키법에 의해 성장된 실리콘 단결정에서 얻은 실리콘 반도체기판을 열처리한 기판에 있어서, 산소석출물결정 결함의 무결함 영역을 Oi DZ로 하고, 0.11㎛이상 크기의 보이드계 결함없는 영역을 COP DZ로 했을때,

(수식 1)

(Oi DZ) - (COP DZ)
10㎛

의 관계식을 만족하고, 또 산소석출물결정 결함이 5 ×10⁸개/㎤ 이상 1 ×10¹⁰개/cm³ 이하인 것을 특징으로 하는 실리콘 반도체기판.
초크랄스키법 또는 자장인가 초크랄스키법에 의해 성장된 실리콘 단결정에서 얻은 실리콘 반도체기판을 열처리한 기판에 있어서, 산소석출물결정 결함의 무결함 영역을 Oi DZ로 하고, 0.11㎛이상 크기의 보이드계 결함없는 영역을 COP DZ로 했을때,

(수식 1)

(Oi DZ) - (COP DZ)
10㎛

의 관계식을 만족하고, 또 산소석출물결정 결함이 5 ×10⁸개/㎤이상 1 ×10¹⁰개/cm³ 이하이며,

표면에서 5㎛이상의 깊이에서 2차 이온질량분석법(SIMS)에 의한 질소분석에서 평균신호강도의 2배이상의 신호강도를 나타내는 질소편석에 의한 국소농화부를 가진 것을 특징으로 하는 실리콘 반도체기판.
질소농도 5 ×10¹⁴atoms/㎤이상, 1.5 ×10¹⁶atoms/㎤이하인 실리콘 반도체기판을 비산화성 분위기에서 열처리한 후에, 그 기판중심에서의 표면에서 1㎛ 깊이의 산소농도가 7 ×10¹⁶atoms/㎤이하이며, 또 표면에서 5㎛이상의 깊이에서 2차 이온질량분석법(SIMS)에 의한 질소분석에서 평균신호강도의 2배이상의 신호강도를 나타내는 질소편석에 의한 국소농화부를 가지도록 하는 것을 특징으로 하는, 제1항 기재의 실리콘 반도체기판의 제조방법.
5 ×10¹⁷atoms/㎤이상, 1.5 ×10¹⁹atoms/㎤이하의 질소를 함유한 실리콘 융액을 사용하여 초크랄스키법 또는 자장인가 초크랄스키법에 의해 성장한 실리콘 단결정에서 얻은 실리콘 반도체기판을 최고 도달온도 1150℃이상의 온도로 1시간 이상 비산화성 분위기에서 열처리함으로써, 그 기판 중심에서의 표면에서 1㎛ 깊이의 산소농도가 7 ×10¹⁶atoms/㎤ 이하이며, 또 표면에서 5㎛이상의 깊이에서 2차 이온질량분석법(SIMS)에 의한 질소분석에서 평균신호강도의 2배이상의 신호강도를 나타내는 질소편석에 의한 국소농화부를 가지도록 하는 것을 특징으로 하는, 제1항 기재의 실리콘 반도체기판의 제조방법.
5 ×10¹⁷atoms/㎤이상, 1.5 ×10¹⁹atoms/㎤ 이하의 질소를 함유한 실리콘 융액을 사용하여 초크랄스키법 또는 자장인가 초크랄스키법에 의해 견인하며, 견인시에 1100℃의 온도영역을 통과시의 냉각속도가 5℃/분이상에서 성장한 실리콘 단결정에서 얻은 실리콘 반도체기판이며, 열처리전의 실리콘기판의 질소농도가 Natoms/㎤ 또 견인시의 1100℃의 온도영역을 통과할때의 냉각속도는 CR℃/분으로 했을때의 보이드계 결함의 최대 보이드체적이

(수식 2)

8620000 ×(CR)^-1.4 ×EXP (-3.3E-15 ×[N])
100000㎚³

으로 나타내는 관계식을 만족하는 냉각속도와 질소농도에서 얻은 실리콘 반도체기판을 최고 도달온도 1150℃이상의 온도로 1시간이상 비산화성 분위기에서 열처리를 하는 것을 특징으로 하는, 제1항 기재의 실리콘 반도체기판의 제조방법.
1 ×10¹⁸atoms/㎤이상, 1.5 ×10¹⁹atoms/㎤이하의 질소를 함유한 실리콘 융액을 사용하여 초크랄스키법 또는 자장인가 초크랄스키법에 의해 견인하고 견인시에 1100℃의 온도영역을 통과시의 냉각속도가 1℃/분이상, 5℃/분미만에서 성장한 실리콘 단결정에서 얻어진 실리콘 반도체기판이며, 열처리전의 실리콘기판의 질소농도를 Natoms/㎤ 또 견인할때의 1100℃의 온도영역을 통과시의 냉각속도를 CR℃/분로 했을때에 보이드계 결함의 최대 보이드체적이

(수식 3)

8620000 ×(CR)-1.4 ×EXP (-3.3E-15 ×[N]
150000㎚³

으로 나타내는 관계식을 만족하는 냉각속도 및 질소농도에서 얻어진 실리콘 반도체기판을 최고 도달온도 1200℃ 이상의 온도로 1시간 이상 비산화성 분위기에서 열처리를 하는 것을 특징으로 하는, 제1항 기재의 실리콘 반도체기판의 제조방법.