JP2000256092A - シリコンウエーハ - Google Patents

シリコンウエーハ

Info

Publication number
JP2000256092A
JP2000256092A JP11057738A JP5773899A JP2000256092A JP 2000256092 A JP2000256092 A JP 2000256092A JP 11057738 A JP11057738 A JP 11057738A JP 5773899 A JP5773899 A JP 5773899A JP 2000256092 A JP2000256092 A JP 2000256092A
Authority
JP
Japan
Prior art keywords
defect
wafer
silicon wafer
defects
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11057738A
Other languages
English (en)
Inventor
Masahiro Kato
正弘 加藤
Masaro Tamazuka
正郎 玉塚
Osamu Imai
今井  修
Akihiro Kimura
明浩 木村
Chisa Yoshida
知佐 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP11057738A priority Critical patent/JP2000256092A/ja
Priority to US09/673,955 priority patent/US6599603B1/en
Priority to JP2000602843A priority patent/JP3800960B2/ja
Priority to PCT/JP2000/001125 priority patent/WO2000052236A1/ja
Priority to EP00905368A priority patent/EP1087042A4/en
Priority to KR1020007011856A priority patent/KR100688628B1/ko
Priority to TW089103834A priority patent/TW531575B/zh
Publication of JP2000256092A publication Critical patent/JP2000256092A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Abstract

(57)【要約】 【課題】 熱処理による空洞欠陥の低減効果をより深い
領域まで拡大するのに適したシリコンウエーハを得る。 【解決手段】 CZシリコンウエーハであって、その内
部に棒状の空洞欠陥および/または板状の空洞欠陥を含
むシリコンウエーハ。およびCZシリコンウエーハであ
って、その内部に空洞欠陥を含み、任意の{110}面に
投影された該空洞欠陥像に外接する任意の長方形におけ
る、長い辺の長さL1と短い辺の長さL2との比(L1
/L2)の最大値が2.5以上であるシリコンウエー
ハ。およびウエーハ内部に棒状の空洞欠陥および/また
は板状の空洞欠陥を含むシリコンウエーハであって、ウ
エーハ表面から少なくとも0.5μmの深さにわたり空
洞欠陥がウエーハ内部の1/2以下の密度であるシリコ
ンウエーハ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チョクラルスキー
法(CZ法)によってシリコン単結晶を引上げる際に結
晶内部に発生する結晶欠陥が、その後の熱処理によって
消滅しやすいシリコンウエーハに関する。
【0002】
【従来の技術】半導体集積回路等のデバイスを作製する
ためのウエーハとしては、主にチョクラルスキー法(C
Z法)によって育成されたシリコン単結晶ウエーハが用
いられている。このようなシリコン単結晶ウエーハに結
晶欠陥が存在すると、半導体デバイス作製時にパターン
不良などを引き起こしてしまう。特に、近年の高度に集
積化されたデバイスにおけるパターン幅は、0.3μm
以下といった非常に微細なものとなっているため、この
ようなパターン形成時には、0.1μmサイズの結晶欠
陥の存在でもパターン不良等の原因になり、デバイスの
生産歩留あるいは品質特性を著しく低下させてしまう。
従って、シリコン単結晶ウエーハに存在する結晶欠陥は
極力サイズと密度を小さくさせなければならない。
【0003】特に最近になって、CZ法により育成され
たシリコン単結晶中には、グローイン(Grown-in)空洞
欠陥と呼ばれる、結晶成長中に導入された結晶欠陥が存
在することが報告されている。このような結晶欠陥の主
な発生原因は、単結晶製造中に凝集する原子空孔のクラ
スタあるいは石英ルツボから混入する酸素原子の凝集体
である酸素析出物であると考えられている。これらの結
晶欠陥がデバイスが形成されるウエーハの表層部に存在
すると、デバイス特性を劣化させる有害な欠陥となるの
で、このような結晶欠陥を低減して十分な深さを有する
無欠陥層(DZ)を表層部に有するシリコンウエーハを
作製することが望ましい。
【0004】上記グローイン空洞欠陥の形状は、八面体
を基調とした空洞が数個つながった構造であり、サイズ
は100〜300nm程度で、表面は酸化膜で囲まれて
いることが知られている(M.Kato, T.Yoshida, Y.Ikeda
and Y.Kitagawa, Jpn.J.Appl.Phys.35,5597,1996)。
これらの空洞欠陥の{110}面に投影した透過型電子顕
微鏡の観察図を図3及び図4に示す。この欠陥は、チョ
クラルスキー法による単結晶製造中に、1150℃付近
の温度帯で原子空孔が凝集してできたと考えられてい
る。このような空洞欠陥が、デバイスが形成されるウエ
ーハの表層部(0〜5μm)に存在するとデバイス特性
を劣化させるため、このような欠陥を低減するための種
々の方法が検討されてきている。
【0005】例えば、上記グローイン空洞欠陥の密度を
低減する方法として、シリコンウエーハを高温熱処理す
ればよいことが知られている。ところが、従来のCZ法
によるシリコンウエーハに、この方法を適用するとウエ
ーハ表面から約0.3μm以上の深さの内部領域で欠陥
が多く残留してしまい、無欠陥層の深さが浅くなってし
まう問題があった。そのため、従来のシリコンウエーハ
では、デバイスを作製する際の自由度が低いという欠点
があった。
【0006】
【発明が解決しようとする課題】本発明は、このような
問題点に鑑みて為されたもので、熱処理による空洞欠陥
の低減効果を高め、より深い領域まで無欠陥層を拡大す
るのに適したシリコンウエーハを得ることを目的とす
る。
【0007】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項1に記載した発明は、チョクラルス
キー法により引上げられたシリコン単結晶棒をウエーハ
に加工して得られたシリコンウエーハであって、その内
部に棒状の空洞欠陥および/または板状の空洞欠陥を含
むことを特徴とするシリコンウエーハである。
【0008】このように、CZ法によって単結晶棒を育
成する際に、内部に含まれる欠陥の形状を棒状および/
または板状にすることにより、欠陥の体積に対する表面
積の相対的な比率が八面体の欠陥よりも高くなり、熱処
理を行った際に欠陥が深い領域まで低減される。
【0009】なお、ここでいう欠陥の形状が棒状および
/または板状とは、従来のウエーハ内部に含まれていた
空洞欠陥のような八面体形状や、球状でないことを意味
する。 例えば、ウエーハ内部を透過型電子顕微鏡を用
いて観察した場合において、任意の{110}面に投影さ
れた欠陥像の外側に接する任意の長方形を作図すると、
長い辺の長さL1と短い辺の長さL2との比(L1/L
2)の最大値が2.5以上になるものをいう。
【0010】また、本発明の請求項2に記載した発明
は、チョクラルスキー法により引上げられたシリコン単
結晶棒をウエーハに加工して得られたシリコンウエーハ
であって、その内部に空洞欠陥を含み、任意の{110}
面に投影された該空洞欠陥像に外接する任意の長方形に
おける、長い辺の長さL1と短い辺の長さL2との比
(L1/L2)の最大値が2.5以上であることを特徴
とするシリコンウエーハである。
【0011】このように、任意の{110}面に投影され
た空洞欠陥像に外接する任意の長方形における、長い辺
の長さL1と短い辺の長さL2との比(L1/L2)の
最大値が2.5以上のウエーハは、欠陥の体積に対する
表面積の相対的な比率が八面体の欠陥よりも高くなり、
熱処理を行った際に欠陥が深い領域まで低減される。な
お、任意の{110}面に投影された空洞欠陥像を観察す
るには、透過型電子顕微鏡を用いれば容易に投影面を特
定でき、正確に欠陥像を観察することができる。
【0012】この場合、請求項3に記載したように、前
記シリコン単結晶棒はチョクラルスキー法により窒素を
ドープされたものとすることができる。空洞欠陥の形状
を、上記の棒状および/または板状とするためには、例
えばシリコン単結晶棒をチョクラルスキー法により育成
する際に窒素をドープすることにより、グローイン欠陥
の形状を、通常の八面体形状から棒状あるいは板状の形
状へと容易に変化させることができる。
【0013】また、本発明の請求項4に記載した発明
は、請求項1ないし請求項3のいずれか1項に記載のシ
リコンウエーハを1000℃以上の温度で10秒以上の
熱処理をしたシリコンウエーハである。このように、棒
状および/または板状の欠陥を含むウエーハを熱処理す
ることにより、従来の八面体形状の欠陥を含むウエーハ
よりも深い領域までウエーハ表面近傍の空洞欠陥が効果
的に消滅し、品質の高いシリコンウエーハを得ることが
できる。しかも、熱処理による欠陥の消滅効果が高いた
め、従来のウエーハよりも短時間の熱処理で、より大き
な欠陥消滅効果を得ることができる。
【0014】この場合、本発明の請求項5に記載したよ
うに、請求項4に記載のシリコンウエーハであって、前
記熱処理後におけるウエーハ表面から少なくとも0.5
μmの深さの空洞欠陥密度が、熱処理前の空洞欠陥密度
の1/2以下であるシリコンウエーハとすることがで
き、このようなシリコンウエーハは、例えば本発明の請
求項6に記載したように、ウエーハ内部に棒状の空洞欠
陥および/または板状の空洞欠陥を含むシリコンウエー
ハであって、ウエーハ表面から少なくとも0.5μmの
深さにわたり空洞欠陥がウエーハ内部の1/2以下の密
度であるシリコンウエーハである。
【0015】このようなシリコンウエーハであれば、表
面に厚い無欠陥層を有するためデバイスを作製する際の
自由度が高くなるという利点がある。さらに、ウエーハ
内部はゲッタリングサイトとなる十分な密度の欠陥を有
するため、必要なだけのゲッタリング能力を持つウエー
ハとすることができる。
【0016】以下、本発明についてさらに詳述するが、
本発明はこれらに限定されるものではない。本発明は、
CZ法によって育成したシリコン単結晶中に存在するグ
ローイン空洞欠陥の形状が、結晶育成時の条件によって
変化する現象に着目し、欠陥の体積に対する表面積の相
対的な比率が大きくなる棒状あるいは板状の形状にする
ことにより、熱処理での欠陥低減効果をより深い領域ま
で拡大させ得ることを見出し、完成されたものである。
【0017】空洞欠陥が熱処理で低減されるためには、
空洞欠陥の内壁に存在する酸化膜表面部から酸素原子が
溶解し、シリコン結晶中に拡散することが第一過程とし
て必要である。これは酸素析出物の再溶解の現象と同様
である。酸素析出物の再溶解の場合、その溶解速度が欠
陥のサイズと、特に形状に影響されることが知られてお
り、同体積ではその表面積が大きいほど溶解しやすい
(F.Shimura,Appl.Phys.Lett.39,987,1981)。
【0018】空洞欠陥の場合も、酸素析出物の再溶解と
同様に、同じ体積の空洞欠陥で比較する場合、空洞の表
面積が大きいほど縮小する速度が速くなる。つまり、従
来の八面体形状等の多面体型の空洞欠陥を、同体積でも
表面積の大きい棒状および/または板状とすることによ
り、欠陥が熱処理で消滅しやすくすることができる。
【0019】そして本発明者らは、上記のようにウエー
ハ内部に含まれる空洞欠陥の形状を、棒状あるいは板状
とするためには、例えばCZ法でシリコン単結晶を引上
げる際に窒素をドープすれば、容易に棒状の空洞欠陥お
よび/または板状の空洞欠陥を含むシリコンウエーハを
得ることができることを発見した。
【0020】本発明者らは、CZ法によりシリコン単結
晶を育成する際に、窒素をドープすると、どのようにグ
ローイン欠陥の形状が変化するかを実験調査した。ここ
で、図3と図4は通常のCZ法により育成されたシリコ
ン単結晶棒をウエーハに切り出し、ウエーハに含まれる
空洞欠陥の形状を透過型電子顕微鏡で{110}面に投影
したものである。両者の欠陥のサイズが異なるのは、空
洞欠陥が凝集する1150℃付近の通過時間を変化させ
たためである。
【0021】図3および図4に示されているように、従
来のウエーハに含まれる空洞欠陥の形状は八面体形状を
しており、任意の{110}面に投影された欠陥像の外側
に接する任意の長方形を作図した時の長い辺の長さL1
と短い辺の長さL2の比(L1/L2)が、最大の値を
とっても2.5未満となっている。そのため、空洞欠陥
の体積に対する表面積の相対的な比が小さく、熱処理を
施しても結晶欠陥を除去する効果は少なかった。
【0022】一方、図1および図2に示したのは、CZ
法で窒素をドープして育成されたシリコン単結晶棒をウ
エーハに切り出し、図3および図4と同様に結晶欠陥の
形状を測定したものである。窒素をドープしたことによ
り、欠陥の形状は従来の八面体形状からは大きく変化し
ている。図1の欠陥は様々な角度から観察したところ棒
状の欠陥が3個結合したものであることが判明した。ま
た図2の欠陥は角度を変えてみると紙面に対して200
μmの奥行きのある平板型欠陥であることが判明した。
【0023】そして図1および図2に示されているよう
に、CZ法で窒素をドープして育成されたシリコン単結
晶から成るウエーハは、前述のL1/L2の最大値が、
図1では約3、図2では約4と従来のシリコンウエーハ
よりも大きい値となっている。この数値が大きいこと
は、同時に欠陥の体積に対する表面積の相対的な比が大
きいことを意味する。したがって、熱処理を行った場合
における空洞欠陥の消滅効果は極めて大きい。
【0024】
【発明の実施の形態】本発明において、CZ法によって
窒素をドープしたシリコン単結晶棒を育成するには、例
えば特開昭60−251190号に記載されているよう
な公知の方法によれば良い。
【0025】すなわち、CZ法は、石英ルツボ中に収容
された多結晶シリコン原料の融液に種結晶を接触させ、
これを回転させながらゆっくりと引き上げて所望直径の
シリコン単結晶棒を育成する方法であるが、あらかじめ
石英ルツボ内に窒化物を入れておくか、シリコン融液中
に窒化物を投入するか、雰囲気ガスを窒素を含む雰囲気
とすること等によって、簡単に引き上げ結晶中に窒素を
ドープすることができる。この際、窒化物の量あるいは
窒素ガスの濃度あるいは導入時間等を調整することによ
って、結晶中のドープ量を制御することが出来る。
【0026】このように、CZ法によって単結晶棒を育
成する際に、窒素をドープすることによって、棒状ある
いは板状の欠陥を含むシリコン単結晶棒を簡単に得るこ
とができる。この際、ドープする窒素の濃度は、1.0
×1010〜5.0×1015atoms/cm3の間に制御す
ることが好ましい。
【0027】こうして、CZ法において所望濃度の窒素
がドープされ、所望の棒状あるいは板状の空洞欠陥を含
有するシリコン単結晶棒が得られる。これを通常の方法
に従い、内周刃スライサあるいはワイヤーソー等の切断
装置でスライスした後、面取り、ラッピング、エッチン
グ、研磨等の工程を経て、シリコン単結晶ウエーハに加
工する。もちろん、これらの工程は例示列挙したにとど
まり、この他にも洗浄等の種々の工程があり得るし、工
程順の変更、一部省略等目的に応じ適宜工程は変更使用
されている。
【0028】次に、本発明の棒状および/または板状の
結晶欠陥を有するシリコンウエーハを熱処理する場合に
は、ウエーハを1000℃以上の温度で10秒以上熱処
理できるものであれば、バッチ式の抵抗加熱炉、ランプ
加熱炉等、どのようなものであってもよい。例えば、こ
の熱処理を行うのに急速加熱・急速冷却装置(RTA:
Rapid Thermal Annealer)を適用することもできる。こ
のような装置であれば、熱処理を効率良く行うことがで
き、ウエーハ製造の効率を向上させることができる。
【0029】また、熱処理の雰囲気としては、酸素、水
素、アルゴンあるいはこれらの混合雰囲気下で行うよう
にすれば、シリコンウエーハに有害となる表面被膜を形
成させることなく、ウエーハ内部の空洞欠陥の形状を棒
状や板状にすることができ、加えて、有効に酸素、窒素
を外方拡散させ、容易にウエーハ表面層の空洞欠陥密度
を減少させることができる。特に、水素、アルゴンある
いはこれらの混合雰囲気のような、非酸化性あるいは還
元性の雰囲気で高温熱処理を行なうと、ウエーハ表面の
結晶欠陥が消滅し易いのでより好ましい。また、水素と
アルゴンの混合雰囲気とすると、熱処理中にウエーハに
スリップが発生しにくくなることが確認された。
【0030】
【実施例】以下、本発明の実施例および比較例を挙げて
具体的に説明するが、本発明はこれらに限定されるもの
ではない。 (実施例、比較例)CZ法により、直径6インチ、導電
型P型、方位<100>の結晶棒を、通常の引上げ速度
(1.2mm/min)で6本引上げた。この内、2本
の引上げでは、原料中にあらかじめ窒化珪素膜を有する
シリコンウエーハを投入し窒素濃度が5×1014atom
s/cm3になるように制御した。同時に酸素濃度は15p
pma(JEIDA)となるように制御した。空洞欠陥
の凝集する1150℃付近の通過時間を変えることによ
り欠陥のサイズが異なる2種類の窒素ドープ結晶を用意
した。
【0031】残りの4本は比較用試料として、酸素濃度
は上記と同様として、窒素をドープせずに引上げた。こ
の場合も1150℃付近の通過時間を変化させ、欠陥サ
イズが異なる4種類の窒素ドープをしていない結晶を用
意した。
【0032】ここで得られた単結晶棒から、ワイヤーソ
ーを用いてウエーハを切り出し、面取り、ラッピング、
エッチング、鏡面研磨加工を施して、窒素のドープの有
無、1150℃付近の通過時間以外の条件はほぼ同一と
した6種類の直径6インチのシリコン単結晶鏡面ウエー
ハを作製した。
【0033】こうして得られたシリコンウエーハ内部の
空洞欠陥の形状を、透過型電子顕微鏡で欠陥を{110}
面に投影することにより観察した。その結果、窒素をド
ープした2枚のシリコンウエーハは、大部分の空洞欠陥
の形状は、図1および図2に示したような棒状あるいは
板状の形状になり、前述のL1/L2の最大値は2.5
以上となっていることを確認した。一方、窒素をドープ
していない4枚のシリコンウエーハの空洞欠陥の形状
は、図3および図4に示したように、従来から知られて
いる八面体形状をしており、L1/L2は最大でも2.
5未満であった。尚、透過型電子顕微鏡用の試料作成
は、赤外散乱トモグラフ装置で空洞欠陥の位置を同定
し、その後、集束イオンビーム装置で切り出しを行なっ
た。
【0034】このような、棒状の空洞欠陥および/また
は板状の空洞欠陥を含むシリコンウエーハ2枚と、従来
の八面体形状の空洞欠陥を含むシリコンウエーハ4枚
の、合計6枚のウエーハについて、熱処理前と熱処理後
で欠陥の密度を比較した。
【0035】熱処理は、RTA装置(急速加熱・急速冷
却装置、シュティアック マイクロテック インターナ
ショナル社製SHS−2800型)を使用し、温度12
00℃で10秒間、アルゴン75%に水素25%を加え
た雰囲気で急速加熱・急速冷却熱処理を行った。密度の
測定には光散乱法を用い、表層0.5μmまでの深さの
欠陥密度を測定した。
【0036】測定結果を図5と図6に示す。図5は表面
から0.3μmまでの浅い領域、図6は表面から0.3
〜0.5μmまでの深さ領域での欠陥残存率を表してい
る。いずれも、横軸に熱処理前における各ウエーハ中の
欠陥の平均サイズを示し、縦軸には熱処理前に対する熱
処理後の欠陥密度の比が表示されている。図中の丸プロ
ットは八面体形状の空洞欠陥を有するシリコンウエーハ
のデータを示し、三角プロットは棒状あるいは板状の空
洞欠陥を含むシリコンウエーハのデータを示している。
【0037】図5の深さ0.3μmまでの浅い領域で
は、空洞欠陥の形状に関わらず欠陥が消滅していること
が判る。一方、図6の深い領域での結果を見ると、棒状
あるいは板状の空洞欠陥が、八面体形状の空洞欠陥に比
べて消滅しやすいことが判る。
【0038】光散乱法で測定される欠陥のサイズは、欠
陥からの散乱光強度をもとに欠陥を球体と過程してその
直径が計算される。そのため、この図5及び図6のグラ
フ中で同一サイズと示されるデータは、実際には同じ体
積を意味している。つまり、同体積の空洞欠陥であって
も、棒状あるいは板状の空洞欠陥は、八面体形状の空洞
欠陥に比べて消滅しやすいことを意味している。これ
は、棒状や板状の空洞欠陥の方が八面体形状の空洞欠陥
より表面積が大きいために消滅しやすいためであると推
定される。
【0039】また図6が示すように、実施例のシリコン
ウエーハは、熱処理後の空洞欠陥の密度が、ウエーハ表
面から0.3〜0.5μmまでの深い領域であっても3
0%以下と低いものとなっている。このことは、本発明
の棒状あるいは板状の空洞欠陥を含むシリコンウエーハ
は、ウエーハの空洞欠陥の密度を表面から少なくとも
0.5μmの深さにわたって、ウエーハ内部の1/2以
下の密度とすることができることを意味している。すな
わち、本発明のシリコンウエーハは厚い無欠陥層を持
ち、ウエーハの内部にはゲッタリングサイトとなる空洞
欠陥を有するので、デバイス作製の自由度や歩留りが高
いシリコンウエーハとすることができる。
【0040】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【0041】例えば、本発明で内部に棒状の空洞欠陥お
よび/または板状の空洞欠陥を含むとは、必ずしも、図
1および図2に示したような直方体形状や平板形状のも
のに限定されるものではなく、例えば円柱状のものや不
規則な凹凸のある板状のものであっても、L1/L2の
最大値が2.5以上の空洞欠陥を含むものであれば、本
発明の効果を奏するものである。
【0042】また上記実施形態では、ウエーハ内部の空
洞欠陥を棒状および/または板状にするのに、CZ法に
より窒素をドープすることによって行う方法を中心に説
明したが、本発明はこれに限定されるものではなく、窒
素以外の添加物を添加したり、結晶の引上げ条件を調整
することにより、空洞欠陥の形状を棒状あるいは板状に
変える場合も含むものである。
【0043】さらに、本発明において、CZ法によって
シリコン単結晶棒を育成するに際しては、融液に磁場が
印加されているかいないかは問われていないものであ
り、本発明のCZ法はいわゆる磁場を印加するMCZ法
も含まれるものである。
【0044】
【発明の効果】以上説明したように、本発明はCZ法に
より得られたシリコンウエーハにおいて、その内部に含
まれる空洞欠陥の形状を、棒状および/または板状とす
ることにより、その後の熱処理によってウエーハ表面の
深い領域まで空洞欠陥を消滅させた、無欠陥層の厚いシ
リコンウエーハを得ることができる。
【図面の簡単な説明】
【図1】シリコンウエーハの内部に含まれる棒状あるい
は板状の空洞欠陥の形状を測定した図であり、比較的欠
陥のサイズが大きいものを示した図である。
【図2】シリコンウエーハの内部に含まれる棒状あるい
は板状の空洞欠陥の形状を測定した図であり、比較的欠
陥のサイズが小さいものを示した図である。
【図3】シリコンウエーハの内部に含まれる八面体形状
の空洞欠陥の形状を測定した図であり、比較的欠陥のサ
イズが大きいものを示した図である。
【図4】シリコンウエーハの内部に含まれる八面体形状
の空洞欠陥の形状を測定した図であり、比較的欠陥のサ
イズが小さいものを示した図である。
【図5】熱処理後の欠陥残存率を示した図であり、表面
から0.3μmまでの深さ領域での欠陥残存率について
示した図である。
【図6】熱処理後の欠陥残存率を示した図であり、表面
から0.3〜0.5μmまでの深さ領域での欠陥残存率
について示した図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 修 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 木村 明浩 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 吉田 知佐 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 Fターム(参考) 4G077 AA02 AB01 BA04 CF05 EB05 EC10 EH09 FE11 FE14 FG11 FG16 GA02 GA06 GA10 HA12 PB05

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 チョクラルスキー法により引上げられた
    シリコン単結晶棒をウエーハに加工して得られたシリコ
    ンウエーハであって、その内部に棒状の空洞欠陥および
    /または板状の空洞欠陥を含むことを特徴とするシリコ
    ンウエーハ。
  2. 【請求項2】 チョクラルスキー法により引上げられた
    シリコン単結晶棒をウエーハに加工して得られたシリコ
    ンウエーハであって、その内部に空洞欠陥を含み、任意
    の{110}面に投影された該空洞欠陥像に外接する任意
    の長方形における、長い辺の長さL1と短い辺の長さL
    2との比(L1/L2)の最大値が2.5以上であるこ
    とを特徴とするシリコンウエーハ。
  3. 【請求項3】 前記シリコン単結晶棒はチョクラルスキ
    ー法により窒素をドープされたものであることを特徴と
    する請求項1または請求項2に記載のシリコンウエー
    ハ。
  4. 【請求項4】 請求項1ないし請求項3のいずれか1項
    に記載のシリコンウエーハを1000℃以上の温度で1
    0秒以上の熱処理をしたシリコンウエーハ。
  5. 【請求項5】 請求項4に記載のシリコンウエーハであ
    って、前記熱処理後におけるウエーハ表面から少なくと
    も0.5μmの深さの空洞欠陥密度が、熱処理前の空洞
    欠陥密度の1/2以下であることを特徴とするシリコン
    ウエーハ。
  6. 【請求項6】 ウエーハ内部に棒状の空洞欠陥および/
    または板状の空洞欠陥を含むシリコンウエーハであっ
    て、ウエーハ表面から少なくとも0.5μmの深さにわ
    たり空洞欠陥がウエーハ内部の1/2以下の密度である
    事を特徴とするシリコンウエーハ。
JP11057738A 1999-03-04 1999-03-04 シリコンウエーハ Pending JP2000256092A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP11057738A JP2000256092A (ja) 1999-03-04 1999-03-04 シリコンウエーハ
US09/673,955 US6599603B1 (en) 1999-03-04 2000-02-25 Silicon wafer
JP2000602843A JP3800960B2 (ja) 1999-03-04 2000-02-25 シリコンウエーハ
PCT/JP2000/001125 WO2000052236A1 (fr) 1999-03-04 2000-02-25 Plaquette de silicium
EP00905368A EP1087042A4 (en) 1999-03-04 2000-02-25 SILICON PLATE
KR1020007011856A KR100688628B1 (ko) 1999-03-04 2000-02-25 실리콘 웨이퍼
TW089103834A TW531575B (en) 1999-03-04 2000-03-03 Silicon wafer and the manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11057738A JP2000256092A (ja) 1999-03-04 1999-03-04 シリコンウエーハ

Publications (1)

Publication Number Publication Date
JP2000256092A true JP2000256092A (ja) 2000-09-19

Family

ID=13064267

Family Applications (2)

Application Number Title Priority Date Filing Date
JP11057738A Pending JP2000256092A (ja) 1999-03-04 1999-03-04 シリコンウエーハ
JP2000602843A Expired - Lifetime JP3800960B2 (ja) 1999-03-04 2000-02-25 シリコンウエーハ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2000602843A Expired - Lifetime JP3800960B2 (ja) 1999-03-04 2000-02-25 シリコンウエーハ

Country Status (6)

Country Link
US (1) US6599603B1 (ja)
EP (1) EP1087042A4 (ja)
JP (2) JP2000256092A (ja)
KR (1) KR100688628B1 (ja)
TW (1) TW531575B (ja)
WO (1) WO2000052236A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030043387A (ko) * 2001-11-28 2003-06-02 주식회사 실트론 단결정 실리콘 웨이퍼 제조 방법
US6767848B2 (en) 2001-09-14 2004-07-27 Wacker Siltronic Gesellschaft Für Halbleiter Materialien AG Silicon semiconductor substrate and method for production thereof
JP2007251004A (ja) * 2006-03-17 2007-09-27 Toyota Central Res & Dev Lab Inc 半導体装置の特性予測方法及び特性予測装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
DE10205084B4 (de) 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
DE102005013831B4 (de) 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251190A (ja) * 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) * 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
US6157444A (en) * 1997-11-28 2000-12-05 Hitachi, Ltd. Defect inspection apparatus for silicon wafer
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
DE19983188T1 (de) 1998-05-01 2001-05-10 Nippon Steel Corp Siliziumhalbleitersubstrat und Verfahren zu dessen Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6767848B2 (en) 2001-09-14 2004-07-27 Wacker Siltronic Gesellschaft Für Halbleiter Materialien AG Silicon semiconductor substrate and method for production thereof
KR20030043387A (ko) * 2001-11-28 2003-06-02 주식회사 실트론 단결정 실리콘 웨이퍼 제조 방법
JP2007251004A (ja) * 2006-03-17 2007-09-27 Toyota Central Res & Dev Lab Inc 半導体装置の特性予測方法及び特性予測装置

Also Published As

Publication number Publication date
KR20010043007A (ko) 2001-05-25
US6599603B1 (en) 2003-07-29
WO2000052236A1 (fr) 2000-09-08
TW531575B (en) 2003-05-11
EP1087042A1 (en) 2001-03-28
JP3800960B2 (ja) 2006-07-26
EP1087042A4 (en) 2006-04-12
KR100688628B1 (ko) 2007-03-09

Similar Documents

Publication Publication Date Title
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
JP3800006B2 (ja) シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR100816696B1 (ko) 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
US6376395B2 (en) Semiconductor wafer manufacturing process
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP3601383B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
US20020127766A1 (en) Semiconductor wafer manufacturing process
JP2000256092A (ja) シリコンウエーハ
JP2003002785A (ja) 表層部にボイド無欠陥層を有する直径300mm以上のシリコン単結晶ウエーハおよびその製造方法
KR102478531B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP4549589B2 (ja) シリコン半導体基板およびその製造方法
JP2003068743A (ja) エピタキシャルウエーハおよびその製造方法
KR100778194B1 (ko) 셀프-인터스티셜 응집 결함이 없는 초크랄스키 실리콘을제조하기 위한 방법
JP2010003922A (ja) シリコンウェーハの製造方法
JP3080501B2 (ja) シリコンウェーハの製造方法
CN114182355B (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
JP2001284362A (ja) シリコンウェーハの製造方法
JP2001053078A (ja) シリコンウェーハのig処理法及びこれにより作られたigウェーハ並びにこれに用いるシリコン単結晶インゴット
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP3452042B2 (ja) シリコンウェーハの製造方法
JP2010003764A (ja) シリコンウェーハの製造方法
JP2003077925A (ja) シリコンウェーハの製造方法及びシリコンウェーハ