KR100778194B1 - 셀프-인터스티셜 응집 결함이 없는 초크랄스키 실리콘을제조하기 위한 방법 - Google Patents

셀프-인터스티셜 응집 결함이 없는 초크랄스키 실리콘을제조하기 위한 방법 Download PDF

Info

Publication number
KR100778194B1
KR100778194B1 KR1020027003800A KR20027003800A KR100778194B1 KR 100778194 B1 KR100778194 B1 KR 100778194B1 KR 1020027003800 A KR1020027003800 A KR 1020027003800A KR 20027003800 A KR20027003800 A KR 20027003800A KR 100778194 B1 KR100778194 B1 KR 100778194B1
Authority
KR
South Korea
Prior art keywords
wafer
seconds
defect
defects
time
Prior art date
Application number
KR1020027003800A
Other languages
English (en)
Other versions
KR20020042688A (ko
Inventor
루시아노 물레스태그노
제프리 엘. 리베르트
조세프 씨. 홀제르
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20020042688A publication Critical patent/KR20020042688A/ko
Application granted granted Critical
Publication of KR100778194B1 publication Critical patent/KR100778194B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Abstract

본 발명은 B-형 인터스티셜 응집 결함을 용해시키기 위해 실리콘 웨이퍼를 열처리하는 방법에 관한 것이다. 이 방법은 B-결함을 용해시키기에 충분한 시간 동안 일정 온도로 실리콘 웨이퍼를 가열하는 단계를 포함하며, 이 웨이퍼는 B-결함이 용해될 수 없게 되도록 이 결함들이 안정화되는 것을 방지하기에 충분한 속도로 상기 온도까지 가열된다.
실리콘 웨이퍼, 인터스티셜 응집 결함, A-결함, B-결함, 용해, 열처리, 안정화

Description

셀프-인터스티셜 응집 결함이 없는 초크랄스키 실리콘을 제조하기 위한 방법{METHOD FOR PRODUCING CZOCHRALSKI SILICON FREE OF AGGLOMERATED SELF-INTERSTITIAL DEFECTS}
본 발명은 통상 반도체 재료 기판의 제조에 관한 것으로, 특히 전자 부품의 제조에 사용되는 실리콘 웨이퍼에 관한 것이다. 보다 상세하게는, 본 발명은 단결정 실리콘 내의 B-형태의 실리콘 셀프-인터스티셜 응집 결함(B-type silicon self-interstitial agglomerated defects)을 제거하기 위한 열처리 방법에 관한 것이다.
반도체 전자 부품의 제조를 위한 대부분의 공정에 있어서 출발 재료인 단결정 실리콘은 일반적으로 소위 초크랄스키("CZ") 방법에 의해 제조된다. 이 방법에서는, 다결정 실리콘("폴리실리콘")이 도가니에 충전되어 용융되고, 시드 결정(seed crystal)이 용융된 실리콘과 접촉되어, 저속 인상(extraction)에 의해 단결정이 성장된다. 네크(neck)의 형성이 완료된 후, 결정의 직경은 인상 속도 및/또는 멜트(melt) 온도를 감소시킴으로써 원하는 직경 또는 목표 직경에 도달할 때까지 확대된다. 그 후, 감소하는 멜트 레벨(melt level)을 보상하면서, 인상 속도 및 멜트 온도를 제어함으로써, 대략적으로 일정한 직경을 갖는 결정의 원통형 본체(main body)가 성장된다. 성장 과정의 종료에 거의 다달아 도가니 내의 실리콘 멜트가 소진되기 전에, 결정 직경은 엔드-콘(end-cone)을 형성하도록 점차로 감소되어야 한다. 일반적으로, 엔드-콘은 결정 인상 속도와 도가니에 공급되는 열을 증가시킴으로써 형성된다. 직경이 충분히 작아졌을 때, 결정은 멜트로부터 분리된다.
최근에, 단결정 실리콘 내의 다수의 결함은, 결정이 응고 후에 냉각됨에 따라 결정 성장 챔버 내에서 형성되는 것으로 인식되었다. 이러한 결함은, 부분적으로는, 실리콘 격자 베이컨시(vacancy) 또는 실리콘 셀프-인터스티셜(self-interstitial)로 알려진 고유 점 결함이 과다하게(즉, 용해도 한계(solubility limit) 이상의 농도로) 존재하기 때문에 발생된다. 응고 시에 결정되는 실리콘 내의 이러한 점 결함의 종류 및 초기 농도는, 단결정 실리콘 잉곳이 성장되는 조건에 의해 제어되는 것을 알 수 있다. (예컨대, PCT/US98/07365호 및 PCT/US98/07304호의 국제출원을 참조하라.) 이러한 점 결함들의 농도가 단결정 실리콘 내의 임계 과포화 레벨에 도달하고 이 점 결함들의 이동도(mobility)가 충분히 높다면, 반응 또는 응집 현상이 발생될 것이다.
베이컨시 결함은, 스캐닝 적외선 현미경(Scanning Infrared Microscopy) 및 레이저 스캐닝 토모그래피(Laser Scanning Tomography)와 같은 적외선 스캐터링 기술(infrared light scattering techniques)에 의해 관찰되는 특정 종류의 벌크 결함(bulk defect)뿐만 아니라, D-결함, 플로우 패턴 결함(FPD: Flow Pattern Defect), 게이트 산화막 인테그리티(GOI: Gate Oxide Integrity) 결함, 결정 유발성 입자(COP: Crystal Originated Particle) 결함 및 결정 유발성 라이트 포인트 디펙트(LPD: Light Point Defect) 등의 관찰 가능한 결정 결함의 시초인 것으로 인 식된다. 또한, 과도한 베이컨시의 영역에는 링 산화 유도 적층 결함(OISF: Oxidation Induced Stacking Fault)의 형성을 위한 핵으로서 기능하는 결함이 존재한다. 이러한 특정 결함은 과도한 베이컨시의 존재에 의해 촉진되는, 고온에서 핵생성된 산소 응집체(high temperature nucleated oxygen agglomerate)인 것으로 판단된다.
셀프-인터스티셜에 관한 결함은 덜 연구되었지만, 2 가지 형태의 셀프-인터스티셜 결함이 관찰되었고 이는 통상 A-결함 및 B-결함(또는, A 및 B "스월(swirl)" 또는 "클러스터(cluster)")으로 불리워진다. A-결함은 B-결함에 비해 커서 본 기술 분야의 통상의 수단에 의해 보다 쉽게 검출된다. 일반적으로 A-결함은 저 밀도의 인터스티셜-형 전위 루프(loop) 또는 네트워크(network)로 간주된다. B-결함은 크기가 훨씬 작고, 또한 최근까지 이러한 결함을 용이하고도 신뢰성있게 검출하는 방법이 존재하지 않았기 때문에, B-결함에 대해서는 덜 알려져 있다. 그러나, 적어도 일부에서는, B-결함이 전위 루프가 아니라 느슨하게 쌓여진 실리콘 셀프-인터스티셜 및 몇몇 종류의 불순물 원자들의 3차원 응집체라고 믿는다. (예컨대, 캘리포니아주 샌 디에고 소재의 아카데믹 프레스 인크.에서 1989년에 출판한 에프. 시무라(F. Shimura) 著 반도체 실리콘 결정 기술의 282 내지 284 면 및 그 안에 인용된 참고 문헌을 참조하라.)
비록 중요한 웨이퍼 성능 기준인 게이트 산화막 인테그리티 결함이 A-결함 및 B-결함이 때문이라고 믿어지지는 않지만, 적어도 A-결함은 통상 전류 누설 문제와 관련된 다른 형태의 소자 불량의 원인이 된다는 것이 널리 인식되어 있다. B- 결함과 관련된 문제점에 대해서는 덜 알려져 있다. 그러나, 소자 기술이 계속 발전하여 훨씬 작은 집적 회로의 제조가 가능하게 됨에 따라, 이러한 보다 작은 인터스티셜 결함은 당연히 큰 관심의 초점이 될 것이다. 그러므로, A-형태 및 B-형태의 인터스티셜 응집 결함이 모두 없는 실리콘 웨이퍼를 제조하기 위한 수단에 대한 필요성이 여전히 존재한다.
본 발명의 몇몇 목적 및 특징들 중에서, 단결정 실리콘으로부터 B-결함을 제거하기 위한 방법의 제공; 실질적으로 B-결함이 없는 단결정 실리콘 웨이퍼를 제조하기 위한 방법의 제공; 실질적으로 A-결함이 없는 실리콘 웨이퍼가 실질적으로 B-결함이 없도록 하는 방법의 제공; 실질적으로 A-결함 및 B-결함이 모두 없는 단결정 실리콘 웨이퍼의 제공; 및 실질적으로 B-결함이 없는 이상적인 석출 단결정 실리콘 웨이퍼를 제조하기 위한 방법의 제공이 주목된다.
따라서, 요약하면, 본 발명은 실리콘 웨이퍼 내에 존재하는 B-결함을 용해시키기 위해 실리콘 웨이퍼를 열처리하는 방법에 관한 것이다. 이 방법은 상기 웨이퍼를 B-결함 용해 열처리 하는 단계 - 여기서, 웨이퍼 온도는 B-결함의 안정화를 방지하기에 충분한 가열 속도로 B-결함이 성장되어 안정화될 수 있는 온도 범위를 통과하여 적어도 대략 1000℃의 열처리 온도까지 증가된다 - 와, 상기 웨이퍼를 B-결함을 용해시키기에 충분한 시간 동안 상기 열처리 온도로 유지시키는 단계를 포함한다.
또한, 본 발명은 B-결함을 용해시키고 후속 열 공정 단계에서 웨이퍼 내의 산소 석출 거동에 영향을 주기 위해 단결정 실리콘 웨이퍼를 열처리하는 방법에 관한 것이다. 이 방법은 상기 웨이퍼가 B-결함 용해 열처리를 받게 하는 단계를 포함하며, 이 경우 웨이퍼 온도는 B-결함의 안정화를 방지하기에 충분한 가열 속도로 B-결함이 성장되어 안정화될 수 있는 온도 범위를 통과하여 적어도 대략 1000℃의 열처리 온도까지 증가된다. 이어서, 상기 웨이퍼는 B-결함을 용해시키기에 충분한 시간 동안 상기 열처리 온도로 유지되고, 웨이퍼 내에 베이컨시 농도 프로파일이 형성되도록 상기 열처리된 웨이퍼의 냉각 속도가 제어되는데, 이 경우 베이컨시 농도가 상기 웨이퍼의 전방 표면 방향으로 일반적으로 감소하고 최대 밀도가 중앙 평면에 또는 그 근방에서 나타나며, 벌크 층 내의 산소 클러스터 또는 석출물의 농도는 주로 베이컨시의 농도에 의존하고, 750℃를 초과하는 온도에서의 열처리에 의하여, 전방 표면 층과 벌크 층 내의 베이컨시의 농도가 차이가 나도록 하여, 상기 웨이퍼의 전방 표면 층 내에 디누드 존(denuded zone)이 형성되고 상기 웨이퍼의 벌크 층 내에 산소 클러스터 또는 석출물이 형성될 수 있게 된다.
본 발명의 다른 목적 및 특징들은 이하에서 부분적으로 명백하게 되고 부분적으로 지적될 것이다.
도 1a 및 도 1b는, 이하에 상세히 더 설명되는 바와 같이 구리 데코레이션(copper decoration) 및 결함 현출 식각(defect-delineating etch)을 수반하며, 실시예 1에서 논의되는 바와 같이 본 발명의 열처리를 받기 전의 B-결함을 갖는 웨이퍼의 일부(도 1a 참조)와 본 발명의 열처리를 받은 후의 웨이퍼의 일부( 도 1b 참조)를 비교한 단결정 실리콘 웨이퍼 일부의 이미지 도면.
도 2a 내지 도 2l은, 실시예 1에서 설명되는 바와 같이 다양한 열처리 조건을 받고, 이어서 더 상세히 설명될 구리 데코레이션 및 결함 현출 식각을 받은 단결정 실리콘 웨이퍼 일부의 이미지 도면.
본 발명의 방법에 의하면, 단결정 실리콘 내의 B-형태의 응집 실리콘 셀프-인터스티셜 고유 점 결함(이하, B-결함)이 이를 함유한 실리콘을 열처리함으로써 용해되거나 또는 제거될 수 있다고 알려졌다. 어떤 특정 이론에 의하지 않고서도, 인터스티셜 결함의 응집체가 붕괴되어 전위 루프 또는 적층 결함을 형성할 때, A-형태의 응집 실리콘 셀프-인터스티셜 고유 점 결함(이하, A-결함)이 형성된다는 것이 일반적으로 믿어진다. 반대로, B-결함은 A-결함에 비해 그 크기가 작고 전위 루프 또는 적층 결함이 형성될 정도로 충분히 크게 성장하지 않으며 충분한 활성화 에너지에 도달하지도 않는 응집체라고 믿어진다. 그 결과, B-결함은 실리콘을 가열하여 용해될 수 있으므로, 이 결함들을 독립된 실리콘 셀프-인터스티셜로 효과적으로 해리되게 함으로써, 결과적인 실리콘 셀프-인터스티셜들은 실리콘 표면으로 신속하게 확산된다. 인터스티셜들의 신속한 "외향 확산(out diffusion)"은 인터스티셜의 전체 농도를 낮추도록 작용하여, 실리콘의 후속 냉각 시에 재응집이 일어나지 않게 함으로써 효과적으로 실리콘에 B-결함이 거의 없도록 한다.
본 발명의 방법을 위한 출발 재료는 B-결함이 존재하는 임의의 실리콘이 될 수 있다. 전형적으로, 이 출발 재료는 중심축, 이 중심축에 일반적으로 수직한 전 면 및 후면, 원주 에지 및 웨이퍼의 중심축으로부터 원주 에지로 연장하는 적어도 대략 25, 50, 75, 100, 150 ㎜ 또는 그 이상의 반경을 갖는 단결정 실리콘 웨이퍼이고, 이는 종래의 초크랄스키 결정 성장 방법에 따라 성장된 단결정 잉곳으로부터 얇게 절단된 것이다. 이 웨이퍼는 폴리싱된 실리콘 웨이퍼일 수도 있고, 대안으로 래핑(lapping)되고 식각되었으나 폴리싱되지 않은 실리콘 웨이퍼일 수도 있다. 또한, 이 웨이퍼는 베이컨시 또는 셀프-인터스티셜 점 결함이 지배적인 고유 점 결함이 되는 서로 다른 축대칭 영역을 가질 수도 있다. 예를 들면, 웨이퍼는 중심에서부터 에지까지 셀프-인터스티셜 성분이 지배적일 수도 있고, 또는 셀프-인터스티셜 지배형 재료의 축대칭 링에 의해 둘러싸인 베이컨시 지배형 재료의 중심 코어(central core)를 포함할 수도 있다. 그러나, 바람직하게는 이 출발 재료는 중앙에서 에지까지 셀프-인터스티셜 성분이 지배적이고 실질적으로 A-결함이 없는 단결정 실리콘 웨이퍼이다. (본원에서 참고 자료로 이용되는 PCT/US98/07365호 및 PCT/US98/07305호 참조)
본 발명에 의하면, 단결정 실리콘 웨이퍼는 열처리 단계를 거치는데, 이때 이 웨이퍼는 B-결함을 용해시키기에 충분한 시간 동안 적어도 대략 1000℃의 온도로 가열되어, 효과적으로 웨이퍼에 이러한 결함이 실질적으로 없게 되도록 한다. 그러나, 현재까지의 경험에 따르면, B-결함이 먼저 안정화 열 처리를 거쳤다면 이들 결함이 용해될 수 없다고 알려져 있다. 달리 말하면, B-결함이 이들을 함유하고 있는 실리콘을 가열함으로써 용해될 수도 있지만, 실리콘이 상대적으로 낮은 온도에서 긴 시간 동안 노출되는 열처리를 이미 거쳤다면 이들 결함이 용해되지 않을 수도 있다고 일반적으로 믿어진다. 예를 들어, 현재까지의 경험에 의하면, 대략 500℃로부터 대략 1000℃ 미만에 이르는 범위의 온도에서 대략 2 내지 4 시간 또는 그 이상 동안 실리콘을 어닐링(annealing)하면 B-결함이 용해될 수 없도록 B-결함을 안정화시킬 수 있다는 것을 알 수 있다. 그러나, 이러한 관점에서, B-결함이 대략 500℃ 미만의 온도에 노출된다면 이들 결함이 안정화될 수도 있다는 것을 알 게 된다. 그러나, 대략 4 시간 이상의 노출 시간이 요구된다. 또한, 대략 900℃ 내지 1000℃ 범위의 온도에 노출되면 B-결함이 성장하여 궁극적으로는 A-결함으로 변환되며, 이러한 시점에서 이들 결함은 또한 용해될 수 없게 된다.
이상에 의하면, B-결함은, 이들을 함유하고 있는 실리콘이 이들 결함을 용해시키기에 충분한 시간 동안 소정의 온도로 가열되는 것을 보장하고, 이 실리콘이 B-결함의 안정화를 초래하는 조건에 먼저 노출되지 않는다는 것을 보장함으로써 본 발명의 방법에 의해 용해된다. 보다 상세하게는, 본 발명의 방법에 의하면, 실리콘 샘플은, 실리콘이 상기 온도에 도달하는 속도가 B-결함이 본 방법의 용해 과정에 대해 효과적으로 안정화되도록 하는 속도가 아니라는 것을 보장하면서, 대략 1000℃를 초과하는 온도(즉, B-결함을 용해시키기에 충분한 온도)로 가열된다. 일반적으로, 실리콘은 대략 1000℃, 양호하게는 대략 1100℃, 보다 양호하게는 1150℃, 보다 더 양호하게는 1200℃, 가장 양호하게는 1250℃를 초과하는 온도로 가열된다.
실리콘 샘플은, 존재하는 B-결함을 용해시키기에 충분한 시간 동안 목표 온도로 유지된다. 일반적으로, 제1 실시예에 있어서, 이 샘플은 몇 초(예컨대, 2, 3, 5초 또는 그 이상) 동안, 몇십 초(예컨대, 10, 20, 30, 40, 50초 또는 그 이상) 동안, 또는 웨이퍼의 소정의 특성 및 목표 온도에 따라 (상업적으로 입수 가능한 급속 열처리기의 제한치의 근처인) 대략 60초에 이르는 시간 동안 급속 열처리기(rapid thermal annealer) 내에서 가열될 수 있다. 이러한 관점에서, 열처리를 위한 보다 긴 시간이 낮은 온도에 대응되고 그 역도 성립한다는 것을 알 수 있다. 따라서, 1000℃의 온도로 가열된 웨이퍼는 예컨대 1200℃의 온도로 가열된 웨이퍼보다 B-결함을 용해시키는 데에 훨씬 더 긴 시간이 걸릴 것이다.
B-결함이 존재하는 지를 결정하기 위하여, 후술하는 바와 같이, 시간 간격을 변경하고 이어서 웨이퍼를 분석하기 위해 예컨대 소정의 온도에서 일련의 웨이퍼를 가열함으로써 B-결함의 용해에 충분한 시간 및 온도의 조합이 실험적으로 결정될 수 있다.
웨이퍼의 온도는 B-결함의 안정화가 발생할 수 있는 온도 범위를 통과하되 이러한 안정화를 피하기에 충분한 속도로 통상 증가된다. 즉, 상기 웨이퍼는 일반적으로, B-결함의 안정화를 초래하기에 충분한 시간 동안 대략 500℃로부터 대략 1000℃ 이하에 이르는 온도에 노출되지 않을 것을 보장하는 속도로 가열된다. 그러므로, 이 온도는 양호하게는 적어도 대략 5℃/초, 보다 양호하게는 적어도 대략 10℃/초, 더 양호하게는 적어도 대략 20℃/초, 가장 양호하게는 적어도 대략 25℃/초의 속도로 증가된다.
열처리는 고출력 램프의 뱅크(bank)에 의해 웨이퍼가 개별적으로 가열되는 상업적으로 입수 가능한 다수의 급속 열처리("RTA:rapid thermal annealing") 로(furnace) 중 임의의 것에서 수행될 수 있다. RTA 로는 실리콘 웨이퍼를 급속하게 가열할 수 있는데, 예컨대 수초 안에 실온으로부터 1200℃까지 웨이퍼를 가열할 수 있다. 이러한 상업적으로 입수 가능한 RTA 로 중 하나가 (캘리포니아주 마운틴뷰 소재) 에이지 어소시에이츠(AG Associates)로부터 입수 가능한 모델 번호 610의 로이다.
본 발명의 제2 실시예에 있어서, B-결함이 실질적으로 없는 이상적인 석출 웨이퍼가 생성된다. 보다 상세하게는, B-결함이 실질적으로 없는 이상적인 석출 웨이퍼는 (본원에서 참고자료로 이용되는) 미국 특허 제5,994,761호에 개시된 바와 같이 이상적인 석출 웨이퍼 공정을 이용하여 제조될 수 있는데, 상기 공정은 웨이퍼 열처리 단계(즉, 예컨대 실시예 1의 단계 S2) 중에 웨이퍼가 전술한 바와 같이 B-결함을 용해시키기에 충분한 시간 동안 그리고 소정 온도로 가열된다는 점에서 변형된 것이다. 보다 구체적으로, 본 발명의 제2 실시예에 있어서, 웨이퍼는 B-결함이 안정화되는 온도를 통과하는 온도에서의 증가가 B-결함이 안정화되기 전에 B-결함이 용해되기 시작하는 온도에 도달하기에 충분하게 되는 제1 실시예에 따라 열처리된다. 제1 실시예에서 설명한 바와 같이 B-결함을 용해하기에 충분한 시간 동안 용해 온도로 또는 그 이상으로 상기 웨이퍼를 유지시킨 후에, 상기 웨이퍼는 최종 웨이퍼가 B-결함이 실질적으로 없는 이상적인 석출 웨이퍼가 되도록 냉각 속도가 제어되는 미국 특허 제5,994,761호에 개시된 바와 같은 이상적인 석출 웨이퍼 공정에 따라 냉각된다.
냉각 속도의 제어가 이상적인 석출 웨이퍼를 얻기 위한 한 가지 인자이지만 B-결함이 실질적으로 없는 웨이퍼를 얻기 위해서 아주 중요한 것은 아니라는 것을 알 수 있다. 달리 말하면, B-결함 용해 이후의 냉각 속도는 본 발명에서 그리 중요한 것은 아닌데, 그 이유는 셀프-인터스티셜들의 높은 확산 속도로 인해 결함 응집 및 석출을 발생시킬 정도로 충분히 웨이퍼가 냉각되기 전에 이들 고유 점 결함들이 표면으로 확산되기 때문이다.
초크랄스키 방법에 따라 성장된 실리콘은 통상 (ASTM 표준 F-121-83에 의하면) 대략 5 x 1017 내지 9 x 1017 원자/㎤ 범위 내의 산소 농도를 갖는다는 것을 또한 알 수 있다. 현재까지의 실험적 증거에 의하면, 초크랄스키 방법에 의해 얻을 수 있는 범위 내에 속하는 산소 농도는 B-결함의 제거에 영향을 미치지 않는다. 더욱이, 웨이퍼의 산소 석출 거동은 이상적인 석출 웨이퍼 내의 산소 농도로부터 실질적으로 분리(decouple)되므로, 이상적인 석출 웨이퍼 공정이 사용될 때 출발 웨이퍼는 초크랄스키 방법에 의해 얻을 수 있는 범위 내의 또는 심지어는 범위 밖의 임의의 범위에 속하는 산소 농도를 가질 수 있다.
단결정 실리콘 내에 불순물로서 존재할 때의 치환형 탄소(substitutional carbon)는 산소 석출물 핵생성 중심의 형성을 촉진하는 능력을 갖는다. 그러므로, 이러한 또는 다른 이유로, 단결정 실리콘 출발 재료가 낮은 탄소 농도를 갖는 것이 바람직하다. 즉, 단결정 실리콘은 대략 5 x 1016 원자/㎤ 이하, 양호하게는 1 x 1016 원자/㎤ 이하, 보다 양호하게는 5 x 1015 원자/㎤ 이하의 탄소 농도를 가져야 한다. 여기에 기재된 탄소 농도는 이상적인 석출 웨이퍼를 생성하기에 바람직한 것이지만, 이 탄소 농도는 B-결함의 제거에 악영향을 미치지 않고도 이러한 수준을 초과할 수 있다는 것에 주목해야 한다. 따라서, 본 발명의 목적을 위해서는, 탄소 농도가 이상적인 석출 웨이퍼를 제조할 때를 제외하고는 크게 중요하지 않다.
인터스티셜 응집 결함의 시각적 검출
인터스티셜 응집 결함은, 구리 질화물과 같은 소정량의 고농도 용액 또는 페이스트(paste)를 샘플의 표면에 가하고, 금속이 실리콘 매트릭스 내로 확산될 수 있기에 충분한 시간 동안 소정 온도로 샘플을 가열한 다음, 비현출(non-delineating) 식각 방법으로 상기 샘플을 식각한 후, 샘플을 세척하고, 이어서 결함 현출 식각(defect delineating etch) 방법으로 샘플의 표면을 식각하고, 최종적으로 금속 데코레이션된 인터스티셜 결함의 존재 여부에 대해 샘플의 표면을 시각적으로 검사함으로써 검출된다. 이러한 방법은 A-결함 및 B-결함을 모두 검출할 수 있지만, B-결함은 초기 가열 단계 중에 부분적으로 또는 완전히 용해될 수 있다. 따라서, 상기 샘플은 바람직하게는 금속 함유 용액 또는 페이스트를 가하기 전에 B-결함을 안정화시키기 위해 열처리를 받게 된다. A-결함 및 B-결함이 모두 검출되는 방법에 대한 보다 상세한 설명은, 본원에서 참고자료로 이용되는 미국 가출원 제60/175,506호에서 얻을 수 있다.
정의
본원에서 사용되는 바와 같이, 이하의 문구는 소정 의미를 갖는다는 것을 알 수 있다. 즉, "응집 고유 점 결함"은 (i) 베이컨시가 응집되는 반응에 의해 또는 (ii) 셀프-인터스티셜이 응집되는 반응에 의해 발생된 결함을 의미한다. "응집 베이컨시 결함"은 결정 격자 베이컨시가 응집되는 반응에 의해 발생되는 응집 베이컨시 점 결함을 의미하고, 그 예로서 D-결함, 플로우 패턴 결함, 게이트 산화막 인테그리티 결함, 결정 유발성 입자 결함 및 결정 유발성 LPD(Light Point Defect)가 있다. "인터스티셜 응집 결함"은 실리콘 셀프-인터스티셜 원자들이 응집하여 A-결함(전위 루프 및 네트워크를 포함) 및 B-결함을 형성하는 반응에 의해 발생되는 응집 고유 점 결함이다. "B-결함"은 A-결함보다 작고 본원에서 후술되는 바와 같이 열처리를 받는다면 용해될 수 있는 인터스티셜 응집 결함을 의미한다. "반경"(radius)은 웨이퍼와 같은 단결정 실리콘 샘플이나 잉곳 슬러그 또는 슬래브(Ingot slug or slab)의 중심축으로부터 원주 에지까지 측정된 거리를 의미한다. "응집 고유 점 결함이 실질적으로 없다"라는 것은 응집 결함의 검출 한계(즉, 현재 104 결함/㎤)보다 작은 응집 결함의 농도를 의미한다. "베이컨시 지배형"과 "셀프-인터스티셜 지배형"의 의미는 고유 점 결함들이 지배적으로 베이컨시 또는 셀프-인터스티셜임을 각각 나타낸다. "응집 고유 점 결함의 시각적 검출"과 그 변형은, 광학 또는 적외선 현미경, X-선 회절 또는 레이저 스캐터링 기술과 같이 결함 검출을 보조하거나 결함 확대를 초래하는 임의의 계측 수단을 이용하지 않고서도, 일반적인 백열등 또는 형광등 광원 하에서 또는 광학적으로 콜리메이팅 된(collimated) 광원이나 다른 개선된 광원 하에서 육안으로 이러한 결함들을 검출하는 것을 나타낸다.
실시예
이하의 실시예들은 소정의 결과를 달성하기 위해 사용될 수도 있는 한 세트의 조건을 개시하고 있다. 그러므로, 이들 실시예는 제한적인 의미로 사용되어서는 안된다.
실시예 1
실리콘 단결정 잉곳은 초크랄스키 방법에 의해 인상되었다. 이 잉곳은 실리콘 웨이퍼를 형성하기 위해 얇게 절단되어 폴리싱되었다. 5초의 950℃ 급속 열 공정(이하. "RTP") 열처리를 받은 결정 부분에 걸친 웨이퍼는 전술한 바와 같은 B-결함 현출 테스트를 이용하여 B-결함을 함유하고 있다는 것이 확인되었다.
잉곳으로부터의 웨이퍼는 2개의 부분으로 분리되었고, 이후 한 부분은 대략 초당 25℃의 속도로 약 1250℃의 온도까지 가열되어 대략 10초의 유지 시간 동안 그 온도로 유지되는 B-결함 제거 공정을 받는 반면에, 다른 부분은 B-결함 제거 공정을 받지 않았다. 양 공정은 전술한 B-결함 현출 테스트로 처리되었고 각각의 현출된 부분의 디지털 이미지가 촬영되었다. 도 1에 도시된 바와 같이, 제거 공정을 받은 웨이퍼 부분(즉, 도 1의 우측 부분)은 B-결함이 실질적으로 없는 반면에 B-결함 제거 공정을 받지 않은 웨이퍼의 부분(즉, 도 1의 좌측 부분)은 웨이퍼의 중앙 에 백색점(white dot)으로 나타난 B-결함을 함유하고 있다.
결정의 동일한 부분으로부터의 다른 웨이퍼들, 즉 표 1의 웨이퍼들(1 내지 12)은 각각의 웨이퍼가 대략 25℃/s의 속도로 표 1에 기술된 바와 같은 목표 온도까지 특정 시간 동안 가열되는 다양한 열처리 공정으로써 처리된다.
표 1
웨이퍼 번호 열처리 목표 온도(℃)/ 유지 시간(초) 분위기 특기 사항 B-결함 존재 유무 (Y/N)
1 1000/300 Ar + 500ppm의 O2 Y
2 1100/15 Ar + 500ppm의 O2 Y
3 1100/60 Ar + 500ppm의 O2 Y(아주 적음)
4 1250/10 Ar + 500ppm의 O2 10℃/s로 감소 미정
5 1150/60 Ar + 500ppm의 O2 N
6 1200/60 Ar + 500ppm의 O2 N
7 1175/60 Ar + 500ppm의 O2 N
8 1250/10 Ar + 500ppm의 O2 5℃/s로 감소 N
9 1250/10 O2 10℃/s로 감소 N
10 1250/10 O2 10℃/s로 감소 N
11 1250/10 Ar + 500ppm의 O2 N
12 1250/10 Ar + 500ppm의 O2 N

이어서, 웨이퍼는 실온으로 냉각된다. 중요하게는, 5분 동안 1000℃의 목표 온도로 가열된 후 웨이퍼 1은 상당한 개수의 B-결함을 나타내고, 15초 동안 1100℃로 가열될 때 웨이퍼 2는 매우 작은 B-결함을 나타내고, 60초 동안 1100℃로 가열될 때 웨이퍼 3은 거의 B-결함을 나타내지 않는다. (도 2 참조) 따라서, 웨이퍼 1 내지 3에 의해 설명되는 바와 같이 목표 온도가 1100℃ 이상으로 증가됨에 따라 B-결함이 현저히 감소되고, 충분한 유지 시간이 주어진다면 거의 완전히 제거된다. 또한, 웨이퍼 5 내지 12에 나타난 바와 같이, 1150, 1175, 1200 및 1250℃ 이상의 온도로 가열되고 대략 10 내지 60초에 이르는 시간 동안 유지될 때, B-결함이 제거된다. [표 1 및 도 2e 내지 도 2l 참조]
웨이퍼 4는 온도가 25℃/s의 속도로 증가되고, 목표 온도가 대략 1250℃이고, 유지 시간이 대략 10초이고, 냉각 속도가 10℃/s이었던 이상적인 석출 웨이퍼 공정에 따라 처리되었다. 웨이퍼 4는 도 2d에 도시된 바와 같이 구리 데코레이션 방법에 의해 처리될 때 상당한 개수의 백색점을 나타냈는데, 이는 이상적인 석출 영역이 구리 데코레이션 방법에 의해 데코레이션되어 백색점으로서 나타났기 때문으로 이해된다. 이 때문에, B-결함이 상기 공정 중에 제거되었음에도 불구하고 웨이퍼 4의 이미지는 웨이퍼의 표면을 가로질러 여전히 백색점을 나타낸 것이다. 이러한 가정을 지지하기 위해, 웨이퍼 8 내지 12는 웨이퍼 4와 동일한 온도와 유지 시간으로 처리되었으나, 이상적인 석출 영역이 형성되지 않도록 분위기(ambient) 또는 냉각 속도가 변경되었다. 웨이퍼 8 내지 12는 웨이퍼가 대략 1250℃의 온도로 대략 25℃/s의 속도로 가열되어 대략 10초 동안 유지될 때 B-결함이 제거되는 것을 나타내고, 따라서 이는 웨이퍼 4에 나타난 백색점이 실질적으로 데코레이션된 이상적인 석출 영역이라는 가정을 지지하게 된다.
이상에서, 본 발명의 몇몇 목적들이 달성된다는 것을 알 수 있다. 본 발명의 범위를 벗어나지 않고서도 다양한 변경이 전술한 공정에서 행해질 수 있기 때문에, 상기 설명이 포함된 모든 내용들은 제한적인 의미가 아니라 예시적인 의미로 해석되어야 한다. 또한, 본 발명의 구성요소들 또는 그 양호한 실시예에 의한 구 성요소들을 도입할 때, "하나"(a 또는 an), "그"(the) 또는 "상기"(said)라는 관사들은 그 구성요소들의 하나 또는 그 이상이 있다는 것을 의미한다. "포함하는"(comprising), "구비하는"(including) 및 "갖는"(having)등의 용어는 포괄적인 의미로 고려되어야 하고 서술된 구성요소들 외의 다른 구성요소가 있을 수도 있는 것을 의미한다.

Claims (55)

  1. 실리콘 웨이퍼 내의 B-결함을 용해시키기 위해 B-결함을 함유하는 실리콘 웨이퍼를 열처리하기 위한 방법에 있어서:
    B-결함을 용해시키기 위해 1000℃ 이상의 열처리 온도까지 상기 웨이퍼를 가열하되, 상기 가열 단계의 일부로서, 상기 웨이퍼 온도는 상기 B-결함의 안정화를 방지하기 위해 초당 5℃ 이상의 가열 속도로 B-결함이 성장하여 안정화될 수 있는 온도의 범위를 통과하여 증가되도록 하는 가열 단계와;
    상기 B-결함을 용해시키기 위해 2초 이상의 시간 동안 상기 열처리 온도로 웨이퍼를 유지시키는 단계
    를 포함하는 것을 특징으로 하는 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 시간은 15초 이상인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 시간은 30초 이상인 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 열처리 온도는 1100℃ 이상인 것을 특징으로 하는 방법.
  7. 삭제
  8. 제6항에 있어서, 상기 시간은 15초 이상인 것을 특징으로 하는 방법.
  9. 제6항에 있어서, 상기 시간은 30초 이상인 것을 특징으로 하는 방법.
  10. 제1항에 있어서, 상기 열처리 온도는 1200℃ 이상인 것을 특징으로 하는 방법.
  11. 삭제
  12. 제10항에 있어서, 상기 시간은 15초 이상인 것을 특징으로 하는 방법.
  13. 제10항에 있어서, 상기 시간은 30초 이상인 것을 특징으로 하는 방법.
  14. 제1항에 있어서, 상기 열처리 온도는 1250℃ 이상인 것을 특징으로 하는 방법.
  15. 삭제
  16. 제14항에 있어서, 상기 시간은 5초 이상인 것을 특징으로 하는 방법.
  17. 제14항에 있어서, 상기 시간은 15초 이상인 것을 특징으로 하는 방법.
  18. 제14항에 있어서, 상기 시간은 30초 이상인 것을 특징으로 하는 방법.
  19. 제1항에 있어서, B-결함이 성장하여 안정화될 수 있는 온도 범위는 500℃ 내지 1000℃인 것을 특징으로 하는 방법.
  20. 삭제
  21. 제19항에 있어서, 상기 가열 속도는 초당 15℃ 이상인 것을 특징으로 하는 방법.
  22. 제19항에 있어서, 상기 가열 속도는 초당 25℃ 이상인 것을 특징으로 하는 방법.
  23. 제1항에 있어서, B-결함이 성장하여 안정화될 수 있는 온도 범위는 900℃ 내지 1000℃인 것을 특징으로 하는 방법.
  24. 삭제
  25. 제23항에 있어서, 상기 가열 속도는 초당 15℃ 이상인 것을 특징으로 하는 방법.
  26. 제23항에 있어서, 상기 가열 속도는 초당 25℃ 이상인 것을 특징으로 하는 방법.
  27. 삭제
  28. 제1항에 있어서, 상기 시간은 5초 이상인 것을 특징으로 하는 방법.
  29. 제1항에 있어서, 상기 시간은 10초 이상인 것을 특징으로 하는 방법.
  30. 제1항에 있어서, 상기 시간은 20초 이상인 것을 특징으로 하는 방법.
  31. 제1항에 있어서, 상기 시간은 40초 이상인 것을 특징으로 하는 방법.
  32. B-결함을 용해시키고 후속 열 공정 단계에서 단결정 실리콘 웨이퍼 내의 산소 석출 거동에 영향을 주기 위해서 B-결함을 갖는 단결정 실리콘 웨이퍼를 열처리하기 위한 방법으로서, 상기 실리콘 웨이퍼는 전방 표면, 후방 표면, 상기 전방 및 후방 표면 사이의 중앙 평면, 상기 전방 표면과 상기 전방 표면으로부터 중앙 평면을 향해 측정된 거리(D) 사이의 상기 웨이퍼의 영역을 포함하는 전방 표면 층, 및 상기 중앙 평면과 전방 표면 층 사이의 상기 웨이퍼의 영역을 포함하는 벌크 층을 갖는, 상기 열처리 방법에 있어서:
    상기 B-결함을 용해시키고 상기 표면 층 및 벌크 층 내에 결정 격자 베이컨시를 형성하기 위해 1150℃ 이상의 열처리 온도까지 B-결함을 갖는 상기 웨이퍼를 가열하되, 상기 가열 단계의 일부로서, 상기 웨이퍼 온도가 상기 B-결함의 안정화를 방지하기 위해 초당 5℃ 이상의 가열 속도로 B-결함이 성장하여 안정화될 수 있는 온도의 범위를 통과하여 증가되도록 하는 가열 단계와;
    상기 B-결함을 용해시키기에 위해 2초 이상의 시간 동안 상기 열처리 온도로 상기 웨이퍼를 유지시키는 단계; 및
    베이컨시 농도가 상기 웨이퍼의 전방 표면 방향으로 일반적으로 감소하고 최대 밀도가 중앙 평면에 또는 그 근방에서 나타나며, 상기 벌크 층 내의 산소 클러스터 또는 석출물의 농도는 주로 상기 베이컨시의 농도에 의존하고, 750℃를 초과하는 온도에서의 열처리에 의하여 상기 전방 표면 층과 벌크 층 내의 베이컨시의 농도가 차이나도록 하여, 상기 웨이퍼의 상기 전방 표면 층에 디누드 존(denuded zone)이 형성되고 상기 웨이퍼의 상기 벌크 층 내에 산소 클러스터 또는 석출물이 형성될 수 있도록, 베이컨시 농도 프로파일을 상기 웨이퍼 내에 형성하기 위해 상기 열처리된 웨이퍼의 냉각 속도를 제어하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  33. 제32항에 있어서, 상기 열처리 온도는 1200℃ 이상인 것을 특징으로 하는 방법.
  34. 삭제
  35. 제33항에 있어서, 상기 시간은 15초 이상인 것을 특징으로 하는 방법.
  36. 제33항에 있어서, 상기 시간은 30초 이상인 것을 특징으로 하는 방법.
  37. 제32항에 있어서, 상기 열처리 온도는 1250℃ 이상인 것을 특징으로 하는 방법.
  38. 삭제
  39. 제37항에 있어서, 상기 시간은 15초 이상인 것을 특징으로 하는 방법.
  40. 제37항에 있어서, 상기 시간은 30초 이상인 것을 특징으로 하는 방법.
  41. 제32항에 있어서, B-결함이 성장하여 안정화될 수 있는 온도 범위는 500℃ 내지 1000℃인 것을 특징으로 하는 방법.
  42. 삭제
  43. 제41항에 있어서, 상기 가열 속도는 초당 15℃ 이상인 것을 특징으로 하는 방법.
  44. 제41항에 있어서, 상기 가열 속도는 초당 25℃ 이상인 것을 특징으로 하는 방법.
  45. 제32항에 있어서, B-결함이 성장하여 안정화될 수 있는 온도 범위는 900℃ 내지 1000℃인 것을 특징으로 하는 방법.
  46. 삭제
  47. 제45항에 있어서, 상기 가열 속도는 초당 15℃ 이상인 것을 특징으로 하는 방법.
  48. 제45항에 있어서, 상기 가열 속도는 초당 25℃ 이상인 것을 특징으로 하는 방법.
  49. 삭제
  50. 제32항에 있어서, 상기 시간은 5초 이상인 것을 특징으로 하는 방법.
  51. 제32항에 있어서, 상기 시간은 10초 이상인 것을 특징으로 하는 방법.
  52. 제32항에 있어서, 상기 시간은 40초 또는 그 이상인 것을 특징으로 하는 방법.
  53. 제32항에 있어서, 상기 냉각 속도는 상기 열처리 온도로부터 700℃까지 초당 20℃ 이상인 것을 특징으로 하는 방법.
  54. 제32항에 있어서, 상기 냉각 속도는 상기 열처리 온도로부터 700℃까지 초당 50℃ 이상인 것을 특징으로 하는 방법.
  55. 제32항에 있어서, 상기 냉각 속도는 상기 열처리 온도로부터 700℃까지 초당 100℃ 이상인 것을 특징으로 하는 방법.
KR1020027003800A 1999-09-23 2000-09-18 셀프-인터스티셜 응집 결함이 없는 초크랄스키 실리콘을제조하기 위한 방법 KR100778194B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15572599P 1999-09-23 1999-09-23
US60/155,725 1999-09-23
US17547800P 2000-01-11 2000-01-11
US60/175,478 2000-01-11

Publications (2)

Publication Number Publication Date
KR20020042688A KR20020042688A (ko) 2002-06-05
KR100778194B1 true KR100778194B1 (ko) 2007-11-27

Family

ID=26852564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027003800A KR100778194B1 (ko) 1999-09-23 2000-09-18 셀프-인터스티셜 응집 결함이 없는 초크랄스키 실리콘을제조하기 위한 방법

Country Status (7)

Country Link
US (1) US6635587B1 (ko)
EP (1) EP1222325B1 (ko)
JP (1) JP4360770B2 (ko)
KR (1) KR100778194B1 (ko)
DE (1) DE60019780T2 (ko)
TW (1) TW574449B (ko)
WO (1) WO2001021865A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168655B1 (ko) * 2007-12-28 2012-07-25 삼성코닝정밀소재 주식회사 N 타입 질화갈륨 웨이퍼의 광학 특성 향상 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
EP1688519A3 (en) 2001-01-26 2007-10-17 MEMC Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
JP4486889B2 (ja) * 2002-11-12 2010-06-23 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶インゴットを成長させる方法及び結晶引上げ装置
DE102007020006A1 (de) * 2007-04-27 2008-10-30 Freiberger Compound Materials Gmbh Vorrichtung und Verfahren zur Herstellung von poly- oder multikristallinem Silizium, dadurch hergestellter Masseblock (Ingot) sowie Wafer aus poly- oder multikristallinem Silizium, und Verwendung zur Herstellung von Solarzellen
FR3034108A1 (fr) 2015-03-24 2016-09-30 Soitec Silicon On Insulator Methode de reduction de defauts et fabrication de substrat
CN110121788B (zh) * 2016-11-14 2023-03-28 信越化学工业株式会社 高光电转换效率太阳能电池的制造方法及高光电转换效率太阳能电池

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
FR2460479A1 (fr) * 1979-06-29 1981-01-23 Ibm France Procede de caracterisation de la teneur en oxygene des barreaux de silicium tires selon la methode czochralski
US4266986A (en) * 1979-11-29 1981-05-12 Bell Telephone Laboratories, Incorporated Passivation of defects in laser annealed semiconductors
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JPS59124136A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4981549A (en) 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
US5264189A (en) 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
US4929564A (en) * 1988-10-21 1990-05-29 Nippon Mining Co., Ltd. Method for producing compound semiconductor single crystals and method for producing compound semiconductor devices
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP3009078B2 (ja) 1992-01-06 2000-02-14 オムロン株式会社 文字認識装置
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
IT1280041B1 (it) 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
JP3542189B2 (ja) * 1995-03-08 2004-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3006669B2 (ja) 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
DE19711922A1 (de) 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
SG105513A1 (en) 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
EP1118697B1 (en) 1997-04-09 2003-04-02 MEMC Electronic Materials, Inc. Low defect density, vacancy dominated silicon
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
WO2000008677A1 (en) 1998-08-05 2000-02-17 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
WO2000013211A2 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168655B1 (ko) * 2007-12-28 2012-07-25 삼성코닝정밀소재 주식회사 N 타입 질화갈륨 웨이퍼의 광학 특성 향상 방법

Also Published As

Publication number Publication date
WO2001021865A1 (en) 2001-03-29
TW574449B (en) 2004-02-01
KR20020042688A (ko) 2002-06-05
JP4360770B2 (ja) 2009-11-11
EP1222325A1 (en) 2002-07-17
DE60019780T2 (de) 2005-10-06
DE60019780D1 (de) 2005-06-02
JP2003510800A (ja) 2003-03-18
US6635587B1 (en) 2003-10-21
EP1222325B1 (en) 2005-04-27

Similar Documents

Publication Publication Date Title
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
US6638357B2 (en) Method for revealing agglomerated intrinsic point defects in semiconductor crystals
EP2031647B1 (en) Silicon wafer manufacturing method
JP5517799B2 (ja) 高成長速度を用いた低欠陥密度シリコンの製造方法
US6416836B1 (en) Thermally annealed, low defect density single crystal silicon
US6485807B1 (en) Silicon wafers having controlled distribution of defects, and methods of preparing the same
KR20010006202A (ko) 저결함밀도, 이상적 산소침전 실리콘
JP2006261632A (ja) シリコンウェーハの熱処理方法
JP2003524874A (ja) 非酸素析出性のチョクラルスキーシリコンウエハ
KR100850333B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
US20130093060A1 (en) Method for producing silicon wafer and silicon wafer
KR100778194B1 (ko) 셀프-인터스티셜 응집 결함이 없는 초크랄스키 실리콘을제조하기 위한 방법
JP4154881B2 (ja) シリコン半導体基板の熱処理方法
KR100745311B1 (ko) 냉각 속도를 제어함으로써 단결정 실리콘을 성장시키는초크랄스키 방법
JP2003297839A (ja) シリコンウエーハの熱処理方法
KR100688628B1 (ko) 실리콘 웨이퍼
JP2002110683A (ja) シリコン半導体基板の熱処理方法
JP3903655B2 (ja) シリコンウェーハのig処理法
JP2001240490A (ja) 半導体シリコンウエーハの製造方法
JP2003273184A (ja) シリコンウェーハの窒素濃度の評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee